JP6491994B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6491994B2 JP6491994B2 JP2015218562A JP2015218562A JP6491994B2 JP 6491994 B2 JP6491994 B2 JP 6491994B2 JP 2015218562 A JP2015218562 A JP 2015218562A JP 2015218562 A JP2015218562 A JP 2015218562A JP 6491994 B2 JP6491994 B2 JP 6491994B2
- Authority
- JP
- Japan
- Prior art keywords
- metal part
- side plates
- metal
- bottom plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本発明による実施形態は、半導体装置に関する。 Embodiments described herein relate generally to a semiconductor device.
通信機器等に用いられる半導体装置、あるいは、MRAM(Magnetic Random Access Memory)等の磁性体を用いた半導体装置は、外部または内部からの電磁波または磁場を遮断するようにシールド材を備えることがある。しかし、シールド材が剥がれた場合にシールド効果が低減する。また、シールド材でコーティングされることによってレーザーマークが視認し難くなったり、あるいは、シールド材自体が汚染の原因にもなり得る。 A semiconductor device used for communication equipment or the like, or a semiconductor device using a magnetic material such as MRAM (Magnetic Random Access Memory) may include a shield material so as to block electromagnetic waves or magnetic fields from the outside or the inside. However, the shielding effect is reduced when the shield material is peeled off. Moreover, it becomes difficult to visually recognize a laser mark by coating with a shielding material, or the shielding material itself may cause contamination.
電磁波または磁場を良好に遮蔽することができる半導体装置を提供する。 Provided is a semiconductor device that can shield electromagnetic waves or magnetic fields satisfactorily.
本実施形態による半導体装置は、基板を備えている。金属からなる第1部材が、基板上に設けられている。第1部材は、基板上に設けられた底板と該底板の対辺のそれぞれにおいて基板から離れる方向へ突出した複数の側板とを含み、該複数の側板の対向面に窪みまたは孔が設けられている。半導体チップは、底板上に設けられている。金属からなる第2部材は、複数の側板間の幅よりも大きな幅を有し、端部が窪みまたは孔に嵌合している。樹脂は、第1および第2部材の周囲に設けられている。 The semiconductor device according to the present embodiment includes a substrate. A first member made of metal is provided on the substrate. The first member includes a bottom plate provided on the substrate and a plurality of side plates protruding in a direction away from the substrate at each of opposite sides of the bottom plate, and a depression or a hole is provided in an opposing surface of the plurality of side plates. . The semiconductor chip is provided on the bottom plate. The second member made of metal has a width larger than the width between the plurality of side plates, and the end portion is fitted in a recess or hole. Resin is provided around the first and second members.
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。 Embodiments according to the present invention will be described below with reference to the drawings. This embodiment does not limit the present invention.
(第1の実施形態)
図1(A)は、第1の実施形態による半導体装置1の構成の一例を示す側面図である。図1(B)は、第1の実施形態による半導体装置1の構成の一例を示す平面図である。図1(A)および図1(B)では、樹脂65の内部を示している。
(First embodiment)
FIG. 1A is a side view showing an example of the configuration of the
半導体装置1は、基板10と、接着剤20と、第1金属部30と、接着剤40と、半導体チップ50と、ボンディングワイヤ55と、第2金属部60と、樹脂65とを備えている。
The
基板10は、例えば、プリント基板やリードフレーム等のように、半導体チップ50を半導体装置1の外部にある装置と電気的に接続可能な部材である。本実施形態では、基板10は、プリント基板であり、樹脂基板等の絶縁性基板に導電性の配線(図示せず)を設けた基板である。配線は、基板側パッド12に接続されており、ボンディングワイヤ55を介して半導体チップ50に電気的に接続される。基板側パッド12は、配線を介して半導体装置1の外部にある装置と電気的に接続可能である。尚、ボンディングワイヤ55および基板側パッド12の数は限定しない。
The
接着剤20は、基板10と第1金属部30との間に設けられており、基板10と第1金属部30とを接着している。接着剤20は、液体状の接着剤でもよく、シート状の接着シートであってもよい。
The
第1部材としての第1金属部30は、基板10上に設けられており、接着剤20によって基板10上に接着されている。第1金属部30は、底板31と、側板32a、32bとを備えている。第1金属部30の1つの対辺Sa、Sbには、側板32a、32bが設けられており、他の対辺Sc、Sdには、側板は設けられていない。側板32a、32bは、図1(A)に示すように、それぞれ対辺Sa、Sbにおいて上方(D1)へ突出している。第1金属部30のより詳細な構成は、図2(A)〜図2(C)を参照して後で説明する。
The
半導体チップ50は、接着剤(ダイアタッチメント剤)40により第1金属部30の底板31上に接着されている。即ち、半導体チップ50は、側板32aと側板32bとの間において底板31上に固定されている。半導体チップ50は、半導体基板(図示せず)上に形成された半導体素子(例えば、トランジスタ、抵抗、キャパシタ等)で構成された電子回路を有する。半導体チップ50は、単一の半導体チップであってもよく、積層された複数の半導体チップであってもよい。本実施形態では、半導体チップ50は、単一の半導体チップとする。半導体チップ50は、電極パッド51を備えている。電極パッド51は、半導体チップ50の電子回路に電気的に接続されている。また、電極パッド51は、ボンディングワイヤ55を介して基板10の基板側パッド12に電気的に接続されている。
The
ボンディングワイヤ55は、電極パッド51と基板側パッド12との間を電気的に接続する。ボンディングワイヤ55には、例えば、金、銀、銅、CuAl、AgAl等の低抵抗金属を用いる。例えば、図2(A)および図2(B)に示すように、第1金属部30の四辺には、側板が設けられていない対辺Sc、Sdがある。従って、ボンディングワイヤ55は、図1(B)に示すように、側板が設けられていない対辺Sc、Sdの上方を渡って電極パッド51と基板側パッド12との間に接続されている。
The
第2部材としての第2金属部60は、図1(A)および図1(B)に示すように、半導体チップ50の上方に第1金属部30の側板32aと側板32bとの間に設けられている。第2金属部60は、接着剤を用いること無く、その端部P60a、P60bが側板32a、32bに設けられた孔70a、70bに嵌め込まれることによって固定されている。従って、端部P60a、P60bが孔70a、70bに嵌合するように、第2金属部60の端部P60aからP60bまでの幅W60は、側板32aと側板32bとの間の幅(内径)W30よりも大きい。尚、第2金属部60のより詳細な構成は、図3(A)および図3(B)を参照して後で説明する。
As shown in FIGS. 1A and 1B, the
樹脂65は、半導体チップ50、ボンディングワイヤ12、第1および第2金属部30、60の周囲に設けられ、これらを封止する。樹脂65は、第1金属部30と第2金属部60との間にも設けられてよい。
The
次に、第1金属部30の構成について説明する。
Next, the configuration of the
図2(A)〜図2(C)は、第1金属部30の構成の一例を示す図である。図2(A)は、第1金属部30の平面図であり、図2(B)は、図2(A)の矢印A1方向から見た第1金属部30の正面図であり、図2(C)は、図2(A)の矢印A2方向から見た第1金属部30の側面図である。図2(A)の矢印A3方向から見た第1金属部30の側面図は、図2(C)と同様であり、その参照番号は括弧内に示されている。
FIG. 2A to FIG. 2C are diagrams illustrating an example of the configuration of the
第1金属部30は、トレーのように、底板31と、2つの側板32a、32bとを備えている。底板31は、例えば、図2(A)に示すように、平面形状において略四角形を有している。底板31の1対の対辺Sa、Sbには、それぞれ側板32a、32bが設けられている。側板32a、32bは、図2(B)に示すように、底板31の対辺Sa、Sbのそれぞれにおいて基板10から離れる方向D1へ突出している。即ち、基板10に対して第1金属部30および半導体チップ50が搭載されている方向D1を上方とすると、側板32a、32bは、それぞれ底板31の対辺Sa、Sbから上方へ延伸している。底板31および側板32a、32bは、一体形成されており、トレー型の第1金属部30を成している。
The
側板32a、32bは、それぞれ対向面F1a、F1bを有する。対向面F1a、F1bは、互いに対向した面であり、対向面F1a、F1bには、孔70a、70bが設けられている。図1(A)および図1(B)に示すように、孔70a、70bには、第2金属部60の端部P60a、P60bが挿入され得る。従って、孔70a、70bは、端部P60a、P60bに対応してそれぞれ3個ずつ対向面F1a、F1bに設けられている。しかし、孔70a、70bおよび端部P60a、P60bの個数は特に限定しない。孔70a、70bおよび端部P60a、P60bの各個数を多くすることによって、第1金属部30と第2金属部60との接触面積を増大させることができるので、安定したシールド効果を確保できる。また、嵌合箇所が多くなると、樹脂封止工程において、第2金属部60が第1金属部30から外れてしまうことを抑制することができる。
The
孔70a、70bは、第2金属部60が少なくとも半導体チップ50に接触しないように、半導体チップ50の上面の高さよりも高い位置に設けられている。即ち、底板31から孔70a、70bまでの高さは、底板31から半導体チップ50の上面Ftの高さよりも高い。より好ましくは、孔70a、70bは、第2金属部60がボンディングワイヤ55に接触しないように、ボンディングワイヤ55の頂点よりも高い位置に設けられる。これにより、第2金属部60は、半導体チップ50およびボンディングワイヤ55に接触しないので、半導体チップ50に設けられた電子回路の誤動を抑制するこができる。
The
図2(B)に示すように、側板32aの上面F3aは、対向面F1aとは反対側の外側面F2aから対向面F1aへ向かって、底板31に近付くように傾斜している。側板32bの上面F3bは、対向面F1bとは反対側の外側面F2bから対向面F1bへ向かって、底板31に近付くように傾斜している。即ち、上面F3a、F3bは、第1金属部30の外側から内側へ向かうに従って下方(D1方向と反対方向)へ低下するように傾斜している。上面F3a、F3bの傾斜は、後述する第2金属部60の端部P60a、P60bの傾斜に対応しており、第2金属部60を第1金属部30へ嵌める際に、第2金属部60を第1金属部30の内側へガイドする役目を果たす。このとき、第1金属部30の側板32a、32bは、第2金属部60によって第1金属部30の外側(対向面F1a、F1bの対向方向とは反対方向)へ押し広げられ、底板31と側板32a、32bとの間に弾性力が蓄勢される。第2金属部60が孔70a、70bの高さまで押し下げられると、側板32a、32bは、蓄勢された弾性力によって対向面F1a、F1bの対向方向へ戻る(スプリングバック)。これにより、第2金属部60の端部P60a、P60bが孔70a、70bに嵌合または挿入され、第2金属部60は、第1金属部30に対して固定される。第2金属部60を第1金属部30へ嵌め込む動作については、図4(A)および図4(B)を参照して説明する。
As shown in FIG. 2B, the upper surface F3a of the
尚、電磁波を遮蔽する場合、第1および第2金属部30、60には、例えば、銅等のような導電性の高い材料が用いられる。これにより、第1および第2金属部30、60は電磁波によって生じる電力をグランド等へ流すことができる。即ち、第1および第2金属部30、60に導電性の高い材料を用いることによって、第1および第2金属部30、60は、電磁波を良好にグランドへ逃がすことができる。
When shielding electromagnetic waves, the first and
一方、磁場を遮蔽する場合、第1および第2金属部30、60には、例えば、鉄等のような透磁率の高い材料が用いられる。これにより、第1および第2金属部30、60は磁場を良好に外部へ逃がす、あるいは、キャンセルすることができる。
On the other hand, when shielding a magnetic field, the 1st and
次に、第2金属部60の構成について説明する。
Next, the configuration of the
図3(A)および図3(B)は、第2金属部60の構成の一例を示す図である。図3(A)は、第2金属部60の平面図であり、図3(B)は、図3(A)のB−B線に沿った断面図である。第2部材としての第2金属部60は、第1面F60_1と、第2面F60_2と、側面F60_3a〜F60_3dとを含む。第2面F60_2は、第1面F60_1の反対側にある。第1側面としての側面F60_3a〜F60_3dは、第1面F60_1と第2面F60_2との間に設けられている。側面F60_3a、F60_3bの少なくとも一部には、突出部P60a、P60bが設けられている。図3(B)に示すように、突出部P60a、P60bの端面FP60a、FP60bは、第1面F60_1または第2面F60_2に対して傾斜している。側面F60_3a〜F60_3dは、突出部P60a、P60b以外の部分において、第1面F60_1または第2面F60_2に対して略垂直でよい。
FIG. 3A and FIG. 3B are diagrams showing an example of the configuration of the
突出部P60a、P60bは、図3(B)に示すように、第1面F60_1または第2面F60_2に対して略平行方向に突出している。突出部P60aは、図2(C)の孔70aに対応しており、孔70aと同数(例えば、3つ)、あるいはそれ未満だけ設けられている。突出部P60bは、図2(C)の孔70bに対応しており、孔70bと同数(例えば、3つ)、あるいはそれ未満だけ設けられている。突出部P60a、P60bがそれぞれ孔70a、70bに嵌合することによって、第2金属部60は第1金属部30に対して蓋のように固定される。
As shown in FIG. 3B, the protruding portions P60a and P60b protrude in a substantially parallel direction with respect to the first surface F60_1 or the second surface F60_2. The protrusion P60a corresponds to the
上述の通り、端部P60a、P60bが孔70a、70bに嵌合するように、第2金属部60の端部P60aからP60bまでの幅W60は、側板32aと側板32bとの間の幅(内径)W30よりも大きい。一方、端部P60a、P60bが孔70a、70bに嵌合したときに、第2金属部60の側面F60_3a、F60_3bと第1金属部30の側板32a、32bとの間が接するように、側面F60_3aと側面F60_3bとの間の幅W30aは、側板32aと側板32bとの間の幅(内径)W30にほぼ等しいかそれより若干大きいことが好ましい。これにより、第2金属部60が側板32a、32bの間に挟まれて、側板32a、32bが側面F60_3a、F60_3bに密着する。
As described above, the width W60 from the end portions P60a to P60b of the
図4(A)および図4(B)は、第2金属部60を第1金属部30へ嵌め込むときの第1および第2金属部30、60の状態を示す図である。第2金属部60を第1金属部30へ嵌め込む際、第2金属部60は、第2面F60_2を下方(半導体チップ20へ向かう方向、あるいは、第1金属部30の底板31へ向かう方向)へ向けて嵌め込む。このとき、第2金属部60の端面FP60a、FP60bは、それぞれ第1金属部30の上面F3a、F3bに接触し、端面FP60a、FP60bが第1金属部30の上面F3a、F3bを押す。図3(A)に示すように、第2金属部60の幅W60が第1金属部30の側板32aと32bとの間の幅(間隔)W30よりも広いので、第1金属部30の側板32a、32bには外側(対向面F1a、F1bの対向方向とは反対方向)への応力が印加され、側板32a、32bは、上述の通り、外側へ押し広げられる。即ち、図4(B)に示すように、側板32a、32bは、底板31の辺Sa、Sbを中心軸として第1金属部30の外側へ押し広げられる。第2金属部60が孔70a、70bの高さまで押し下げられると、側板32a、32bが元の位置に戻ろうとし(スプリングバックし)、図1(A)に示すように、第2金属部60の端部P60a、P60bが孔70a、70bに嵌合する。このように、第2金属部60は、第1金属部30に対して嵌め込まれることによって第1金属部30に対して固定される。その後、第1および第2金属部30、60は、樹脂によって封止される。
FIGS. 4A and 4B are views showing the state of the first and
このように、本実施形態によれば、第2金属部60の端部P60a、P60bが第1金属部30の孔70a、70bに嵌合することによって、接着剤を用いること無く、第2金属部60を第1金属部30に対して容易に固定することができる。
Thus, according to the present embodiment, the end portions P60a and P60b of the
また、第2金属部60の側面F60_3aと側面F60_3bとの幅W30aが第1金属部30の側板32aと32bとの間の幅W30とほぼ等しいかそれより若干広いので、第1金属部30の側面F1a、F1bは、側板32a、32bからの応力によって第2金属部60の側面F60_a、F60_bに密着している。これにより、第1および第2金属部30、60は、磁場を良好に遮蔽することができる。
Further, the width W30a between the side surface F60_3a and the side surface F60_3b of the
さらに、本実施形態では、第2金属部60を第1金属部30へ向かって押し下げるだけで第2金属部60を第1金属部30に嵌め込むことができる。従って、本実施形態による半導体装置1は、接着剤を用いることなく、容易かつ安価に製造することができる。
Furthermore, in the present embodiment, the
本実施形態では、第1金属部30の側板32a、32bは、底板31の1対の対辺Sa、Sbに設けられており、他の対辺には設けられていない。磁場については、その影響を受ける方向に第1および第2金属部30、60を設ければ足り、それ以外の方向には、第1および第2金属部30、60を設ける必要は無い。例えば、半導体チップ50が垂直磁化方式のMTJ(Magnetic Tunnel Junction)を記憶素子として有する場合、半導体チップ50の主面に対して垂直な断面において、第1および第2金属部30、60が閉ループ構造であれば良い。閉ループ構造とは、半導体チップ50の素子形成面に対して垂直方向の断面において、半導体チップ50を取り囲むように連続した構造である。第1および第2金属部30、60を閉ループ構造にすることで、半導体チップ50への磁場の影響を低減することができる。従って、本実施形態による半導体装置1は、主に磁場を遮蔽するのに有効である。尚、本実施形態による半導体装置1は、電磁波を遮蔽することは困難である。その理由は、電磁波は、側板32a、32bの設けられていない半導体装置1の側方から進入するからである。
In the present embodiment, the
(第2の実施形態)
図5(A)および図5(B)は、第2の実施形態に従った半導体装置2の構成の一例を示す平面図である。第1の実施形態では、第1金属部30の側板32a、32bには、孔(貫通孔)70a、70bが設けられており、第2金属部60の突出部P60a、P60bは、第1金属部30の孔70a、70bを貫通している。これに対し、第2の実施形態では、第1金属部30の側板32a、32bには、窪み71a、71bが設けられており、第2金属部60の突出部P60a、P60bは、第1金属部30の窪み71a、71bに嵌合している。第2の実施形態のその他の構成は、第1の実施形態の対応する構成と同様でよい。
(Second Embodiment)
FIG. 5A and FIG. 5B are plan views showing an example of the configuration of the semiconductor device 2 according to the second embodiment. In the first embodiment, the
窪み71a、71bは、側板32a、32bを貫通せずに、側板32a、32bの側面F1a、F1bに設けられている。窪み71aは、側面F1aからF2aへ向かって、側面F1aと側面F2aとの間の途中まで設けられている。窪み71bは、側面F1bからF2bへ向かって、側面F1bと側面F2bとの間の途中まで設けられている。従って、突出部P60a、P60bは、側板32a、32bを貫通せずに、窪み71a、71bに嵌め込まれている。
The
窪み71a、71bの深さは、突出部P60a、P60bの長さと略等しいかそれよりも深い。これにより、窪み71a、71bは、突出部P60a、P60bを充分に受容し、第1金属部30の側板32a、32bが第2金属部60の側面F60_3a、F60_3bに接触することができる。側板32a、32bの側面F2a、F2bがそれぞれ側面F60_3a、F60_3bに接触することによって、磁場や電磁波をより良好に遮蔽することができる。
The depths of the
このように、孔70a、70bに代わって窪み71a、71bが第1金属部30の側板32a、32bに設けられていても、第2金属部60は、第1金属部30に固定され得る。従って、第2の実施形態は、第1の実施形態と同様の効果を得ることができる。
Thus, even if the
(第3の実施形態)
図6は、第3の実施形態に従った半導体装置3の構成の一例を示す平面図である。第3の実施形態では、第1金属部30の底板31の全ての辺に側板が設けられている。例えば、第1金属部30の底板31は、略四角形であり、底板31の四辺にそれぞれ側板32a〜32dが設けられている。第3の実施形態による第1金属部30のより詳細な構成は、図7(A)〜図7(C)を参照して説明する。半導体チップ50は、底板31の四方を側板32a〜32dによって囲まれているので、ボンディングワイヤを用いること無く、底板31を貫通する電極(図示せず)を用いて半導体装置1の外部と接続すればよい。
(Third embodiment)
FIG. 6 is a plan view showing an example of the configuration of the semiconductor device 3 according to the third embodiment. In the third embodiment, side plates are provided on all sides of the
図7(A)〜図7(C)は、第3の実施形態による第1金属部30の構成の一例を示す図である。図7(A)は、第1金属部30の平面図であり、図7(B)は、図7(A)の矢印A1方向から見た第1金属部30の正面図であり、図7(C)は、図7(A)の矢印A2方向から見た第1金属部30の側面図である。図7(A)の矢印A3方向から見た第1金属部30の側面図は、図7(C)と同様であり、その参照番号は括弧内に示されている。
FIG. 7A to FIG. 7C are diagrams illustrating an example of the configuration of the
第1金属部30は、トレーのように、底板31と、4つの側板32a〜32dとを備えている。底板31の形状は、第1の実施形態によるそれと同様に、平面形状において略四角形を有している。側板32a〜32dは、底板31の辺Sa〜Sdのそれぞれにおいて基板10から離れる方向(図7(B)のD1方向)へ突出している。即ち、側板32a〜32dは、底板31の四辺Sa〜Sdのそれぞれから上方へ延伸している。底板31および側板32a〜32dは、一体形成されており、第1金属部30を成している。
The
側板32a〜32dは、底板31を取り囲むように設けられている。互いに隣接する側板32a〜32dは、境界面F32ac、F32cb、F32bd、F32daにおいて接している。しかし、側板32a〜32dはそれぞれ分離されており、互いに固定されていない。即ち、側板32a〜32dは、底板31を介して繋がっており、それぞれ底板31の辺Sa〜Sdを中心軸として第1金属部30の外側へ押し広げられ得る。側板32a〜32dが押し広げられると、側板32a〜32dは、境界面F32ac、F32cb、F32bd、F32daにおいて一時的に分離され得る。
The
孔70a、70bは、第1の実施形態のそれらと同様に、それぞれ側板32a、32bに設けられている。尚、本実施形態において、側板32c、32dには孔が設けられていない。しかし、側板32c、32dにも孔を設けてもよい。この場合、側板32c、32dの孔に対応するように、第2金属部60に突出部を設ければよい。即ち、第2金属部60には、4辺の全てに突出部を設けてもよい。これにより、第2金属部60は、第1金属部30により強く嵌合することができる。
The
側板32a、32bの上面は、第1の実施形態におけるそれらと同様に傾斜している。また、側板32c、32dの上面も、第1金属部30の外側から内側へ向かうに従って下方(D1方向と反対方向)へ低下するように傾斜していてもよい。これにより、第2金属部60を側板32cと側板32dとの間に容易に案内することができる。一方、側板32cと側板32dとの間の幅(内径)W31が、図3(A)に示す第2金属部60の辺F60_3cとF60_3dとの間の幅W31aとほぼ等しいか若干大きい場合には、側板32c、32dの上面は、傾斜せずに第1および第2面F60_1、F60_2に対して略垂直な平面であってもよい。第1金属部30の幅W31が、第2金属部60の幅W31aとほぼ等しいか若干大きい場合には、側板32c、32dの上面が平坦であっても、第2金属部60は、第1金属部30へ嵌め込むことができるからである。
The upper surfaces of the
このように、第3の実施形態では、側板32a〜32dが底板31の4辺に設けられている。隣接する側板32a〜32dは分離しているものの接しているので、第2金属部60が第1金属部30に嵌め込まれると、第1および第2金属部30、60は、半導体チップ50の周囲を取り囲むことができる。これにより、第1および第2金属部30、60は、外部または半導体チップ50の様々な方向からの電磁波を良好に遮蔽することができる。
Thus, in the third embodiment, the
さらに、第3の実施形態では、第2金属部60を第1金属部30へ向かって押し下げるだけで第2金属部60を第1金属部30に嵌め込むことができる。従って、第3の実施形態による半導体装置3も、第1および第2実施形態と同様に、接着剤を用いることなく、容易に製造することができる。
Furthermore, in the third embodiment, the
(変形例)
図8(A)〜図8(C)は、第1金属部30の変形例を示す平面図である。本変形例による第1金属部30は、側板32a、32bの対向面F1a、F1bに設けられたガイドGa、Gbをさらに有する。図8(B)および図8(C)に示すように、ガイドGa、Gbは、上面F3a、F3bから孔70a、70bまで設けられた溝である。ガイドGa、Gbは、図8(A)に示すように、対向面F1a、F1bから窪んでいる。
(Modification)
FIG. 8A to FIG. 8C are plan views showing modifications of the
溝としてのガイドGa、Gbは、第2金属部60の突出部P60a、P60bにそれぞれ対応しており、第2金属部60を第1金属部30へ押し込むときに、突出部P60a、P60bを孔70a、70bへ案内する。これにより、第2金属部60を第1金属部30へ嵌め込む際に、突出部P60a、P60bが孔70a、70bの方向へ確実に案内することができ、第2金属部60を第1金属部30へ容易に嵌め込むことができる。
The guides Ga and Gb as grooves respectively correspond to the protrusions P60a and P60b of the
尚、本変形例は、第2または第3の実施形態と組み合わせてもよい。本変形例を第2の実施形態に組み合わせた場合、ガイドGa、Gbは、上面F3a、F3bから窪み71a、71bまで設けられた溝となる。
Note that this modification may be combined with the second or third embodiment. When this modification is combined with the second embodiment, the guides Ga and Gb are grooves provided from the upper surfaces F3a and F3b to the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
1・・・半導体装置、10・・・基板、20・・・接着剤、30・・・第1金属部、31・・・底板、32a、32b・・・側板、40・・・接着剤、50・・・半導体チップ、55・・・ボンディングワイヤ、60・・・第2金属部、65・・・樹脂、70a、70b・・・孔、P60a、P60b・・・突出部
DESCRIPTION OF
Claims (5)
前記基板上に設けられ金属からなる第1部材であって、前記基板上に設けられた底板と該底板の対辺のそれぞれにおいて前記基板から離れる方向へ突出した複数の側板とを含み、該複数の側板の対向面に窪みまたは孔が設けられている第1部材と、
前記底板上に設けられた半導体チップと、
金属からなり、前記複数の側板間の幅よりも大きな幅を有し、端部が前記窪みまたは前記孔に嵌合している第2部材と、
前記第1および第2部材の周囲に設けられた樹脂とを備えた半導体装置。 A substrate,
A first member made of metal provided on the substrate, comprising: a bottom plate provided on the substrate; and a plurality of side plates protruding in a direction away from the substrate at each of opposite sides of the bottom plate, A first member provided with a recess or hole in the opposing surface of the side plate;
A semiconductor chip provided on the bottom plate;
A second member made of metal , having a width larger than the width between the plurality of side plates, and having an end fitted into the recess or the hole;
And a semiconductor device provided around the first and second members.
前記第1側面の少なくとも一部には、前記第1面または前記第2面に対して略平行方向に突出した突出部が設けられている、請求項1から請求項3のいずれか一項に記載の半導体装置。 The second member includes a first surface, a second surface on the opposite side of the first surface, and a first side surface provided between the first surface and the second surface,
The protrusion part which protruded in the substantially parallel direction with respect to the said 1st surface or the said 2nd surface is provided in at least one part of the said 1st side surface. The semiconductor device described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015218562A JP6491994B2 (en) | 2015-11-06 | 2015-11-06 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015218562A JP6491994B2 (en) | 2015-11-06 | 2015-11-06 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017092181A JP2017092181A (en) | 2017-05-25 |
JP6491994B2 true JP6491994B2 (en) | 2019-03-27 |
Family
ID=58768228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015218562A Active JP6491994B2 (en) | 2015-11-06 | 2015-11-06 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6491994B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI665770B (en) * | 2018-12-13 | 2019-07-11 | 力成科技股份有限公司 | Semiconductor package and fabricating method thereof |
US11424403B2 (en) | 2020-02-21 | 2022-08-23 | International Business Machines Corporation | Magnetoresistive random-access memory cell having a metal line connection |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5910827Y2 (en) * | 1978-12-28 | 1984-04-04 | 株式会社村田製作所 | Electronic tuner temporary fixing structure |
DE19636182A1 (en) * | 1996-09-06 | 1998-03-12 | Philips Patentverwaltung | Shield housing for electronic components |
JP2006319014A (en) * | 2005-05-11 | 2006-11-24 | Sharp Corp | Electronic component for receiving high-frequency signal reception |
JP5566756B2 (en) * | 2010-04-14 | 2014-08-06 | 日本アンテナ株式会社 | Shield case |
JP2012159935A (en) * | 2011-01-31 | 2012-08-23 | Murata Mfg Co Ltd | Electronic component module, method for manufacturing electronic component module, and multifunctional card |
WO2015033396A1 (en) * | 2013-09-04 | 2015-03-12 | 株式会社東芝 | Semiconductor apparatus and manufacturing method for same |
-
2015
- 2015-11-06 JP JP2015218562A patent/JP6491994B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017092181A (en) | 2017-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10297573B2 (en) | Three-dimensional package structure and the method to fabricate thereof | |
US10211190B2 (en) | Semiconductor packages having reduced stress | |
CN108022923B (en) | Semiconductor package | |
CN107026137B (en) | Electronic module with magnetic device | |
CN111952273B (en) | Semiconductor device packaging and manufacturing method thereof | |
KR20170019023A (en) | Semiconductor package including EMI shielding and manufacturing method for the same | |
KR102251001B1 (en) | Semiconductor package | |
CN110364513A (en) | Semiconductor chip and semiconductor packages including semiconductor chip | |
KR100833183B1 (en) | Stacked Semiconductor Packages | |
JP6491994B2 (en) | Semiconductor device | |
JP6358664B2 (en) | Circuit assembly | |
KR20160093248A (en) | Semiconductor package and fabrication method of the same | |
KR102025460B1 (en) | Semiconductor Device | |
CN103400826A (en) | Semiconductor package and preparation method thereof | |
CN112687635A (en) | Semiconductor device package | |
KR20170065863A (en) | Semiconductor package including EMI shielding part and method for manufacturing the same | |
TWI423405B (en) | Package structure with carrier | |
KR102427092B1 (en) | Semiconductor apparatus having marks for heat information | |
KR20150039284A (en) | Multi-chip package | |
KR101640126B1 (en) | Semiconductor package manufacturing method | |
US9293399B2 (en) | Semiconductor device and electronic unit provided with the same | |
CN110875260A (en) | Semiconductor device package | |
CN207265044U (en) | Pin grid array packaging structure | |
US20200381400A1 (en) | Semiconductor package and semiconductor device including the same | |
KR102109042B1 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180131 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6491994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |