[go: up one dir, main page]

KR102025460B1 - Semiconductor Device - Google Patents

Semiconductor Device Download PDF

Info

Publication number
KR102025460B1
KR102025460B1 KR1020160028900A KR20160028900A KR102025460B1 KR 102025460 B1 KR102025460 B1 KR 102025460B1 KR 1020160028900 A KR1020160028900 A KR 1020160028900A KR 20160028900 A KR20160028900 A KR 20160028900A KR 102025460 B1 KR102025460 B1 KR 102025460B1
Authority
KR
South Korea
Prior art keywords
region
component
conductive
substrate
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160028900A
Other languages
Korean (ko)
Other versions
KR20170105796A (en
Inventor
안광웅
정구웅
이영우
김정일
김병진
김재윤
남궁윤기
이재웅
방동현
조은나라
임기태
김계령
이주형
최욱
유승재
이유미
Original Assignee
앰코테크놀로지코리아(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코테크놀로지코리아(주) filed Critical 앰코테크놀로지코리아(주)
Priority to KR1020160028900A priority Critical patent/KR102025460B1/en
Publication of KR20170105796A publication Critical patent/KR20170105796A/en
Application granted granted Critical
Publication of KR102025460B1 publication Critical patent/KR102025460B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명에서는 EMI 차폐를 위한 와이어 케이지를 포함하는 반도체 디바이스가 개시된다.
일 예로, 기판; 상기 기판의 일면에 형성된 그라운드 링; 상기 기판의 일면에서 상기 그라운드 링의 내측에 위치한 컴포넌트; 상기 컴포넌트의 표면에 결합된 금속 패드; 및 상기 그라운드 링으로부터 연장되어 상기 금속 패드에 전기적으로 연결된 도전성 연결 부재를 포함하는 반도체 디바이스간 개시된다.Disclosed is a semiconductor device comprising a wire cage for EMI shielding.
For example, a substrate; A ground ring formed on one surface of the substrate; A component located inside of the ground ring on one side of the substrate; A metal pad coupled to a surface of the component; And a conductive connection member extending from the ground ring and electrically connected to the metal pad.

Description

반도체 디바이스{Semiconductor Device}Semiconductor Device

본 발명은 EMI 차폐를 위한 와이어 케이지를 포함하는 반도체 디바이스에 관한 것이다.The present invention relates to a semiconductor device comprising a wire cage for EMI shielding.

최근 들어, 반도체 디바이스의 경박 단소화 경향에 따라, 기판의 상부에 다수의 컴포넌트가 실장되고 있다. 그런데, 이러한 컴포넌트들의 거리가 인접함에 따라 여러 전기적 신호의 중첩 문제로 인해 디바이스의 오동작이 발생할 가능성이 높아진다.In recent years, with the tendency of light and short reduction of semiconductor devices, many components are mounted on top of a substrate. However, as the distance between these components is close, there is a high possibility of malfunction of the device due to the overlapping problem of several electrical signals.

이러한 문제를 해결하기 위해, 기판으로부터 접지 신호가 연결된 EMI 차폐 구조가 개발되고 있다. 그러나, EMI 차폐 구조는 회로로 인해 디바이스 내에서 공간의 손실이 발생하고 설계에 제약이 문제될 수 있다.In order to solve this problem, an EMI shield structure in which a ground signal is connected from a substrate has been developed. However, the EMI shielding structure can cause loss of space within the device due to the circuitry and design constraints.

본 발명은 EMI 차폐를 위한 와이어 케이지를 포함하는 반도체 디바이스를 제공한다.The present invention provides a semiconductor device comprising a wire cage for EMI shielding.

본 발명의 반도체 디바이스는 기판; 상기 기판의 일면에 형성된 그라운드 링; 상기 기판의 일면에서 상기 그라운드 링의 내측에 위치한 컴포넌트; 상기 컴포넌트의 표면에 결합된 금속 패드; 및 상기 그라운드 링으로부터 연장되어 상기 금속 패드에 전기적으로 연결된 도전성 연결 부재를 포함할 수 있다.The semiconductor device of the present invention comprises a substrate; A ground ring formed on one surface of the substrate; A component located inside of the ground ring on one side of the substrate; A metal pad coupled to a surface of the component; And a conductive connection member extending from the ground ring and electrically connected to the metal pad.

여기서, 상기 컴포넌트는 더미 다이 또는 필러로 구성될 수 있다.Here, the component may be composed of a dummy die or a filler.

그리고 상기 도전성 연결 부재는 상기 그라운드 링에 형성된 제 1 영역; 상기 제 1 영역으로부터 연장된 제 2 영역; 및 상기 제 2 영역으로부터 연장되고 상기 금속 패드에 결합되는 제 3 영역을 포함하는 도전성 와이어로 형성될 수 있다.The conductive connecting member may include a first region formed in the ground ring; A second region extending from the first region; And a third region extending from the second region and coupled to the metal pad.

또한, 상기 제 1 영역은 볼 본딩되어 형성된 영역일 수 있다.In addition, the first region may be a region formed by ball bonding.

또한, 상기 제 3 영역은 스티치 본딩되어 형성된 영역일 수 있다.In addition, the third region may be a region formed by stitch bonding.

또한, 상기 금속 패드의 면적은 상기 컴포넌트의 표면의 면적에 비해 크거나 작게 형성될 수 있다.In addition, the area of the metal pad may be formed larger or smaller than the area of the surface of the component.

또한, 상기 금속 패드는 접착부재를 통해 상기 컴포넌트의 표면에 부착될 수 있다.In addition, the metal pad may be attached to the surface of the component through an adhesive member.

더불어, 본 발명에 따른 반도체 디바이스는 기판; 상기 기판의 일면으로부터 돌출되어 형성된 지지 필러; 상기 기판의 일면에 형성된 컴포넌트; 및 상기 지지 필러부터 연장되어 상기 컴포넌트의 상부를 지나도록 형성되고, 상기 기판의 일면까지 연장되어 전기적으로 연결된 도전성 연결 부재를 포함할 수 있다.In addition, the semiconductor device according to the present invention includes a substrate; A support pillar protruding from one surface of the substrate; A component formed on one surface of the substrate; And a conductive connection member extending from the support pillar and passing over an upper portion of the component and extending to one surface of the substrate to be electrically connected.

여기서, 상기 지지 필러는 상기 기판과 전기적으로 연결되어 접지 신호를 인가받을 수 있다.Here, the support pillar may be electrically connected to the substrate to receive a ground signal.

그리고 상기 도전성 연결 부재는 상기 지지 필러에 형성된 제 1 영역; 상기 제 1 영역으로부터 연장된 제 2 영역; 및 상기 제 2 영역으로부터 연장되고 상기 기판에 결합되는 제 3 영역을 포함할 수 있다.The conductive connecting member may include a first region formed in the support pillar; A second region extending from the first region; And a third region extending from the second region and coupled to the substrate.

또한, 상기 제 1 영역은 볼 본딩되어 형성된 영역일 수 있다.In addition, the first region may be a region formed by ball bonding.

또한, 상기 제 3 영역은 스티치 본딩되어 형성된 영역일 수 있다.In addition, the third region may be a region formed by stitch bonding.

또한, 상기 지지 필러는 한 쌍으로 구비되고, 상기 도전성 연결 부재는 상기 지지 필러의 쌍을 이룬 각각의 사이를 연결하며, 볼 본딩 및 스티치 본딩으로 결합된 영역을 포함할 수 있다.In addition, the support pillars are provided in a pair, and the conductive connection member connects each of the paired pairs of the support pillars, and may include a region coupled by ball bonding and stitch bonding.

또한, 상기 지지 필러는 스택되어 형성된 다수의 스터드 범프로 구성될 수 있다.In addition, the support pillar may be composed of a plurality of stud bumps formed by stacking.

또한, 상기 지지 필러는 상기 컴포넌트의 높이와 대응되는 높이를 갖도록 형성될 수 있다.In addition, the support pillar may be formed to have a height corresponding to the height of the component.

더불어, 본 발명에 따른 반도체 디바이스는 기판; 상기 기판의 일면에 형성되고, 적어도 일면에 도금되어 형성된 도전성 영역을 포함하는 컴포넌트; 및 상기 기판의 일면으로부터 연장되어 상기 도전성 영역까지 연장되어 전기적으로 연결된 도전성 연결 부재를 포함할 수 있다.In addition, the semiconductor device according to the present invention includes a substrate; A component formed on one surface of the substrate, the component including a conductive region plated on at least one surface; And a conductive connection member extending from one surface of the substrate to the conductive region and electrically connected to the conductive region.

그리고 상기 도전성 영역은 상기 컴포넌트의 측면과 상면 일부를 감싸도록 형성될 수 있다.The conductive region may be formed to surround a portion of the side surface and the upper surface of the component.

또한, 상기 도전성 영역은 상기 기판과 전기적으로 연결되어 접지 신호를 인가받을 수 있다.In addition, the conductive region may be electrically connected to the substrate to receive a ground signal.

또한, 상기 도전성 연결 부재는 상기 기판에 형성된 제 1 영역; 상기 제 1 영역으로부터 연장된 제 2 영역; 및 상기 제 2 영역으로부터 연장되고 상기 도전성 영역에 결합되는 제 3 영역을 포함할 수 있다.In addition, the conductive connecting member may include a first region formed on the substrate; A second region extending from the first region; And a third region extending from the second region and coupled to the conductive region.

또한, 상기 제 1 영역은 볼 본딩되어 형성되고, 상기 제 3 영역은 스티치 본딩되어 형성될 수 있다.In addition, the first region may be formed by ball bonding, and the third region may be formed by stitch bonding.

본 발명에 따른 반도체 디바이스는 기판의 상부에 컴포넌트가 실장되는 경우, 기판의 상부에 형성된 도전성 연결 부재를 통해 와이어 케이지 구조를 형성하여 EMI 차폐가 가능하도록 하되, 도전성 연결 부재의 높이를 높여서 컴포넌트의 높이에 제약받지 않으면서도 설계 자유도를 높일 수 있다.In the semiconductor device according to the present invention, when the component is mounted on the substrate, EMI shielding is possible by forming a wire cage structure through the conductive connection member formed on the substrate, but the height of the component is increased by increasing the height of the conductive connection member. You can increase your design freedom without being constrained.

도 1a는 본 발명의 일 실시예에 따른 반도체 디바이스의 평면도이다.
도 1b는 본 발명의 일 실시예에 따른 반도체 디바이스의 단면도이다.
도 2a는 본 발명의 다른 실시예에 따른 반도체 디바이스의 평면도이다.
도 2b는 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 3a는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 평면도이다.
도 3b는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 사시도이다.
도 3c는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 평면도이다.
도 4b는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 6a는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.
도 6b는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.1A is a plan view of a semiconductor device in accordance with an embodiment of the present invention.
1B is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.
2A is a plan view of a semiconductor device in accordance with another embodiment of the present invention.
2B is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.
3A is a plan view of a semiconductor device according to another embodiment of the present invention.
3B is a perspective view of a semiconductor device according to another embodiment of the present invention.
3C is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.
4A is a plan view of a semiconductor device according to another embodiment of the present invention.
4B is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.
5 is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.
6A is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.
6B is a sectional view of a semiconductor device according to still another embodiment of the present invention.

본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily practice the present invention.

도 1a는 본 발명의 일 실시예에 따른 반도체 디바이스의 평면도이다. 도 1b는 본 발명의 일 실시예에 따른 반도체 디바이스의 단면도이다.1A is a plan view of a semiconductor device in accordance with an embodiment of the present invention. 1B is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.

도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 기판(110), 그라운드 링(120), 제 1 컴포넌트(130), 제 2 컴포넌트(140), 금속 패드(150), 도전성 연결 부재(160), 인캡슐런트(170)를 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 상기 금속 패드(150)의 외부에 위치한 제 3 및 제 4 컴포넌트(131, 141)을 더 포함할 수도 있다.1A and 1B, a semiconductor device 100 according to an embodiment of the present invention may include a substrate 110, a ground ring 120, a first component 130, a second component 140, and a metal pad. 150, a conductive connection member 160, and an encapsulant 170. In addition, the semiconductor device 100 according to an embodiment of the present invention may further include third and fourth components 131 and 141 located outside the metal pad 150.

상기 기판(110)은 제 1 면과 상기 제 1 면의 반대면인 제 2 면을 포함하는 대략 평판 형상으로 구비될 수 있다. 상기 기판(110)은 상기 제 1 면을 통해 노출되는 랜드(111)와, 상기 제 2 면을 통해 형성된 도전성 패턴(112), 상기 랜드 및 도전성 패턴을 상호간에 연결하는 도전성 비아(113)의 구성을 포함하여 이루어질 수 있다. 또한, 상기 기판(110)은 상기 제 1 면과 제 2 면을 제외한 나머지 영역에서 절연체로 감싸져서, 상기 랜드(111) 및 도전성 패턴(112)만 노출된 상태로 구비될 수 있다. 상기 랜드(111), 도전성 패턴(112) 및 도전성 비아(113)는 금, 은, 구리 또는 이들의 합금을 통해 형성될 수 있으나, 상기 재질로서 본 발명의 내용을 한정하는 것은 아니다.The substrate 110 may have a substantially flat plate shape including a first surface and a second surface opposite to the first surface. The substrate 110 includes a land 111 exposed through the first surface, a conductive pattern 112 formed through the second surface, and a conductive via 113 connecting the land and the conductive pattern to each other. It may be made, including. In addition, the substrate 110 may be covered with an insulator in the remaining areas except for the first and second surfaces, and thus the land 110 and the conductive pattern 112 may be exposed. The land 111, the conductive pattern 112, and the conductive via 113 may be formed through gold, silver, copper, or an alloy thereof, but the material of the present invention is not limited thereto.

상기 그라운드 링(120)은 상기 기판(110)의 도전성 패턴(112)과 전기적으로 연결될 수 있다. 상기 그라운드 링(120)은 상기 기판(110)의 랜드(111)로부터 예를 들어, 접지 신호를 인가받을 수 있다. 또한, 상기 그라운드 링(120)은 상기 제 1 컴포넌트(130) 및 제 2 컴포넌트(140)의 주변을 감싸도록 형성될 수 있다. 상기 그라운드 링(120)은 상기 제 1 컴포넌트(130) 및 제 2 컴포넌트(140)에 대한 EMI 차폐층으로서 기능할 수 있다. 또한, 상기 그라운드 링(120)은 상기 기판(110)의 도전성 패턴(112)과 동일한 재질로서 상기 도전성 패턴(112)의 공정 중에 함께 형성될 수 있다. 예를 들어, 상기 그라운드 링(120)은 금, 은, 구리 또는 이들의 합금을 통해 형성될 수 있으나, 상기 재질로서 본 발명의 내용을 한정하는 것은 아니다.The ground ring 120 may be electrically connected to the conductive pattern 112 of the substrate 110. The ground ring 120 may receive, for example, a ground signal from the land 111 of the substrate 110. In addition, the ground ring 120 may be formed to surround the periphery of the first component 130 and the second component 140. The ground ring 120 may function as an EMI shielding layer for the first component 130 and the second component 140. In addition, the ground ring 120 may be formed together with the same material as the conductive pattern 112 of the substrate 110 during the process of the conductive pattern 112. For example, the ground ring 120 may be formed through gold, silver, copper, or an alloy thereof, but the material of the present invention is not limited thereto.

상기 제 1 컴포넌트(130)는 상기 그라운드 링(120)과 상기 제 2 컴포넌트(140)의 사이에 배치된 소자일 수 있다. 상기 제 1 컴포넌트(130)는 상기 제 2 컴포넌트(140)의 주변에 위치하여, 상기 그라운드 링(120)으로부터 상기 제 2 컴포넌트(140)에까지 이르는 경로의 중간에 배치될 수 있다. 상기 제 1 컴포넌트(130) 반도체 다이, 능동 또는 수동 전자 소자, 인쇄 와이어 보드, 리드 프레임, 인터포저 등과 같이 솔더(130a)를 통해 상기 기판(110)의 상부에 실장될 수 있는 컴포넌트로 이루어질 수 있다. 다만, 상기 제 1 컴포넌트(130)의 종류로서 본 발명의 내용을 한정하는 것은 아니다. 이하에서는 설명의 편의를 위해, 상기 제 1 컴포넌트(130)가 수동 전자 소자로서 구성된 것으로 설명하도록 한다.The first component 130 may be a device disposed between the ground ring 120 and the second component 140. The first component 130 may be positioned around the second component 140 and disposed in the middle of a path from the ground ring 120 to the second component 140. The first component 130 may be formed of a component that may be mounted on the substrate 110 through the solder 130a such as a semiconductor die, an active or passive electronic device, a printed wire board, a lead frame, an interposer, and the like. . However, the content of the present invention is not limited to the type of the first component 130. Hereinafter, for convenience of description, the first component 130 will be described as being configured as a passive electronic device.

상기 제 2 컴포넌트(140)는 상기 그라운드 링(120)의 내측에 위치한다. 상기 제 2 컴포넌트(140)는 대략 평판의 형태로 이루어질 수 있고, 제 1 면과 상기 제 1 면에 반대되는 제 2 면을 구비할 수 있다. 상기 제 2 컴포넌트(140)는 상기 기판(110)의 상부에 실장되어, 상기 기판(110)으로부터 전기적 신호를 입출력한다. 상기 제 2 컴포넌트(140)도 역시 반도체 다이, 능동 또는 수동 전자 소자, 인쇄 와이어 보드, 리드 프레임, 인터포저 등과 같이 솔더(140a)를 통해 상기 기판(110)의 상부에 실장될 수 있는 컴포넌트로 이루어질 수 있다. 또한, 상기 제 2 컴포넌트(140)는 전기적 동작과 관련되지 않도록, 별도의 더미 다이(dummy die) 또는 접지에 연결된 필러(pillar)로서 형성되는 것도 가능하다. 다만, 상기 제 2 컴포넌트(140)의 종류로서 본 발명의 내용을 한정하는 것은 아니다. 이하에서는 설명의 편의를 위해, 상기 제 2 컴포넌트(140)는 반도체 다이로 구성된 것으로 설명하도록 한다.The second component 140 is located inside the ground ring 120. The second component 140 may be in the form of a substantially flat plate and may have a first side and a second side opposite to the first side. The second component 140 is mounted on the substrate 110 to input and output electrical signals from the substrate 110. The second component 140 is also made of components that can be mounted on top of the substrate 110 via solder 140a, such as semiconductor dies, active or passive electronic devices, printed wire boards, lead frames, interposers, and the like. Can be. In addition, the second component 140 may be formed as a separate dummy die or a pillar connected to ground so as not to be associated with an electrical operation. However, the content of the present invention is not limited to the type of the second component 140. Hereinafter, for convenience of description, the second component 140 will be described as being composed of a semiconductor die.

상기 제 1 컴포넌트(140)는 상기 제 1 면에 형성된 접착제(140a)를 통해 상기 기판(110)의 제 2 면에 부착될 수 있다. 또는 반도체 다이로서의 상기 제 1 컴포넌트(140)는 통상의 플립칩 형태와 같이, 제 1 면에 형성된 도전성 패드가 도전성 범프를 통해 상기 기판(110)의 도전성 패턴(112)에 결합될 수도 있다.The first component 140 may be attached to the second side of the substrate 110 through an adhesive 140a formed on the first side. Alternatively, the first component 140 as a semiconductor die may have a conductive pad formed on the first surface of the first component 140 coupled to the conductive pattern 112 of the substrate 110 through conductive bumps.

상기 제 1 컴포넌트(140)의 제 2 면은 평평하게 구비되어, 상부로 노출되며, 후술할 바와 같이, 상기 금속 패드(150)과 결합될 수 있다.The second surface of the first component 140 may be flat and exposed to the top, and may be coupled to the metal pad 150 as described below.

또한, 상기 제 3 및 제 4 컴포넌트(131, 141)는 각각 상기 제 1 및 제 2 컴포넌트(130, 140)와 동일한 구성으로 구비될 수 있다. 다만, 상기 제 3 및 제 4 컴포넌트(131, 141)는 상기 그라운드 링(120)의 외부에 위치하도록 배치될 수 있다.In addition, the third and fourth components 131 and 141 may be provided in the same configuration as the first and second components 130 and 140, respectively. However, the third and fourth components 131 and 141 may be disposed to be located outside the ground ring 120.

상기 금속 패드(150)는 상기 제 2 컴포넌트(140)의 제 2 면에 부착된다. 상기 금속 패드(150)는 상기 제 2 컴포넌트(140)의 제 2 면 중 일부에 형성될 수도 있고, 상기 제 2 면 전체에 걸쳐서 형성될 수도 있다. 상기 금속 패드(150)는 상기 제 2 컴포넌트(140)의 제 2 면에 대해 접착제(150a)를 통해 부착될 수 있다. 상기 금속 패드(150)는 상기 제 2 컴포넌트(140)와 전기적으로 독립될 수 있다. 따라서, 상기 제 2 컴포넌트(140)는 상기 금속 패드(150)와 무관하게 상기 기판(110)에 대해 전기적 신호를 입력할 수 있다.The metal pad 150 is attached to the second side of the second component 140. The metal pad 150 may be formed on a portion of the second surface of the second component 140, or may be formed over the entire second surface. The metal pad 150 may be attached via an adhesive 150a to the second side of the second component 140. The metal pad 150 may be electrically independent of the second component 140. Accordingly, the second component 140 may input an electrical signal to the substrate 110 regardless of the metal pad 150.

상기 금속 패드(150)는 도전성 연결 부재(160)를 통해 상기 그라운드 링(120)으로부터의 전기적 신호를 인가받을 수 있고, 특히 상술한 바와 같이 상기 그라운드 링(120)의 접지 신호를 인가받을 수 있다. 따라서, 상기 금속 패드(150)는 상기 도전성 연결 부재(160)와 함께 EMI 차폐를 위한 일종의 와이어 케이지(wire cage)의 형태를 구성할 수 있다. 따라서, 금속 패드(150)와 상기 도전성 연결 부재(160)의 하부에 위치한 상기 제 1 컴포넌트(130) 및 제 2 컴포넌트(140)에 외부의 EMI가 전달되는 것이 방지되어, 전기적 신뢰성을 확보할 수 있다.The metal pad 150 may receive an electrical signal from the ground ring 120 through the conductive connection member 160. In particular, the metal pad 150 may receive the ground signal of the ground ring 120 as described above. . Therefore, the metal pad 150 may form a type of wire cage for shielding EMI together with the conductive connection member 160. Accordingly, external EMI is prevented from being transmitted to the first component 130 and the second component 140 positioned below the metal pad 150 and the conductive connection member 160, thereby ensuring electrical reliability. have.

상기 도전성 연결 부재(160)는 상기 그라운드 링(120)으로부터 상기 금속 패드(150)에까지 연장된다. 상기 도전성 연결 부재(160)는 다수개로 구비되어 상호간에 이격될 수 있다. 또한, 상기 도전성 연결 부재(160)는 도전성 와이어로 형성될 수 있다. 또한, 상기 도전성 연결 부재(160)는 상기 그라운드 링(120)에서 볼 본딩(ball bonding)되어 제 1 영역(161)을 형성하고, 상기 기판(110)의 제 2 면과 대략 90도의 각도를 형성하도록 수직 방향으로 연장된 이후 상기 금속 패드(150)를 향해 수평 방향으로 연장되어 제 2 영역(162)을 형성하며, 상기 금속 패드(150)의 제 2 면에서 스티치 본딩(stitch bonding)되도록 하여 제 3 영역(163)을 형성할 수 있다. 여기서, 상기 볼 본딩은 상기 도전성 연결 부재(160)를 인출하는 캐필러리의 팁을 상기 그라운드 링(120)에 대해 접촉한 상태에서 일정 시간 동안 압력을 가해 상기 도전성 연결 부재(160)가 대략 볼의 형상을 이루도록 하는 것을 의미한다. 또한, 상기 스티치 본딩은 캐필러리가 상기 금속 패드(150)의 제 2 면에 대해 접촉하도록 하고, 압력을 가해 연장된 상기 도전성 연결 부재(160)가 끊어지도록 하는 것을 의미한다. 이와 같은 방법을 통해, 상기 도전성 연결 부재(160)는 상기 그라운드 링(120)으로부터 상기 금속 패드(150)에까지 연장되어 결합될 수 있다.The conductive connecting member 160 extends from the ground ring 120 to the metal pad 150. The conductive connection members 160 may be provided in plural and spaced apart from each other. In addition, the conductive connection member 160 may be formed of a conductive wire. In addition, the conductive connection member 160 is ball bonded at the ground ring 120 to form a first region 161, and forms an angle of about 90 degrees with the second surface of the substrate 110. After extending in the vertical direction so as to extend in the horizontal direction toward the metal pad 150 to form a second region 162, the second surface of the metal pad 150 by stitch bonding (stitch bonding) Three regions 163 may be formed. Here, the ball bonding is pressed for a predetermined time in a state in which the tip of the capillary for drawing the conductive connecting member 160 with respect to the ground ring 120, the conductive connecting member 160 is approximately of the ball It means to form a shape. In addition, the stitch bonding means that the capillary is in contact with the second surface of the metal pad 150, and a pressure is applied to break the extended conductive connection member 160. In this way, the conductive connection member 160 may extend from the ground ring 120 to the metal pad 150 to be coupled.

또한, 상기 볼 본딩된 제 1 영역(161)으로부터 수직으로 연장된 영역은 대략 90도를 형성하기 때문에, 내부에 위치한 상기 제 1 컴포넌트(130)에도 불구하고 상기 도전성 연결 부재(160)와의 간섭이 발생되지 않는다. 또한, 상기 스티치 본딩된 제 3 영역(163)은 상기 금속 패드(150)에 결합되기 때문에, 상기 기판(110)의 상부 영역에서 상기 제 3 영역(163)을 위한 공간 낭비가 발생되지 않을 수 있고, 상기 그라운드 링(120) 내부의 전체 영역에 대한 EMI 차폐가 가능하게 된다.In addition, since the region extending vertically from the ball bonded first region 161 forms approximately 90 degrees, interference with the conductive connecting member 160 is maintained despite the first component 130 located therein. It does not occur. In addition, since the stitch bonded third region 163 is coupled to the metal pad 150, no space wasted for the third region 163 in the upper region of the substrate 110. EMI shielding of the entire area of the ground ring 120 is possible.

상기 도전성 연결 부재(160)는 금, 은, 구리 또는 알루미늄과 같은 금속이나 이들의 합금을 통해 구성될 수 있으나, 이로써 본 발명의 내용을 한정하는 것은 아니다.The conductive connection member 160 may be formed of a metal such as gold, silver, copper or aluminum or an alloy thereof, but is not limited thereto.

상기 인캡슐런트(170)는 상기 기판(110)의 제 2 면에 형성되며, 상기 그라운드 링(120), 제 1 컴포넌트(130), 제 2 컴포넌트(140), 금속 패드(150) 및 도전성 연결 부재(160)를 감싸도록 형성될 수 있다. 상기 인캡슐런트(170)는 통상이 레진으로 형성될 수 있으나, 이로써 본 발명의 내용을 한정하는 것은 아니다.The encapsulant 170 is formed on the second surface of the substrate 110, and the ground ring 120, the first component 130, the second component 140, the metal pad 150, and the conductive connection. It may be formed to surround the member 160. The encapsulant 170 may be generally formed of a resin, but this does not limit the content of the present invention.

상기와 같이 하여, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 제 2 컴포넌트(140)의 상부에 금속 패드(150)를 형성하고, 그라운드 링(120)으로부터 연장된 도전성 연결 부재(160)의 단부가 그라운드 링(120)에 결합되도록 함으로써, 내부에 위치한 제 1 컴포넌트(140)에 구애받지 않고, 도전성 연결 부재(160)가 EMI 차폐를 위해 형성될 수 있고, 금속 패드(150)를 통해 공간의 낭비 없이 도전성 연결 부재(160)를 이용한 와이어 케이지의 형성이 가능하게 된다.As described above, the semiconductor device 100 according to an embodiment of the present invention forms the metal pad 150 on the second component 140 and the conductive connection member 160 extending from the ground ring 120. By allowing the ends of the < RTI ID = 0.0 >) to < / RTI > Through this, it is possible to form a wire cage using the conductive connection member 160 without wasting space.

이하에서는 본 발명의 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.Hereinafter, a configuration of a semiconductor device according to another embodiment of the present invention will be described.

도 2a는 본 발명의 다른 실시예에 따른 반도체 디바이스의 평면도이다. 도 2b는 본 발명의 다른 실시예에 따른 반도체 디바이스의 단면도이다.2A is a plan view of a semiconductor device in accordance with another embodiment of the present invention. 2B is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.

도 2a 및 도 2b를 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 기판(110), 그라운드 링(120), 제 1 컴포넌트(130), 제 2 컴포넌트(230), 금속 패드(250), 도전성 연결 부재(160), 인캡슐런트(170)를 포함할 수 있다. 동일한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면부호를 붙였으며, 이하에서는 앞선 실시예와의 차이점을 위주로 설명하도록 한다.2A and 2B, a semiconductor device 200 according to another embodiment of the present invention may include a substrate 110, a ground ring 120, a first component 130, a second component 230, and a metal pad. 250, a conductive connection member 160, and an encapsulant 170. Parts having the same configuration and operation have been given the same reference numerals, and hereinafter will be described mainly for differences from the foregoing embodiments.

상기 제 2 컴포넌트(230)는 앞서 설명한 일 실시예에 따른 반도체 디바이스(100)에서 제 2 컴포넌트(140)와 유사하다. 다만, 상기 제 2 컴포넌트(230)는 반도체 다이로 구비된 상기 제 2 컴포넌트(140)와 다르게 수동 전자 소자일 수 있다. 또한, 상기 제 2 컴포넌트(230)는 그 상부에 형성된 금속 패드(250)에 비해 작은 상부 면적을 가질 수 있다. 상기 제 2 컴포넌트(230)는 상부에서 봤을 때, 상기 금속 패드(250)에 의해 가려지는 형태가 될 수 있다. 또한, 상기 제 2 컴포넌트(230)는 솔더(230a)를 통해 상기 기판(110)의 제 2 면에 실장될 수 있다.The second component 230 is similar to the second component 140 in the semiconductor device 100 according to the above-described embodiment. However, the second component 230 may be a passive electronic device unlike the second component 140 provided as a semiconductor die. In addition, the second component 230 may have a smaller upper area than the metal pad 250 formed thereon. The second component 230 may be shaped to be covered by the metal pad 250 when viewed from the top. In addition, the second component 230 may be mounted on the second surface of the substrate 110 through the solder 230a.

상기 금속 패드(250)는 상기 제 2 컴포넌트(230)의 상부에 접착제(250a)를 통해 부착된다. 상기 금속 패드(250)는 상기 제 2 컴포넌트(230)의 상면에 그보다 넓은 면적으로 형성될 수 있고, 이에 따라 상기 도전성 연결 부재(160)가 형성될 영역을 확장시킬 수 있다.The metal pad 250 is attached to the top of the second component 230 through an adhesive 250a. The metal pad 250 may be formed in a larger area on the upper surface of the second component 230, thereby expanding an area in which the conductive connection member 160 is to be formed.

상기와 같이 하여, 본 발명의 다른 실시예에 따른 반도체 디바이스(200)는 제 2 컴포넌트(230)에 비해 넓은 면적의 금속 패드(250)를 사용하여, 제 2 컴포넌트(230)의 크기 및 종류에 구애받지 않고, 와이어 케이지를 구현할 수 있다.As described above, the semiconductor device 200 according to another exemplary embodiment of the present invention uses a metal pad 250 having a larger area than the second component 230, so that the size and type of the second component 230 may be reduced. Any wire cage can be implemented.

이하에서는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.Hereinafter, a configuration of a semiconductor device according to still another embodiment of the present invention will be described.

도 3a는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 평면도이다. 도 3b는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 사시도이다. 도 3c는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.3A is a plan view of a semiconductor device according to another embodiment of the present invention. 3B is a perspective view of a semiconductor device according to another embodiment of the present invention. 3C is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.

도 3a 내지 도 3c를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 디바이스(300)는 기판(110), 제 1 컴포넌트(130), 제 2 컴포넌트(140), 지지 필러(350), 도전성 연결 부재(360), 인캡슐런트(170)를 포함할 수 있다. 3A to 3C, a semiconductor device 300 according to another embodiment of the present invention may include a substrate 110, a first component 130, a second component 140, a support filler 350, and conductive materials. The connection member 360 may include an encapsulant 170.

상기 지지 필러(pillar, 350)는 상기 기판(110)의 제 2 면으로부터 돌출되어 형성될 수 있다. 상기 지지 필러(350)는 상기 기판(110)으로부터 일정 높이로 돌출되어 있기 때문에, 상기 지지 필러(350)로부터 형성되는 도전성 연결 부재(360)의 높이를 높일 수 있다. 또한, 상기 지지 필러(350)는 상기 도전성 연결 부재(360)의 제 2 영역(362) 중 대략 평평한 부분의 길이를 최대화시킴으로써, 상기 도전성 연결 부재(360)의 하부에 위치한 컴포넌트의 제약을 줄이도록 할 수 있다.The support pillar 350 may protrude from the second surface of the substrate 110. Since the support pillar 350 protrudes from the substrate 110 at a predetermined height, the height of the conductive connection member 360 formed from the support pillar 350 may be increased. In addition, the support pillar 350 maximizes the length of the substantially flat portion of the second region 362 of the conductive connecting member 360 to reduce the constraint of the component located below the conductive connecting member 360. can do.

상기 지지 필러(350)는 금, 은, 구리, 알루미늄 또는 이들의 합금을 통해 형성될 수 있으며, 상기 기판(110)을 통해 접지 신호를 인가받을 수 있다. 따라서, 상기 지지 필러(350)에 연결된 상기 도전성 연결 부재(360)는 상기 지지 필러(350)와 동일하게 접지 전압을 인가받으며, 이에 따라 상기 도전성 연결 부재(360)를 통한 EMI 차폐가 가능하게 된다.The support pillar 350 may be formed of gold, silver, copper, aluminum, or an alloy thereof, and may receive a ground signal through the substrate 110. Accordingly, the conductive connection member 360 connected to the support pillar 350 receives a ground voltage in the same manner as the support pillar 350, thereby enabling EMI shielding through the conductive connection member 360. .

상기 도전성 연결 부재(360)는 상기 지지 필러(350)로부터 연장되어 상기 기판(110)의 제 2 면까지 연장된다. 상기 도전성 연결 부재(360)는 상기 지지 필러(350)에 연결된 볼 본딩으로 구성된 제 1 영역(361), 상기 제 1 영역(361)으로부터 연장되고 대략 평평한 부분을 포함하는 제 2 영역(362), 상기 제 2 영역(362)으로부터 연장되고 상기 기판(110)의 제 2 면에 스티치 본딩되어 형성되는 제 3 영역(363)을 포함할 수 있다. 상기 도전성 연결 부재(360)는 상기 지지 필러(350)로 인해 상기 제 1 영역(361)의 높이가 증가될 수 있고 따라서, 이에 연결되는 제 2 영역(362)의 높이도 함께 증가될 수 있다. 따라서, 상기 도전성 연결 부재(360)의 하부에 존재하는 상기 제 1 및 제 2 컴포넌트(130, 140)의 높이에 구애받지 않을 수 있게 되어, 상기 도전성 연결 부재(360)의 길이가 줄어들 수 있고, 설계 자유도가 높아질 수 있다.The conductive connection member 360 extends from the support pillar 350 and extends to the second surface of the substrate 110. The conductive connection member 360 includes a first region 361 composed of ball bonding connected to the support pillar 350, a second region 362 extending from the first region 361 and including a substantially flat portion, It may include a third region 363 extending from the second region 362 and formed by stitch bonding to a second surface of the substrate 110. The conductive connecting member 360 may increase the height of the first region 361 due to the support pillar 350, and thus increase the height of the second region 362 connected thereto. Therefore, the height of the first and second components 130 and 140 existing below the conductive connecting member 360 can be reduced, so that the length of the conductive connecting member 360 can be reduced, Design freedom can be increased.

상기와 같이 하여, 본 발명의 또 다른 실시예에 따른 반도체 디바이스(300)는 기판(110)의 상부에 지지 필러(350)를 형성하고, 지지 필러(350)에 연결된 도전성 연결 부재(360)를 통해 와이어 케이지 구조를 형성함으로써, 내부의 제 1 및 제 2 컴포넌트(130, 140)의 높이에 영향을 받지 않고 도전성 연결 부재(360)의 길이를 줄이면서 설계 자유도를 높일 수 있다.As described above, the semiconductor device 300 according to another exemplary embodiment of the present invention forms the support pillar 350 on the substrate 110 and connects the conductive connection member 360 connected to the support pillar 350. By forming the wire cage structure, the design freedom can be increased while reducing the length of the conductive connection member 360 without being affected by the height of the first and second components 130 and 140 therein.

이하에서는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.Hereinafter, a configuration of a semiconductor device according to still another embodiment of the present invention will be described.

도 4a는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 평면도이다. 도 4b는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.4A is a plan view of a semiconductor device according to another embodiment of the present invention. 4B is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.

도 4a 및 도 4b를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 디바이스(400)는 기판(110), 제 1 컴포넌트(130), 제 2 컴포넌트(140), 지지 필러(350, 450), 도전성 연결 부재(360), 인캡슐런트(170)를 포함할 수 있다.4A and 4B, a semiconductor device 400 according to another embodiment of the present invention may include a substrate 110, a first component 130, a second component 140, and support pillars 350 and 450. The conductive connection member 360 and the encapsulant 170 may be included.

상기 지지 필러(350, 450)는 앞서 설명한 실시예와 같이 금, 은, 구리, 알루미늄 또는 이들의 합금을 통해 구성될 수 있다. 또한, 상기 지지 필러(350, 450)는 한 쌍으로 구비될 수 있으며, 이를 통해 전체적인 도전성 연결 부재(360)의 높이를 높일 수 있다. 특히, 상기 지지 필러(450)는 상기 도전성 연결 부재(360)의 스티치 본딩이 이루어지는 제 3 영역(363)을 지지하도록 형성될 수 있다. 따라서, 상기 도전성 연결 부재(360)는 상기 지지 필러(350, 450)에 의해 제 1 영역(361) 및 제 3 영역(363)이 각각 상승하게 되므로, 전체적으로 높이가 높아지면서도 길이를 줄일 수 있게 된다.The support pillars 350 and 450 may be formed of gold, silver, copper, aluminum, or an alloy thereof, as in the above-described embodiment. In addition, the support pillars 350 and 450 may be provided as a pair, thereby increasing the height of the entire conductive connection member 360. In particular, the support pillar 450 may be formed to support the third region 363 in which the stitch bonding of the conductive connection member 360 is made. Therefore, the conductive connection member 360 is the first region 361 and the third region 363 is raised by the support pillars 350, 450, respectively, it is possible to reduce the length while increasing the overall height .

이하에서는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.Hereinafter, a configuration of a semiconductor device according to still another embodiment of the present invention will be described.

도 5는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.5 is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.

도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 디바이스(500)는 기판(110), 제 1 컴포넌트(130), 제 2 컴포넌트(140), 지지 필러(550), 도전성 연결 부재(560), 인캡슐런트(170)를 포함할 수 있다.Referring to FIG. 5, a semiconductor device 500 according to another embodiment of the present invention may include a substrate 110, a first component 130, a second component 140, a support pillar 550, and a conductive connection member ( 560, an encapsulant 170.

상기 지지 필러(550)는 상기 기판(110)의 제 2 면으로부터 돌출되어 형성된다. 상기 지지 필러(550)는 상기 기판(110)의 제 2 면에 스택된 다수의 스터드 범프로 구비될 수 있다. 따라서, 상기 지지 필러(550)는 원하는 높이로 상기 스터드 범프를 스택하여 구현할 수 있다. 또한, 상기 지지 필러(550)는 상기 도전성 와이어(560)의 높이에 대응되는 높이로 형성될 수 있다. 따라서, 상기 지지 필러(550)는 상기 도전성 연결 부재(560)의 제 3 영역(563)과 대략 동일한 높이에서 결합될 수 있다. 이에 따라, 상기 지지 필러(550)는 상기 도전성 연결 부재(560)의 높이를 높이고, 상기 도전성 연결 부재(560)의 각도를 대략 90도로 유지시킬 수 있다.The support pillar 550 is formed to protrude from the second surface of the substrate 110. The support pillar 550 may be provided with a plurality of stud bumps stacked on the second surface of the substrate 110. Accordingly, the support pillar 550 may be implemented by stacking the stud bumps to a desired height. In addition, the support pillar 550 may be formed at a height corresponding to the height of the conductive wire 560. Thus, the support pillar 550 may be coupled at approximately the same height as the third region 563 of the conductive connecting member 560. Accordingly, the support pillar 550 may increase the height of the conductive connection member 560 and maintain the angle of the conductive connection member 560 at approximately 90 degrees.

상기 도전성 연결 부재(560)는 볼 본딩된 제 1 영역(561), 상기 제 1 영역(561)으로부터 연장된 제 2 영역(562), 상기 제 2 영역(562)로부터 연장되어 스티치 본딩된 제 3 영역(563)을 포함할 수 있다. 여기서, 상기 제 1 영역(561)은 상기 기판(110)의 제 2 면에 형성되고, 상기 제 3 영역(563)은 상기 기판(110)으로부터 돌출된 상기 지지 필러(560)에 형성된다. 따라서, 상기 도전성 연결 부재(560)는 상기 제 1 영역(561)이 상기 기판(110)에 대해 이루는 각도가 대략 90도를 유지할 수 있게 된다.The conductive connecting member 560 may include a ball bonded first region 561, a second region 562 extending from the first region 561, and a third stitch bonded to extend from the second region 562. Region 563 may be included. The first region 561 is formed on the second surface of the substrate 110, and the third region 563 is formed on the support pillar 560 protruding from the substrate 110. Accordingly, the conductive connection member 560 may maintain an angle of about 90 degrees between the first region 561 and the substrate 110.

상술한 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체 디바이스(500)는 기판(110)에 스택된 스터드 범프로 지지 필러(550)를 구비함으로써, 도전성 연결 부재(560)가 제 1 영역(561)에서 기판(110)과 대략 90도의 각도를 형성하도록 하여, 컴포넌트(130, 140)의 높이에 구애받지 않도록 할 수 있고, 제 3 영역(563)이 지지 필러(550)에 결합되로고 하여 도전성 연결 부재(560)의 길이를 줄일 수 있다.As described above, the semiconductor device 500 according to another embodiment of the present invention includes the support pillar 550 with the stud bumps stacked on the substrate 110, whereby the conductive connection member 560 includes the first region ( An angle of approximately 90 degrees with the substrate 110 may be formed at 561 so as to be independent of the height of the components 130 and 140, and the third region 563 is coupled to the support pillar 550. The length of the conductive connecting member 560 can be reduced.

이하에서는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.Hereinafter, a configuration of a semiconductor device according to still another embodiment of the present invention will be described.

도 6a는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다. 도 6b는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 단면도이다.6A is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention. 6B is a sectional view of a semiconductor device according to still another embodiment of the present invention.

도 6a 및 도 6b를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 디바이스(600)는 기판(110), 제 1 컴포넌트(630), 제 2 컴포넌트(140), 도전성 연결 부재(660), 인캡슐런트(170)를 포함할 수 있다.6A and 6B, a semiconductor device 600 according to another embodiment of the present invention may include a substrate 110, a first component 630, a second component 140, a conductive connection member 660, It may include an encapsulant 170.

상기 제 1 컴포넌트(630)는 상기 기판(110)의 제 2 면으로부터 돌출되어 형성된다. 상기 제 1 컴포넌트(630)는 일측에 도금되어 형성된 도전성 영역(630a)을 포함한다. 상기 도전성 영역(630a)은 상기 기판(110)의 도전성 패턴(112)에 연결되어, 상기 기판(110)으로부터 접지 신호를 인가받을 수 있다. 또한, 상기 도전성 영역(630a)은 상기 제 1 컴포넌트(630)의 적어도 상면 일부에까지 형성되어, 상기 도전성 연결 부재(660)에 의해 연결될 수 있다.The first component 630 is formed to protrude from the second surface of the substrate 110. The first component 630 includes a conductive region 630a that is plated on one side. The conductive region 630a may be connected to the conductive pattern 112 of the substrate 110 to receive a ground signal from the substrate 110. In addition, the conductive region 630a may be formed on at least a portion of an upper surface of the first component 630 and may be connected by the conductive connecting member 660.

상기 도전성 연결 부재(660)는 볼 본딩되어 형성된 제 1 영역(661), 상기 제 1 영역(661)으로부터 연장되어 형성된 제 2 영역(662), 상기 제 2 영역(662)으로부터 연장되고 스티치 본딩되어 형성된 제 3 영역(663)을 포함할 수 있다. 그리고 상기 제 1 영역(661)은 상기 기판(110)의 도전성 패턴(112)에 결합되고, 상기 제 3 영역(663)은 상기 제 1 컴포넌트(630)의 도전성 영역(630a)에 결합되어, 상기 도전성 연결 부재(660)의 길이를 줄이고 높이를 높이는 것이 가능하게 된다.The conductive connection member 660 may be ball bonded to a first region 661 formed thereon, a second region 662 extending from the first region 661, and a second portion 662 extending from the second region 662 and stitch bonded to each other. It may include a third region 663 formed. The first region 661 is coupled to the conductive pattern 112 of the substrate 110, and the third region 663 is coupled to the conductive region 630a of the first component 630. It is possible to reduce the length of the conductive connecting member 660 and increase the height.

이상에서 설명한 것은 본 발명에 의한 반도체 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for carrying out the semiconductor device according to the present invention, and the present invention is not limited to the above embodiment, and the scope of the present invention is departed from the scope of the following claims. Without departing from the scope of the present invention, those skilled in the art will have the technical spirit of the present invention to the extent that various modifications can be made.

100, 200, 300, 400, 500, 600; 반도체 디바이스
110; 기판 120; 그라운드 링
130, 630; 제 1 컴포넌트 630a; 도전성 영역
140; 제 2 컴포넌트 150, 250; 금속 패드
350, 450, 550; 지지 필러 160, 360, 560, 660; 도전성 연결 부재
170; 인캡슐런트100, 200, 300, 400, 500, 600; Semiconductor devices
110; A substrate 120; Ground ring
130, 630; First component 630a; Conductive area
140; Second component 150, 250; Metal pad
350, 450, 550; Support pillars 160, 360, 560, 660; Conductive connection member
170; Encapsulant

Claims (20)

기판;
상기 기판의 일면에 형성된 그라운드 링;
상기 기판의 일면에서 상기 그라운드 링의 내측에 위치하고, 적어도 일면에 도금되어 형성된 도전성 영역을 포함하는 컴포넌트;
상기 컴포넌트의 표면에 결합된 금속 패드; 및
상기 그라운드 링으로부터 연장되어 상기 금속 패드 및 도전성 영역에 전기적으로 연결된 도전성 연결 부재를 포함하고,
상기 도전성 영역은 상기 컴포넌트를 상기 기판과 전기적으로 연결시키되, 상기 컴포넌트의 적어도 상면 일부까지 연장되어 형성되고,
상기 도전성 연결 부재는 상기 컴포넌트의 상부에서 상기 도전성 영역과 결합되는 반도체 디바이스.Board;
A ground ring formed on one surface of the substrate;
A component located on one side of the substrate and inside the ground ring, the component including a conductive region plated on at least one surface;
A metal pad coupled to a surface of the component; And
A conductive connection member extending from the ground ring and electrically connected to the metal pad and the conductive region;
The conductive region electrically connects the component with the substrate, the conductive region extends to at least a portion of an upper surface of the component,
And the conductive connecting member is coupled with the conductive region on top of the component. 제 1 항에 있어서,
상기 컴포넌트는 더미 다이 또는 필러로 구성된 반도체 디바이스.The method of claim 1,
The component is comprised of a dummy die or a filler. 제 1 항에 있어서,
상기 도전성 연결 부재는
상기 그라운드 링에 형성된 제 1 영역;
상기 제 1 영역으로부터 연장된 제 2 영역; 및
상기 제 2 영역으로부터 연장되고 상기 금속 패드에 결합되는 제 3 영역을 포함하는 도전성 와이어로 형성된 반도체 디바이스.The method of claim 1,
The conductive connecting member
A first region formed in the ground ring;
A second region extending from the first region; And
And a third region extending from the second region and comprising a third region coupled to the metal pad. 제 3 항에 있어서,
상기 제 1 영역은 볼 본딩되어 형성된 영역인 반도체 디바이스.The method of claim 3, wherein
And the first region is a region formed by ball bonding. 제 3 항에 있어서,
상기 제 3 영역은 스티치 본딩되어 형성된 영역인 반도체 디바이스.The method of claim 3, wherein
And the third region is a region formed by stitch bonding. 제 1 항에 있어서,
상기 금속 패드의 면적은 상기 컴포넌트의 표면의 면적에 비해 크거나 작게 형성되는 반도체 디바이스.The method of claim 1,
And the area of the metal pad is formed larger or smaller than the area of the surface of the component. 제 1 항에 있어서,
금속 패드는 접착부재를 통해 상기 컴포넌트의 표면에 부착된 반도체 디바이스.The method of claim 1,
And a metal pad is attached to the surface of the component via an adhesive member. 기판;
상기 기판의 일면으로부터 돌출되어 형성된 지지 필러;
상기 기판의 일면에 형성되고, 적어도 일면에 도금되어 형성된 도전성 영역을 포함하는 컴포넌트; 및
상기 지지 필러 및 도전성 영역으로부터 연장되어 상기 컴포넌트의 상부를 지나도록 형성되고, 상기 기판의 일면까지 연장되어 전기적으로 연결된 도전성 연결 부재를 포함하고,
상기 도전성 영역은 상기 컴포넌트를 상기 기판과 전기적으로 연결시키되, 상기 컴포넌트의 적어도 상면 일부까지 연장되어 형성되고,
상기 도전성 연결 부재는 상기 컴포넌트의 상부에서 상기 도전성 영역과 결합되는 반도체 디바이스.Board;
A support pillar protruding from one surface of the substrate;
A component formed on one surface of the substrate, the component including a conductive region plated on at least one surface; And
A conductive connection member extending from the support pillar and the conductive region to pass over the component, extending to one surface of the substrate and electrically connected thereto;
The conductive region electrically connects the component with the substrate, the conductive region extends to at least a portion of an upper surface of the component,
And the conductive connecting member is coupled with the conductive region on top of the component. 제 8 항에 있어서,
상기 지지 필러는 상기 기판과 전기적으로 연결되어 접지 신호를 인가받는 반도체 디바이스.The method of claim 8,
And the support pillar is electrically connected to the substrate to receive a ground signal. 제 8 항에 있어서,
상기 도전성 연결 부재는
상기 지지 필러에 형성된 제 1 영역;
상기 제 1 영역으로부터 연장된 제 2 영역; 및
상기 제 2 영역으로부터 연장되고 상기 기판에 결합되는 제 3 영역을 포함하는 반도체 디바이스.The method of claim 8,
The conductive connecting member
A first region formed in the support pillar;
A second region extending from the first region; And
And a third region extending from the second region and coupled to the substrate. 제 10 항에 있어서,
상기 제 1 영역은 볼 본딩되어 형성된 영역인 반도체 디바이스.The method of claim 10,
And the first region is a region formed by ball bonding. 제 10 항에 있어서,
상기 제 3 영역은 스티치 본딩되어 형성된 영역인 반도체 디바이스.The method of claim 10,
And the third region is a region formed by stitch bonding. 제 8 항에 있어서,
상기 지지 필러는 한 쌍으로 구비되고, 상기 도전성 연결 부재는 상기 지지 필러의 쌍을 이룬 각각의 사이를 연결하며, 볼 본딩 및 스티치 본딩으로 결합된 영역을 포함하는 반도체 디바이스.The method of claim 8,
The support pillar is provided in a pair, and the conductive connecting member connects each of the paired pairs of the support pillars, and includes a region bonded by ball bonding and stitch bonding. 제 8 항에 있어서,
상기 지지 필러는 스택되어 형성된 다수의 스터드 범프로 구성된 반도체 디바이스.The method of claim 8,
And the support pillar is composed of a plurality of stud bumps formed in a stack. 제 14 항에 있어서,
상기 지지 필러는 상기 컴포넌트의 높이와 대응되는 높이를 갖도록 형성된 반도체 디바이스.The method of claim 14,
And the support pillar is formed to have a height corresponding to the height of the component. 기판;
상기 기판의 일면에 형성되고, 적어도 일면에 도금되어 형성된 도전성 영역을 포함하는 컴포넌트; 및
상기 기판의 일면으로부터 상기 도전성 영역까지 연장되어 전기적으로 연결된 도전성 연결 부재를 포함하고,
상기 도전성 영역은 상기 컴포넌트를 상기 기판과 전기적으로 연결시키되, 상기 컴포넌트의 적어도 상면 일부까지 연장되어 형성되고,
상기 도전성 연결 부재는 상기 컴포넌트의 상부에서 상기 도전성 영역과 결합되는 반도체 디바이스.Board;
A component formed on one surface of the substrate, the component including a conductive region plated on at least one surface; And
A conductive connection member extending from one surface of the substrate to the conductive region and electrically connected thereto;
The conductive region electrically connects the component with the substrate, the conductive region extends to at least a portion of an upper surface of the component,
And the conductive connecting member is coupled with the conductive region on top of the component. 제 16 항에 있어서,
상기 도전성 영역은 상기 컴포넌트의 측면과 상면 일부를 감싸도록 형성되는 반도체 디바이스.The method of claim 16,
And the conductive region is formed to surround a portion of the side and top of the component. 제 16 항에 있어서,
상기 도전성 영역은 상기 기판과 전기적으로 연결되어 접지 신호를 인가받는 반도체 디바이스.The method of claim 16,
And the conductive region is electrically connected to the substrate to receive a ground signal. 제 16 항에 있어서,
상기 도전성 연결 부재는
상기 기판에 형성된 제 1 영역;
상기 제 1 영역으로부터 연장된 제 2 영역; 및
상기 제 2 영역으로부터 연장되고 상기 도전성 영역에 결합되는 제 3 영역을 포함하는 반도체 디바이스.The method of claim 16,
The conductive connecting member
A first region formed on the substrate;
A second region extending from the first region; And
And a third region extending from the second region and coupled to the conductive region. 제 19 항에 있어서,
상기 제 1 영역은 볼 본딩되어 형성되고, 상기 제 3 영역은 스티치 본딩되어 형성된 반도체 디바이스.The method of claim 19,
And the first region is formed by ball bonding, and the third region is formed by stitch bonding.
KR1020160028900A 2016-03-10 2016-03-10 Semiconductor Device Active KR102025460B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160028900A KR102025460B1 (en) 2016-03-10 2016-03-10 Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160028900A KR102025460B1 (en) 2016-03-10 2016-03-10 Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20170105796A KR20170105796A (en) 2017-09-20
KR102025460B1 true KR102025460B1 (en) 2019-09-25

Family

ID=60033750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160028900A Active KR102025460B1 (en) 2016-03-10 2016-03-10 Semiconductor Device

Country Status (1)

Country Link
KR (1) KR102025460B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119805684A (en) * 2019-05-09 2025-04-11 苏州旭创科技有限公司 Optical component and optical module having the same
CN114005814A (en) * 2021-12-01 2022-02-01 唯捷创芯(天津)电子技术股份有限公司 Electromagnetic shielding structure, manufacturing method and communication terminal
WO2023098922A2 (en) * 2021-12-01 2023-06-08 唯捷创芯(天津)电子技术股份有限公司 Electromagnetic shielding structure, manufacturing method, and communication terminal
CN118712175B (en) * 2024-08-27 2024-11-08 江苏长电科技股份有限公司 Packaging structure and packaging method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044305A (en) * 1999-07-29 2001-02-16 Mitsui High Tec Inc Semiconductor device
JP2005277355A (en) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd Circuit device
JP2007035863A (en) * 2005-07-26 2007-02-08 Toshiba Corp Semiconductor device
JP2009111010A (en) * 2007-10-26 2009-05-21 Renesas Technology Corp Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044305A (en) * 1999-07-29 2001-02-16 Mitsui High Tec Inc Semiconductor device
JP2005277355A (en) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd Circuit device
JP2007035863A (en) * 2005-07-26 2007-02-08 Toshiba Corp Semiconductor device
JP2009111010A (en) * 2007-10-26 2009-05-21 Renesas Technology Corp Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20170105796A (en) 2017-09-20

Similar Documents

Publication Publication Date Title
KR101815754B1 (en) Semiconductor device
KR101563911B1 (en) Semiconductor package
US9418968B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
KR101828386B1 (en) Stacked package and method of manufacturing the same
JP6586036B2 (en) Manufacturing method of semiconductor device
KR101140113B1 (en) Semiconductor device
US9607963B2 (en) Semiconductor device and fabrication method thereof
KR102025460B1 (en) Semiconductor Device
KR20130015393A (en) Semiconductor package and method for manufacturing the same
JP2001156251A (en) Semiconductor device
JP2009043793A (en) Semiconductor device and method for manufacturing the same
US8354744B2 (en) Stacked semiconductor package having reduced height
US20150228602A1 (en) Semicondcutor chip and semionducot module
JP2012033613A (en) Semiconductor device and manufacturing method of semiconductor device
US20170040289A1 (en) Semiconductor package
KR20220045128A (en) Semiconductor package
JP2006086150A (en) Semiconductor device
KR20120126366A (en) Semiconductor device
KR20110130017A (en) Multi-chip package and manufacturing method thereof
KR101217434B1 (en) Semiconductor device
KR101068623B1 (en) Flip Chip Bonding Structures for RDF Tag Chips
JP5543071B2 (en) Semiconductor device and semiconductor module having the same
JP2007234683A (en) Semiconductor device and manufacturing method thereof
KR101006529B1 (en) A ball land, a printed circuit board using the same, and a semiconductor package using the same
KR102270283B1 (en) Semiconductor package

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160310

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170317

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170929

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170317

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20170929

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20170517

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20171201

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20171030

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20170929

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20170517

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20170317

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20171228

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20171201

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Patent event date: 20170929

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20190711

Appeal identifier: 2017101006213

Request date: 20171228

J301 Trial decision

Free format text: TRIAL NUMBER: 2017101006213; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20171228

Effective date: 20190711

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20190711

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20171228

Decision date: 20190711

Appeal identifier: 2017101006213

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20190805

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20190712

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190919

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190919

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220916

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240903

Start annual number: 6

End annual number: 6