JP6464794B2

JP6464794B2 - スイッチング電源装置

Info

Publication number: JP6464794B2
Application number: JP2015028135A
Authority: JP
Inventors: ワン、ユエチン; ワン、ホンレー
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2014-09-15
Filing date: 2015-02-17
Publication date: 2019-02-06
Anticipated expiration: 2035-02-17
Also published as: US9490717B2; US20160079871A1; JP2016063733A; CN105406715B; CN105406715A

Description

本発明は、各種電子機器に利用可能な、整流スイッチ素子および転流スイッチ素子を有する同期整流回路を備えたDC/DCコンバータを含むスイッチング電源装置に関する。

出力電圧が低く大電流のスイッチング電源においては、整流素子をダイオードからMOS-FETに置き代えた同期整流回路が、整流部の導通損失が低減できるため効率及び部品発熱の点で有利であって回路方式として適している（下記の特許文献１参照）。整流スイッチ素子である整流側MOS-FETと転流スイッチ素子である転流側MOS-FETとを有する同期整流回路の同期整流の動作は、整流側MOS-FETは１次側の主スイッチのON駆動信号に同期してONする、一方、転流側MOS-FETは１次側の主スイッチのOFF駆動信号に同期してONする。絶縁型コンバータにおける主スイッチの駆動信号を２次側同期整流部へ伝達する方式には、信号をパルストランスやフォトカプラ等の絶縁素子を介して直接的に伝達する他励方式があるが、この方式は部品点数が多く回路的にも複雑となり、よって実装スペースの面でも不利である。それに対して、主トランスの２次側の主巻線自体あるいは、独立して設けられた駆動巻線を用いて伝達する自励方式があるが、この方式は、部品点数が少なく、回路的に比較的簡単で、よって実装スペースの面でも有利である。

昨今の負荷側からの低電圧、大電流の要求に対して、仮に１台のスイッチング電源では出力電流定格の不足の場合、複数台のスイッチング電源を並列に用いる場合がある。

本発明が想定しているのは、２次側の整流部が、自励方式で駆動される同期整流回路を有するスイッチング電源を複数台並列にして動作させる場合である。

従来例として、図１にDC/DCコンバータ部がフォワードコンバータであって、２次側の整流部が、自励方式で駆動される同期整流回路であるスイッチング電源の回路図を示す。その回路図を用いて以下に動作を説明する。

図１においては、入力の交流電圧をフィルタリング/整流/平滑している一般的なスイッチング電源の構成部は省略してDC/DCコンバータ部のみを示している。

図１において主トランスT1は、１次側と２次側間を絶縁する主トランスであって、1次側の主巻線Npと２次側の主巻線Ns1と転流側MOS-FET Q4を駆動する補助巻線Ns2を有している。

主トランスT1の1次側の主巻線Npと２次側の主巻線Ns1と補助巻線Ns2の極性は図１中にドットマークで表記されている通りで、よってそれぞれの巻線に誘起する電圧の位相関係は、図１中の矢印の通りである。主スイッチQ1は、MOS-FET等のスイッチング素子である。DC/DCコンバータ部はフォワード方式であるので、入力直流電圧Vin間の接続構成は、高電位側の+Vinから主トランスT1の１次主巻線Npのドット側、Npの非ドット側、Q1のドレイン端子、Q1のソース端子、低電位側の-Vinの順となっている。入力直流電圧間には入力コンデンサC1が接続している。

図１には記載はないが、出力電圧Voutの検出回路があって、設定電圧との変動誤差を検出して、その変動誤差を制御回路にフィードバックさせて、制御回路からは、その変動誤差分を補正するために、主スイッチQ1のONとOFFの時比率を可変制御する駆動パルスを出力している。いわゆるPWM制御が行われている。

制御回路からの駆動パルスを主スイッチQ1の制御端子に入力させる事によって主スイッチQ1は、スイッチング動作（ON/OFF動作）している。

この主スイッチングQ1がスイッチング動作することにより、入力端の入力直流電圧Ｖinが主トランスT1の一次巻線Npに断続的に印加されている。一方、主トランスT1の二次側では、整流側MOS-FET Q3と、転流側MOS-FET Q4と、チョークコイルL1と、コンデンサC3とからなる整流平滑回路が、２次主巻線Ns1に接続されている。

２次主巻線Ns1のドット側端子に転流側MOS-FET Q4のドレイン端子とチョークコイルL1が接続されており、チョークコイルL1の他点は、出力端子＋Voutに接続されている。一方、２次主巻線Ns1の非ドット側端子に整流側MOS-FET Q3のドレイン端子が接続されており、さらに整流側MOS-FET Q3のソース端子と転流側MOS-FET Q4のソース端子と出力端子-Voutとが接続されている。また出力端子＋Voutと-Voutの両端間には、コンデンサC3が接続されている。

主スイッチQ1がONすると、主トランスT1の1次側主巻線Npに図１に図示された矢印の向きに（ドット方向が高電位）入力直流電圧Vinが印加される。この時、２次側主巻線Ns1と補助巻線Ns2には、同じく図示された矢印の向きに（ドット方向が高電位）、主トランスT1の1次側主巻線Npと２次側主巻線Ns1、１次側主巻線Npと補助巻線Ns2のそれぞれの巻数比に比例した電圧が発生する。同時に２次側主巻線Ns1に発生する電圧は、コンデンサC2と抵抗R1を経由して整流側MOS-FET Q3のゲート端子に正バイアス電圧として印加され、整流側MOS-FET Q3はONする。一方、補助巻線Ns2に発生する電圧は、転流側MOS-FET Q4のゲート端子には逆バイアス電圧となり、転流側MOS-FET Q4のゲート蓄積電荷はディスチャージされて急激にOFFとなる。

一方、主スイッチQ1がOFFになると、主トランスの1次側主巻線Npに印加されていた入力直流電圧Vinは解放され、流れていた電流Ipは急激に遮断される。すると主トランスT1において、トランスに流れていた電流から２次側への伝送電流を除いた励磁電流によって、トランスのインダクタンスに蓄積された励磁エネルギーが、フライバック電圧としてON時に印加されていた極性に対して反転して主トランスT1の主巻線Npに発生する。

この時、２次側主巻線Ns1、補助巻線Ns2にも、1次側主巻線Npと同じく図示した矢印と反対方向（非ドット方向が高電位）に、波高値がそれぞれの巻線の巻数比に比例したフライバック電圧が発生する。ON時とは、各巻線に発生する電圧が逆転するため、整流側MOS-FET Q3のゲートは逆バイアスとなり、ゲート蓄積電荷はディスチャージされて急激にOFFする。補助巻線Ns2に発生する電圧は、抵抗R2を経由して転流側MOS-FET Q4のゲート端子に正バイアス電圧として印加され、転流側MOS-FET Q4はONする。

以上述べた様に、整流側MOS-FET Q3は、主スイッチQ1のONに同期してONする。一方、転流側MOS-FET Q4は、主スイッチQ1のOFFに同期してONする。

１次側で入力直流電圧Vinを主スイッチQ1によってチョッピングして直流電圧を交流電圧に変換し、主トランスT1を介してその交流電圧を1次側主巻線Npから２次側主巻線Ns1に伝送し、その交流電圧を同期整流MOS-FET Q3,Q4で整流して、チョークコイルL1とコンデンサC3の平滑回路で平滑して、その際に主スイッチQ1のONとOFFの時比率（パルス幅）を可変制御して所望の直流電圧とする。

平滑回路の動作について述べる。主スイッチQ1のOFFと、それに同期した整流側MOS-FET Q3のOFFによって、２次側主巻線Ns1からエネルギーの伝送が絶たれるが、直前までの主スイッチQ1のON期間にインダクタL1に蓄積されたエネルギーを、切替わってONとなった転流側MOS-FET Q4を介して途切れることなくコンデンサC3と負荷に供給する事によって平滑化を達成する。

以上が、DC/DCコンバータ部がフォワード方式であって、２次側の整流部は、自励方式で駆動される同期整流回路である従来のスイッチング電源の動作である。

特開２００３−２８４３３６号公報（第６−７頁、第１図）

上記のようなスイッチング電源の動作状況として、大電力の要求に対応するために複数台を並列接続して動作する状況や、負荷としてバッテリーを接続して動作する状況、又は負荷側に大容量のコンデンサを接続して無負荷を含めて軽負荷で動作する状況が、一般的に存在する。

背景技術に記載した２次側の整流回路に自励方式の同期整流回路を採用したスイッチング電源が上記のような状況で動作中に、何らかの理由で主スイッチがスイッチング動作を停止すると、主スイッチが停止しているにも関わらず、整流側、転流側のMOSFETが交互にON/OFFを繰り返し、複数台並列接続された他の正常動作しているスイッチング電源の出力から、あるいは負荷のバッテリーから、あるいは負荷側の大容量のコンデンサ等から停止している電源の入力側にエネルギーを回生する自励発振状態になる場合がある。

主スイッチの停止の原因としては、過電圧保護や加熱保護等の各種保護機能の動作、複数台の並列接続動作における各電源の出力電圧Voutの電位差のばらつき、一般的な故障、又はリモートコントロール等の電源の機能による停止動作が考えられる。

自励発振は以下のメカニズムにて発生する。自励発振には２モードあり、モード１は図２で、モード２は図３を用いて以下に説明する。

先ずは主スイッチQ1が突然OFFする。その事によって主トランスT1の各巻線には図２で示された矢印の方向（非ドット側が高電位）にフライバック電圧が発生する。このフライバック電圧によって転流側MOSFET Q4のゲート端子が正バイアスとなって転流側MOSFET Q4がONとなる。この状態で、高圧側出力端子+Voutに電圧（エネルギー源）が存在すると、インダクタL1に流れるインダクタ電流ILは、図２で示した様に正常動作とは逆方向、すなわち出力側から流れ込む方向となる。また、転流側MOSFET Q4に、電流Iq4が流れている。インダクタ電流ILは、電流の一部がインダクタにエネルギーを蓄えながら時間の経過とともに増加する。フライバック電圧は、主スイッチQ1がON時に、主トランスT1に流れた電流から伝送電流を除いた励磁電流成分によってインダクタンスに蓄積された励磁エネルギーにより発生している。このエネルギーが消費され枯渇するとフライバック電圧は低下して最終的には転流側MOSFET Q4がOFFとなる。（以上をモード１とする。）

転流側MOSFET Q4がOFFすると、そのドレインとインダクタL1の接続点には、高圧側出力端子+Voutに存在している電圧に、転流側MOSFET Q4のON期間にインダクタL1に蓄積されたエネルギーにより発生した起電圧が加算された電位まで上昇する。この上昇した電圧は、抵抗R1、コンデンサC2の直列回路を経由して整流側MOSFET Q3のゲート端子の正バイアス電圧となり、整流側MOSFET Q3はONすると共に、主トランスT1の２次主巻線Ns1に図３で示された矢印の方向（ドット端子側が高電位）に印加される。この時も、インダクタL1に流れるインダクタ電流ILは、図３で示した様に正常動作とは逆方向であり、すなわち出力側から流れ込む方向は変わらないが、インダクタL1からエネルギーを放出するので、時間の経過とともに減少する。また、整流側MOSFET Q3に、電流Iq3が流れている。この時、主トランスT1の1次側主巻線Npには、２次主巻線Ns1との巻数比の比例した波高値の電圧が、図3で示された矢印の方向（ドット端子側が高電位）で発生する。主スイッチQ1はOFFしているが、主スイッチQ1内部のボディーダイオードが入力直流電圧源に対して順方向なので、２次側出力から、１次側入力にエネルギー回生状態となる。この時も主トランスT1においては、励磁電流によってインダクタL1に励磁エネルギーを蓄積させる。インダクタL1に蓄積されたエネルギーも放出して、インダクタL1の電流と２次側主巻線Ns1の励磁電流が等しくなった時、インダクタL1の起電圧が低下して、最終的に整流側MOSFET Q3がOFFする。（以上をモード２とする。）

すると、主トランスT1には、それまで蓄積された励磁エネルギーによって図１で示された矢印とは逆の方向（非ドット側が高電位）に、再度フライバック電圧が発生し、モード１に入る。以降、モード２とモード1を交互に繰り返す自励発振状態になる。

この自励発振の状態は、無制御状態のため、入力電源端のインピーダンスによっては想定外に電圧を上昇させる可能性がある。その場合、主スイッチQ1のVdsの耐圧を超えて破損の恐れがある。また、出力電圧にインダクタL1の起電圧が加算された電圧がOFF時の転流側MOSFET Q4のVds間に、同じ様に整流側MOSFET Q3のVgsにも印加されるため、それぞれの耐圧を超えて破損の恐れがある。

また、予期せぬ電流が流れる事による異常損失の発生、それによる異常加熱、並列接続でエネルギー源となっている他の電源への影響、またはバッテリーへの影響など様々な弊害が生じる恐れがある。

本発明は上記問題点に着目してなされたもので、DC/DCコンバータ部がフォワード方式であって、整流回路が自励式で駆動される同期整流回路であるスイッチング電源において、高圧側出力端子+Voutに電圧（エネルギー源）が存在した状態で、主スイッチング素子がオフした時に発生する自励発振の継続を防止できるスイッチング電源を提供する事を目的としている。

上記目的を達成するために、本発明は次に示す構成をもって前記課題を解決するための手段としている。

本発明のスイッチング電源装置は、主トランスの２次側主巻線に直列接続され、主スイッチのONに同期してONする整流用のスイッチと、前記２次側主巻線および前記整流用のスイッチの直列回路に並列接続され、前記主スイッチのOFFに同期してONする転流用スイッチとを備えてなる同期整流方式の整流回路を備えるスイッチング電源装置において、高圧側出力端子に電圧（エネルギー源）が存在した状態で、主スイッチが停止した際に、自励発振の継続を防止するために前記転流用スイッチをOFFする補助スイッチ回路を備え、前記補助スイッチ回路は、カソードが前記転流用スイッチのドレインに、アノードが第二のコンデンサを介して低圧側出力端子に接続された第一の整流素子と、ベースが第一の抵抗を介して前記第一の整流素子と前記第二のコンデンサの接続点に、コレクタが前記転流用スイッチのソースに、エミッタが第二の抵抗を介して前記高圧側出力端子にそれぞれ接続されたPNP型バイポーラトランジスタと、ベースが前記PNP型バイポーラトランジスタのエミッタに、エミッタが前記低圧側出力端子に、コレクタが第二の整流素子のカソードにそれぞれ接続され、ベースとエミッタ間に第二のコンデンサを備えてなるNPN型バイポーラトランジスタと、アノードが前記転流用スイッチの制御端子に接続された前記第二の整流素子と、を備えた。

本発明のスイッチング電源装置によれば、主スイッチング素子がオフした時に発生する自励発振の継続を、スイッチング電源装置の通常動作には影響を与えずに、防止することができる。また、このような構成により、少ない電子素子を追加するだけで、主スイッチング素子がオフした時に発生する自励発振の継続を防止できる。

また、本発明のスイッチング電源装置において、前記補助スイッチ回路は、前記転流用スイッチが導通する時のドレーン電圧を検出し、負電圧が現れた場合に、前記転流用スイッチの導通を保持し、負電圧が現れなかった場合に、前記転流用スイッチをOFFする。このような構成により、スイッチング電源装置が自励発振を発生するかを有効に検出し、自励発振の継続を防止することができる。

本発明によれば、以下の効果が生まれる。
DC/DCコンバータ部がフォワード方式であって、整流回路が自励式で駆動される同期整流回路であるDC/DCコンバータを含むスイッチング電源において、高圧側出力端子に電圧（エネルギー源）が存在した状態で、何らかの要因で主スイッチング素子のスイッチングが停止した時、主トランスの1次側主巻線に発生したフライバック電圧が、主トランスの設けられた転流用スイッチの駆動用補助巻線に正バイアス電圧を誘発して転流用スイッチがONして、高圧側出力端子側から電流（エネルギー）を引き込む事をきっかけとして、自励発振を継続するモードに入り込む。その際に、本発明による自励発振を検出し、転流用スイッチをOFFする補助スイッチ回路によって自励発振を検出して、転流用スイッチをOFFする補助スイッチ回路を動作させる事により転流用スイッチがONできなくなって電流の引込みが不可能になり自励発振が継続できずに解消する。

従来技術のスイッチング電源装置を示す図である。従来技術のスイッチング電源装置における、自励発振のモード１を示す図である。従来技術のスイッチング電源装置における、自励発振のモード２を示す図である。本発明の実施形態のスイッチング電源装置を示す図である。本発明の実施形態のスイッチング電源装置の通常動作を説明する図である。本発明の実施形態のスイッチング電源装置の通常動作を説明する図である。本発明の実施形態のスイッチング電源装置の補助スイッチ回路の動作を説明する図である。本発明の実施形態のスイッチング電源装置の補助スイッチ回路の動作を説明する図である。

以下において、添付の図面を参照し、本発明の例としての実施の形態を説明する。

図４〜８は、本発明のスイッチング電源装置の実施形態を示す図である。

まず、図４を用いて本実施形態のスイッチング電源装置の回路構成を説明する。図４のスイッチング電源装置は、１次側と２次側とを絶縁し、１次側主巻線Npと２次側主巻線Ns1と、独立に設けられた補助巻線Ns2を有する主トランスT1と、入力直流電圧間に前記１次側主巻線Npと直列に接続された主スイッチQ1と、主スイッチQ1をON/OFF駆動する駆動パルスを生成/出力する制御回路と、２次側主巻線Ns1に直列接続され、前記２次側主巻線Ns1自体から得られる、主トランスT1におけるフォワード電圧によって主スイッチQ1のONに同期してONする様に駆動される整流用のスイッチQ3と、２次側主巻線Ns1に並列接続され、前記独立に設けられた補助巻線Ns2を介して得られる主トランスT1におけるフライバック電圧によって主スイッチQ1のOFFに同期してONする様に駆動される転流用スイッチQ4を備えてなる自励方式で駆動される同期整流回路と、インダクタとコンデンサからなる平滑回路と、を有する。

上記スイッチング電源装置において、入力直流電圧は、主スイッチQ1のON/OFFによるチョッピングによって交流電圧に変換され、主トランスT1を介して、１次側主巻線Npと２次側主巻線の巻数比に応じて２次側に伝送され、前記整流回路と前記平滑回路で整流/平滑され、前記平滑回路の前記コンデンサの両端で直流電圧に戻されて、負荷に供給されるフォワードコンバータ方式である。

図４に示すスイッチング電源装置は、従来のスイッチング電源装置に対し、補助スイッチ回路として、さらに、カソードは前記転流用スイッチQ4のドレインに、アノードは第二のコンデンサC4を介して低圧側出力端子-Voutに接続された第一の整流素子CR1と、ベースは第一の抵抗R3を介して前記第一の整流素子CR1と前記第二のコンデンサC4の接続点に、コレクタは前記転流用スイッチQ4のソースに、エミッタは第二の抵抗R4を介して高圧側出力端子+Voutにそれぞれ接続されたPNP型バイポーラトランジスタQ5と、ベースは前記PNP型のバイポーラトランジスタQ5のエミッタに、エミッタは低圧側出力端子-Voutに、コレクタは第二の整流素子CR2のカソードにそれぞれ接続され、ベースとエミッタ間に第二のコンデンサC5を備えてなるNPN型バイポーラトランジスタQ6と、アノードは転流用スイッチQ4の制御端子に接続された前記第二の整流素子CR2と、を備える。

ここでは、補助スイッチ回路が、通常動作には影響を与えずに、自励発振が起こる状況になるとその現象をどの様に防止するかについて説明する。

図５、６を用いて、本実施形態のスイッチング電源装置のコンバータの通常の動作を説明する。

主スイッチQ1がOFFすると主トランスT1にはフライバック電圧が発生する。図５は、主スイッチQ1がOFF時の電源の動作状態である。この時、整流側MOSFET Q3は、ゲート端子がフライバック電圧によって逆バイアスされるのでOFFとなり、一方、転流側MOSFET Q4は、ゲート端子がフライバック電圧によって正バイアスされるのでONとなる。転流側MOSFET Q4のONに伴い、主スイッチQ1がONの期間にインダクタL1に蓄積されたエネルギーは、ON状態の転流側MOSFET Q4を経由して還流電流として負荷に放出される。転流側MOSFET Q4を流れる電流はソースからドレインの方向である。転流側MOSFET Q4は、フライバック電圧の立ち上りの遅れ要素とMOSFETの持つゲート〜ソース間の容量成分を充電しながらゲートスレッシュ電圧まで充電に要する時間が遅れ要素となりFETのチャネルがONできない状態を生じる。その間は、MOSFET内蔵のボディーダイオードが導通して電流が流れる。ボディーダイオードの導通期間では、転流側MOSFET Q4のドレイン端子電位は、低電位側出力端子電位に対して、ボディーダイオードの順方向電圧降下Vf分だけ低くなる。コンデンサC4は、整流素子CR1を通して転流側MOSFET Q4のドレイン端子に接続されている。よって、ボディーダイオードが導通している期間では、整流素子CR1のアノード側のコンデンサC4の電位は、低電位側出力端子電位と同電位となる。理由は、整流素子CR1の順方向電圧降下Vfとボディーダイオードの順方向電圧降下Vfが打ち消されるためである。コンデンサC4の電荷は、ボディーダイオード導通期間にインダクタL1の還流電流の一部として瞬時に放電される。PNP型バイポーラトランジスタQ5のベースは、抵抗R3を介して、コンデンサC4と整流ダイオードCR1のアノードの接続点に接続されている。また、NPN型バイポーラトランジスタQ6のベースはPNP型バイポーラトランジスタQ5のエミッタに接続されている。コンデンサC4と整流ダイオードCR1のアノードの接続点が低電位側出力端子電位と同電位となると、NPN型バイポーラトランジスタQ6のベース電位は、PNP型バイポーラトランジスタQ5のベース、エミッタ間電圧でクランプされる。よって、NPN型バイポーラトランジスタQ6はONできないので、転流側MOSFET Q4の動作に影響を与えない。

図６は、主スイッチQ1がON時の電源の動作状態である。主スイッチQ1がONして整流側MOSFET Q3が導通している時、抵抗R3及びコンデンサC4の充電時定数で制限される時間（電源の発振周期に対して例えば10倍以上長い時間）において、PNP型バイポーラトランジスタQ5はONの状態を保持する。一方、トランジスタQ6はOFFの状態を保持する。したがって、本発明の補助スイッチ回路はスイッチング電源装置の通常の動作に何も影響を与えない。

次に、本実施形態の自励発振抑制動作について図７、８を用いて説明する。高圧側出力端子+Voutに電圧（エネルギー源）が存在した状態で、制御回路からの主スイッチング素子Q1への駆動信号が停止し、主スイッチング素子Q1のスイッチングがオフした時、主トランスT1の1次側主巻線Npに非ドット側を高電位としてフライバック電圧が発生し、1次主巻線Npと２次側補助巻線Ns2の巻数比の比例したフライバック電圧が２次側補助巻線Ns2に、転流側MOSFET Q4の制御端子を正バイアスする方向に発生する。この際、転流側MOSFET Q4がONして、高圧側出力端子+Voutに存在する電圧（エネルギー源）からインダクタL1を介してドレインからソースに向かって電流（エネルギー）を引き込むため、転流側MOSFET Q4のドレイン端子は、低圧側出力端子-Voutに対してドレイン−ソース間の飽和電圧分Vds-ON(Q4)高い電位となる。よってコンデンサC4の電位は、ドレイン−ソース間の飽和電圧分Vds-ON(Q4)に整流素子CR1の順方向電圧降下Vfを加えた電位となり、PNP型バイポーラトランジスタQ5のエミッタ電位は、さらにベース−エミッタ間電圧を加えた電位となり、この電位によってNPN型バイポーラトランジスタQ6はONして、整流素子CR2を介して転流側MOSFET Q4のゲート端子を短絡する。この結果、転流側MOSFET Q4は、OFFとなる（図７参照）。

その後、仮に補助巻線Ns2から転流側MOSFET Q4のゲート端子が正バイアスされていても、高圧側出力端子+Voutに存在する電圧（エネルギー源）が抵抗R4を経由して電流が引き込まれることにより、PNP型バイポーラトランジスタQ5のエミッタ電位がNPN型バイポーラトランジスタQ6のベース−エミッタ電位を超えるとNPN型バイポーラトランジスタQ6はONして転流側MOSFET Q4のゲート端子を短絡し、補助スイッチとして機能するNPN型バイポーラトランジスタQ6はONを継続するため、転流側MOSFET Q4はOFFとなり自励発振は、継続できない（図８参照）。すなわち、転流用スイッチQ4がONできなくなって電流の引込みが不可能になり自励発振が継続できずに解消する。

本発明では通常動作と自励発振とを、転流側MOSFET Q4のドレイン電位の差を検出する事により判定している。即ち、転流側MOSFET Q4のドレイン電位に負電圧が現れた場合（転流側MOSFET Q4の内蔵のボディーダイオードを経由して電流が流れる場合）に、前記転流用スイッチの導通を保持し、転流側MOSFET Q4のドレイン電位に負電圧が現れなかった場合（自励発振が発生する場合）に、転流側MOSFET Q4をOFFする。このように、スイッチング電源装置が自励発振を発生することを有効に検出することができる。

本実施形態によれば、スイッチング電源装置の通常動作には影響を与えずに、自励発振が継続して起こる状況を防止することができる。さらに、本実施形態では、少ない回路素子を二次側に追加するだけで、自励発振を抑制できる。

以上において、図面及び実施の形態を用いて本発明を説明したが、本発明は、上記に説明された実施の形態に限定されるものではない。当業者は、本発明の実質的な趣旨や範囲内において、必要に応じて、様々な変形や応用をすることができる。それらの変形や応用は本発明の技術的範囲に属する。例えば、上記説明は、コンバータの１次側は、１石のフォワードコンバータで記載したが１石のフォワードコンバータに限ったものではない。また、同期整流素子の駆動については、整流側は主巻線からのフォワード電圧、転流側は補助巻線からのフライバック電圧で駆動する例について記載したが、整流側を補助巻線からのフォワード電圧で駆動する構成であっても良いし、転流側を主巻線からのフライバック電圧で駆動する構成であっても良いし、整流側がフォワード電圧で駆動され、かつ転流側がフライバック電圧で駆動される構成であれば、いずれも主巻線からの電圧であっても良いし、またいずれも補助巻線からの電圧であっても良い。あるいは、いずれの素子においてもパルストランス等の他の駆動方式でも良い。

ＣＲ１第一の整流素子
ＣＲ２第二の整流素子
Ｎｓ１２次側主巻線
Ｑ３整流用のスイッチ
Ｑ４転流用スイッチ
Ｑ５ＰＮＰ型バイポーラトランジスタ
Ｑ６ＮＰＮ型バイポーラトランジスタ
Ｔ１主トランス
Ｖｏｕｔ出力端子

Claims

主トランスの２次側主巻線に直列接続され、主スイッチのONに同期してONする整流用のスイッチと、前記２次側主巻線および前記整流用のスイッチの直列回路に並列接続され、前記主スイッチのOFFに同期してONする転流用スイッチとを備えてなる同期整流方式の整流回路を備えるスイッチング電源装置において、高圧側出力端子に電圧が存在した状態で、主スイッチが停止した際に、自励発振の継続を防止するために前記転流用スイッチをOFFする補助スイッチ回路を備え、
前記補助スイッチ回路は、
カソードが前記転流用スイッチのドレインに、アノードが第二のコンデンサを介して低圧側出力端子に接続された第一の整流素子と、
ベースが第一の抵抗を介して前記第一の整流素子と前記第二のコンデンサの接続点に、コレクタが前記転流用スイッチのソースに、エミッタが第二の抵抗を介して前記高圧側出力端子にそれぞれ接続されたPNP型バイポーラトランジスタと、
ベースが前記PNP型バイポーラトランジスタのエミッタに、エミッタが前記低圧側出力端子に、コレクタが第二の整流素子のカソードにそれぞれ接続され、ベースとエミッタ間に第二のコンデンサを備えてなるNPN型バイポーラトランジスタと、
アノードが前記転流用スイッチの制御端子に接続された前記第二の整流素子と、を備えたスイッチング電源装置。
前記補助スイッチ回路は、前記転流用スイッチが導通する時のドレーン電圧を検出し、負電圧が現れた場合に、前記転流用スイッチの導通を保持し、負電圧が現れなかった場合に、前記転流用スイッチをOFFすることを特徴としている請求項１記載のスイッチング電源装置。