JP6429388B2 - 積層デバイスの製造方法 - Google Patents
積層デバイスの製造方法 Download PDFInfo
- Publication number
- JP6429388B2 JP6429388B2 JP2015055913A JP2015055913A JP6429388B2 JP 6429388 B2 JP6429388 B2 JP 6429388B2 JP 2015055913 A JP2015055913 A JP 2015055913A JP 2015055913 A JP2015055913 A JP 2015055913A JP 6429388 B2 JP6429388 B2 JP 6429388B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- device wafer
- temporary
- temporary adhesive
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
本発明は、積層デバイスの製造方法に関する。
近年においては、半導体デバイスの小型化にともなって、ウエーハとウエーハとを積層してそれぞれのウエーハに備える複数のデバイスをＴＳＶ（Through Silicon Via）と呼ばれる貫通電極で接続する３次元実装技術が開発されている。
かかる技術において、複数のウエーハを積層するために、例えば、仮接着材によってサポートウエーハにウエーハを仮接着した状態の仮ウエーハを薄化し、固定用接着材によって仮ウエーハを別のベースのウエーハに貼り合わせることにより貼り合わせウエーハを形成する方法がある。この方法では、固定用接着材を加熱することにより固定用接着材を軟化させつつ、固定用接着材を加圧して拡張させて仮ウエーハとベースのウエーハとの間に介在させたのち、固定用接着材が硬化することで２つのウエーハを貼り合わせることができる。
貼り合わせウエーハを形成した後は、サポートウエーハを仮接着材から剥がす必要があるため、仮接着材から剥離しやすいサポートウエーハとして、例えばガラス基板が用いられている。ガラス基板を仮接着材から剥がす際には、例えばガラス基板を通じてレーザ光を仮接着材に照射してガラス基板に接する仮接着材のみを硬化（灰化）させて接着力を弱めてからガラス基板を剥離したり、加熱処理で仮接着材の接着力を低減させ、ガラス基板とウエーハとを仮接着材で固定した面に対して水平にスライドさせてウエーハからガラス基板を剥離したりしている（例えば、下記の特許文献１及び２を参照）。
しかし、上記のように仮接着材からガラス基板を剥がす際に仮接着材を加熱すると、ウエーハとウエーハとを貼り合わせる場合には、仮接着材だけでなく固定用接着材も軟化してしまうため、固定用接着材が硬化する前に仮接着材が軟化して、ウエーハがずれて積層されてしまったり、固定用接着材の厚みが均一にならなかったりすることがある。
また、ガラス基板をウエーハから剥離した後、仮接着材がデバイス領域に残存する場合があるため、洗浄液などによって該デバイス領域を洗浄する必要があり、作業負担が大きい。
さらに、ガラス基板を再使用するためには、仮接着材の除去と洗浄とが必要であり、作業負担が大きい。
さらに、ガラス基板を再使用するためには、仮接着材の除去と洗浄とが必要であり、作業負担が大きい。
本発明は、上記の事情にかんがみてなされたものであり、サポートウエーハをウエーハから容易に除去できるようにすることを目的とする。
本発明は、複数の半導体デバイスが積層された積層デバイスの製造方法であって、表面の交差する分割予定ラインによって区画された領域にデバイスを形成した第１のデバイスウエーハを準備する第１のデバイスウエーハ準備工程と、シリコンウエーハからなるサポートウエーハを準備するサポートウエーハ準備工程と、表面の交差する分割予定ラインによって区画された領域にデバイスを形成した第２のデバイスウエーハを準備する第２のデバイスウエーハ準備工程と、該第１のデバイスウエーハの表面と該サポートウエーハとを仮接着材で仮接着して仮ウエーハを形成する仮ウエーハ形成工程と、該仮ウエーハ形成工程で形成した該仮ウエーハを構成する該サポートウエーハをチャックテーブルで保持して該第１のデバイスウエーハの裏面側から研削して該第１のデバイスウエーハを所定の厚みに薄化する薄化工程と、該サポートウエーハを仮接着した状態を維持したまま、該薄化工程で薄化された該第１のデバイスウエーハの被研削面と該第２のデバイスウエーハの表面とを貼り合わせて貼り合わせウエーハを形成する貼り合わせウエーハ形成工程と、該貼り合わせウエーハ形成工程で形成された該貼り合わせウエーハの該第２のデバイスウエーハの裏面をチャックテーブルで保持して該サポートウエーハを少なくとも研削して該仮接着材を表出させる仮接着材表出工程と、該仮接着材表出工程で表出した仮接着材を該第１のデバイスウエーハの表面から除去し該第１のデバイスウエーハの表面を表出させる仮接着材除去工程と、該仮接着材除去工程の後、該第１のデバイスウエーハと該第２のデバイスウエーハとを貫通する貫通電極を形成する貫通電極形成工程と、からなる。
該貫通電極形成工程の後、該第１のデバイスウエーハの分割予定ラインに沿って個々のデバイスに分割する分割工程を実施してもよい。
該貫通電極形成工程の後、該第１のデバイスウエーハの分割予定ラインに沿って個々のデバイスに分割する分割工程を実施してもよい。
本発明の積層デバイスの製造方法は、仮ウエーハ形成工程を実施して第１のデバイスウエーハの表面にシリコンウエーハからなるサポートウエーハを仮接着材で仮接着して仮ウエーハを形成した後、薄化工程で薄化された第１のデバイスウエーハの被研削面と第２のデバイスウエーハの表面とを、第１のデバイスウエーハが仮接着材でサポートウエーハに仮接着された状態を維持したまま貼り合わせて貼り合わせウエーハ形成工程を実施するようにしたため、第１のデバイスウエーハと第２のデバイスウエーハとがずれて貼り合わせられることはない。
また、仮接着材を加熱せずに、サポートウエーハを少なくとも研削して仮接着材を表出させるようにしたため、第１のデバイスウエーハから容易にサポートウエーハを除去することができ、積層された状態の第１のデバイスウエーハと第２のデバイスウエーハとにずれが生じることはない。
さらに、仮接着材表出工程の後に仮接着材除去工程を実施するときは、仮接着材を第１のデバイスウエーハのデバイスから除去するため、仮接着材の除去と第１のデバイスウエーハの表面の洗浄とを同時に行うことが可能となり、作業負担が軽減する。
また、仮接着材を加熱せずに、サポートウエーハを少なくとも研削して仮接着材を表出させるようにしたため、第１のデバイスウエーハから容易にサポートウエーハを除去することができ、積層された状態の第１のデバイスウエーハと第２のデバイスウエーハとにずれが生じることはない。
さらに、仮接着材表出工程の後に仮接着材除去工程を実施するときは、仮接着材を第１のデバイスウエーハのデバイスから除去するため、仮接着材の除去と第１のデバイスウエーハの表面の洗浄とを同時に行うことが可能となり、作業負担が軽減する。
以下では、添付の図面を参照しながら、半導体デバイスが複数積層された積層デバイスの製造方法について説明する。
（１）第１のデバイスウエーハ準備工程
図１（ａ）に示すように、第１のデバイスウエーハ１を準備する。第１のデバイスウエーハ１は、表面１ａの交差する分割予定ラインＳによって区画された各領域にデバイスＤが形成されている。表面１ａと反対側の裏面１ｂにはデバイスが形成されておらず、例えば研削砥石によって研削される被研削面となっている。図示の例における第１のデバイスウエーハ１は、例えばシリコンウエーハから構成されており、表面１ａ側を下向きにし、裏面１ｂ側を上向きにしておく。
図１（ａ）に示すように、第１のデバイスウエーハ１を準備する。第１のデバイスウエーハ１は、表面１ａの交差する分割予定ラインＳによって区画された各領域にデバイスＤが形成されている。表面１ａと反対側の裏面１ｂにはデバイスが形成されておらず、例えば研削砥石によって研削される被研削面となっている。図示の例における第１のデバイスウエーハ１は、例えばシリコンウエーハから構成されており、表面１ａ側を下向きにし、裏面１ｂ側を上向きにしておく。
（２）サポートウエーハ準備工程
図１（ｂ）に示すように、第１のデバイスウエーハ１の表面１ａを保護するためのサポートウエーハ３を準備する。サポートウエーハ３は、シリコンウエーハから構成されている。サポートウエーハ３の表裏面には、特に何も形成されていない。サポートウエーハ３は、第１のデバイスウエーハ１の研削時や搬送時などにおいて表面１ａの全面に被覆されて使用される。
図１（ｂ）に示すように、第１のデバイスウエーハ１の表面１ａを保護するためのサポートウエーハ３を準備する。サポートウエーハ３は、シリコンウエーハから構成されている。サポートウエーハ３の表裏面には、特に何も形成されていない。サポートウエーハ３は、第１のデバイスウエーハ１の研削時や搬送時などにおいて表面１ａの全面に被覆されて使用される。
（３）第２のデバイスウエーハ準備工程
図１（ｃ）に示すように、第２のデバイスウエーハ２を準備する。第２のデバイスウエーハ２も、第１のデバイスウエーハ１と同様に構成されている。すなわち、表面２ａの交差する分割予定ラインＳによって区画された各領域にデバイスＤが形成され、表面２ａと反対側の裏面２ｂにはデバイスが形成されていない。図示の例における第２のデバイスウエーハ２は、第１のデバイスウエーハ１と同様に例えばシリコンウエーハから構成されており、表面２ａ側を上向きにして裏面２ｂ側を下向きにしておく。なお、第２のデバイスウエーハ準備工程は、少なくとも後記の貼り合わせウエーハ形成工程の前までに実施すればよい。
図１（ｃ）に示すように、第２のデバイスウエーハ２を準備する。第２のデバイスウエーハ２も、第１のデバイスウエーハ１と同様に構成されている。すなわち、表面２ａの交差する分割予定ラインＳによって区画された各領域にデバイスＤが形成され、表面２ａと反対側の裏面２ｂにはデバイスが形成されていない。図示の例における第２のデバイスウエーハ２は、第１のデバイスウエーハ１と同様に例えばシリコンウエーハから構成されており、表面２ａ側を上向きにして裏面２ｂ側を下向きにしておく。なお、第２のデバイスウエーハ準備工程は、少なくとも後記の貼り合わせウエーハ形成工程の前までに実施すればよい。
（４）仮ウエーハ形成工程
第１のデバイスウエーハ１とサポートウエーハ３とを仮接着する。具体的には、図２に示すように、第１のデバイスウエーハ１の表面１ａとサポートウエーハ３とを仮接着材４によって仮接着することにより、第１のデバイスウエーハ１とサポートウエーハ３とが一体となった仮ウエーハ５を形成する。このようにして、サポートウエーハ３により第１のデバイスウエーハ１の表面１ａの全面を覆って複数のデバイスＤを保護する。仮接着材４の材質は、特に限定されるものではなく、第１のデバイスウエーハ１の研削時や搬送時などで、該第１のデバイスウエーハ１が動かないよう仮接着した状態を維持できる接着力を有するものを使用する。
第１のデバイスウエーハ１とサポートウエーハ３とを仮接着する。具体的には、図２に示すように、第１のデバイスウエーハ１の表面１ａとサポートウエーハ３とを仮接着材４によって仮接着することにより、第１のデバイスウエーハ１とサポートウエーハ３とが一体となった仮ウエーハ５を形成する。このようにして、サポートウエーハ３により第１のデバイスウエーハ１の表面１ａの全面を覆って複数のデバイスＤを保護する。仮接着材４の材質は、特に限定されるものではなく、第１のデバイスウエーハ１の研削時や搬送時などで、該第１のデバイスウエーハ１が動かないよう仮接着した状態を維持できる接着力を有するものを使用する。
（５）薄化工程
仮ウエーハ形成工程を実施した後、図３に示すように、研削手段２０によって、チャックテーブル１０に保持される仮ウエーハ５を研削する。チャックテーブル１０は、ポーラス部材１１を有しており、ポーラス部材１１の上面がウエーハの一方の面を吸引保持する保持面１２となっている。ポーラス部材１１には吸引源１３が接続されており、保持面１２に吸引源１３の吸引力を作用させることができる。研削手段２０は、鉛直方向の軸心を有するスピンドル２１と、スピンドル２１の下端に装着された研削ホイール２２と、研削ホイール２２の下部に環状に固着された研削砥石２３とを少なくとも備えている。図示しないモータによって駆動されてスピンドル２１が所定の回転速度で回転することにより、研削ホイール２２を所定の回転速度で回転させることができる。
仮ウエーハ形成工程を実施した後、図３に示すように、研削手段２０によって、チャックテーブル１０に保持される仮ウエーハ５を研削する。チャックテーブル１０は、ポーラス部材１１を有しており、ポーラス部材１１の上面がウエーハの一方の面を吸引保持する保持面１２となっている。ポーラス部材１１には吸引源１３が接続されており、保持面１２に吸引源１３の吸引力を作用させることができる。研削手段２０は、鉛直方向の軸心を有するスピンドル２１と、スピンドル２１の下端に装着された研削ホイール２２と、研削ホイール２２の下部に環状に固着された研削砥石２３とを少なくとも備えている。図示しないモータによって駆動されてスピンドル２１が所定の回転速度で回転することにより、研削ホイール２２を所定の回転速度で回転させることができる。
研削手段２０によって仮ウエーハ５を研削する際には、例えば吸引保持可能な搬送手段により仮ウエーハ５を保持し、チャックテーブル１０の保持面１２にサポートウエーハ３側を載置して第１のデバイスウエーハ１の裏面１ｂを上向きに露出させる。続いて、吸引源１３の吸引力を保持面１２に作用させて保持面１２においてサポートウエーハ３側を吸引保持するとともに、チャックテーブル１０を例えば、矢印Ａ方向に回転させる。次いで、スピンドル２１を回転させ研削ホイール２２を矢印Ａ方向に回転させながら第１のデバイスウエーハ１の裏面１ｂに接近する方向に研削手段２０を下降させ、回転する研削砥石２３で第１のデバイスウエーハ１の裏面１ｂを押圧しながら所定の厚みに至るまで研削して薄化する。
（６）貼り合わせウエーハ形成工程
図４に示すように、薄化工程で薄化された第１のデバイスウエーハ１と、第２のデバイスウエーハ準備工程で準備した第２のデバイスウエーハ２とを固定用接着材６によって貼り合わせる。まず、第１のデバイスウエーハ１の被研削面である裏面１ｂと第２のデバイスウエーハ２の表面２ａと対面させる。続いて第１のデバイスウエーハ１の裏面１ｂと第２のデバイスウエーハ２の表面２ａとを固定用接着材６によって接着する。固定用接着材６は、特にその材質が限定されるものではない。
図４に示すように、薄化工程で薄化された第１のデバイスウエーハ１と、第２のデバイスウエーハ準備工程で準備した第２のデバイスウエーハ２とを固定用接着材６によって貼り合わせる。まず、第１のデバイスウエーハ１の被研削面である裏面１ｂと第２のデバイスウエーハ２の表面２ａと対面させる。続いて第１のデバイスウエーハ１の裏面１ｂと第２のデバイスウエーハ２の表面２ａとを固定用接着材６によって接着する。固定用接着材６は、特にその材質が限定されるものではない。
貼り合わせウエーハを形成する際には、例えば、固定用接着材６を加熱して軟化させつつ、図示しない押圧部材でサポートウエーハ３側から下方に押圧して固定用接着材６を径方向に拡張させる。このとき、シリコンウエーハからなるサポートウエーハ３側も加熱されるが、第１のデバイスウエーハ１が動かないように仮接着材４でサポートウエーハ３に固着されているため、第１のデバイスウエーハ１を第２のデバイスウエーハ２に対してずれて貼り合わせてしまうことがない。その後、固定用接着材６が例えば冷却等されて硬化すると、第１のデバイスウエーハ１と第２のデバイスウエーハ２とが積層した状態の貼り合わせウエーハ７となって形成される。
（７）仮接着材表出工程
図５及び図６に示すように、研削手段２０を用いて、貼り合わせウエーハ７からサポートウエーハ３を除去することにより仮接着材４を表出させる。具体的には、チャックテーブル１０の保持面１２に第２のデバイスウエーハ２側を載置してサポートウエーハ３側を上向きに露出させる。また、吸引源１３の吸引力を保持面１２に作用させて保持面１２において第２のデバイスウエーハ２の裏面２ｂを吸引保持するとともに、チャックテーブル１０を例えば、矢印Ａ方向に回転させる。そして、スピンドル２１を回転させ研削ホイール２２を矢印Ａ方向に回転させながらサポートウエーハ３に接近する方向に研削手段２０を下降させ、回転する研削砥石２３でサポートウエーハ３の上端面を押圧しながら研削する。
図５及び図６に示すように、研削手段２０を用いて、貼り合わせウエーハ７からサポートウエーハ３を除去することにより仮接着材４を表出させる。具体的には、チャックテーブル１０の保持面１２に第２のデバイスウエーハ２側を載置してサポートウエーハ３側を上向きに露出させる。また、吸引源１３の吸引力を保持面１２に作用させて保持面１２において第２のデバイスウエーハ２の裏面２ｂを吸引保持するとともに、チャックテーブル１０を例えば、矢印Ａ方向に回転させる。そして、スピンドル２１を回転させ研削ホイール２２を矢印Ａ方向に回転させながらサポートウエーハ３に接近する方向に研削手段２０を下降させ、回転する研削砥石２３でサポートウエーハ３の上端面を押圧しながら研削する。
ここで、研削手段２０によって、仮接着材４が表出するまでサポート基板３を研削してもよいが、仮接着材４が表出する直前までサポートウエーハ３を研削した段階で研削手段２０による研削を停止して、薄化されたサポートウエーハ３に対してウエットエッチングやドライエッチングを施すことにより仮接着材４を表出させることもできる。このように、少なくとも仮接着材４が表出する前までに研削を停止すれば、研削砥石２３の目詰まりを防止して研削力の低下を低減することができる。また、研削後にＣＭＰ（Chemical Mechanical Polishing）を行うことにより、サポートウエーハ３を除去して仮接着材４を表出させるようにしてもよい。最初に研削を行うことで、サポートウエーハ３の除去を効率よく行うことができる。
（８）仮接着材除去工程
仮接着材表出工程を実施した後は、図７に示すように、第１のデバイスウエーハ１の表面１ａから図６に示す表出した仮接着材４を除去する。具体的には、例えばガス供給部３０を用いてプラズマアッシングを実施する。ガス供給部３０は、ガス３２からチャンバ内に酸素などのガスを供給するとともに電源３１から高周波電力を加えることにより酸素プラズマを発生させ、仮接着材４のみを第１のデバイスウエーハ１のデバイスＤから除去する。その結果、第１のデバイスウエーハ１の表面１ａが露出した状態となる。
仮接着材表出工程を実施した後は、図７に示すように、第１のデバイスウエーハ１の表面１ａから図６に示す表出した仮接着材４を除去する。具体的には、例えばガス供給部３０を用いてプラズマアッシングを実施する。ガス供給部３０は、ガス３２からチャンバ内に酸素などのガスを供給するとともに電源３１から高周波電力を加えることにより酸素プラズマを発生させ、仮接着材４のみを第１のデバイスウエーハ１のデバイスＤから除去する。その結果、第１のデバイスウエーハ１の表面１ａが露出した状態となる。
また、例えばオゾン等のガスが充填したアッシング装置の処理室内に貼り合わせウエーハ７を搬送し、ガスとの化学反応を利用して仮接着材４をデバイスＤから除去するようにしてもよい。
（９）貫通電極形成工程
仮接着材除去工程を実施した後、図８に示すように、第１のデバイスウエーハ１と第２のデバイスウエーハ２とを貫通する貫通電極を形成する。すなわち、積層されたそれぞれのデバイスＤの表裏面を貫通する貫通孔を形成して、該貫通孔に電極となる導電材を充填して貫通電極８を形成する。
仮接着材除去工程を実施した後、図８に示すように、第１のデバイスウエーハ１と第２のデバイスウエーハ２とを貫通する貫通電極を形成する。すなわち、積層されたそれぞれのデバイスＤの表裏面を貫通する貫通孔を形成して、該貫通孔に電極となる導電材を充填して貫通電極８を形成する。
（１０）分割工程
貫通電極形成工程を実施した後、図９に示すように、貼り合わせウエーハ７を個々のデバイスＤを有するチップに分割する。例えば、テープ９に貼り合わせウエーハ７を貼着して、第１のデバイスウエーハ１の分割予定ラインＳに沿って切削ブレードをテープ９に至るまで切り込ませてフルカットしたり、レーザ照射によってフルカットしたりすることにより個々のチップＣに分割する。その後、図示しない搬送手段によって各チップＣをピックアップする。なお、分割工程は、本例に示したものに限定されない。
貫通電極形成工程を実施した後、図９に示すように、貼り合わせウエーハ７を個々のデバイスＤを有するチップに分割する。例えば、テープ９に貼り合わせウエーハ７を貼着して、第１のデバイスウエーハ１の分割予定ラインＳに沿って切削ブレードをテープ９に至るまで切り込ませてフルカットしたり、レーザ照射によってフルカットしたりすることにより個々のチップＣに分割する。その後、図示しない搬送手段によって各チップＣをピックアップする。なお、分割工程は、本例に示したものに限定されない。
以上のとおり、本発明の積層デバイスの製造方法では、第１のデバイスウエーハ１の表面１ａに仮接着材４で仮接着されるサポートウエーハ３がシリコンウエーハからなり、貼り合わせウエーハ形成工程において固定用接着材６を加熱しながら加圧して拡張させても、第１のデバイスウエーハ１が動かないように仮接着材４を介してサポートウエーハ３に接着された状態が維持されているため、第１のデバイスウエーハ１を第２のデバイスウエーハ２に対してずれて貼り合わせてしまうことはなく、拡張される固定用接着材６の厚みを均一にすることができる。
また、仮接着材４を加熱せずに、サポートウエーハ３を少なくとも研削することによってサポートウエーハ３を除去するため、第１のデバイスウエーハ１から容易にサポートウエーハ３を除去することができ、積層された第１のデバイスウエーハ１と第２のデバイスウエーハ２とにずれが生じることはない。
さらに、仮接着材表出工程の後、仮接着材除去工程を実施するときは、プラズマアッシングによって仮接着材４を第１のデバイスウエーハ１のデバイスＤから除去するため、仮接着材４の除去とデバイスＤの洗浄とを同時に行うことが可能になる。
また、仮接着材４を加熱せずに、サポートウエーハ３を少なくとも研削することによってサポートウエーハ３を除去するため、第１のデバイスウエーハ１から容易にサポートウエーハ３を除去することができ、積層された第１のデバイスウエーハ１と第２のデバイスウエーハ２とにずれが生じることはない。
さらに、仮接着材表出工程の後、仮接着材除去工程を実施するときは、プラズマアッシングによって仮接着材４を第１のデバイスウエーハ１のデバイスＤから除去するため、仮接着材４の除去とデバイスＤの洗浄とを同時に行うことが可能になる。
なお、第２のデバイスウエーハは、例えば図１０に示す積層デバイスウエーハ４０であっても良い。この積層デバイスウエーハ４０は、図１（Ｃ）に示した第２のデバイスウェーハ２の上に、薄化されたデバイスウエーハ４１を複数積層し、複数のデバイスウエーハ４１を固定用接着材６によって固定することにより構成されている。
この積層デバイスウエーハ４０は、デバイスウエ-ハ準備工程から仮接着剤除去工程までを、積層枚数と同じ回数繰り返し行うことにより形成される。すなわち、図１０に示した積層デバイスウエーハ４０は、デバイスウエ-ハ準備工程から仮接着剤除去工程までを４回繰り返すことにより、第２のデバイスウエーハ２の表面２ａ側に４枚のデバイスウエーハ４１が積層される。そしてその後、貫通電極形成工程を実施することで、すべてのデバイスＤを貫通する貫通電極４２を形成する。
この積層デバイスウエーハ４０を構成する個々のデバイスウエーハ４１は、表面４１ａの交差する分割予定ラインＳによって区画された各領域にデバイスＤが形成されており、図１１に示すように、最下層の第２のデバイスウエーハ２をテープ９に貼り合わせ、デバイスウエーハ４１の分割予定ラインＳに沿って切削等することにより、個々のチップＣ１に分割される。
１：第１のデバイスウエーハ １ａ：表面 １ｂ：裏面
２：第２のデバイスウエーハ ２ａ：表面 ２ｂ：裏面
３：サポートウエーハ
４：仮接着材 ５：仮ウエーハ ６：固定用接着材 ７：貼り合わせウエーハ
８：貫通電極 ９：テープ
１０：チャックテーブル １１：保持部 １２：保持面 １３：吸引源
２０：研削手段 ２１：スピンドル ２２：研削ホイール ２３：研削砥石
３０：ガス供給部 ３１：電源 ３２：ガス
４０：積層デバイスウエーハ
４１：デバイスウエーハ ４１ａ：表面 ４２：貫通電極
Ｄ：デバイス Ｃ，Ｃ１：チップ Ｓ：分割予定ライン
２：第２のデバイスウエーハ ２ａ：表面 ２ｂ：裏面
３：サポートウエーハ
４：仮接着材 ５：仮ウエーハ ６：固定用接着材 ７：貼り合わせウエーハ
８：貫通電極 ９：テープ
１０：チャックテーブル １１：保持部 １２：保持面 １３：吸引源
２０：研削手段 ２１：スピンドル ２２：研削ホイール ２３：研削砥石
３０：ガス供給部 ３１：電源 ３２：ガス
４０：積層デバイスウエーハ
４１：デバイスウエーハ ４１ａ：表面 ４２：貫通電極
Ｄ：デバイス Ｃ，Ｃ１：チップ Ｓ：分割予定ライン
Claims (2)
- 複数の半導体デバイスが積層された積層デバイスの製造方法であって、
表面の交差する分割予定ラインによって区画された領域にデバイスを形成した第１のデバイスウエーハを準備する第１のデバイスウエーハ準備工程と、
シリコンウエーハからなるサポートウエーハを準備するサポートウエーハ準備工程と、
表面の交差する分割予定ラインによって区画された領域にデバイスを形成した第２のデバイスウエーハを準備する第２のデバイスウエーハ準備工程と、
該第１のデバイスウエーハの表面と該サポートウエーハとを仮接着材によって仮接着して仮ウエーハを形成する仮ウエーハ形成工程と、
該仮ウエーハを構成する該サポートウエーハをチャックテーブルで保持して該第１のデバイスウエーハの裏面側を研削することにより該第１のデバイスウエーハを所定の厚みに薄化する薄化工程と、
該サポートウエーハを仮接着した状態を維持したまま、該薄化工程で薄化された該第１のデバイスウエーハの被研削面と該第２のデバイスウエーハの表面とを貼り合わせて貼り合わせウエーハを形成する貼り合わせウエーハ形成工程と、
該貼り合わせウエーハ形成工程で形成された該貼り合わせウエーハの該第２のデバイスウエーハの裏面をチャックテーブルで保持して該サポートウエーハを少なくとも研削して該仮接着材を表出させる仮接着材表出工程と、
該仮接着材表出工程で表出した仮接着材を該第１のデバイスウエーハの表面から除去し該第１のデバイスウエーハの表面を表出させる仮接着材除去工程と、
該仮接着材除去工程の後、該第１のデバイスウエーハと該第２のデバイスウエーハとを貫通する貫通電極を形成する貫通電極形成工程と、
からなる積層デバイスの製造方法。 - 該貫通電極形成工程の後、該第１のデバイスウエーハの分割予定ラインに沿って個々のデバイスに分割する分割工程を含む請求項１記載の積層デバイスの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015055913A JP6429388B2 (ja) | 2015-03-19 | 2015-03-19 | 積層デバイスの製造方法 |
| TW105103777A TWI655744B (zh) | 2015-03-19 | 2016-02-04 | 積層元件的製造方法 |
| CN201610139782.6A CN105990208B (zh) | 2015-03-19 | 2016-03-11 | 层叠器件的制造方法 |
| KR1020160031022A KR102363209B1 (ko) | 2015-03-19 | 2016-03-15 | 적층 디바이스의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015055913A JP6429388B2 (ja) | 2015-03-19 | 2015-03-19 | 積層デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016178162A JP2016178162A (ja) | 2016-10-06 |
| JP6429388B2 true JP6429388B2 (ja) | 2018-11-28 |
Family
ID=57043916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015055913A Active JP6429388B2 (ja) | 2015-03-19 | 2015-03-19 | 積層デバイスの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6429388B2 (ja) |
| KR (1) | KR102363209B1 (ja) |
| CN (1) | CN105990208B (ja) |
| TW (1) | TWI655744B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11810900B2 (en) | 2020-07-13 | 2023-11-07 | Samsung Electronics Co., Ltd. | Semiconductor packages stacked by wafer bonding process and methods of manufacturing the semiconductor packages |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101833522B1 (ko) * | 2017-03-14 | 2018-02-28 | 대영코어텍(주) | 로터리테이블용 롤러기어캠의 5-축 가공방법 |
| SG11202011164PA (en) | 2018-05-28 | 2020-12-30 | Daicel Corp | Method for manufacturing semiconductor device |
| JP7211758B2 (ja) | 2018-10-23 | 2023-01-24 | 株式会社ダイセル | 半導体装置製造方法 |
| JP7201387B2 (ja) | 2018-10-23 | 2023-01-10 | 株式会社ダイセル | 半導体装置製造方法 |
| JP7201386B2 (ja) | 2018-10-23 | 2023-01-10 | 株式会社ダイセル | 半導体装置製造方法 |
| JP7285059B2 (ja) * | 2018-10-23 | 2023-06-01 | 株式会社ダイセル | 半導体装置製造方法 |
| JP7224138B2 (ja) | 2018-10-23 | 2023-02-17 | 株式会社ダイセル | 半導体装置製造方法 |
| CN112913015B (zh) * | 2018-10-23 | 2024-01-16 | 株式会社大赛璐 | 半导体装置制造方法 |
| JP7235566B2 (ja) | 2019-04-01 | 2023-03-08 | 株式会社ディスコ | 積層デバイスチップの製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2616662B1 (fr) * | 1987-06-16 | 1994-02-18 | Guyomarch Sa Ets | Additif alimentaire pour animaux, aliments comportant un tel additif et procede pour ameliorer la croissance des animaux |
| US6653205B2 (en) * | 1999-12-08 | 2003-11-25 | Canon Kabushiki Kaisha | Composite member separating method, thin film manufacturing method, and composite member separating apparatus |
| KR20050006120A (ko) * | 2002-05-13 | 2005-01-15 | 제이에스알 가부시끼가이샤 | 고체의 일시적 고정을 위한 조성물 및 방법 |
| US6869894B2 (en) * | 2002-12-20 | 2005-03-22 | General Chemical Corporation | Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing |
| KR100618837B1 (ko) * | 2004-06-22 | 2006-09-01 | 삼성전자주식회사 | 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 |
| US20080200011A1 (en) | 2006-10-06 | 2008-08-21 | Pillalamarri Sunil K | High-temperature, spin-on, bonding compositions for temporary wafer bonding using sliding approach |
| JP2010034254A (ja) * | 2008-07-29 | 2010-02-12 | Mitsubishi Chemicals Corp | 三次元ｌｓｉ |
| JP5091066B2 (ja) * | 2008-09-11 | 2012-12-05 | 富士フイルム株式会社 | 固体撮像装置の製造方法 |
| JP5010668B2 (ja) * | 2009-12-03 | 2012-08-29 | 信越化学工業株式会社 | 積層型半導体集積装置の製造方法 |
| EP2551323A1 (en) * | 2010-03-24 | 2013-01-30 | Sekisui Chemical Co., Ltd. | Adhesive composition, adhesive tape, method for processing semiconductor wafer and method for producing tsv wafer |
| JP5691538B2 (ja) | 2010-04-02 | 2015-04-01 | Jsr株式会社 | 仮固定用組成物、仮固定材、基材の処理方法、および半導体素子 |
| SG177817A1 (en) * | 2010-07-19 | 2012-02-28 | Soitec Silicon On Insulator | Temporary semiconductor structure bonding methods and related bonded semiconductor structures |
| TW201241941A (en) * | 2010-10-21 | 2012-10-16 | Sumitomo Bakelite Co | A method for manufacturing an electronic equipment, and the electronic equipment obtained by using the method, as well as a method for manufacturing electronics and electronic parts, and the electronics and the electronic parts obtained using the method |
| JP5943544B2 (ja) * | 2010-12-20 | 2016-07-05 | 株式会社ディスコ | 積層デバイスの製造方法及び積層デバイス |
| JP5887946B2 (ja) * | 2012-01-18 | 2016-03-16 | 旭硝子株式会社 | 電子デバイスの製造方法、およびガラス積層体の製造方法 |
| JP2013201205A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JP2014003082A (ja) * | 2012-06-15 | 2014-01-09 | Shin Etsu Polymer Co Ltd | 半導体ウェーハの取扱方法 |
| WO2014003056A1 (ja) * | 2012-06-29 | 2014-01-03 | 日立化成株式会社 | 半導体装置の製造方法 |
| CN103035483B (zh) * | 2012-08-28 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 一种应用于薄硅片的临时键合和解离工艺方法 |
-
2015
- 2015-03-19 JP JP2015055913A patent/JP6429388B2/ja active Active
-
2016
- 2016-02-04 TW TW105103777A patent/TWI655744B/zh active
- 2016-03-11 CN CN201610139782.6A patent/CN105990208B/zh active Active
- 2016-03-15 KR KR1020160031022A patent/KR102363209B1/ko active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11810900B2 (en) | 2020-07-13 | 2023-11-07 | Samsung Electronics Co., Ltd. | Semiconductor packages stacked by wafer bonding process and methods of manufacturing the semiconductor packages |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102363209B1 (ko) | 2022-02-14 |
| JP2016178162A (ja) | 2016-10-06 |
| TWI655744B (zh) | 2019-04-01 |
| CN105990208B (zh) | 2021-04-23 |
| CN105990208A (zh) | 2016-10-05 |
| TW201705440A (zh) | 2017-02-01 |
| KR20160112989A (ko) | 2016-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6429388B2 (ja) | 積層デバイスの製造方法 | |
| CN112400217B (zh) | 基板处理系统和基板处理方法 | |
| CN106992150A (zh) | 晶片的加工方法 | |
| CN110783249A (zh) | 晶片的加工方法 | |
| JP2008071892A (ja) | 積層用デバイスの製造方法 | |
| CN108022876B (zh) | 晶片的加工方法 | |
| JP6904368B2 (ja) | 半導体基板の処理方法及び半導体基板の処理装置 | |
| CN102299065B (zh) | 晶片的加工方法 | |
| TW201901789A (zh) | 晶圓加工方法 | |
| CN108015650B (zh) | 晶片的加工方法 | |
| JP2020119952A (ja) | キャリア板の除去方法 | |
| CN107039341A (zh) | 晶片的加工方法 | |
| JP2016004795A (ja) | 貼り合わせウェーハ形成方法 | |
| CN110690111A (zh) | 晶片的加工方法 | |
| JP6991673B2 (ja) | 剥離方法 | |
| JP2018067647A (ja) | ウエーハの加工方法 | |
| CN109003942A (zh) | 器件芯片的制造方法 | |
| TW202032640A (zh) | 裝置晶片的製造方法 | |
| JP2016051779A (ja) | ウエーハの貼り合わせ方法及び貼り合わせワークの剥離方法 | |
| US11222808B2 (en) | Method of removing carrier plate | |
| TW202305911A (zh) | 晶片的製造方法 | |
| JP7235566B2 (ja) | 積層デバイスチップの製造方法 | |
| JP7132710B2 (ja) | ウェーハの加工方法 | |
| JP6427654B2 (ja) | 半導体の製造方法及び半導体製造装置 | |
| JP2018067646A (ja) | ウエーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181029 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6429388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |