[go: up one dir, main page]

CN112913015B - 半导体装置制造方法 - Google Patents

半导体装置制造方法 Download PDF

Info

Publication number
CN112913015B
CN112913015B CN201980070240.XA CN201980070240A CN112913015B CN 112913015 B CN112913015 B CN 112913015B CN 201980070240 A CN201980070240 A CN 201980070240A CN 112913015 B CN112913015 B CN 112913015B
Authority
CN
China
Prior art keywords
wafer
bonding
adhesive
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980070240.XA
Other languages
English (en)
Other versions
CN112913015A (zh
Inventor
辻直子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daicel Corp
Original Assignee
Daicel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daicel Corp filed Critical Daicel Corp
Publication of CN112913015A publication Critical patent/CN112913015A/zh
Application granted granted Critical
Publication of CN112913015B publication Critical patent/CN112913015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C08L83/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J135/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a carboxyl radical, and containing at least another carboxyl radical in the molecule, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J135/08—Copolymers with vinyl ethers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供在经过其中制作有半导体元件的晶片的层叠而将半导体元件多层化的半导体装置制造方法中适于在抑制晶片层叠体的翘曲的同时将薄晶片多层化的方法。本发明的方法包括：准备工序、薄化工序、接合工序、移除工序、及多层化工序。在准备工序中，准备具有层叠结构的加强晶片，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及在所述晶片的所述元件形成面侧与所述支撑基板之间的用于形成临时粘接状态的临时粘接剂层。

Description

半导体装置制造方法
技术领域
本发明涉及具有包含多个半导体元件的层叠结构的半导体装置的制造方法。本申请基于2018年10月23日在日本提出申请的日本特愿2018-199011号及日本特愿2018-199012号要求优先权，并引用该申请所记载的全部内容。
背景技术
近年来，以半导体器件的进一步高密度化为主要目的，用于制造具有由多个半导体芯片或半导体元件在其厚度方向上集成而成的立体结构的半导体器件的技术的开发得到了发展。作为这样的技术之一，已知有所谓的WOW(Wafer on Wafer)工艺。在WOW工艺中，将分别在其中制作有多个半导体元件的给定数量的半导体晶片依次层叠，形成半导体元件在其厚度方向上多级配置的结构，并经过切割工序将该晶片层叠体单片化为半导体器件。关于这样的与WOW工艺相关的技术，例如已被记载于下述的专利文献1、2。
现有技术文献
专利文献
专利文献1：国际公开第2010/032729号
专利文献2：日本特开2016-178162号
发明内容
发明要解决的课题
现有的WOW工艺例如如下所述地进行。首先，对于具有经过晶体管形成工序、布线形成工序等而形成了多个半导体元件的元件形成面和与其相反的背面的多个半导体晶片，分别通过对其背面侧的磨削而进行薄化。接着，将经过薄化后的晶片的背面侧相对于厚的基础晶片(base wafer)的元件形成面侧进行接合，从而使薄的晶片层叠在基础晶片上。接着，将经过薄化后的其它晶片的背面侧相对于基础晶片上的该薄的晶片的元件形成面侧进行接合，从而进行薄的晶片的进一步的层叠。进行给定次数的这样的进一步的晶片层叠。由这样得到的晶片层叠体向具有多个半导体芯片层叠而成的结构的半导体器件的单片化可通过对晶片层叠体的厚度方向上的多个晶片的一次性切割来进行。
然而，通过这样的方法，会形成在厚度方向上具有非对称性的层叠结构的晶片层叠体。通过上述方法依次层叠的薄晶片之间的接合形态是预先层叠在基础晶片上的晶片的元件形成面与待进一步层叠的晶片的背面侧的接合，即Face-to-Back(面对背)的接合。在形成的晶片层叠体中，这样的接合形态在层叠方向上是连续的。即，形成的晶片层叠体具有在其厚度方向上非对称性的层叠结构。具有非对称性的层叠结构的晶片层叠体容易发生翘曲。该翘曲的程度存在下述倾向：该晶片层叠体的晶片总数(即，晶片间接合的总数)越增加，则该翘曲的程度越累积而增大。晶片层叠体的翘曲对于以高精度对该晶片层叠体进行各种加工工序而言是不优选的。
本发明是基于以上的情况而想到的，其目的在于在经过其中制作有半导体元件的晶片的层叠而使半导体元件多层化的半导体装置制造方法中，提供适于在抑制晶片层叠体的翘曲的同时效率良好地将薄晶片多层化的方法。
解决课题的方法
本发明提供的半导体装置制造方法至少包括如下所述的准备工序、薄化工序、接合工序、移除工序、及多层化工序。
在准备工序中，准备具有层叠结构的加强晶片，所述层叠结构包含：具有元件形成面及与其相反的背面的晶片、支撑基板、以及在上述晶片的上述元件形成面侧与上述支撑基板之间的用于形成临时粘接状态的临时粘接剂层。在薄化工序中，对上述加强晶片中的上述晶片从其背面侧进行磨削而形成薄化晶片。在接合工序中，将上述加强晶片的面与具有元件形成面及与其相反的背面的其它晶片的面进行接合而形成晶片层叠体。在移除工序中，对上述晶片层叠体进行支撑基板的移除。在多层化工序中，将经过上述移除工序后的上述晶片层叠体的面与其它晶片层叠体的面接合而形成晶片层叠体。在本半导体装置制造方法中，经过多层化工序而得到的晶片层叠体是在其厚度方向上具有对称性的层叠结构的晶片层叠体。这里，在其厚度方向上具有对称性的层叠结构的晶片层叠体是指，晶片层叠体的部分或全部层叠结构在其厚度方向上是对称的。
以下，对于作为本发明的第1方式的半导体装置制造方法进行说明。
在准备工序中，准备两个加强晶片。各加强晶片具有层叠结构，所述层叠结构包含：具有元件形成面及与其相反的背面的晶片、支撑基板、以及在晶片的元件形成面侧与支撑基板之间的临时粘接剂层。晶片的元件形成面是经过晶体管形成工序、布线形成工序等而形成了多个半导体元件的一侧的面。临时粘接剂层用于实现晶片与支撑基板之间的临时粘接状态，该临时粘接状态能够在事后解除。
在薄化工序中，将各加强晶片中的晶片从其背面侧进行磨削而进行薄化。由此，在被支撑基板支撑的状态下形成薄化晶片。
在接合工序中，经由粘接剂将具有元件形成面及与其相反的背面的基础晶片的元件形成面侧、与加强晶片的上述的薄化晶片的背面侧进行接合(face-to-back接合)，形成第1晶片层叠体。在本工序中，对各加强晶片实施与一个基础晶片的粘接剂接合，得到两个第1晶片层叠体。在各接合工序中，例如，在接合对象面(基础晶片的元件形成面、薄化晶片的背面)的一者或两者上涂布粘接剂，经由该粘接剂使接合对象面贴合，并在该贴合后，使该粘接剂固化。另外，在各接合工序中，在涂布粘接剂之前，可以对上述接合对象面中的一者或两者实施硅烷偶联剂处理。
在移除工序中，对各个第1晶片层叠体进行支撑基板的移除。具体而言，将经过上述接合工序而得到的各第1晶片层叠体中的支撑基板与薄化晶片之间的基于临时粘接剂层的临时粘接状态解除，进行支撑基板的移除。
在多层化工序中，经由粘接剂将经过移除工序后的两个第1晶片层叠体中的薄化晶片的元件形成面侧彼此接合(face-to-face(面对面)接合)、或者经由粘接剂将经过移除工序后的两个第1晶片层叠体中的基础晶片的背面侧彼此接合(back-to-back(背对背)接合)，形成第2晶片层叠体。
在本半导体装置制造方法中，如上所述，经由用于实现临时粘接状态的临时粘接剂层而贴合于支撑基板的晶片(加强晶片的晶片)在经过薄化后，相对于基础晶片(接合工序)形成粘接剂接合，然后，从该薄化晶片将支撑基板移除(移除工序)。这样的结构适于在避免晶片损坏的同时将薄晶片粘接剂接合于比其厚且机械强度高的基础晶片，进而适于形成多级地配置有薄晶片的结构。
此外，在本半导体装置制造方法中，如上所述，经过移除工序后的两个第1晶片层叠体中的薄化晶片的元件形成面侧彼此会发生粘接剂接合(face-to-face接合)、或者基础晶片的背面侧彼此会发生粘接剂接合(Back-to-Back接合)，可实现薄晶片的多层化。这样得到的晶片层叠体(上述第2晶片层叠体)在其厚度方向上具有对称性的层叠结构。在多层化工序中实施上述的face-to-face接合而得到的第2晶片层叠体中，其中包含的全部晶片的元件形成面朝向该face-to-face接合部位侧(内侧)。在多层化工序中实施上述的Back-to-Back接合而得到的第2晶片层叠体中，其中包含的全部晶片的背面朝向该Back-to-Back接合部位侧(内侧)。在厚度方向上具有这样的对称性的层叠结构的晶片层叠体(第2晶片层叠体)不易发生翘曲。
如上所述，本半导体装置制造方法适合于在抑制晶片层叠体的翘曲的同时将薄晶片多层化。
本半导体装置制造方法优选进一步包括通过对基础晶片的背面侧进行磨削而将该基础晶片薄化的工序。通过本工序，可以将基础晶片薄化至给定的厚度。这样的基础晶片薄化工序可以在上述的接合工序之后且移除工序之前进行，也可以在移除工序至多层化工序之间进行，还可以在多层化工序之后进行。本半导体装置制造方法包括基础晶片薄化工序的该构成适于实现待制造的半导体装置的薄型化。
本半导体装置制造方法优选进一步包括：准备至少一个追加的加强晶片的工序、对每个追加的加强晶片进行的薄化工序、对每个追加的加强晶片进行的至少一个追加的接合工序、以及在追加的接合工序后的移除工序。追加的加强晶片具有层叠结构，所述层叠结构包含：具有元件形成面及与其相反的背面的晶片、支撑基板、在晶片的元件形成面侧与支撑基板之间的用于形成临时粘接状态的临时粘接剂层。在对每个追加的加强晶片进行的薄化工序中，将这样的追加的加强晶片中的晶片从其背面侧进行磨削而形成薄化晶片。在追加的接合工序中，经由粘接剂将追加的加强晶片中的该薄化晶片的背面侧接合于第1晶片层叠体中的薄化晶片的元件形成面侧(face-to-back接合)。第1晶片层叠体中的薄化晶片是在上述的接合工序中与基础晶片发生了接合的薄化晶片、或者是在先前进行的追加的接合工序中追加地层叠在薄化晶片上的薄化晶片。在这样的追加的接合工序中，例如，在接合对象面(一个薄化晶片的元件形成面、另一个薄化晶片的背面)中的一者或两者上涂布粘接剂，使接合对象面经由该粘接剂而贴合，并在该贴合后使该粘接剂固化。另外，在追加的接合工序中，在涂布粘接剂之前，可以对上述的接合对象面中的一者或两者实施硅烷偶联剂处理。然后，在追加的接合工序后的移除工序中，在经过追加的接合工序而进一步层叠了薄化晶片的第1晶片层叠体中，将该薄化晶片与支撑基板之间的基于临时粘接剂层的临时粘接状态解除，进行支撑基板的移除。如上所述的构成适于在避免晶片损坏的同时经由粘接剂接合而将薄晶片进一步多层化。
本半导体装置制造方法优选在上述的多层化工序之后进一步包括：在第2晶片层叠体中形成贯穿着多个薄化晶片和至少一个基础晶片而延伸的贯通电极的工序。或者，本半导体装置制造方法可以在上述多层化工序之前包括：形成从各第1晶片层叠体中位于层叠方向的一端的薄化晶片的元件形成面至位于另一端的基础晶片的元件形成面贯穿着该第1晶片层叠体内而延伸的贯通电极的工序。根据这样的构成，可以在制造的半导体装置中以短距离将半导体元件间适当地电连接。因此，对于待制造的半导体装置而言，该构成在实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，而且在抑制电力消耗的方面是适合的。
在接合工序中使用的粘接剂及在追加的接合工序中使用的粘接剂分别优选包含含有聚合性基团的聚有机倍半硅氧烷(即，具有聚合性官能团的聚有机倍半硅氧烷)。含有聚合性基团的聚有机倍半硅氧烷适于实现例如30～200℃左右的较低的聚合温度或固化温度，并且适于在固化后实现高耐热性。因此，利用包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂进行的晶片间粘接剂接合适于在形成于晶片间的粘接剂层中实现高耐热性，并且适于实现用于形成粘接剂层的固化温度的降低从而抑制对作为被粘附物的晶片内的元件的损伤。
用于形成加强晶片内的临时粘接剂层的临时粘接剂优选含有多元乙烯基醚化合物、具有两个以上能够与该乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物、以及热塑性树脂。即，加强晶片内的临时粘接剂层优选为夹在晶片与支撑基板之间的在这样的临时粘接剂中生成了上述聚合物并经过凝固形成而得到的层。这样构成的临时粘接剂以在支撑基板与晶片之间固化形成的临时粘接剂层的形态，在适于确保能够耐受在对该晶片的薄化工序中的磨削等的高粘接力的同时，实现例如130～250℃左右的较高的软化温度。
在供于接合工序、追加的接合工序的加强晶片内的临时粘接剂层具有适于实现较高的软化温度的上述组成、而且该工序中使用的粘接剂为适于实现较低的固化温度和固化后的高耐热性的包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂的情况下，这样的复合性的构成适于兼顾接合工序、各追加的接合工序的实施、和随后的移除工序的实施。即，该复合性的构成适于在较低温的条件下实施接合工序、追加的接合工序，从而在保持加强晶片中的支撑基板与薄化晶片的临时粘接状态的同时，实现该薄化晶片相对于其它晶片(在接合工序中是基础晶片，在追加的接合工序中是成为第1晶片层叠体的一个构成要素的其它薄化晶片)的良好的粘接剂接合，并且，适于在较高温的条件下实施随后的移除工序，从而在保持薄化晶片与其它晶片之间的粘接剂接合的同时，使临时粘接剂层软化而实施支撑基板从薄化晶片移除。从薄化晶片移除支撑基板时，经过临时粘接剂层的软化而解除由该临时粘接剂层形成的临时粘接状态的构成适于避免或抑制对薄化晶片局部性地作用强应力从而避免该晶片的损坏。
在本半导体装置制造方法中，优选上述的接合工序包括以比临时粘接剂层中的聚合物的软化点低的温度使粘接剂固化的固化处理，而且，该接合工序后的移除工序包括以比临时粘接剂层中的聚合物的软化点高的温度使临时粘接剂层软化的软化处理。另外，在本半导体装置制造方法中，优选上述的追加的接合工序包括以比临时粘接剂层中的聚合物的软化点低的温度使粘接剂固化的固化处理，而且，该追加的接合工序后的移除工序包括以比临时粘接剂层中的聚合物的软化点高的温度使临时粘接剂层软化的软化处理。
以下，对作为本发明的第2方式的半导体装置制造方法进行说明。
在准备工序中，准备至少四个(即，必要数量为4个以上)加强晶片。各加强晶片具有层叠结构，所述层叠结构包含：具有元件形成面及与其相反的背面的晶片、支撑基板、以及在该晶片的元件形成面侧与该支撑基板之间的用于形成临时粘接状态的临时粘接剂层。晶片的元件形成面是指，经过晶体管形成工序、必要情况下经过布线形成工序等而形成了多个半导体元件的一侧的表面。在薄化工序中，在各加强晶片中对晶片的背面侧进行磨削而将该晶片薄化。在接合工序中，将经过薄化工序后的两个加强晶片中的晶片的背面侧彼此间通过例如经由粘接剂层进行接合或直接接合而形成至少两个(即，必要数量为2个以上)伴有支撑基板的晶片双层体。在移除工序中，在各晶片双层体中，移除至少一个支撑基板。在多层化工序中，将至少两个(即，期望数量为2个以上)晶片双层体中经过移除工序而露出的晶片的元件形成面侧彼此间通过例如经由粘接剂层进行接合或直接接合而形成晶片多层叠体。
在本半导体装置制造方法的接合工序中，如上所述，经过薄化工序后的两个加强晶片中的晶片的背面侧彼此接合(Back-to-Back接合)而形成晶片双层体。即，对于通过接合工序形成的晶片双层体而言，其晶片的背面侧彼此接合而在其厚度方向上具有对称性的层叠结构。在厚度方向上具有对称性的层叠结构的晶片双层体(晶片层叠体)不易发生翘曲。
同时，在本方法的多层化工序中，如上所述，2个以上期望数量的晶片双层体中经过移除工序而露出的晶片的元件形成面侧彼此接合(face-to-face接合)，形成晶片层叠数为4以上的晶片多层叠体。就所形成的晶片多层叠体而言，其晶片双层体中露出的元件形成面侧彼此接合而在其厚度方向上具有对称性的层叠结构。例如，在将在上述的移除工序中仅移除了两个支撑基板中的一个而得到的两个晶片双层体供于多层化工序的情况下，该多层化工序中形成的晶片多层叠体在厚度方向上具有对称性的层叠结构，该对称性的层叠结构包含两个支撑基板和夹在该基板间的四个薄化晶片、且在层叠体厚度方向上一个face-to-face接合部位位于两个Back-to-Back接合部位之间。在厚度方向上具有对称性的层叠结构的晶片多层叠体(晶片层叠体)不易发生翘曲。
因此，本半导体装置制造方法适于在抑制晶片层叠体(晶片双层体、晶片多层叠体)的翘曲的同时制造半导体装置。
此外，在本半导体装置制造方法中，如上所述，可进行通过对作为层叠对象的晶片的背面侧进行磨削而将该晶片薄化的薄化工序。为了适当地进行该薄化，具体而言，为了避免薄化中的晶片损坏，如上所述，使晶片在经由临时粘接剂层而接合于支撑基板的状态下供于薄化工序。并且，在上述的接合工序中，经过这样的薄化工序后的两个加强晶片中的薄晶片的背面侧彼此接合而形成晶片双层体。包含这样的构成的本半导体装置制造方法适于将薄晶片多层化。
如上所述，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时将薄晶片多层化。
本半导体装置制造方法优选在多层化工序之后进一步包含将晶片多层叠体中位于层叠方向的一端的支撑基板移除的工序(多层化工序后的移除工序)。在多层化工序之后解除与给定的晶片之间的临时粘接状态而移除支撑基板的构成，从经过薄化工序的薄的该晶片的操作性的观点出发是优选的。
本半导体装置制造方法优选进一步包括追加的多层化工序，该追加的多层化工序是将晶片双层体中经过移除工序而露出的晶片的元件形成面侧接合于经过多层化工序或随后的移除工序后的晶片多层叠体中位于层叠方向的一端的晶片的露出的元件形成面侧。这样的构成在实现晶片多层叠体中晶片的进一步多层化的方面是适合的。
本半导体装置制造方法优选进一步包括在晶片多层叠体内形成贯通电极的工序。该工序中形成的贯通电极从晶片多层叠体中位于层叠方向的一端的晶片的元件形成面至位于另一端的晶片的元件形成面，贯穿着该晶片多层叠体内而延伸。根据这样的构成，在制造的半导体装置中可以以短距离将半导体元件间适当地电连接。因此，对于制造的半导体装置而言，该构成在实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，而且，在抑制电力消耗的方面是适合的。
在本半导体装置制造方法中，接合工序中的背面侧彼此的接合优选通过粘接剂进行，所述粘接剂包含作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷(即，具有聚合性官能团的聚有机倍半硅氧烷)。在该接合工序中，例如，在作为接合对象面的两个背面中的一者或两者涂布粘接剂，通过该粘接剂进行该背面彼此的贴合，并在该贴合后使该粘接剂固化。另外，在接合工序中，也可以在涂布粘接剂之前，对作为接合对象面的两个背面中的一者或两者实施硅烷偶联剂处理。
在本半导体装置制造方法中，多层化工序中的元件形成面侧彼此的接合优选通过粘接剂进行，所述粘接剂包含作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷(即，具有聚合性官能团的聚有机倍半硅氧烷)。在该多层化工序中，例如，在作为接合对象面的两个元件形成面中的一者或两者涂布粘接剂，通过该粘接剂进行该元件形成面彼此的贴合，并在该贴合后使该粘接剂固化。另外，在多层化工序中，也可以在涂布粘接剂之前，对作为接合对象面的两个元件形成面中的一者或两者实施硅烷偶联剂处理。
从对晶片的接合面所要求的平面度低的观点考虑，与直接接合相比，接合工序、多层化工序中的晶片间的如上所述的粘接剂接合是更优选的。对于直接接合而言，例如，对晶片接合面要求纳米级的高水平的平面度。与此相对，通过粘接剂接合，所形成的粘接剂层可以发挥出实质上吸收、从而降低/消除晶片接合面相对于理想平面的偏离、倾斜的功能，因此与直接接合相比，对晶片接合面的平面度的要求更宽松。这样的构成从经过薄晶片的多层化而制作的半导体装置的制造的容易程度的观点、进而提高半导体装置制造的成品率的观点考虑是优选的。
另外，接合工序、多层化工序中利用包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂进行的上述的晶片间粘接剂接合适于在所形成的粘接剂层中实现高耐热性，并且实现用于粘接剂层形成的固化温度的降低从而抑制对作为被粘附物的晶片内的元件的损伤。
在上述的接合工序、多层化工序中，优选贴合在室温以上且80℃以下的温度下进行，在该贴合后于30～200℃的温度下使粘接剂固化。这样的构成适于抑制贴合时夹在晶片间的粘接剂的尺寸变化，而且也适于实现用于粘接剂层形成的固化温度的降低从而抑制对作为被粘附物的晶片内的元件的损伤。
附图说明
图1示出了本发明的第1方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图2示出了本发明的第1方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图3示出了本发明的第1方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图4示出了本发明的第1方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图5示出了本发明的第1方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图6示出了本发明的第1方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图7示出了本发明的第1方式中的另一实施方式的半导体装置制造方法中的一部分工序。
图8示出了本发明的第1方式中的另一实施方式的半导体装置制造方法中的一部分工序。
图9示出了本发明的第1方式中的另一实施方式的半导体装置制造方法中的一部分工序。
图10示出了本发明的第1方式中的另一实施方式的半导体装置制造方法中的一部分工序。
图11示出了本发明的第1方式中的另一实施方式的半导体装置制造方法中的一部分工序。
图12示出了本发明的第1方式中的另一实施方式的半导体装置制造方法中的一部分工序。
图13示出了本发明的第1方式中的又一实施方式的半导体装置制造方法中的一部分工序。
图14示出了本发明的第1方式中的又一实施方式的半导体装置制造方法中的一部分工序。
图15示出了本发明的第2方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图16示出了本发明的第2方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图17示出了本发明的第2方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图18示出了本发明的第2方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图19示出了本发明的第2方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图20示出了本发明的第2方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图21示出了本发明的第2方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图22示出了本发明的第2方式中的一个实施方式的半导体装置制造方法中的一部分工序。
图23示出了本发明的第2方式中的一个实施方式的半导体装置制造方法中的一部分工序。
符号说明
X,Y 晶片层叠体
S 支撑基板
1 晶片
1T 薄化晶片
1a,3a 元件形成面
1b,3b 背面
1R 加强晶片
3 晶片(基础晶片)
2 临时粘接剂层
4 粘接剂
5 贯通电极
11R 加强晶片
11 晶片
11a 元件形成面
11b 背面
12 支撑基板
13 临时粘接剂层
14 粘接剂层
15 贯通电极
1X 晶片双层体
1Y 晶片多层叠体
具体实施方式
以下，对于作为本发明的第1方式的半导体装置制造方法进行说明。
图1～图6示出了本发明的第1方式的一个实施方式的半导体装置制造方法。该制造方法是用于制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置的方法，图1～图6以局部剖面图示出了制造过程。
在本半导体装置制造方法中，首先准备两个如图1(a)所示的加强晶片1R(准备工序)。各加强晶片1R具有包含晶片1、支撑基板S、以及它们之间的临时粘接剂层2的层叠结构。
晶片1是具有能够在其中制作半导体元件的半导体晶片主体的晶片，具有元件形成面1a及与其相反的背面1b。在本实施方式中，晶片的元件形成面是在晶片中经过晶体管形成工序形成了多个半导体元件(省略图示)的一侧的面。晶片1的各半导体元件在表面具有包含露出的电极焊盘的例如多层布线结构部。或者，晶片1可以是在元件形成面1a一侧已经制作有各种半导体元件、且随后在元件形成面1a上形成该半导体元件所需要的布线结构的晶片。作为用于形成晶片1的半导体晶片主体的构成材料，可以列举例如：硅(Si)、锗(Ge)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、以及磷化铟(InP)。从缩短后述的磨削工序中的磨削时间的观点考虑，这样的晶片1的厚度优选为1000μm以下，更优选为900μm以下，更优选为800μm以下。另外，晶片1的厚度例如为500μm以上。
加强晶片1R中的支撑基板S用于对经过后述的薄化工序而变薄的晶片1进行补强。作为支撑基板S，可以举出例如：硅晶片、玻璃晶片。从确保作为加强要素的功能的观点考虑，支撑基板S的厚度优选为300μm以上，更优选为500μm以上，更优选为700μm以上。另外，支撑基板S的厚度例如为800μm以下。这样的支撑基板S可以经由临时粘接剂层2而接合于晶片1的元件形成面1a一侧。
临时粘接剂层2用于实现晶片1与支撑基板S之间的能够在事后解除的临时粘接状态。在本实施方式中，用于形成这样的临时粘接剂层2的临时粘接剂至少含有：多元乙烯基醚化合物(A)、具有两个以上能够与该乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物(B)、以及热塑性树脂(C)。关于临时粘接剂中的这些成分，具体如后所述。作为用于形成临时粘接剂层2的临时粘接剂，也可以代替这样的临时粘接剂而采用有机硅类粘合剂、丙烯酸类粘合剂、或蜡型的粘接剂。
这样的构成的加强晶片1R例如可以经过以下这样的工序来制作。首先，如图2(a)所示地在支撑基板S上形成临时粘接剂层2。具体而言，可以通过例如旋涂将用于形成临时粘接剂层2的临时粘接剂涂布在支撑基板S上而形成临时粘接剂涂膜，通过加热使该涂膜干燥而形成临时粘接剂层2。该加热的温度例如为100～300℃，可以是恒定的，也可以阶段性变化。该加热的时间例如为30秒钟～30分钟。接下来，如图2(b)及图2(c)所示，将支撑基板S和晶片1经由临时粘接剂层2进行接合。如上所述，晶片1具有元件形成面1a及与其相反的背面1b。在本工序中，例如，在将支撑基板S和晶片1经由临时粘接剂层2加压并贴合后，经过加热而形成在高温范围具有软化点的聚合物并使临时粘接剂层2凝固，使这些支撑基板S与晶片1通过临时粘接剂层2而粘接。在贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃。另外，在利用临时粘接剂层2的粘接中，加热温度例如为100～300℃，优选为100～250℃，加热时间例如为30秒钟～30分钟，优选为3～12分钟。加热温度可以是恒定的，也可以阶段性变化。如上所述地，可以制作包含晶片1、支撑基板S、以及它们之间的临时粘接剂层2的层叠结构的加强晶片1R。
临时粘接剂中的上述的多元乙烯基醚化合物(A)是在分子内具有两个以上乙烯基醚基的化合物，例如以下述的式(a)表示。
[化学式1]
式(a)中，Z1表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团。另外，式(a)中，n1表示2以上的整数，例如为2～5的整数，优选为2～3的整数。
在从上述饱和或不饱和脂肪族烃的结构式中去除n1个氢原子而得到的基团中，作为从饱和或不饱和脂肪族烃的结构式中去除2个氢原子而得到的基团，可以列举例如：亚甲基、亚乙基、亚丙基、三亚甲基、四亚甲基、五亚甲基、六亚甲基、八亚甲基、十亚甲基、以及十二亚甲基等直链状或支链状的亚烷基、以及亚乙烯基、1-亚丙烯基、以及3-甲基-2-亚丁烯基等直链状或支链状的亚烯基。上述的亚烷基的碳原子数例如为1～20，优选为1～10。上述的亚烯基的碳原子数例如为2～20，优选为2～10。作为从饱和或不饱和脂肪族烃的结构式中去除3个以上氢原子而得到的基团，可以举出例如从这些示例出的基团的结构式中进一步去除1个以上氢原子而得到的基团。
在从上述饱和或不饱和脂环式烃的结构式中去除n1个氢原子而得到的基团中，作为从饱和或不饱和脂环式烃的结构式中去除2个氢原子而得到的基团，可以列举例如：1,2-亚环戊基、1,3-亚环戊基、1,2-亚环己基、1,3-亚环己基及1,4-亚环己基等3～15元环的亚环烷基、亚环戊烯基及亚环己烯基等3～15元环的亚环烯基、环戊叉及环己叉等3～15元环的环烷叉、以及金刚烷二基、降冰片烷二基、降冰片烯二基、异莰烷二基、三环癸烷二基、三环十一烷二基及四环十二烷二基等4～15元环的2价桥环式烃基。作为从饱和或不饱和脂环式烃的结构式中去除3个以上氢原子而得到的基团，可以举出例如，从这些示例出的基团的结构式中进一步去除1个以上氢原子而得到的基团。
作为上述芳香族烃，可以列举例如：苯、萘、及蒽。
上述杂环化合物包括芳香族杂环化合物及非芳香族杂环化合物。作为这样的杂环化合物，可以列举例如：包含氧原子作为杂原子的杂环化合物(例如，呋喃、四氢呋喃、唑、异/>唑、及γ-丁内酯等5元环、4-氧代-4H-吡喃、四氢吡喃及吗啉等6元环、苯并呋喃、异苯并呋喃、4-氧代-4H-色烯、色满及异色满等稠环、以及3-氧杂三环[4.3.1.14,8]十一烷-2-酮及3-氧杂三环[4.2.1.04,8]壬-2-酮等桥环)、包含硫原子作为杂原子的杂环化合物(例如，噻吩、噻唑、异噻唑及噻二唑等5元环、4-氧代-4H-噻喃等6元环、以及苯并噻吩等稠环)、以及包含氮原子作为杂原子的杂环化合物(例如，吡咯、吡咯烷、吡唑、咪唑及三唑等5元环、吡啶、哒嗪、嘧啶、吡嗪、哌啶及哌嗪环等6元环、以及吲哚、吲哚啉、喹啉、吖啶、萘啶、喹唑啉及嘌呤等稠环)。
作为上述连接基团，可以列举例如：2～4价的烃基、羰基(-CO-)、醚键(-O-)、硫醚键(-S-)、酯键(-COO-)、酰胺键(-CONH-)、碳酸酯键(-OCOO-)、氨基甲酸酯键(-NHCOO-)、-NR-键(R表示氢原子、烷基或酰基)、以及这些基团中的多个连接而成的基团。在上述2～4价的烃基中，作为2价的烃基，可以列举例如：亚甲基、甲基亚甲基、二甲基亚甲基、亚乙基、亚丙基及三亚甲基等直链状或支链状的碳原子数1～10的亚烷基、以及1,2-亚环戊基、1,3-亚环戊基、环戊叉、1,2-亚环己基、1,3-亚环己基、1,4-亚环己基及环己叉等碳原子数4～15的脂环式烃基(特别是亚环烷基)。作为3价的烃基，可以举出例如，从上述2价的烃基的结构式中进一步去除1个氢原子而得到的基团。作为4价的烃基，可以举出例如，从上述2价的烃基的结构式中进一步去除2个氢原子而得到的基团。
Z1可以具有一种或两种以上的取代基。作为该取代基，可以列举例如：烷基、环烷基、烯基、环烯基、芳基、羟基、羧基、硝基、氨基、巯基、卤原子、被卤原子取代的C2-10烃基、包含含有杂原子(氧、硫等)的官能团的烃基、以及这些基团中的2个以上键合而成的基团。作为烷基，可以举出例如甲基、乙基等C1-4烷基。作为环烷基，可以举出例如C3-10环烷基。作为烯基，可以举出例如乙烯基等C2-10烯基。作为环烯基，可以举出例如C3-10环烯基。作为芳基，可以举出例如苯基、萘基等C6-15芳基。作为包含含杂原子官能团的烃基，可以举出例如C1-4烷氧基及C2-6酰氧基。
作为多元乙烯基醚化合物(A)的具体例子，可以列举例如：1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚及三乙二醇二乙烯基醚、以及下述的式(a-1)～(a-21)表示的化合物。
[化学式2]
[化学式3]
从在上述的临时粘接剂中形成具有高软化点的聚合物的观点考虑，多元乙烯基醚化合物(A)中的上述Z1优选为从饱和或不饱和脂肪族烃、或者多个该烃经由连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团，更优选为从饱和脂肪族烃、或者多个该烃经由连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团，更优选为从碳原子数1～20的直链状亚烷基、碳原子数2～20的支链状亚烷基、或者多个该亚烷基经由连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团。
作为多元乙烯基醚化合物(A)，最优选为选自1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、以及三乙二醇二乙烯基醚中的至少一种化合物。
如上所述，临时粘接剂中的化合物(B)是具有两个以上能够与多元乙烯基醚化合物(A)的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物，例如为具有两个以上的以下述式(b)表示的结构单元(重复单元)的化合物。
[化学式4]
式(b)中，X表示羟基或羧基。n2个X可以相互相同，也可以相互不同。
式(b)中，n2表示1以上的整数。从上述的临时粘接剂的制备时获取的容易程度、对溶剂溶解的容易程度的观点、以及在临时粘接剂中形成具有高软化点的聚合物的观点考虑，n2优选为1～3的整数，更优选为1～2的整数。
化合物(B)中的上述式(b)表示的结构单元(重复单元)的数量为2个以上，从在上述的临时粘接剂中形成高软化点的聚合物的观点考虑，优选为2～40的整数，更优选为10～30的整数。
式(b)中，Z2表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除(n2+2)个氢原子而得到的基团，作为上述饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式，可以举出与上述Z1中的例子相同的例子。
化合物(B)优选为苯乙烯类聚合物、(甲基)丙烯酸类聚合物、聚乙烯醇、酚醛清漆树脂、以及甲阶酚醛树脂，更优选为具有2个以上选自下述式(b-1)～(b-6)中的至少一种结构单元(重复单元)的化合物。
[化学式5]
在作为化合物(B)而采用式(b)中的X为羟基的化合物的情况下，化合物(B)总量中的式(b)表示的结构单元的比例优选为30质量％以上，更优选为50质量％以上，更优选为60质量％以上。另外，化合物(B)总量中的式(b)表示的结构单元的比例优选为30摩尔％以上，更优选为50摩尔％以上。
在作为化合物(B)而采用式(b)中的X为羧基的化合物的情况下，化合物(B)总量中的式(b)表示的结构单元的比例优选为1质量％以上，更优选为5质量％以上，更优选为10质量％以上。
式(b)表示的结构单元的比例为上述范围内对于确保化合物(B)中的充分的交联点间距离、足够数量的交联点而言是适合的，因此，关于在上述的临时粘接剂中通过该化合物(B)与上述多元乙烯基醚化合物(A)的聚合而得到的聚合物，在确保重均分子量及高软化点方面是适合的，进而，对于由该临时粘接剂形成的临时粘接剂层2而言，在确保高温环境下的高粘接保持性方面是适合的。
化合物(B)可以是仅具有式(b)表示的结构单元的均聚物，也可以是具有式(b)表示的结构单元和其它结构单元的共聚物。在化合物(B)为共聚物的情况下，可以是嵌段共聚物、接枝共聚物、以及无规共聚物中的任意共聚物。
化合物(B)中的上述其它结构单元是来自于既不具有羟基也不具有羧基的聚合性单体的结构单元，作为该聚合性单体，可以列举例如：烯烃、芳香族乙烯基化合物、不饱和羧酸酯、羧酸乙烯酯、以及不饱和二羧酸二酯。作为烯烃，可以列举例如：乙烯、丙烯、以及1-丁烯等链状烯烃(特别是C2-12烯烃)、以及环戊烯、环己烯、环庚烯、降冰片烯、5-甲基-2-降冰片烯、以及四环十二碳烯等环状烯烃(特别是C3-10环烯烃)。作为芳香族乙烯基化合物，可以列举例如：苯乙烯、乙烯基甲苯、α-甲基苯乙烯、1-丙烯基苯、1-乙烯基萘、2-乙烯基萘、3-乙烯基吡啶、3-乙烯基呋喃、3-乙烯基噻吩、3-乙烯基喹啉、茚、甲基茚、乙基茚、以及二甲基茚等C6-14芳香族乙烯基化合物。作为不饱和羧酸酯，可以列举例如：(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸2-乙基己酯、以及(甲基)丙烯酸二环戊酯等使不饱和羧酸(例如(甲基)丙烯酸)与醇(R”-OH)反应而得到的酯(上述R”表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除1个氢原子而得到的基团。作为R”，可以举出例如与对于上述式(a)中的Z1所举出的2价基团相对应的1价基团)。作为羧酸乙烯酯，可以举出例如：乙酸乙烯酯、丙酸乙烯酯、辛酸乙烯酯及己酸乙烯酯等C1-16脂肪酸乙烯酯。作为不饱和二羧酸二酯，可以举出例如：马来酸二乙酯、马来酸二丁酯、马来酸二辛酯及马来酸2-乙基己酯等马来酸二C1-10烷基酯、以及与它们相对应的富马酸二酯。这些化合物可以单独使用一种，或者组合两种以上使用。
作为为共聚物的情况下的化合物(B)，优选为包含上述式(b)表示的结构单元、并包含来自于选自链状烯烃、环状烯烃、芳香族乙烯基化合物、不饱和羧酸酯、羧酸乙烯酯及不饱和二羧酸二酯中的至少一种聚合性单体的结构单元的化合物。
化合物(B)的软化点(T1)例如为50℃以上，优选为80℃以上，更优选为100℃以上。这样的构成对于通过该化合物(B)与上述多元乙烯基醚化合物(A)的聚合而得到的聚合物实现高软化点而言是适合的。另外，从在上述的临时粘接剂中确保适度的流动性而实现良好的涂布性的观点考虑，T1例如为250℃以下，优选为200℃以下，更优选为150℃以下。
T1例如可以通过控制化合物(B)的重均分子量(基于GPC法的聚苯乙烯换算值)来进行调整。化合物(B)的重均分子量例如为1500以上，优选为1800～10000，更优选为2000～5000。
作为临时粘接剂中的上述热塑性树脂(C)，只要是具有热塑性、在配合于粘接剂组合物时能够对粘接剂组合物赋予柔软性的化合物即可。作为这样的热塑性树脂(C)，可以列举例如：聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、聚酰胺类树脂、聚(硫)醚类树脂、聚碳酸酯类树脂、聚砜类树脂及聚酰亚胺类树脂等缩聚类树脂、聚烯烃类树脂、(甲基)丙烯酸类树脂、苯乙烯类树脂及乙烯基类树脂等乙烯基聚合类树脂、以及纤维素衍生物等来自天然产物的树脂。这些化合物可以单独使用一种，或者组合两种以上使用。上述的临时粘接剂含有这样的热塑性树脂(C)的构成在所形成的临时粘接剂层2中赋予柔软性、挠性的方面是适合的，在即使在温度急剧变化的环境中也会防止自然剥离、裂纹的发生的方面是适合的，在确保优异的粘接性的方面是优选的。
临时粘接剂中的热塑性树脂(C)优选为选自聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、以及聚酰胺类树脂中的至少一种。对于临时粘接剂或临时粘接剂层2而言，从易于赋予柔软性的观点、即使在对晶片等被粘附物的化学性相互作用减弱而在剥离后的被粘附物上产生残胶的情况下也易于去除该胶残渣的观点考虑，临时粘接剂优选含有聚酯类树脂作为热塑性树脂(C)。另外，对于临时粘接剂或临时粘接剂层2而言，从易于赋予柔软性的观点、易于去除被粘附物上的胶残渣的上述观点、此外从确保对被粘附物的高密合性的观点考虑，临时粘接剂优选同时含有聚酯类树脂和聚乙烯醇缩醛类树脂作为热塑性树脂(C)。
作为上述聚乙烯醇缩醛类树脂，可以举出使醛(RCHO)与聚乙烯醇反应而得到的至少具有下式表示的结构单元的树脂。作为醛(RCHO)，可以列举例如：该结构式中的R(下述式中的R也相同)为氢原子、直链状C1-5烷基、支链状C2-5烷基、或C6-10芳基的化合物，具体而言，可以列举例如：甲醛、丁醛、以及苯甲醛。这样的聚乙烯醇缩醛类树脂除下式表示的结构单元以外，还可以具有其它结构单元。即，该聚乙烯醇缩醛类树脂可包含均聚物及共聚物。作为这样的聚乙烯醇缩醛类树脂，具体可以举出聚乙烯醇缩甲醛及聚乙烯醇缩丁醛，例如，可以使用商品名“S-LEC KS-1”、“S-LEC KS-10”(均为积水化学工业株式会社制)的市售品。
[化学式6]
作为上述聚酯类树脂，可以举出例如：通过二醇成分与二羧酸成分的缩聚而得到的聚酯。作为二醇成分，可以列举例如：乙二醇等脂肪族C2-12二醇、二乙二醇等聚氧C2-4亚烷基二醇、环己烷二甲醇等脂环式C5-15二醇、以及双酚A等芳香族C6-20二醇。作为二羧酸成分，可以列举例如：对苯二甲酸等芳香族C8-20二羧酸、己二酸等脂肪族C2-40二羧酸、以及环己烷二羧酸等脂环式C8-15二羧酸。作为上述聚酯类树脂，还可以举出通过羟基羧酸的缩聚而得到的聚酯。作为该羟基羧酸，可以列举例如：乳酸等脂肪族C2-6羟基羧酸、以及羟基苯甲酸等芳香族C7-19羟基羧酸。作为上述聚酯类树脂，也可以举出通过内酯的开环聚合而得到的聚酯。作为该内酯，可以列举例如：ε-己内酯、δ-戊内酯、以及γ-丁内酯等C4-12内酯。作为上述聚酯类树脂，也可以举出通过聚酯二醇与二异氰酸酯的反应而得到的包含氨基甲酸酯键的聚酯。聚酯类树脂包含均聚酯及共聚酯。另外，作为聚酯类树脂，例如，可以使用商品名“Placcel H1P”(株式会社大赛璐制)的市售品。
作为上述聚氨酯类树脂，可以举出例如：通过二异氰酸酯类、多元醇类及根据需要使用的扩链剂的反应而得到的树脂。作为二异氰酸酯类，可以列举：六亚甲基二异氰酸酯等脂肪族二异氰酸酯类、异佛尔酮二异氰酸酯等脂环式二异氰酸酯类、以及甲苯二异氰酸酯等芳香族二异氰酸酯类。作为多元醇类，可以列举：聚酯二醇、聚醚二醇、以及聚碳酸酯二醇。作为扩链剂，可以列举：乙二醇等C2-10亚烷基二醇、乙二胺等脂肪族二胺类、异佛尔酮二胺等脂环式二胺类、以及苯二胺等芳香族二胺类。
作为上述聚酰胺类树脂，可以列举例如：通过二胺成分与二羧酸成分的缩聚而得到的聚酰胺、通过氨基羧酸的缩聚而得到的聚酰胺、通过内酰胺的开环聚合而得到的聚酰胺、以及通过二胺成分、二羧酸成分及二醇成分的缩聚而得到的聚酯酰胺。作为上述二胺成分，可以举出例如：六亚甲基二胺等C4-10亚烷基二胺。作为上述二羧酸成分，可以举出例如：己二酸等C4-20亚烷基二羧酸。作为氨基羧酸，可以举出例如：ω-氨基十一碳酸等C4-20氨基羧酸。作为上述内酰胺，可以举出例如：ω-月桂内酰胺等C4-20内酰胺。作为上述二醇成分，可以举出例如：乙二醇等C2-12亚烷基二醇。另外，聚酰胺类树脂包含均聚酰胺及共聚酰胺。
热塑性树脂(C)的软化点(T2)优选比在本发明的半导体装置制造方法中与含有热塑性树脂(C)的临时粘接剂组合使用的后述的永久粘接剂的热固化温度高10℃以上。该永久粘接剂的热固化温度与T2之差例如为10～40℃，优选为20～30℃。
T2例如可以通过控制热塑性树脂(C)的重均分子量(Mw：基于GPC法的聚苯乙烯换算值)来调整。热塑性树脂(C)的重均分子量例如为1500～100000，优选为2000～80000，更优选为3000～50000，更优选为10000～45000，更优选为15000～35000。
在至少含有以上的多元乙烯基醚化合物(A)、化合物(B)、以及热塑性树脂(C)的临时粘接剂中，多元乙烯基醚化合物(A)与化合物(B)的聚合物的软化点(T3)优选比在本发明的半导体装置制造方法中与该临时粘接剂组合使用的后述的永久粘接剂的热固化温度高10℃以上。该永久粘接剂的热固化温度与T3之差例如为10～40℃，优选为20～30℃。
在后述的永久粘接剂的热固化温度例如为120℃时，相对于临时粘接剂中化合物(B)中的羟基及羧基的总量1摩尔，临时粘接剂中的多元乙烯基醚化合物(A)的含量为使多元乙烯基醚化合物(A)中的乙烯基醚基达到例如0.01～10摩尔的量、优选为0.05～5摩尔、更优选为0.07～1摩尔、更优选为0.08～0.5的量。
相对于临时粘接剂中的化合物(B)1质量份，临时粘接剂中的热塑性树脂(C)的含量例如为0.1～3质量份，优选为0.2～2质量份，更优选为0.3～1质量份。
临时粘接剂中的多元乙烯基醚化合物(A)、化合物(B)及热塑性树脂(C)的总含量为该临时粘接剂的不挥发成分总量的例如70～99.9质量％，优选为80～99质量％，更优选为85～95质量％，更优选为85～90质量％。
临时粘接剂可以进一步含有聚合促进剂。作为该聚合促进剂，可以举出例如：下述式(d)表示的一元羧酸、以及下述式(e)表示的一元醇。这些可以单独使用一种，或者组合两种以上使用。临时粘接剂含有聚合促进剂的构成在促进多元乙烯基醚化合物(A)及化合物(B)的聚合反应的方面是适合的，与使用不含有聚合促进剂的粘接剂的情况相比，在即使使聚合时的加热温度降低也会形成具有同等的软化点或更高的软化点的聚合物的方面是适合的，因此，在临时粘接剂层2中确保高温环境下(例如160～180℃左右)的粘接性的方面是适合的。
Z3-COOH (d)
(式中，Z3表示从任选具有除羧基以外的取代基、且选自饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃及芳香族烃中的一种的结构式中去除1个氢原子而得到的基团)
Z4-OH (e)
(式中，Z4表示从任选具有除羟基以外的取代基的芳香族烃的结构式中去除1个氢原子而得到的基团)
作为上述式(d)中的Z3的饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、以及芳香族烃，可以举出针对上述式(a)中的Z1而列举的饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、以及芳香族烃。作为Z3所任选具有的取代基，可以列举从Z1所任选具有的取代基的例子中排除羧基以外的例子。另外，作为上述式(e)中的Z4的芳香族烃，可以举出针对述式(a)中的Z1而列举的芳香族烃。作为Z4所任选具有的取代基，可以列举从Z1所任选具有的取代基的例子中排除羟基以外的例子。
在临时粘接剂中包含聚合促进剂的情况下，该聚合促进剂的pKa(酸解离常数)优选为3～8，更优选为4～6。这样的构成在抑制临时粘接剂中因不需要的聚合进行而导致粘度增加等从而确保保存稳定性、同时在由该临时粘接剂形成临时粘接剂层2时确保聚合促进剂所带来的聚合促进效果的方面是适合的。
作为式(d)表示的一元羧酸，优选为以下所示的化合物(包含几何异构体)。
[化学式7]
[化学式8]
作为式(e)表示的一元醇，优选为以下所示的化合物。
[化学式9]
临时粘接剂中包含聚合促进剂的情况下，其含量相对于临时粘接剂中包含的多元乙烯基醚化合物(A)1质量份例如为0.01～5质量份左右，优选为0.1～3质量份，更优选为0.3～1质量份。
临时粘接剂可以进一步含有抗氧化剂。临时粘接剂含有抗氧化剂的构成在于临时粘接剂中进行其加热处理时防止上述的化合物(B)及热塑性树脂(C)的氧化的方面是适合的。对于防止临时粘接剂中的化合物(B)及热塑性树脂(C)的氧化而言，在确保对由该临时粘接剂形成的临时粘接剂层2实施加热处理而得到的软化组合物相对于溶剂的溶解性方面是适合的，因此，即使在经过加热处理而从晶片等被粘附物剥离临时粘接剂层2后在该被粘附物上产生了残胶的情况下也可去除该胶残渣的方面是适合的。
作为抗氧化剂，可以列举例如：酚类抗氧化剂、磷类抗氧化剂、硫酯类抗氧化剂、以及胺类抗氧化剂。这些抗氧化剂可以单独使用一种，或者组合两种以上使用。酚类抗氧化剂在加热处理时的抗氧化效果特别优异，因此优选作为临时粘接剂中的抗氧化剂。
作为酚类抗氧化剂，可以列举例如：季戊四醇四[3(3,5-二叔丁基-4-羟基苯基)丙酸酯]、硫代二乙撑双[3-(3,5-二叔丁基-4-羟基苯基)丙酸酯]、3-(3,5-二叔丁基-4-羟基苯基)丙酸十八烷基酯、N,N’-六亚甲基双[3-(3,5-二叔丁基-4-羟基苯基)丙酰胺]、3-(4-羟基-3,5-二异丙基苯基)丙酸辛酯、1,3,5-三(4-羟基-3,5-二叔丁基苄基)-2,4,6-三甲基苯、2,4-双(十二烷基硫代甲基)-6-甲基苯酚、以及双[3,5-二(叔丁基)-4-羟基苄基(乙氧基)膦酸酯]钙。作为酚类抗氧化剂，可以使用例如商品名“Irganox 1010”、“Irganox1035”、“Irganox 1076”、“Irganox1098”、“Irganox 1135”、“Irganox 1330”、“Irganox1726”、“Irganox 1425WL”(均为BASF公司制)的市售品。
临时粘接剂中包含抗氧化剂的情况下，其含量相对于临时粘接剂中包含的化合物(B)和热塑性树脂(C)100质量份例如为0.01～15质量份，优选为0.1～12质量份，更优选为0.5～10质量份。
临时粘接剂可以进一步根据需要而含有其它成分。作为其它成分，可以列举例如：产酸剂、表面活性剂、溶剂、流平剂、硅烷偶联剂、以及发泡剂。这些成分可以单独使用一种，或者组合两种以上使用。
临时粘接剂中包含表面活性剂的情况下，该临时粘接剂中的表面活性剂的含量优选为0.01～1质量％左右。这样的构成在抑制涂布临时粘接剂时的缩孔的方面是适合的，在确保涂膜的均匀性的方面是适合的。作为这样的表面活性剂，可以列举例如：商品名“F-444”、“F-447”、“F-554”、“F-556”、“F-557”(均为DIC公司制氟类低聚物)、商品名“BYK-350”(BYK公司制丙烯酸类聚合物)、以及商品名“A-1420”、“A-1620”、“A-1630”(均为DaikinIndustries公司制含氟醇类)。这些表面活性剂可以单独使用一种，或者组合两种以上使用。
临时粘接剂从调整其粘度的观点考虑优选含有溶剂。作为溶剂，可以列举例如：甲苯、己烷、异丙醇、甲基异丁基酮、环戊酮、环己酮、丙二醇单甲醚乙酸酯、丙二醇单甲醚、以及γ-丁内酯。这些溶剂可以单独使用一种，或者组合两种以上使用。在临时粘接剂含有溶剂时，临时粘接剂的溶剂含量例如为55～80质量％。
临时粘接剂可以通过对其构成成分一边根据需要在真空下去除气泡、一边进行搅拌/混合而制造。搅拌/混合时的该混合物的温度优选为10～80℃左右。搅拌/混合中可以使用例如：自转公转型混合器、单螺杆或多螺杆挤出机、行星式混合器、捏合机、或者溶解器。
临时粘接剂的粘度(在25℃及剪切速度50/s的条件下测定的粘度)例如为30～2000mPa·s左右，优选为300～1500mPa·s，更优选为500～1500mPa·s。对于临时粘接剂，这样的构成在确保其涂布性从而均匀地涂布在晶片等被粘附物的表面的方面是适合的。
通过在将以上的临时粘接剂涂布于晶片等被粘附物的表面之后实施加热处理，可以使该临时粘接剂中的多元乙烯基醚化合物(A)的乙烯基醚基与化合物(B)的羟基和/或羧基形成缩醛键，从而由多元乙烯基醚化合物(A)及化合物(B)生成聚合物。例如，在对含有下述式(a’)表示的化合物作为多元乙烯基醚化合物(A)、且含有具有下述式(b’)表示的结构单元的化合物作为化合物(B)的临时粘接剂实施加热处理，并使这两种化合物聚合时，可以得到下述式(P)表示的聚合物。
[化学式10]
通过对临时粘接剂实施加热处理而得到的聚合物的软化点(T3)可以通过调整多元乙烯基醚化合物(A)和化合物(B)的相对量来进行控制，在与该临时粘接剂组合使用的后述的永久粘接剂的热固化温度为120℃的情况下，聚合物的软化点(T3)例如为130℃以上，优选为130～170℃，更优选为140～160℃。
多元乙烯基醚化合物(A)与化合物(B)的上述聚合物、多元乙烯基醚化合物(A)、化合物(B)、以及热塑性树脂(C)的各自的软化点可以在下述流动条件下使用高化式流动测试仪来测定。
＜流动条件＞
压力：100kg/cm2
速度：6℃/分
喷嘴：1mmφ×10mm
另外，对于由临时粘接剂形成的临时粘接剂层的软化点，设为如下求出的温度。首先，将临时粘接剂0.1g以10μm的厚度涂布于第1玻璃板而形成临时粘接剂的涂膜。接着，使第2玻璃板叠合在该涂膜上。接着，通过经过加热处理，在第1玻璃板及第2玻璃板之间的临时粘接剂内使多元乙烯基醚化合物(A)与化合物(B)聚合，使该临时粘接剂固化，从而经由该临时粘接剂将两个玻璃板接合。加热处理例如包括140℃下的2分钟加热、接着的200℃下的2分钟加热、接着的230℃下的4分钟加热。通过这样的粘接剂接合，可以得到具有第1玻璃板、第2玻璃板、以及在它们之间的临时粘接剂层的层叠结构的层叠体。对于该层叠体，在固定有第2玻璃板的状态下，一边加热，一边沿水平方向(玻璃板的面内方向)对第1玻璃板施加2kg应力而进行牵拉，测定第1玻璃板开始移动时的温度。将如上所述地求出的温度作为软化点。
在本半导体装置制造方法中，接下来，如图1(b)所示，在各加强晶片1R中对该晶片1进行薄化(薄化工序)。具体而言，在各加强晶片1R中，对于处于被支撑基板S支撑的状态的晶片1，使用研磨装置从其背面1b侧进行磨削加工，由此将晶片1薄化至给定的厚度，形成薄化晶片1T。薄化后的晶片1(薄化晶片1T)的厚度例如为1～20μm。
接下来，例如如图3(a)及图3(b)所示地，经由粘接剂4将加强晶片1R的薄化晶片1T侧相对于作为基础晶片的晶片3进行接合(接合工序)。对两个加强晶片1R分别进行接合工序。
晶片3是具有能够在其中制作半导体元件的半导体晶片主体的基础晶片，具有元件形成面3a及与其相反的背面3b。作为用于形成晶片3的半导体晶片主体的构成材料，例如，可以采用上述的材料作为用于形成晶片1的半导体晶片主体的构成材料。从确保制造工艺中包含该晶片3的晶片层叠体的强度的观点考虑，作为基础晶片的晶片3的厚度优选为300μm以上，更优选为500μm以上，更优选为700μm以上。从缩短对于晶片3的后述磨削工序中的磨削时间的观点考虑，晶片3的厚度优选为1000μm以下，更优选为900μm以下，更优选为800μm以下。
粘接剂4是用于实现晶片间的接合状态的热固化型粘接剂，在本实施方式中，含有作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷(即，具有聚合性官能团的聚有机倍半硅氧烷)。含有聚合性基团的聚有机倍半硅氧烷所具有的聚合性官能团优选为环氧基或(甲基)丙烯酰氧基。含有聚合性基团的聚有机倍半硅氧烷适于在实现例如30～200℃左右的较低的聚合温度或固化温度的同时，实现在固化后的高耐热性。因此，利用包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂进行的晶片间粘接剂接合适于在形成于晶片间的粘接剂层中实现高耐热性、同时实现用于形成粘接剂层的固化温度的降低从而抑制对成为被粘附物的晶片内的元件的损伤。粘接剂4中的含有聚合性基团的聚有机倍半硅氧烷的含有比例例如为70质量％以上，优选为80～99.8质量％，更优选为90～99.5质量％。作为粘接剂4中的热固性树脂，可以采用苯并环丁烯(BCB)树脂或酚醛清漆类环氧树脂来代替含有聚合性基团的聚有机倍半硅氧烷。
在本实施方式中，粘接剂4中含有的含有聚合性基团的聚有机倍半硅氧烷包含第1结构单元[RSiO3/2]及第2结构单元[RSiO2/2(OR’)](第2结构单元中的R与R’可以相同也可以不同)，所述第1结构单元至少包含下述式(1)表示的结构单元，所述第2结构单元至少包含下述式(2)表示的结构单元。这些结构单元属于硅氧烷结构单元中的所谓的T单元，在本实施方式中，将结构单元[RSiO3/2]作为T3体，将结构单元[RSiO2/2(OR’)]作为T2体。在T3体中，其硅原子分别与其它硅氧烷结构单元中的也与硅原子键合的三个氧原子键合在一起。在T2体中，其硅原子分别与其它硅氧烷结构单元中的也与硅原子键合的两个氧原子键合、且与烷氧基的氧键合在一起。这样的T3体及T2体均属于如上所述的作为硅氧烷结构单元的T单元、并且是含有聚合性基团的聚有机倍半硅氧烷的部分结构，其可以通过具有水解性的三个官能团的硅烷化合物的水解和随后的缩合反应而形成。
[化学式11]
[R1SiO3/2] (1)
[R1SiO2/2(OR2)] (2)
式(1)中的R1及式(2)中的R1分别表示含有环氧基或(甲基)丙烯酰氧基的基团。式(2)中的R2表示氢原子或碳原子数1～4的烷基。
在式(1)及式(2)中的各R1为含有环氧基的基团的情况下，作为该R1，可以举出例如下述的式(3)～(6)表示的基团。式(3)～(6)中的R3、R4、R5、R6分别表示碳原子数例如为1～10的直链状或支链状的亚烷基。作为这样的亚烷基，可以列举例如：亚甲基、甲基亚甲基、二甲基亚甲基、亚乙基、亚丙基、三亚甲基、四亚甲基、五亚甲基、六亚甲基、及十亚甲基。从在由粘接剂4形成的粘接剂层中实现高耐热性、抑制固化时收缩的观点考虑，作为式(1)及式(2)中的含有环氧基的基团的R1分别优选为式(3)表示的含有环氧基的基团或式(4)表示的含有环氧基的基团，更优选为式(3)表示的基团中R3为亚乙基的2-(3,4-环氧环己基)乙基。
[化学式12]
如上所述，上述式(2)中的R2表示氢原子或碳原子数1～4的烷基，因此，式(2)中的OR2表示羟基或碳原子数1～4的烷氧基。作为碳原子数1～4的烷氧基，可以列举例如：甲氧基、乙氧基、丙氧基、异丙氧基、丁氧基、及异丁氧基。
对于粘接剂4中包含的含有聚合性基团的聚有机倍半硅氧烷而言，作为上述式(1)表示的结构单元，可以包含一种，也可以包含两种以上。对于该含有聚合性基团的聚有机倍半硅氧烷而言，作为上述式(2)表示的结构单元，可以包含一种，也可以包含两种以上。
对于粘接剂4中包含的上述的含有聚合性基团的聚有机倍半硅氧烷而言，作为上述的T3体，除了式(1)表示的结构单元以外，还可以包含下述的式(7)表示的结构单元。式(7)中的R7表示氢原子、取代或未取代的烷基、取代或未取代的烯基、取代或未取代的环烷基、取代或未取代的芳基、或者取代或未取代的芳烷基。式(7)中的R7优选为取代或未取代的烷基、取代或未取代的烯基、或者取代或未取代的芳基，更优选为苯基。
[化学式13]
[R7SiO3/2] (7)
作为与R7相关的上述烷基，可以列举例如：甲基、乙基、丙基、正丁基、异丙基、异丁基、仲丁基、叔丁基、以及异戊基。作为与R7相关的上述烯基，可以列举例如：乙烯基、烯丙基、以及异丙烯基。作为与R7相关的上述环烷基，可以列举例如：环丁基、环戊基、以及环己基。作为与R7相关的上述芳基，可以列举例如：苯基、甲苯基、以及萘基。作为与R7相关的上述芳烷基，可以列举例如：苄基及苯乙基。
作为与R7相关的上述烷基、烯基、环烷基、芳基及芳烷基的取代基，可以列举例如：醚基、酯基、羰基、硅氧烷基、氟原子等卤原子、丙烯酰基、甲基丙烯酰基、巯基、氨基、以及羟基。
对于粘接剂4中包含的上述含有聚合性基团的聚有机倍半硅氧烷热而言，作为上述的T2体，除了式(2)表示的结构单元以外，还可以包含下述的式(8)表示的结构单元。式(8)中的R7表示氢原子、取代或未取代的烷基、取代或未取代的烯基、取代或未取代的环烷基、取代或未取代的芳基、或者取代或未取代的芳烷基，具体与上述式(7)中的R7相同。式(8)中的R2表示氢原子或碳原子数1～4的烷基，具体与上述式(2)中的R2相同。
[化学式14]
[R7SiO2/2(OR2)] (8)
对于粘接剂4中包含的上述含有聚合性基团的聚有机倍半硅氧烷而言，在其硅氧烷结构单元中，除了作为T单元的上述的第1及第2结构单元以外，还可以包含选自作为所谓的M单元的结构单元[RSiO1/2]、作为所谓的D单元的结构单元[R2SiO2/2]、以及作为所谓的Q单元的结构单元[SiO4/2]中的至少一种。
含有聚合性基团的聚有机倍半硅氧烷可以具有笼型、不完全笼型、梯型、无规型中的任意倍半硅氧烷结构，也可以具有2种以上这些倍半硅氧烷结构组合而成的结构。
在粘接剂4中的含有聚合性基团的聚有机倍半硅氧烷的全部硅氧烷结构单元中，T3体相对于T2体的摩尔比的值(即，T3体/T2体)例如为5～500，下限值优选为10。上限值优选为100，更优选为50。关于含有聚合性基团的聚有机倍半硅氧烷，通过将[T3体/T2体]的值调整至该范围，与粘接剂4中包含的含有聚合性基团的聚有机倍半硅氧烷以外的成分的相容性提高，操作性提高。含有聚合性基团的聚有机倍半硅氧烷的[T3体/T2体]的值为5～500是指，相对于T3体，T2体的存在量相对较少，硅烷醇的水解/缩合反应得到了进一步进行。
含有聚合性基团的聚有机倍半硅氧烷中的上述摩尔比的值(T3体/T2体)例如可以通过29Si-NMR图谱测定而求出。在29Si-NMR图谱中，上述的第1结构单元(T3体)中的硅原子与上述的第2结构单元(T2体)中的硅原子显示出不同化学位移的峰或信号。根据这些峰的面积比可以求出上述摩尔比的值。含有聚合性基团的聚有机倍半硅氧烷的29Si-NMR图谱例如可以通过下述的装置及条件进行测定。
测定装置：商品名“JNM-ECA500NMR”(日本电子株式会社制)
溶剂：氘代氯仿
累积次数：1800次
测定温度：25℃
粘接剂4中包含的含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)优选为1000～50000，更优选为1500～10000，更优选为2000～8000，更优选为2000～7000。通过使数均分子量为1000以上，所形成的固化物或粘接剂层的绝缘性、耐热性、耐裂纹性、粘接性提高。另一方面，通过使数均分子量为50000以下，粘接剂4中的含有聚合性基团的聚有机倍半硅氧烷与其它成分的相容性提高，所形成的固化物或粘接剂层的绝缘性、耐热性、耐裂纹性提高。
粘接剂4中包含的含有聚合性基团的聚有机倍半硅氧烷的分子量分散度(Mw/Mn)优选为1.0～4.0，更优选为1.1～3.0，更优选为1.2～2.7。通过使分子量分散度为4.0以下，所形成的固化物或粘接剂层的耐热性、耐裂纹性、粘接性进一步提高。另一方面，通过使分子量分散度为1.0以上，该粘接剂组合物易成为液态，其操作性存在提高的倾向。
含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)及重均分子量(Mw)设为通过凝胶渗透色谱法(GPC)进行测定并经聚苯乙烯换算而计算出的值。含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)及重均分子量(Mw)例如可以使用HPLC装置(商品名“LC-20AD”、株式会社岛津制作所制)以下述的条件进行测定。
色谱柱：由2根Shodex KF-801(上游侧、昭和电工株式会社制)、Shodex KF-802(昭和电工株式会社制)及Shodex KF-803(下游侧、昭和电工株式会社制)串联连接
测定温度：40℃
洗脱液：四氢呋喃(THF)
试样浓度：0.1～0.2质量％
流量：1mL/分
标准试样：聚苯乙烯
检测器：UV-VIS检测器(商品名“SPD-20A”、株式会社岛津制作所制)
以上这样的含有聚合性基团的聚有机倍半硅氧烷可以通过具有三个水解性官能团的硅烷化合物的水解和随后的缩合反应进行制造。该制造所使用的原料至少包含下述的式(9)表示的化合物，根据需要包含下述式(10)表示的化合物。式(9)表示的化合物用于形成上述式(1)表示的结构单元和上述式(2)表示的结构单元。式(10)表示的化合物用于形成上述式(7)表示的结构单元和上述式(8)表示的结构单元。
[化学式15]
R1SiX1 3
R7SiX2 3
式(9)中的R1表示含有聚合性基团的基团，具体与上述式(1)、(2)中的R1相同。式(9)中的X1表示烷氧基或卤原子。作为其烷氧基，可以列举例如：甲氧基、乙氧基、丙氧基、异丙氧基、丁氧基、异丁氧基等碳原子数1～4的烷氧基。作为X1的卤原子，可以列举例如：氟原子、氯原子、溴原子及碘原子。X1优选为烷氧基，更优选为甲氧基或乙氧基。在式(9)中，三个X1可以相互相同，也可以相互不同。
式(10)中的R7表示取代或未取代的芳基、取代或未取代的芳烷基、取代或未取代的环烷基、取代或未取代的烷基、或者取代或未取代的烯基，具体与上述式(7)、(8)中的R7相同。式(10)中的X2表示烷氧基或卤原子，具体与上述式(9)中的X1相同。
上述的含有聚合性基团的聚有机倍半硅氧烷的制造所使用的原料也可以进一步包含其它水解性硅烷化合物。作为这样的化合物，可以列举例如：除上述式(9)、(10)表示的两种化合物以外的水解性三官能硅烷化合物、会形成M单元的水解性单官能硅烷化合物、会形成D单元的水解性二官能硅烷化合物、以及会形成Q单元的水解性四官能硅烷化合物。
作为上述原料的水解性硅烷化合物的用量、组成可以根据作为制造目标物的含有聚合性基团的聚有机倍半硅氧烷的结构而适当调整。例如，上述式(9)表示的化合物的用量相对于所使用的水解性硅烷化合物总量例如为55～100摩尔％，优选为65～100摩尔％。上述式(10)表示的化合物的用量相对于所使用的水解性硅烷化合物总量例如为0～70摩尔％。相对于所使用的水解性硅烷化合物总量，式(9)表示的化合物和式(10)表示的化合物的总用量例如为60～100摩尔％，优选为70～100摩尔％，更优选为80～100摩尔％。
在上述的含有聚合性基团的聚有机倍半硅氧烷的制造中使用两种以上水解性硅烷化合物的情况下，各种水解性硅烷化合物的水解及缩合反应可以同时进行，也可以依次进行。
上述的水解及缩合反应优选在一种或两种以上的溶剂的存在下进行。作为优选的溶剂，可以列举例如：乙醚、二甲氧基乙烷、四氢呋喃、二烷等醚、以及丙酮、甲乙酮、甲基异丁基酮等酮。溶剂的用量可以在相对于每100质量份水解性硅烷化合物例如为2000质量份以下的范围内根据反应时间等而适当调整。
上述的水解及缩合反应优选在一种或两种以上的催化剂及水的存在下进行。催化剂可以为酸催化剂，也可以为碱催化剂。催化剂的用量可以在相对于每1摩尔水解性硅烷化合物例如为0.002～0.2摩尔的范围内适当调整。水的用量可以在相对于每1摩尔水解性硅烷化合物例如为0.5～20摩尔的范围内适当调整。
上述水解性硅烷化合物的水解及缩合反应可以通过一步进行，也可以分为两步以上进行。在制造上述摩尔比的值(T3体/T2体)为5以上的含有聚合性基团的聚有机倍半硅氧烷的情况下，例如，第1步的水解及缩合反应的反应温度例如为40～100℃，优选为45～80℃。第1步的水解及缩合反应的反应时间例如为0.1～10小时，优选为1.5～8小时。第2步的水解及缩合反应的反应温度优选为5～200℃，更优选为30～100℃。通过将反应温度控制为上述范围，存在能够将上述摩尔比的值(T3体/T2体)及上述数均分子量更有效地控制为期望范围的倾向。另外，第2步的水解及缩合反应的反应时间没有特别限定，优选为0.5～1000小时，更优选为1～500小时。另外，上述的水解及缩合反应可以在常压下、加压下、或减压下进行。上述的水解及缩合反应优选在氮、氩等不活泼气体的气体氛围中进行。
通过以上的水解性硅烷化合物的水解及缩合反应，可得到上述的含有聚合性基团的聚有机倍半硅氧烷。在反应结束后，优选为了抑制聚合性基团开环而进行催化剂的中和。对于这样得到的含有聚合性基团的聚有机倍半硅氧烷，可根据需要进行纯化。
粘接剂4中除了例如如上所述制造的含有聚合性基团的聚有机倍半硅氧烷以外，优选还包含至少一种固化催化剂。
在粘接剂4包含含有环氧基的聚有机倍半硅氧烷的情况下，作为固化催化剂，可以举出例如热阳离子聚合引发剂。在粘接剂4包含含有(甲基)丙烯酰氧基的聚有机倍半硅氧烷时，作为固化催化剂，可以举出例如热自由基聚合引发剂。粘接剂4中的固化催化剂的含量相对于每100质量份含有聚合性基团的聚有机倍半硅氧烷优选为0.1～3.0质量份。
作为上述的热阳离子聚合引发剂，可以列举例如：芳基锍盐、铝螯合物、三氟化硼胺络合物等类型的热阳离子聚合引发剂。作为芳基锍盐，可以举出例如六氟锑酸盐。作为铝螯合物，可以列举例如：乙酰乙酸乙基铝二异丙酯、以及三(乙基乙酰乙酸基)铝。作为三氟化硼胺络合物，可以列举例如：三氟化硼单乙胺络合物、三氟化硼咪唑络合物、以及三氟化硼哌啶络合物。
作为上述的热自由基聚合引发剂，可以举出例如偶氮化合物、过氧化物等类型的热自由基聚合引发剂。作为偶氮化合物，可以列举例如：2,2’-偶氮二异丁腈、2,2’-偶氮双(2,4-二甲基戊腈)、2,2’-偶氮双(4-甲氧基-2,4-二甲基戊腈)、2,2’-偶氮双(2-甲基丙酸)二甲酯、2,2’-偶氮双(异丁酸)二甲酯、2,2’-偶氮双(2-甲基丙酸)二乙酯、以及2,2’-偶氮双(2-甲基丙酸)二丁酯。作为过氧化物，可以列举例如：过氧化苯甲酰、过氧化2-乙基己酸叔丁酯、2,5-二甲基-2,5-二(2-乙基乙酰基)过氧化己烷、过氧化苯甲酸叔丁酯、过氧化叔丁基、过氧化氢异丙苯、过氧化二异丙苯、过氧化二叔丁基、2,5-二甲基-2,5-二丁基过氧化己烷、2,4-二氯过氧化苯甲酰、1,4-二(2-叔丁基过氧化异丙基)苯、1,1-双(叔丁基过氧化)-3,3,5-三甲基环己烷、过氧化甲乙酮、以及1,1,3,3-四甲基丁基过氧化-2-乙基己酸酯。
粘接剂4中除了上述的含有聚合性基团的聚有机倍半硅氧烷以外，还可以包含一种或两种以上的其它固化性化合物。作为该固化性化合物，可以列举例如：除上述含有聚合性基团的聚有机倍半硅氧烷以外的环氧化合物、含有(甲基)丙烯酰氧基的化合物、含有乙烯基的化合物、氧杂环丁烷化合物、以及乙烯基醚化合物。
作为除上述含有聚合性基团的聚有机倍半硅氧烷以外的环氧化合物，可以列举例如：脂环式环氧化合物(脂环式环氧树脂)、芳香族环氧化合物(芳香族环氧树脂)、以及脂肪族环氧化合物(脂肪族环氧树脂)。作为脂环式环氧化合物，可以列举例如：3,4,3’,4’-二环氧联环己烷、2,2-双(3,4-环氧环己基)丙烷、1,2-双(3,4-环氧环己基)乙烷、2,3-双(3,4-环氧环己基)环氧乙烷、双(3,4-环氧环己基甲基)醚、以及2,2-双(羟甲基)-1-丁醇的1,2-环氧-4-(2-环氧乙烷基)环己烷加成物(例如，株式会社大赛璐制的“EHPE3150”)。
作为上述芳香族环氧化合物，可以列举例如：表双(Epi-Bis)型缩水甘油醚型环氧树脂、酚醛清漆/烷基型缩水甘油醚型环氧树脂。
作为上述脂肪族环氧化合物，可以列举例如：不具有环状结构的q元醇(q为自然数)的缩水甘油醚、一元羧酸或多元羧酸的缩水甘油酯、以及具有双键的油脂的环氧化物。作为具有双键的油脂的环氧化物，可以列举例如：环氧化亚麻籽油、环氧化大豆油、以及环氧化蓖麻油。
作为上述的含有(甲基)丙烯酰氧基的化合物，可以列举例如：三羟甲基丙烷三(甲基)丙烯酸酯、二(三羟甲基丙烷)四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、甘油三(甲基)丙烯酸酯、三(2-羟乙基)异氰脲酸酯三(甲基)丙烯酸酯、乙二醇二(甲基)丙烯酸酯、1,3-丁二醇二(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯、1,6-己二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、二乙二醇二(甲基)丙烯酸酯、三乙二醇二(甲基)丙烯酸酯、二丙二醇二(甲基)丙烯酸酯、双(2-羟乙基)异氰脲酸酯二(甲基)丙烯酸酯、二丙烯酸二环戊酯、环氧丙烯酸酯、氨基甲酸酯丙烯酸酯、不饱和聚酯、聚酯丙烯酸酯、聚醚丙烯酸酯、丙烯酸乙烯酯、硅氧烷丙烯酸酯、以及聚甲基丙烯酸苯乙烯基乙酯。另外，作为上述的含有(甲基)丙烯酰氧基的化合物，还可以列举：Nagase ChemteX株式会社制“DA-141”、东亚合成株式会社制“Aronix M-211B”及“Aronix M-208”、以及新中村化学株式会社制“NKEster”、“ABE-300”、“A-BPE-4”、“A-BPE-10”、“A-BP E-20”、“A-BPE-30”、“BPE-100”、“BPE-200”、“BPE-500”、“BPE-900”、“BPE-1300N”。
作为上述的含有乙烯基的化合物，可以举出例如：苯乙烯及二乙烯基苯。
作为上述的氧杂环丁烷化合物，可以列举例如：3,3-双(乙烯基氧基甲基)氧杂环丁烷、3-乙基-3-(羟甲基)氧杂环丁烷、3-乙基-3-(2-乙基己氧基甲基)氧杂环丁烷、3-乙基-3-(羟甲基)氧杂环丁烷、3-乙基-3-[(苯氧基)甲基]氧杂环丁烷、3-乙基-3-(己氧基甲基)氧杂环丁烷、3-乙基-3-(氯甲基)氧杂环丁烷、以及3,3-双(氯甲基)氧杂环丁烷。
作为上述的乙烯基醚化合物，可以列举例如：2-羟基乙基乙烯基醚、3-羟基丙基乙烯基醚、2-羟基丙基乙烯基醚、2-羟基异丙基乙烯基醚、4-羟基丁基乙烯基醚、3-羟基丁基乙烯基醚、2-羟基丁基乙烯基醚、3-羟基异丁基乙烯基醚、2-羟基异丁基乙烯基醚、1-甲基-3-羟基丙基乙烯基醚、1-甲基-2-羟基丙基乙烯基醚、1-羟基甲基丙基乙烯基醚、4-羟基环己基乙烯基醚、1,6-己二醇单乙烯基醚、1,6-己二醇二乙烯基醚、1,8-辛二醇二乙烯基醚、对二甲苯二醇单乙烯基醚、对二甲苯二醇二乙烯基醚、间二甲苯二醇单乙烯基醚、间二甲苯二醇二乙烯基醚、邻二甲苯二醇单乙烯基醚、邻二甲苯二醇二乙烯基醚、二乙二醇单乙烯基醚、二乙二醇二乙烯基醚、三乙二醇单乙烯基醚、以及三乙二醇二乙烯基醚。
对于粘接剂4而言，从调整其涂敷性等方面考虑，优选包含溶剂。作为溶剂，可以列举例如：丙二醇单甲醚乙酸酯、甲乙酮、甲基异丁基酮、环己酮、甲苯、二甲苯、乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸甲氧基丙酯、乙二醇单甲醚乙酸酯、甲醇、乙醇、异丙醇、1-丁醇、1-甲氧基-2-丙醇、3-甲氧基丁醇、乙氧基乙醇、二异丙基醚、乙二醇二甲基醚、以及四氢呋喃。
粘接剂4可以进一步包含硅烷偶联剂、消泡剂、抗氧化剂、防粘连剂、流平剂、表面活性剂、增量剂、防锈剂、抗静电剂、增塑剂等各种添加剂。
关于粘接剂4的耐热性，粘接剂4的热分解温度优选为200℃以上，更优选为260℃以上，更优选为300℃以上。热分解温度是指，在通过使用差热-热重同时测定装置进行的热重分析而得到的曲线中、即在表示作为分析对象的试样在给定升温范围内的热重量的温度依赖性的曲线中，在升温过程初期没有重量减少或以一定比例稍有减少的部分的切线与在升温过程初期之后的升温过程中期发生了明显重量减少的部分内的拐点处的切线的交点所显示的温度。作为差热-热重同时测定装置，可以使用例如Seiko Instruments株式会社制的商品名“TG-DTA6300”。
在本半导体装置制造方法中的接合工序中，如图3(b)所示，经由以上的粘接剂4将加强晶片1R中的薄化晶片1T的背面1b侧接合(face-to-back接合)于晶片3的元件形成面3a侧，形成晶片层叠体X(第1晶片层叠体)。
具体而言，首先，通过旋涂在接合对象面(晶片3的元件形成面3a、薄化晶片1T的背面1b)中的一者或两者涂布粘接剂4，形成粘接剂层。图3(a)示例性地示出了粘接剂4被涂布于晶片3的元件形成面3a的情况。另外，在涂布粘接剂4之前，可以对接合对象面中的一者或两者实施硅烷偶联剂处理。接着，通过加热使粘接剂4(粘接剂层)干燥而凝固。此时的加热温度例如为50～150℃，加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。接着，经由粘接剂4(粘接剂层)使接合对象面贴合。在该贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃，优选为室温以上且80℃以下的范围。然后，在接合对象面间通过加热使粘接剂4固化。用于固化的加热温度例如为30～200℃，优选为50～190℃，用于固化的加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。粘接剂4固化后的粘接剂层的厚度例如为0.5～20μm。在本工序中以较低温使粘接剂4固化而实现粘接剂接合的以上的构成适于在贴合时抑制夹在晶片间的粘接剂4的尺寸变化，并且适于抑制对作为被粘附物的晶片内的元件造成损伤。
在本半导体装置制造方法中，接下来，对于各晶片层叠体X，如图3(c)所示地进行支撑基板S的移除(移除工序)。具体而言，将经过上述的接合工序而得到的各晶片层叠体X中的支撑基板S与薄化晶片1T之间的临时粘接剂层2所形成的临时粘接状态解除，进行支撑基板S的移除。移除工序优选包括软化处理，所述软化处理在比临时粘接剂层2中的上述聚合物、即多元乙烯基醚化合物(A)与化合物(B)的聚合物的软化点(T3)高的温度下使临时粘接剂层2软化。该软化处理中的临时粘接剂层加热温度优选为170℃以上，并且例如为250℃以下，优选为240℃以下，更优选为230℃以下。在本工序中，例如在这样的软化处理之后，使支撑基板S相对于晶片1滑动，从而进行支撑基板S的分离或移除。在移除加强晶片1R之后在晶片1上残留有临时粘接剂的情况下，将该临时粘接剂除去。该除去操作中可以使用对临时粘接剂显示出易溶解性的一种或两种以上溶剂。作为这样的溶剂，可以列举例如：环己酮、丙二醇单甲醚、丙二醇单甲醚乙酸酯、丙酮、乙酸乙酯、乙酸丁酯、以及甲基异丁基酮。在上述的加强晶片1R中的晶片1在其元件形成面1a侧不具有包含绝缘膜、布线图案的布线结构的情况下，在本工序之后，在薄化晶片1T的元件形成面1a上形成布线结构。后述的移除工序之后也是同样的。
接下来，进行图4(a)及图4(b)所示那样的多层化工序。具体而言，经由粘接剂4将经过上述的移除工序后的两个晶片层叠体X中的薄化晶片1T的元件形成面1a侧彼此接合(face-to-face接合)，形成晶片层叠体Y(第2晶片层叠体)。在本工序中的粘接剂接合中，粘接剂4通过旋涂而被涂布在接合对象面(两个薄化晶片1T的元件形成面1a)中的一者或两者上。图4(a)示例性地示出了粘接剂4被涂布于一个元件形成面1a的情况。另外，在涂布粘接剂4之前，可以对接合对象面中的一者或两者实施硅烷偶联剂处理。本工序中的粘接剂接合相关的加热温度、加热时间及压力条件与参照图3(a)及图3(b)而在上述说明了的接合工序中的粘接剂接合相关的加热温度、加热时间及压力条件相同。
接着，如图4(c)所示，对晶片层叠体Y中位于层叠方向的一端的晶片3进行薄化。具体而言，对于一个晶片3，使用研磨装置从其背面3b侧进行磨削加工，由此将该晶片3薄化至给定的厚度。薄化后的晶片3的厚度例如为1～20μm。
接着，如图5所示地形成贯通电极5(贯通电极形成工序)。贯通电极5用于在所形成的晶片层叠体中将在不同的晶片上形成的半导体元件之间电连接，在本实施方式中，从晶片层叠体中位于层叠方向的一端的晶片3的背面3b至位于另一端的晶片3的元件形成面3a，贯穿着该晶片层叠体内而延伸。在本工序中，例如可以经过如下过程来形成贯通电极5：形成贯穿薄化的晶片3、全部薄化晶片1T及粘接剂4(粘接剂层)的开口部；在该开口部的内壁面形成绝缘膜(省略图示)；在绝缘膜表面形成阻隔层(省略图示)；在阻隔层表面形成电镀用籽晶层(省略图示)；以及，利用电镀法在开口部内填充铜等导电材料等。另外，形成贯通电极5时，也可以采用例如日本特开2016-4835号公报中记载的方法。通过所形成的贯通电极5，具体而言，使在各薄化晶片1T的元件形成面1a一侧形成的布线结构(省略图示)及在晶片3的元件形成面3a一侧形成的布线结构(省略图示)相互电连接。根据这样的贯通电极5，在制造的半导体装置中，可以将半导体元件间以短距离适当地电连接。因此，形成这样的贯通电极5的构成在所制造的半导体装置中实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，另外，在抑制电力消耗的方面是适合的。
在本半导体装置制造方法中，接着可以如图6所示地对另一个晶片3(图中下侧的晶片3)进行薄化。在本工序中，例如，通过对晶片3的背面3b侧进行磨削加工而将晶片3薄化至给定的厚度。薄化后的晶片3的厚度例如为5～400μm。这样的构成适于实现制造的半导体装置的薄型化。
然后，可以在位于图6中的上侧的晶片3的背面3b上形成外部连接用凸块(省略图示)。或者，也可以贯穿着位于图6中的下侧的晶片3而形成与晶片3的元件形成面3a侧的布线结构(省略图示)电连接的贯通电极(省略图示)，并在晶片3的背面3b侧形成与该贯通电极电连接的外部连接用凸块(省略图示)。
如上所述地，可以制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置。该半导体装置可以通过切割而单片化。
在本半导体装置制造方法中，在利用晶片层叠体X彼此的接合进行的多层化工序之前，也可以在各晶片层叠体X中进一步层叠薄化晶片1T。具体如下所述。
首先，除上述的加强晶片1R以外，另外追加准备给定数量的加强晶片1R(图1(a)所示)。如上所述，加强晶片1R具有层叠结构，所述层叠结构包含具有元件形成面1a及背面1b的晶片1、支撑基板S、以及它们之间的临时粘接剂层2。临时粘接剂层2由上述的临时粘接剂形成。然后，在各加强晶片1R中，如图1(b)所示地将晶片1薄化。具体而言，在各加强晶片1R中，对于处于被支撑基板S支撑的状态的晶片1，使用研磨装置从其背面1b侧进行磨削加工，由此将晶片1薄化至给定的厚度，形成薄化晶片1T。薄化后的晶片1(薄化晶片1T)的厚度例如为1～20μm。
接下来，例如如图7(a)及图7(b)所示地，经由粘接剂4将这样另行准备的加强晶片1R中的薄化晶片1T的背面1b侧相对于经过上述移除工序后的晶片层叠体X中的薄化晶片1T的元件形成面1a侧进行接合(追加的接合工序、face-to-back接合)。在本工序的粘接剂接合中，粘接剂4通过旋涂而被涂布于接合对象面(一个薄化晶片1T的元件形成面1a、另一个薄化晶片1T的背面1b)中的一者或两者。图7(a)示例性地示出了粘接剂4被涂布于一个薄化晶片1T的元件形成面1a的情况。另外，在涂布粘接剂4之前，可以对接合对象面中的一者或两者实施硅烷偶联剂处理。本工序中的粘接剂接合相关的加热温度、加热时间及压力条件与参照图3(a)及图3(b)而在上述说明了的接合工序中的粘接剂接合相关的加热温度、加热时间及压力条件相同。
接着，如图7(c)所示，在经过追加的接合工序后的各晶片层叠体X中进行支撑基板S的移除(追加的接合工序后的移除工序)。具体而言，将经过上述追加的接合工序而得到的各晶片层叠体X中的支撑基板S与薄化晶片1T之间的临时粘接剂层2所形成的临时粘接状态解除，进行支撑基板S的移除。移除工序优选包括软化处理，所述软化处理在比临时粘接剂层2中的上述聚合物、即多元乙烯基醚化合物(A)与化合物(B)的聚合物的软化点(T3)高的温度下使临时粘接剂层2软化。对于该软化处理中的临时粘接剂层加热温度及支撑基板移除方法，与参照图3(c)而在上述说明了的移除工序相同。
在本半导体装置制造方法中，通过重复进行包括将所准备的各追加的加强晶片1R的加强晶片1R的晶片1进行薄化的薄化工序(图1)、以及各晶片层叠体X中的上述追加的接合工序及随后的移除工序(图7)的一系列过程，可以在各晶片层叠体X中依次层叠多个薄化晶片1T。图8(a)中作为一例而示出了将3个薄化晶片1T多级地配置在晶片3上而得到的晶片层叠体X。对于晶片层叠体X而言，可以在多层化工序之前例如如图8(b)所示地对晶片3进行薄化。在晶片层叠体X中，对于晶片3，可以通过使用研磨装置从其背面3b侧进行磨削加工而将晶片3薄化至给定的厚度。薄化后的晶片3的厚度例如为1～200μm。
接着，例如如图9(a)及图9(b)所示地，进行将图8(a)所示的两个晶片层叠体X接合的多层化工序。具体而言，经由粘接剂4将图8(a)所示的两个晶片层叠体X中的薄化晶片1T的元件形成面1a侧彼此接合(face-to-face接合)，形成晶片层叠体Y(第2晶片层叠体)。在本工序的粘接剂接合中，粘接剂4通过旋涂而被涂布于接合对象面(两个薄化晶片1T的元件形成面1a)中的一者或两者。图9(a)示例性地示出了粘接剂4被涂布于一个元件形成面1a的情况。另外，在涂布粘接剂4之前，可以对接合对象面中的一者或两者实施硅烷偶联剂处理。本工序中的粘接剂接合相关的加热温度、加热时间及压力条件与参照图3(a)及图3(b)而在上述说明了的接合工序中的粘接剂接合相关的加热温度、加热时间及压力条件相同。
接着，如图10所示地，对晶片层叠体Y中位于层叠方向的一端的晶片3进行薄化。具体而言，对于一个晶片3，通过使用研磨装置从其背面3b侧进行磨削加工，将该晶片3薄化至给定的厚度。薄化后的晶片3的厚度例如为1～20μm。
接着，如图11所示地形成贯通电极5(贯通电极形成工序)。贯通电极5用于在所形成的晶片层叠体中将在不同的晶片上形成的半导体元件间电连接，在本实施方式中，从晶片层叠体中位于层叠方向的一端的晶片3的背面3b至位于另一端的晶片3的元件形成面3a，贯穿着该晶片层叠体内而延伸。关于贯通电极形成方法，与参照图5而在上述说明了的贯通电极形成方法相同。
在本半导体装置制造方法中，接着可以如图12所示地对另一个晶片3(图中下侧的晶片3)进行薄化。在本工序中，例如，通过对晶片3的背面3b侧进行磨削加工而将晶片3薄化至给定的厚度。薄化后的晶片3的厚度例如为5～400μm。这样的构成适于实现所制造的半导体装置的薄型化。
然后，可以在位于图12中的上侧的晶片3的背面3b上形成外部连接用凸块(省略图示)。或者，也可以贯穿着位于图12中的下侧的晶片3而形成与晶片3的元件形成面3a侧的布线结构(省略图示)电连接的贯通电极(省略图示)，并在晶片3的背面3b侧形成与该贯通电极电连接的外部连接用凸块(省略图示)。
如上所述地，可以制造出具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置。该半导体装置可以通过切割而单片化。
在本半导体装置制造方法中，可以经过基于晶片层叠体X彼此的back-to-back接合的多层化工序来代替基于晶片层叠体X彼此的face-to-face接合的多层化工序。例如，可以如图13(a)及图13(b)所示地，进行将如图8(b)所示的两个晶片层叠体X接合的多层化工序。在这样的多层化工序中，具体而言，经由粘接剂4将图8(b)所示的两个晶片层叠体X中的晶片3的背面3b侧彼此接合(back-to-back接合)，形成晶片层叠体Y(第2晶片层叠体)。在本工序的粘接剂接合中，粘接剂4通过旋涂而被涂布于接合对象面(两个晶片3的背面3b)中的一者或两者。图13(a)示例性地示出了粘接剂4被涂布于一个背面3b的情况。另外，在涂布粘接剂4之前，可以对接合对象面中的一者或两者实施硅烷偶联剂处理。本工序中的粘接剂接合相关的加热温度、加热时间及压力条件与参照图3(a)及图3(b)而在上述说明了的接合工序中的粘接剂接合相关的加热温度、加热时间及压力条件相同。
接着，如图14所示地形成贯通电极5(贯通电极形成工序)。贯通电极5用于在所形成的晶片层叠体中将在不同的晶片上形成的半导体元件之间电连接，在本实施方式中，从晶片层叠体中位于层叠方向的一端的薄化晶片1T的元件形成面1a至位于另一端的薄化晶片1T的元件形成面1a，贯穿着该晶片层叠体内而延伸。关于贯通电极形成方法，与参照图5而在上述说明了的贯通电极形成方法相同。
然后，可以在位于图14中上端的薄化晶片1T的元件形成面1a上形成绝缘膜(省略图示)，进而在该绝缘膜上形成外部连接用凸块(省略图示)。或者，也可以在位于图14中下端的薄化晶片1T的元件形成面1a上形成绝缘膜(省略图示)，进而在该绝缘膜上形成外部连接用凸块(省略图示)。
如上所述地，可以制造出具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置。该半导体装置可以通过切割而单片化。
在本半导体装置制造方法中，如上所述，经由用于实现临时粘接状态的临时粘接剂层2而被贴合于支撑基板S的晶片(加强晶片1R的晶片1)在经过薄化之后与作为基础晶片的晶片3进行粘接剂接合(接合工序)，或者，在经过薄化之后与晶片层叠体X的薄化晶片1T进行粘接剂接合(追加的接合工序)，然后从该薄化晶片1T移除支撑基板S(移除工序)。这样的构成适于在避免晶片损坏的同时将薄晶片粘接剂接合于比其厚且机械强度高的基础晶片，进而，适于形成多级配置薄晶片而成的结构。
此外，在本半导体装置制造方法中，如上所述，两个晶片层叠体X中的薄化晶片1T的元件形成面1a侧彼此发生粘接剂接合(face-to-face接合)，或者，基础晶片3的背面3b侧彼此发生粘接剂接合(Back-to-Back接合)，从而实现薄晶片的多层化(多层化工序)。由此得到的晶片层叠体Y在其厚度方向上具有对称性的层叠结构。在多层化工序中实施上述的face-to-face接合而得到的晶片层叠体Y中，其中包含的全部晶片的元件形成面(薄化晶片1T的元件形成面1a、晶片3的元件形成面3a)朝向该face-to-face接合部位侧(内侧)。在多层化工序中实施上述的Back-to-Back接合而得到的晶片层叠体Y中，其中包含的全部晶片的背面(薄化晶片1T的背面1b、晶片3的背面3b)朝向该Back-to-Back接合部位侧(内侧)。在厚度方向上具有这样对称性的层叠结构的晶片层叠体Y不易发生翘曲。
如上所述，本半导体装置制造方法适于在抑制晶片层叠体的翘曲的同时将薄晶片多层化。
在上述的实施方式中，在接合工序中使用的粘接剂4及在追加的接合工序中使用的粘接剂4分别包含含有聚合性基团的聚有机倍半硅氧烷。如上所述，含有聚合性基团的聚有机倍半硅氧烷适于实现例如30～200℃左右的较低的聚合温度或固化温度，并且，在固化后适于实现高耐热性。因此，利用包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂进行的晶片间粘接剂接合适于在晶片间形成的粘接剂层中实现高耐热性，并且实现用于形成粘接剂层的固化温度的降低从而抑制对作为被粘附物的晶片内的元件造成损伤。
在上述的实施方式中，加强晶片1R内的用于形成临时粘接剂层2的临时粘接剂含有多元乙烯基醚化合物、具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物、以及热塑性树脂。这样构成的临时粘接剂以在支撑基板S与晶片1之间固化形成的临时粘接剂层2的形态，适于在确保能够耐受在对该晶片1的薄化工序中的磨削等的高粘接力的同时，实现例如130～250℃左右的较高的软化温度。
在上述的实施方式中，本半导体装置制造方法具备复合性的构成，所述复合性的构成是指，供于接合工序、追加的接合工序的加强晶片1R内的临时粘接剂层2具有适于实现较高的软化温度的上述组成、而且该工序中使用的粘接剂4为适于实现较低的固化温度和固化后的高耐热性的包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂。这样的复合性的构成适于兼顾接合工序、各追加的接合工序的实施、和随后的移除工序的实施。即，该复合性的构成适于在较低温的条件下实施接合工序、追加的接合工序，从而在保持加强晶片1R中的支撑基板S与薄化晶片1T的临时粘接状态的同时，实现该薄化晶片1T相对于其它晶片(在接合工序中为晶片3，在追加的接合工序中为作为晶片层叠体X的一个构成要素的其它薄化晶片1T)的良好的粘接剂接合，并且适于在较高温的条件下实施随后的移除工序，从而在保持薄化晶片1T与其它晶片之间的粘接剂接合的同时，使临时粘接剂层2软化而实施支撑基板S从薄化晶片1T的移除。从薄化晶片1T移除支撑基板S时，经过临时粘接剂层2的软化而解除由该临时粘接剂层2形成的临时粘接状态的构成适于避免或抑制对薄化晶片1T局部地施加强应力从而避免该晶片的损坏。
以下，对作为本发明的第2方式的半导体装置制造方法进行说明。
图15～图20示出了本发明的一个实施方式的半导体装置制造方法。该制造方法是用于制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置的方法，图15～图20以局部剖面图示出了制造过程。
在本半导体装置制造方法中，首先，准备图15(a)所示的加强晶片11R(准备工序)。所准备的加强晶片11R的个数为4个以上，可以根据作为制造目标物的半导体装置中的半导体元件的层叠级数来确定。
加强晶片11R具有包含晶片11、支撑基板12、及它们之间的临时粘接剂层13的层叠结构。
晶片11是具有能够在其中制作半导体元件的半导体晶片主体的晶片，具有元件形成面11a及与其相反的背面11b。在本实施方式中，元件形成面是指，在晶片中，经过晶体管形成工序而形成了多个半导体元件(省略图示)的一侧的面。晶片11的各半导体元件在表面具有包含露出的电极焊盘的例如多层布线结构部。或者，晶片11也可以是在元件形成面11a一侧已经制作有各种半导体元件、而在随后在元件形成面11a上形成该半导体元件所需要的布线结构的晶片。作为用于形成晶片11的半导体晶片主体的构成材料，可以列举例如：硅(Si)、锗(Ge)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、以及磷化铟(InP)。从缩短后述的磨削工序中的磨削时间的观点考虑，这样的晶片11的厚度优选为1000μm以下，更优选为900μm以下，更优选为800μm以下。另外，晶片11的厚度例如为500μm以上。
加强晶片11R中的支撑基板12用于对经过后述的薄化工序而变薄了的晶片11进行补强。作为支撑基板12，可以举出例如：硅晶片、玻璃晶片。从确保作为加强要素的功能的观点考虑，支撑基板12的厚度优选为300μm以上，更优选为500μm以上，更优选为700μm以上。另外，支撑基板12的厚度例如为800μm以下。这样的支撑基板12可以经由临时粘接剂层13而被接合于晶片11的元件形成面11a一侧。
临时粘接剂层13用于实现晶片11与支撑基板12之间的能够在事后解除的临时的粘接状态。作为用于形成这样的临时粘接剂层13的粘接剂，可使用例如下述粘接剂：含有在给定的温度范围内在临时粘接剂层13中表现出粘合性或粘接性、而在超过该温度范围的高温范围具有软化温度的高分子材料，兼具能够耐受用于形成晶片11的后述的磨削加工的粘接力、能够耐受伴随加热的后述的晶片接合工序等的耐热性、以及用于适当地进行后述的移除工序的轻剥离功能。作为用于形成临时粘接剂层13的粘接剂，可以采用例如：有机硅类粘合剂、丙烯酸类粘合剂、或蜡类型的粘接剂。作为用于形成临时粘接剂层13的粘接剂，可以采用日本特开2008-13589号公报、日本特开2008-13590号公报、或日本特开2008-49443号公报中记载的粘接剂。或者，作为粘接剂，也可以采用日本特愿2015-200836号说明书中公开的粘接剂。该说明书中公开的粘接剂含有多元乙烯基醚化合物、以及具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与上述多元乙烯基醚化合物聚合的化合物，该聚合物的软化温度较高，为130～250℃左右，因此能够在固化后显示出高软化温度。
用于形成这样的临时粘接剂层13的临时粘接剂可以优选使用在本发明的第1方式中作为用于形成临时粘接剂层2的临时粘接剂而示例出的临时粘接剂。即，用于形成临时粘接剂层13的临时粘接剂优选至少含有：上述的多元乙烯基醚化合物(A)、具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物(B)、以及热塑性树脂(C)。以上的临时粘接剂层13的厚度例如为1～20μm。
这样的构成的加强晶片11R例如可以经过以下的工序来制作。首先，如图16(a)所示地，在支撑基板12上形成临时粘接剂层13。具体而言，可以通过例如旋涂将用于形成临时粘接剂层13的粘接剂组合物涂布在支撑基板12上，形成临时粘接剂组合物层，并通过加热使该组合物层干燥而凝固，形成临时粘接剂层13。该加热的温度例如为100～300℃，加热时间例如为30秒钟～30分钟。接下来，如图16(b)及图16(c)所示地，将支撑基板12与晶片11经由临时粘接剂层13进行接合。如上所述，晶片11具有元件形成面11a及与其相反的背面11b。在本工序中，例如，在将支撑基板12和晶片11隔着临时粘接剂层13加压并贴合后，经过加热，使这些支撑基板12与晶片11通过临时粘接剂层13而粘接。在贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃。另外，在通过临时粘接剂层13进行的粘接中，加热温度例如为100～300℃，加热时间例如为30秒钟～30分钟。如上所述地，可以制作出包含晶片11、支撑基板12、及它们之间的临时粘接剂层13的层叠结构的加强晶片11R。
在本半导体装置制造方法中，接着，如图16(b)所示地，在各加强晶片11R中对其晶片11进行薄化(薄化工序)。具体而言，对于处于被支撑基板12支撑着的状态的晶片11，使用研磨装置从其背面11b侧进行磨削加工，由此将晶片11薄化至给定的厚度。薄化后的晶片11的厚度例如为1～20μm。
接着，将经过薄化工序后的两个加强晶片11R的晶片11的背面11b侧彼此接合(接合工序)。例如，如图17(a)所示地，在经过薄化工序后的两个加强晶片11R中的一者的晶片11的背面11b上形成粘接剂层14，经由粘接剂层14将该两个背面11b侧彼此贴合，使粘接剂层14固化，从而如图17(b)所示地将两个加强晶片11R接合。由此可形成具有两个支撑基板12的晶片双层体1X。形成的晶片双层体1X的个数为2个以上，可以根据作为制造目标物的半导体装置中的半导体元件的级数来确定。另外，晶片双层体1X内的粘接剂层14的厚度例如为0.5～20μm。
在这样的接合工序中，例如，可以在作为接合对象面的两个背面11b的两者涂布粘接剂而形成粘接剂层14，经由该粘接剂层14进行背面11b侧彼此的贴合，在该贴合后使该粘接剂层14固化。另外，在本工序中，从提高与粘接剂层14的密合性的观点考虑，可以在形成粘接剂层14之前，预先将硅烷偶联剂涂布于作为接合对象面的两个背面11b中的一者或两者(硅烷偶联剂处理)。
粘接剂层14是用于实现晶片11间的接合状态的层，由热固化型粘接剂形成。作为用于制成该热固化型粘接剂的粘合剂主成分，可以举出例如：聚有机倍半硅氧烷、苯并环丁烯(BCB)树脂、以及酚醛清漆类环氧树脂。从实现能够耐受包括各种加热条件、温度变动的本方法的温度环境的良好的耐热性、耐裂纹性的观点考虑，粘接剂层14中的粘合剂主成分优选为含有聚有机倍半硅氧烷的热固化型粘接剂。作为含有聚有机倍半硅氧烷的热固化型粘接剂，可以采用例如国际公开第2015/087686号、国际公开第2016/204114号中记载的粘接剂。
粘接剂层14形成用组合物优选包含上述的含有聚有机倍半硅氧烷的热固化型粘接剂，更优选含有作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷(即，具有聚合性官能团的聚有机倍半硅氧烷)。含有聚合性基团的聚有机倍半硅氧烷所具有的聚合性官能团优选为环氧基或(甲基)丙烯酰氧基。含有聚合性基团的聚有机倍半硅氧烷适于在所形成的粘接剂层14中实现高耐热性，并且实现用于形成粘接剂层14的固化温度的降低从而抑制对作为被粘附物的晶片11内的元件造成损伤。在粘接剂层14形成用组合物包含含有聚合性基团的聚倍半硅氧烷的情况下，该组合物中的含有聚合性基团的聚有机倍半硅氧烷的含有比例例如为70质量％以上，优选为80～99.8质量％，更优选为90～99.5质量％。
在粘接剂层14形成用组合物中包含含有聚合性基团的聚有机倍半硅氧烷的情况下，该含有聚合性基团的聚有机倍半硅氧烷可以使用在本发明的第1方式中作为粘接剂4所包含的含有聚合性基团的聚有机倍半硅氧烷而说明了的化合物。
粘接剂层14形成用组合物中除了上述的含有聚合性基团的聚有机倍半硅氧烷以外，优选还包含至少一种固化催化剂。
在粘接剂层14形成用组合物包含含有环氧基的聚有机倍半硅氧烷的情况下，作为固化催化剂，可以举出例如热阳离子聚合引发剂。在粘接剂层14形成用组合物包含含有(甲基)丙烯酰氧基的聚有机倍半硅氧烷的情况下，作为固化催化剂，可以举出例如热自由基聚合引发剂。粘接剂层14形成用组合物中的固化催化剂的含量相对于每100质量份含有聚合性基团的聚有机倍半硅氧烷优选为0.1～3.0质量份。
作为上述的热阳离子聚合引发剂及热自由基聚合引发剂，可以使用在本发明的第1方式中作为粘接剂4中含有的那些而说明了的热阳离子聚合引发剂及热自由基聚合引发剂。
粘接剂层14形成用组合物除了上述的含有聚合性基团的聚有机倍半硅氧烷以外，还可以包含一种或两种以上的其它固化性化合物。作为该固化性化合物，可以列举例如：除上述含有聚合性基团的聚有机倍半硅氧烷以外的环氧化合物、含有(甲基)丙烯酰氧基的化合物、含有乙烯基的化合物、氧杂环丁烷化合物、以及乙烯基醚化合物。作为这样的化合物，可以使用在本发明的第1方式中作为粘接剂4中含有的那些而说明了的化合物。
对于粘接剂层14形成用组合物而言，从调整其涂敷性等方面考虑，优选包含溶剂。作为溶剂，可以列举例如：丙二醇单甲醚乙酸酯、甲乙酮、甲基异丁基酮、环己酮、甲苯、二甲苯、乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸甲氧基丙酯、乙二醇单甲醚乙酸酯、甲醇、乙醇、异丙醇、1-丁醇、1-甲氧基-2-丙醇、3-甲氧基丁醇、乙氧基乙醇、二异丙基醚、乙二醇二甲基醚、以及四氢呋喃。
粘接剂层14形成用组合物可以进一步包含硅烷偶联剂、消泡剂、抗氧化剂、防粘连剂、流平剂、表面活性剂、增量剂、防锈剂、抗静电剂、增塑剂等各种添加剂。
关于用于形成粘接剂层14的上述热固化型粘接剂的耐热性，该粘接剂的热分解温度优选为200℃以上，更优选为260℃以上，更优选为300℃以上。热分解温度是指，在通过使用差热-热重同时测定装置进行的热重分析而得到的曲线中、即在表示作为分析对象的试样在给定升温范围内的热重量的温度依赖性的曲线中，在升温过程初期没有重量减少或以一定比例稍有减少的部分的切线与在升温过程初期之后的升温过程中期发生了明显重量减少的部分内的拐点处的切线的交点所显示的温度。作为差热-热重同时测定装置，可以使用例如Seiko Instruments株式会社制的商品名“TG-DTA6300”。
在粘接剂层14的形成中，例如，通过旋涂在作为接合对象面的晶片11的背面11b涂布粘接剂层14形成用组合物而形成粘接剂组合物层，通过加热使该组合物层干燥而凝固。此时的加热温度例如为50～150℃，加热时间例如为5～120分钟。
在本半导体装置制造方法的上述接合工序中，具体而言，隔着粘接剂层14将两个加强晶片11R加压并贴合后，通过加热使粘接剂层14固化。在贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃。在粘接剂层14的固化中，加热温度例如为30～200℃，加热时间例如为5～120分钟。在粘接剂层14形成用组合物包含作为热固性树脂的含有环氧基的聚有机倍半硅氧烷和热固化剂的情况下，优选加强晶片11R的背面11b彼此的经由该组合物或粘接剂的贴合在室温以上且80℃以下的温度下进行，在该贴合后在50～190℃的温度下使粘接剂固化。这样的构成适于在贴合时抑制夹在晶片11间的粘接剂的尺寸变化，而且，适于实现用于形成粘接剂层14的固化温度的降低从而抑制对作为被粘附物的晶片11内的元件造成损伤。
在本半导体装置制造方法中，接着，如图18(a)或图18(b)所示地，在各晶片双层体1X中将至少一个支撑基板12移除(移除工序)。具体而言，针对各晶片双层体1X，使作为移除对象的支撑基板12与晶片11之间的临时粘接剂层13所形成的临时粘接状态解除，进行该支撑基板12的移除。图18(a)示出了从晶片多层叠体1X移除一个支撑基板12而产生的晶片双层体1Xa。图18(b)示出了从晶片多层叠体1X移除两个支撑基板12而产生的晶片双层体1Xb。
各支撑基板12的移除可以通过机械性的剥离操作、除去操作来进行。作为机械性剥离的方法，可以举出例如：在将支撑基板12与晶片11之间经由临时粘接剂层13而临时粘接在一起的工件保持在卡盘之间的状态下，对临时粘接剂层13边通入空气边插入刀片的方法。或者，在临时粘接剂层13含有在给定的温度范围表现出粘合性或粘接性、而在超过该温度范围的高温范围具有软化温度的高分子材料作为其粘接剂成分的情况下，例如，可以对粘接力会因给定的高温加热而降低的该临时粘接剂层13进行用于轻剥离化的该加热，然后使支撑基板12相对于晶片11滑动，从而进行支撑基板12的分离或移除。在支撑基板12的移除中可以采用这些方法，这在后述的移除工序中也是同样的。另外，在上述的加强晶片11R中的晶片11在其元件形成面11a侧不具有包含绝缘膜、布线图案的布线结构的情况下，在移除工序之后，在晶片11的元件形成面11a上形成布线结构。在后述的移除工序之后也是同样的。
接下来，例如如图18(a)所示地，由经过移除工序后的给定数量的晶片双层体1X形成晶片多层叠体1Y(多层化工序)。图18(a)示例性地示出了由经过图18(a)所示的移除工序而得到的两个晶片双层体1Xa形成晶片多层叠体1Y的情况。
在本半导体装置制造方法的多层化工序中，使晶片双层体1X中经过移除工序而露出的晶片11的元件形成面11a侧彼此接合。例如，在经过移除工序后的两个晶片双层体1X中的一者的晶片11的元件形成面11a上形成粘接剂层14，经由粘接剂层14使该两个元件形成面11a侧彼此贴合，使粘接剂层14固化而将两个晶片双层体1X接合。在本工序中，在形成粘接剂层14之前，从提高与粘接剂层14的密合性的观点考虑，可以对作为接合对象面的两个元件形成面11a中的一者或两者预先涂布硅烷偶联剂(硅烷偶联剂处理)。另外，本工序中形成的晶片多层叠体1Y的晶片层叠数为4个以上，可以根据作为制造目标物的半导体装置中的半导体元件的层叠级数而确定。例如，在经过移除工序而得到的两个晶片双层体1Xa和经过移除工序而得到的一个晶片双层体1Xb中，也可以通过经由粘接剂层14将这些经过移除工序而露出的晶片11的元件形成面11a彼此接合，从而形成图19(b)所示的晶片多层叠体1Y(晶片层叠数为6)。
晶片多层叠体1Y的形成中利用的粘接剂层14是用于实现晶片11间的接合状态的层，由热固化型粘接剂形成。关于粘接剂层14的构成、以及经由粘接剂层14的晶片11间的接合方法及接合条件，与针对晶片双层体1X的形成中利用的粘接剂层14而在上述说明了的那些相同。
在本半导体装置制造方法中，接着，如图20(a)所示地，将上述经过多层化工序后的晶片多层叠体1Y中位于层叠方向的一端的支撑基板12移除(多层化工序后的移除工序)。从经过上述的薄化工序而变薄的该晶片11的操作性的观点考虑，优选为在多层化工序之后解除与给定的晶片11之间的临时粘接状态并移除支撑基板12的构成。
接着，如图20(b)所示地形成贯通电极15(贯通电极形成工序)。贯通电极15用于在晶片多层叠体1Y中将在不同的晶片11上形成的半导体元件间电连接。贯通电极15例如可以经过如下过程来形成：形成贯穿全部晶片11和粘接剂层14的开口部；在该开口部的内壁面形成绝缘膜(省略图示)；在绝缘膜表面形成阻隔层(省略图示)；在阻隔层表面形成电镀用籽晶层(省略图示)；以及，利用电镀法在开口部内填充铜等导电材料等。另外，形成贯通电极15时，也可以采用例如日本特开2016-4835号公报中记载的方法。具体而言，通过所形成的贯通电极15使在各晶片11的元件形成面11a一侧形成的布线结构(省略图示)相互电连接。在本实施方式中，在形成贯通电极15之后，如图20(c)所示地从晶片多层叠体1Y移除其它的支撑基板12(贯通电极形成工序后的移除工序)。
如上所述地，可以制造出具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置。该半导体装置可以通过切割而单片化。
在本半导体装置制造方法中，也可以在多层化工序后的上述移除工序之后进行进一步的晶片层叠。具体如下所述。
首先，如图21(a)所示，将上述的经过多层化工序后的晶片多层叠体1Y中位于层叠方向的一端的支撑基板12移除(多层化工序后的移除工序)。
接下来，如图21(b)所示，在晶片多层叠体1Y中位于层叠方向的一端的晶片11露出了的元件形成面11a侧，接合另行准备的晶片双层体1X中经过上述移除工序而露出的晶片11的元件形成面11a侧(追加的多层化工序)。图21(b)示例性地示出了将经过图18(a)所示的移除工序而得到的晶片双层体1Xa供于追加的多层化工序的情况。这样的追加的多层化工序中的元件形成面11a间的各接合例如在作为接合对象面的两个元件形成面11a上形成粘接剂层14，经由粘接剂层14使该两个元件形成面11a侧彼此贴合，使粘接剂层14固化，从而将两个元件形成面11a接合。在本工序中，在形成粘接剂层14之前，从提高与粘接剂层14的密合性的观点考虑，可以对作为接合对象面的两个元件形成面11a中的一者或两者涂布预先硅烷偶联剂(硅烷偶联剂处理)。
在本半导体装置制造方法中，包括参照图21(a)而在上述说明了的移除工序和参照图21(b)而在上述说明了的追加的多层化工序的一系列过程可以根据作为制造目标物的半导体装置中的半导体元件的层叠级数而进行给定的次数。图22中作为一例而示出了进行2次该一系列过程而得到的晶片多层叠体1Y。
然后，如图23所示地进行以下工序：将经过最后的追加的多层化工序后的晶片多层叠体1Y中位于层叠方向的一端的支撑基板12移除的工序(最后的追加的多层化工序后的移除工序)、在晶片多层叠体1Y内形成贯通电极15的工序、以及从晶片多层叠体1Y移除其它的支撑基板12的工序(贯通电极形成工序后的移除工序)。贯通电极15的形成方法具体与参照图23(b)而在上述说明了的方法相同。
如上所述地，可以制造出具有半导体元件在其厚度方向上进一步多级化的立体结构的半导体装置。该半导体装置可以通过切割而单片化。
本半导体装置制造方法中的晶片11间的上述的各接合、即晶片11的元件形成面11a侧彼此的接合、背面11b侧彼此的接合分别可以进行直接接合来代替粘接剂接合。直接接合是指不使用树脂类粘接材料的接合方法。作为这样的直接接合，可以列举例如：所谓的常温接合、经由设置在元件形成面上等晶片表面上的氧化膜进行的氧化膜直接接合、以及在晶片表面具有露出电极的情况下的电极间直接接合(例如，Cu电极焊盘间的Cu-Cu接合)。
在参照图17(a)及图17(b)而在上述说明了的接合工序中，经过薄化工序后的两个加强晶片11R中的晶片1的背面11b侧彼此被接合(Back-to-Back接合)而形成晶片双层体1X。即，对于在接合工序中形成的晶片双层体1X而言，晶片11的背面11b侧彼此接合而在其厚度方向上具有对称性的层叠结构。在厚度方向上具有对称性的层叠结构的晶片双层体1X(晶片层叠体)不易发生翘曲。
此外，在参照图19(a)、图19(b)而在上述说明了的多层化工序中，2个以上期望数量的晶片双层体1X中经过移除工序而露出的晶片11的元件形成面11a侧彼此接合(face-to-face接合)而形成晶片层叠数为4个以上的晶片多层叠体1Y。就形成的晶片多层叠体1Y而言，晶片双层体1X中露出的元件形成面11a侧彼此接合而在其厚度方向上具有对称性的层叠结构。图19(a)所示的晶片多层叠体1Y包含两个支撑基板12和夹在它们之间的四个薄晶片11，并且具有在层叠体厚度方向上一个face-to-face接合部位位于两个Back-to-Back接合部位之间这样的在厚度方向上对称的层叠结构。另外，图19(b)所示的晶片多层叠体1Y包含两个支撑基板12和夹在它们之间的六个薄晶片11，并且具有三个Back-to-Back接合部位和两个face-to-face接合部位对称性地位于层叠体厚度方向上这样的在厚度方向上对称的层叠结构。具有在厚度方向上对称的层叠结构的晶片多层叠体1Y(晶片层叠体)不易发生翘曲。
因此，本半导体装置制造方法适于在制造半导体装置的同时抑制晶片层叠体的翘曲。
另外，在本半导体装置制造方法中，如参照图15(b)而在上述说明了的那样，进行通过对作为层叠对象的晶片11的背面11b侧进行磨削而将该晶片11薄化的薄化工序。为了适当地进行该薄化，具体而言，为了避免薄化中的晶片11破损，如上所述，将晶片11以经由临时粘接剂层13而接合于支撑基板12的状态供于薄化工序。然后，在参照图17(a)及图17(b)而在上述说明了的接合工序中，经过这样的薄化工序后的两个加强晶片11R中的薄晶片11的背面11b侧彼此被接合而形成晶片双层体1X。包含这样的构成的本半导体装置制造方法适于将薄晶片11多层化。
如上所述，本半导体装置制造方法适于在将薄晶片多层化的同时抑制晶片层叠体的翘曲。
在本半导体装置制造方法中，如上所述地形成贯通电极15，所述贯通电极15从晶片多层叠体1Y中位于层叠方向的一端的晶片11的元件形成面11a至位于另一端的晶片11的元件形成面11a贯穿着该晶片多层叠体1Y内而延伸。根据这样的贯通电极15，可以在制造的半导体装置中以短距离将半导体元件间适当地电连接。因此，贯通电极15的形成在于所制造的半导体装置中实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，而且在抑制电力消耗的方面是适合的。
与直接接合相比，从晶片11中的接合面所要求的平面度低的观点考虑，例如如图17所示的在上述接合工序中进行的粘接剂接合、例如如图19所示的在上述多层化工序中进行的粘接剂接合是优选的。对于直接接合而言，例如，对晶片接合面要求纳米级的高水平的平面度。与此相对，通过粘接剂接合，所形成的粘接剂层可以发挥出实质上吸收、从而降低/消除晶片接合面相对于理想平面的偏离、倾斜的功能，因此与直接接合相比，对晶片接合面的平面度的要求更宽松。这样的构成从经过薄晶片11的多层化而制作的半导体装置的制造的容易程度的观点、进而提高半导体装置制造的成品率的观点考虑是优选的。
另外，在例如图17所示的上述接合工序、例如图19所示的上述多层化工序中，利用包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂进行的晶片11间粘接剂接合如上所述，适于在形成的粘接剂层14中实现高耐热性、并且实现用于形成粘接剂层14的固化温度的降低从而抑制对作为被粘附物的晶片内的元件造成损伤。
实施例
〈粘接剂的制作〉
将如后所述得到的含有环氧基的聚有机倍半硅氧烷100质量份、丙二醇单甲醚乙酸酯115质量份、锑系锍盐(商品名“SI-150L”，三新化学工业株式会社制)0.45质量份(以固体成分计)、以及(4-羟基苯基)二甲基锍甲基亚硫酸盐(商品名“SAN-AID SI助剂”，三新化学工业株式会社制)0.05质量份混合，得到了粘接剂。
〈含有环氧基的聚有机倍半硅氧烷的合成〉
在具备回流冷凝器、氮气导入管、搅拌装置及温度计的300mL烧瓶内，一边导入氮气，一边将2-(3,4-环氧环己基)乙基三甲氧基硅烷161.5mmol(39.79g)、苯基三甲氧基硅烷9mmol(1.69g)、以及作为溶剂的丙酮165.9g混合并升温至50℃。接着，花费5分钟向该混合物中滴加5％碳酸钾水溶液4.7g(以碳酸钾计为1.7mmol)，接着花费20分钟滴加水1700mmol(30.6g)。在滴加操作期间，混合物没有发生显著的温度上升。在该滴加操作之后，一边向烧瓶内导入氮气，一边于50℃进行了4小时的缩聚反应。对缩聚反应后的反应溶液中的产物进行了分析，结果是数均分子量为1900，分子量分散度为1.5。然后，对于静置后冷却的反应溶液反复进行水洗、直至通过相分离而产生的下层液体(水相)达到中性为止，然后分取上层液体，在1mmHg及40℃的条件下从上层液中蒸馏除去溶剂、直到溶剂量达到25质量％，得到了无色透明的液态产物(含有环氧基的聚有机倍半硅氧烷)。
〈第1晶片层叠体的制作〉
如下所述地，制作了两个第1晶片层叠体。
在各第1晶片层叠体的制作中，首先准备了第1硅晶片及加强第2硅晶片。第1硅晶片的直径为300mm，厚度为775μm，且一个表面实施了硅烷偶联剂处理。在第1硅晶片的硅烷偶联剂处理中，通过旋涂而对第1硅晶片的一个表面涂布了硅烷偶联剂(商品名“KBE403”，信越化学工业株式会社制)，并在其后进行了120℃下5分钟的加热。加强第2硅晶片如下所述地制作。
首先，通过旋涂将临时粘接剂层形成用的组合物涂布在作为支撑基板的硅基板(直径300mm，厚度775μm)上，形成临时粘接剂组合物层，进行200℃下2分钟的加热和其后的230℃下4分钟的加热，使该组合物层干燥，形成了临时粘接剂层。临时粘接剂层形成用的组合物是将以下成分混合而制备得到的：二乙二醇二乙烯基醚0.24质量份、对羟基苯乙烯/苯乙烯共聚物(商品名“MARUKA LYNCUR CST-50”，对羟基苯乙烯与苯乙烯的摩尔比为50:50，重均分子量为4400，软化点为150℃，丸善石油化学株式会社制)5.4质量份、聚乙烯醇缩丁醛树脂(商品名“S-LEC KS-1”，分子量为2.7×104、软化点为200℃的热塑性树脂，积水化学工业株式会社制)1.8质量份、聚己内酯(商品名“Placcel H1P”，重均分子量为10000、软化点为100℃的热塑性树脂，株式会社大赛璐制)1.8质量份、作为聚合促进剂的反式肉桂酸(pKa为4.44，和光纯药工业株式会社制)0.18质量份、作为表面活性剂的氟类低聚物(商品名“F-554”，DIC株式会社制)0.045质量份、以及作为溶剂的环己酮22质量份。接着，将硅基板和第2硅晶片(直径300mm，厚度775μm)经由临时粘接剂层进行接合。具体而言，在温度150℃及加压力3000g/cm2的条件下对硅基板和第2硅晶片加压并使它们经由临时粘接剂层而贴合，然后通过230℃下5分钟的加热使临时粘接剂层凝固，经由临时粘接剂层将硅基板和第2硅晶片接合。接着，使用研磨装置(株式会社DISCO制)对处于被硅基板支撑的状态的第2硅晶片进行磨削加工，由此将第2硅晶片薄化至厚度10μm。接下来，通过旋涂将硅烷偶联剂(商品名“KBE403”，信越化学工业株式会社制)涂布于薄化后的第2硅晶片的表面(磨削加工面)，然后进行了120℃下5分钟的加热(硅烷偶联剂处理)。上述的加强第2硅晶片是这样地制作得到的。
第1晶片层叠体的制作中，接下来，通过旋涂将包含含有环氧基的聚有机倍半硅氧烷的上述粘接剂涂布于第1硅晶片的硅烷偶联剂处理面(第1面)而形成了粘接剂涂膜，然后，对于伴有该粘接剂涂膜的第1硅晶片，在80℃下进行4分钟的加热，接着在100℃下进行2分钟的加热。由此，在第1硅晶片的第1面上使粘接剂干燥而形成了厚度2.5μm的粘接剂层。接下来，经由第1硅晶片上的粘接剂层对带有该粘接剂层的第1硅晶片和上述的加强第2硅晶片中的薄化第2硅晶片进行加压并使它们贴合后，在150℃下进行30分钟的加热，接着在170℃下进行30分钟的加热，由此使该粘接剂层固化而将两硅晶片间接合。贴合在温度50℃及加压力3000g/cm2的条件下进行。
接下来，对于经过与第1硅晶片的粘接剂接合后的加强第2硅晶片，将作为支撑基板的硅基板与薄化第2硅晶片之间的临时粘接剂层所形成的临时粘接状态解除，从薄化第2硅晶片移除硅基板。具体而言，经过230℃下的5分钟加热处理后，以1mm/秒的相对速度使硅基板相对于薄化第2硅晶片滑动，从薄化第2硅晶片或包含其的晶片层叠体将硅基板移除(移除工序)。然后，使用丙二醇单甲醚将薄化第2硅晶片上的临时粘接剂残渣清洗去除。如上所述地，使用上述临时粘接剂及包含含有聚合性基团的聚有机倍半硅氧烷的上述粘接剂制作了本实施例的第1晶片层叠体。
〈第2晶片层叠体的制作〉
如下所述地，将两个第1晶片层叠体进行粘接剂接合而制作了第2晶片层叠体。
在第2晶片层叠体的制作中，对如上所述制作的各第1晶片层叠体中的薄化第2硅晶片侧的面(经过上述的移除工序而露出的表面)实施了硅烷偶联剂处理。在硅烷偶联剂处理中，通过旋涂对薄化第2硅晶片表面涂布了硅烷偶联剂(商品名“KBE403”，信越化学工业株式会社制)并在其后进行了120℃下5分钟的加热。
接着，通过旋涂将包含含有环氧基的聚有机倍半硅氧烷的上述粘接剂涂布于一个第1晶片层叠体中的薄化第2硅晶片的硅烷偶联剂处理面(第2面)，形成了粘接剂涂膜，然后，对于伴有该粘接剂涂膜的第1晶片层叠体，在80℃下进行4分钟的加热，接着在100℃下进行2分钟的加热。由此，在第1晶片层叠体中的第2面上使粘接剂干燥而形成了厚度2.5μm的粘接剂层。
接下来，进行了多层化工序。具体而言，经由该粘接剂层将带有该粘接剂层的第1晶片层叠体和其它的第1晶片层叠体的硅烷偶联剂处理面加压并使它们贴合，然后在150℃下进行30分钟的加热，接着在170℃下进行30分钟的加热，由此使该粘接剂层固化而将两个第1晶片层叠体接合(Face-to-Face接合)。贴合在温度50℃及加压力3000g/cm2的条件下进行。如上所述地，制作了本实施例的第2晶片层叠体。
〈翘曲量测定〉
对于经过多层化工序而制作的上述第2晶片层叠体，使用形状测定装置(商品名“LTV-3000”，Kobelco Research Institute公司制)测定了SEMI标准(具体为SEMI MF1451-0707)所规定的SORI(翘曲量)，结果为11μm。在本测定中，根据经过与测定对象物的自重弯曲相关的校正而得到的该测定对象物的表面形状数据计算出最小二乘参考平面，上述翘曲量相当于上述表面形状数据中相对于该最小二乘参考平面的偏差的最大值与最小值的差分。另一方面，对于多层化工序前的上述第1晶片层叠体，使用形状测定装置(商品名“LTV-3000”，Kobelco Research Institute公司制)同样地测定了翘曲量，结果为47μm。在厚度方向上具有对称性的层叠结构的第2晶片层叠体中，相对于第1晶片层叠体而言使翘曲得到了抑制。
〈膜厚测定〉
通过旋涂将如上所述地制作的粘接剂涂布在硅基板(直径300mm，厚度775μm)上，形成了粘接剂涂膜。供于1次旋涂而使用的粘接剂为20g，旋涂中的转速设为1200rpm。然后，对基板上的粘接剂涂膜在150℃下进行30分钟的加热，接着在170℃下进行30分钟的加热，由此，在基材上形成了固化后的涂膜。对于形成的涂膜，使用微细形状测定仪(商品名“SurfCorder ET4000A”，株式会社小坂研究所制)测定了厚度，结果为2.5μm。实施例的上述晶片层叠体包含这样的固化涂膜作为将第1硅晶片及第2硅晶片接合的粘接剂层。
综上所述，将本发明的构成及其变形以附录的形式列于以下。
[附录1]
一种半导体装置制造方法，该方法包括：
准备工序，准备具有层叠结构的加强晶片，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及在上述晶片的上述元件形成面侧与上述支撑基板之间的用于形成临时粘接状态的临时粘接剂层；
薄化工序，对上述加强晶片中的上述晶片从其背面侧进行磨削而形成薄化晶片；
接合工序，将上述加强晶片的面与具有元件形成面及与其相反的背面的其它晶片的面进行接合而形成晶片层叠体；
移除工序，对上述晶片层叠体进行支撑基板的移除；以及
多层化工序，将经过上述移除工序后的上述晶片层叠体的面与其它晶片层叠体的面接合而形成晶片层叠体，
其中，
经过多层化工序而得到的晶片层叠体在其厚度方向上具有对称性的层叠结构。
[附录2]
根据[附录1]所述的半导体装置制造方法，其包括：
准备工序，准备具有层叠结构的两个加强晶片，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及在上述晶片的上述元件形成面侧与上述支撑基板之间的用于形成临时粘接状态的临时粘接剂层；
薄化工序，对上述加强晶片中的上述晶片从其背面侧进行磨削而形成薄化晶片；
接合工序，经由粘接剂将具有元件形成面及与其相反的背面的基础晶片的上述元件形成面侧与上述加强晶片的上述薄化晶片的背面侧接合而形成第1晶片层叠体，该接合工序对每个上述加强晶片进行；
移除工序，对各第1晶片层叠体进行支撑基板的移除；以及
多层化工序，将经过上述移除工序后的两个上述第1晶片层叠体中的上述薄化晶片的元件形成面侧彼此或上述基础晶片的背面侧彼此经由粘接剂接合而形成第2晶片层叠体。
[附录3]
根据[附录2]所述的半导体装置制造方法，其中，上述晶片的厚度为1000μm以下、900μm以下或800μm以下，且为500μm以上。
[附录4]
根据[附录2]或[附录3]所述的半导体装置制造方法，其中，上述支撑基板为硅晶片、玻璃晶片，其厚度为300μm以上、500μm以上或700μm以上，且为800μm以下。
[附录5]
根据[附录2]～[附录4]中任一项所述的半导体装置制造方法，其在上述多层化工序之前包括：
准备具有层叠结构的至少一个追加的加强晶片的工序，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及在上述晶片的上述元件形成面侧与上述支撑基板之间的用于形成临时粘接状态的临时粘接剂层；
将各追加的加强晶片中的上述晶片从其背面侧进行磨削而形成薄化晶片的工序；
经由粘接剂将上述追加的加强晶片中的上述薄化晶片的背面侧接合于第1晶片层叠体中的薄化晶片的元件形成面侧的至少一个追加的接合工序；以及
对经过上述追加的接合工序后的第1晶片层叠体进行支撑基板的移除的移除工序。
[附录6]
根据[附录2]～[附录5]中任一项所述的半导体装置制造方法，其进一步包括：
在上述第2晶片层叠体中形成贯穿着多个薄化晶片和至少一个基础晶片而延伸的贯通电极的工序。
[附录7]
根据[附录2]～[附录5]中任一项所述的半导体装置制造方法，其在上述多层化工序之前包括：
形成贯通电极的工序，所述贯通电极从各第1晶片层叠体中位于层叠方向的一端的薄化晶片的元件形成面至位于另一端的基础晶片的元件形成面，贯穿着该第1晶片层叠体内而延伸。
[附录8]
根据[附录2]～[附录7]中任一项所述的半导体装置制造方法，其进一步包括：
通过对上述基础晶片中的上述背面侧进行磨削而将该基础晶片薄化的工序。
[附录9]
根据[附录2]～[附录8]中任一项所述的半导体装置制造方法，其中，上述粘接剂包含含有聚合性基团的聚有机倍半硅氧烷。
[附录10]
根据[附录9]所述的半导体装置制造方法，其中，上述含有聚合性基团的聚有机倍半硅氧烷为含有环氧基的聚有机倍半硅氧烷。
[附录11]
根据[附录2]～[附录10]中任一项所述的半导体装置制造方法，其中，用于形成上述临时粘接剂层的临时粘接剂含有：多元乙烯基醚化合物、具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与上述多元乙烯基醚化合物形成聚合物的化合物、以及热塑性树脂。
[附录12]
根据[附录11]所述的半导体装置制造方法，其中，上述多元乙烯基醚化合物为选自1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、以及三乙二醇二乙烯基醚中的至少一种化合物。
[附录13]
根据[附录11]或[附录12]所述的半导体装置制造方法，其中，具有两个以上能够与上述多元乙烯基醚化合物的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物是包含上述式(b)(式中，X表示羟基或羧基，n2个X可以相互相同也可以相互不同，n2表示1以上的整数，Z2表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除(n2+2)个氢原子而得到的基团)表示的结构单元、以及来自于选自链状烯烃、环状烯烃、芳香族乙烯基化合物、不饱和羧酸酯、羧酸乙烯酯及不饱和二羧酸二酯中的至少一种聚合性单体的结构单元的化合物。
[附录14]
根据[附录11]或[附录12]所述的半导体装置制造方法，其中，具有两个以上能够与上述多元乙烯基醚化合物的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物为苯乙烯类聚合物、(甲基)丙烯酸类聚合物、聚乙烯醇、酚醛清漆树脂、或甲阶酚醛树脂。
[附录15]
根据[附录11]或[附录12]所述的半导体装置制造方法，其中，具有两个以上能够与上述多元乙烯基醚化合物的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物包含具有2个以上选自上述式(b-1)～(b-6)中的至少一种结构单元(重复单元)的化合物。
[附录16]
根据[附录11]～[附录15]中任一项所述的半导体装置制造方法，其中，上述热塑性树脂为选自聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、以及聚酰胺类树脂中的至少一种。
[附录17]
根据[附录11]～[附录16]中任一项所述的半导体装置制造方法，其中，
上述接合工序包括在低于上述聚合物的软化点的温度下使上述粘接剂固化的固化处理，
上述移除工序包括在高于上述聚合物的软化点的温度下使上述临时粘接剂层软化的软化处理。
[附录18]
根据[附录1]所述的半导体装置制造方法，其包括：
准备工序，准备具有层叠结构的至少四个加强晶片，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及在上述晶片的上述元件形成面侧与上述支撑基板之间的用于形成临时粘接状态的临时粘接剂层；
薄化工序，在各加强晶片中对上述晶片的上述背面侧进行磨削而将该晶片薄化；
接合工序，将经过上述薄化工序后的两个加强晶片中的上述晶片的上述背面侧彼此接合，形成至少两个伴有上述支撑基板的晶片双层体；
移除工序，对各晶片双层体移除至少一个支撑基板；以及
多层化工序，将至少两个晶片双层体中经过上述移除工序而露出的晶片的元件形成面侧彼此接合而形成晶片多层叠体。
[附录19]
根据[附录18]所述的半导体装置制造方法，其中，上述晶片的厚度为1000μm以下、900μm以下或800μm以下，且为500μm以上。
[附录20]
根据[附录18]或[附录19]所述的半导体装置制造方法，其中，上述支撑基板为硅晶片、玻璃晶片，其厚度为300μm以上、500μm以上或700μm以上，且为800μm以下。
[附录21]
根据[附录18]～[附录20]中任一项所述的半导体装置制造方法，其进一步包括：
将上述晶片多层叠体中位于层叠方向的一端的支撑基板移除的工序。
[附录22]
根据[附录18]～[附录21]中任一项所述的半导体装置制造方法，其进一步包括：
追加的多层化工序，将上述晶片双层体中经过上述移除工序而露出的晶片的元件形成面侧接合于上述晶片多层叠体中位于层叠方向的一端的晶片的露出的元件形成面侧。
[附录23]
根据[附录18]～[附录22]中任一项所述的半导体装置制造方法，其进一步包括：
形成贯通电极的工序，所述贯通电极从上述晶片多层叠体中位于层叠方向的一端的晶片的元件形成面至位于另一端的晶片的元件形成面，贯穿着该晶片多层叠体内而延伸。
[附录24]
根据[附录18]～[附录23]中任一项所述的中任一项所述的半导体装置制造方法，其中，上述接合工序中的上述背面侧彼此的接合经由粘接剂进行，所述粘接剂包含作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷。
[附录25]
根据[附录24]所述的半导体装置制造方法，其中，上述含有聚合性基团的聚有机倍半硅氧烷为含有环氧基的聚有机倍半硅氧烷。
[附录26]
根据[附录24]或[附录25]所述的半导体装置制造方法，其中，在上述接合工序中，在作为接合对象面的两个上述背面中的一者或两者涂布上述粘接剂，经由该粘接剂进行该背面彼此的贴合，并在该贴合后使该粘接剂固化。
[附录27]
根据[附录26]所述的半导体装置制造方法，其中，在上述接合工序中，在涂布上述粘接剂之前对作为接合对象面的两个上述背面中的一者或两者实施硅烷偶联剂处理。
[附录28]
根据[附录26]或[附录27]所述的半导体装置制造方法，其中，在上述接合工序中，上述贴合在室温以上且80℃以下的温度下进行，在该贴合后在30～200℃的温度下使上述粘接剂固化。
[附录29]
根据[附录18]～[附录28]中任一项所述的半导体装置制造方法，其中，上述多层化工序中的上述元件形成面侧彼此的接合经由粘接剂进行，所述粘接剂包含作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷。
[附录30]
根据[附录29]所述的半导体装置制造方法，其中，上述含有聚合性基团的聚有机倍半硅氧烷为含有环氧基的聚有机倍半硅氧烷。
[附录31]
根据[附录29]或[附录30]所述的半导体装置制造方法，其中，在上述多层化工序中，在作为接合对象面的两个上述元件形成面中的一者或两者涂布上述粘接剂，经由该粘接剂进行该元件形成面彼此的贴合，并在该贴合后使该粘接剂固化。
[附录32]
根据[附录31]所述的半导体装置制造方法，其中，在上述多层化工序中，在涂布上述粘接剂之前对作为接合对象面的两个上述元件形成面中的一者或两者实施硅烷偶联剂处理。
[附录33]
根据[附录31]或[附录32]所述的半导体装置制造方法，其中，在上述多层化工序中，上述贴合在室温以上且80℃以下的温度下进行，在该贴合后在30～200℃的温度下使上述粘接剂固化。
[附录34]
根据[附录18]～[附录33]中任一项所述的半导体装置制造方法，其中，用于形成上述临时粘接剂层的临时粘接剂含有：多元乙烯基醚化合物、具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与上述多元乙烯基醚化合物形成聚合物的化合物、以及热塑性树脂。
[附录35]
根据[附录34]所述的半导体装置制造方法，其中，上述多元乙烯基醚化合物为选自1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、以及三乙二醇二乙烯基醚中的至少一种化合物。
[附录36]
根据[附录34]或[附录35]所述的半导体装置制造方法，其中，具有两个以上能够与上述多元乙烯基醚化合物的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物是包含上述式(b)(式中，X表示羟基或羧基，n2个X可以相互相同也可以相互不同，n2表示1以上的整数，Z2表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除(n2+2)个氢原子而得到的基团)表示的结构单元、以及来自于选自链状烯烃、环状烯烃、芳香族乙烯基化合物、不饱和羧酸酯、羧酸乙烯酯及不饱和二羧酸二酯中的至少一种聚合性单体的结构单元的化合物。
[附录37]
根据[附录34]或[附录35]所述的半导体装置制造方法，其中，具有两个以上能够与上述多元乙烯基醚化合物的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物为苯乙烯类聚合物、(甲基)丙烯酸类聚合物、聚乙烯醇、酚醛清漆树脂、或甲阶酚醛树脂。
[附录38]
根据[附录34]或[附录35]所述的半导体装置制造方法，其中，具有两个以上能够与上述多元乙烯基醚化合物的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物包含具有2个以上选自上述式(b-1)～(b-6)中的至少一种结构单元(重复单元)的化合物。
[附录39]
根据[附录34]～[附录38]中任一项所述的半导体装置制造方法，其中，上述热塑性树脂为选自聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、以及聚酰胺类树脂中的至少一种。

Claims (21)

1.一种半导体装置制造方法，该方法包括：
准备工序，准备具有层叠结构的加强晶片，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及在所述晶片的所述元件形成面侧与所述支撑基板之间的用于形成临时粘接状态的临时粘接剂层；
薄化工序，对所述加强晶片中的所述晶片从其背面侧进行磨削而形成薄化晶片；
接合工序，将所述加强晶片的面与具有元件形成面及与其相反的背面的其它晶片的面接合而形成晶片层叠体；
移除工序，对所述晶片层叠体进行支撑基板的移除；以及
多层化工序，将经过所述移除工序后的所述晶片层叠体的面与其它晶片层叠体的面接合而形成晶片层叠体，
其中，
经过多层化工序而得到的晶片层叠体在其厚度方向上具有对称性的层叠结构。
2.根据权利要求1所述的半导体装置制造方法，其包括：
准备工序，准备具有层叠结构的两个加强晶片，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及在所述晶片的所述元件形成面侧与所述支撑基板之间的用于形成临时粘接状态的临时粘接剂层；
薄化工序，对所述加强晶片中的所述晶片从其背面侧进行磨削而形成薄化晶片；
接合工序，经由粘接剂将具有元件形成面及与其相反的背面的基础晶片的所述元件形成面侧与所述加强晶片的所述薄化晶片的背面侧接合而形成第1晶片层叠体，该接合工序对每个所述加强晶片进行；
移除工序，对各第1晶片层叠体进行支撑基板的移除；以及
多层化工序，将经过所述移除工序后的两个所述第1晶片层叠体中的所述薄化晶片的元件形成面侧彼此或所述基础晶片的背面侧彼此经由粘接剂接合而形成第2晶片层叠体。
3.根据权利要求2所述的半导体装置制造方法，其在所述多层化工序之前包括：
准备具有层叠结构的至少一个追加的加强晶片的工序，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及在所述晶片的所述元件形成面侧与所述支撑基板之间的用于形成临时粘接状态的临时粘接剂层；
将各追加的加强晶片中的所述晶片从其背面侧进行磨削而形成薄化晶片的工序；
经由粘接剂将所述追加的加强晶片中的所述薄化晶片的背面侧接合于第1晶片层叠体中的薄化晶片的元件形成面侧的至少一个追加的接合工序；以及
对经过所述追加的接合工序后的第1晶片层叠体进行支撑基板的移除的移除工序。
4.根据权利要求2或3所述的半导体装置制造方法，其进一步包括：
形成贯通电极的工序，所述贯通电极在所述第2晶片层叠体中贯穿着多个薄化晶片和至少一个基础晶片而延伸。
5.根据权利要求2或3所述的半导体装置制造方法，其在所述多层化工序之前包括：
形成贯通电极的工序，所述贯通电极从各第1晶片层叠体中位于层叠方向的一端的薄化晶片的元件形成面至位于另一端的基础晶片的元件形成面，贯穿着该第1晶片层叠体内而延伸。
6.根据权利要求2或3所述的半导体装置制造方法，其进一步包括：
通过对所述基础晶片中的所述背面侧进行磨削而将该基础晶片薄化的工序。
7.根据权利要求2或3所述的半导体装置制造方法，其中，所述粘接剂包含含有聚合性基团的聚有机倍半硅氧烷。
8.根据权利要求2或3所述的半导体装置制造方法，其中，用于形成所述临时粘接剂层的临时粘接剂含有：
多元乙烯基醚化合物、
具有两个以上能够与多元乙烯基醚化合物的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与所述多元乙烯基醚化合物形成聚合物的化合物、以及
热塑性树脂。
9.根据权利要求8所述的半导体装置制造方法，其中，
所述接合工序包括在低于所述聚合物的软化点的温度下使所述粘接剂固化的固化处理，
所述移除工序包括在高于所述聚合物的软化点的温度下使所述临时粘接剂层软化的软化处理。
10.根据权利要求1所述的半导体装置制造方法，其包括：
准备工序，准备具有层叠结构的至少四个加强晶片，所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及在所述晶片的所述元件形成面侧与所述支撑基板之间的用于形成临时粘接状态的临时粘接剂层；
薄化工序，在各加强晶片中对所述晶片的所述背面侧进行磨削而将该晶片薄化；
接合工序，将经过所述薄化工序后的两个加强晶片中的所述晶片的所述背面侧彼此接合，形成至少两个伴有所述支撑基板的晶片双层体；
移除工序，对各晶片双层体移除至少一个支撑基板；以及
多层化工序，将至少两个晶片双层体中经过所述移除工序而露出的晶片的元件形成面侧彼此接合而形成晶片多层叠体。
11.根据权利要求10所述的半导体装置制造方法，其进一步包括：
将所述晶片多层叠体中位于层叠方向的一端的支撑基板移除的工序。
12.根据权利要求10或11所述的半导体装置制造方法，其进一步包括：
追加的多层化工序，将所述晶片双层体中经过所述移除工序而露出的晶片的元件形成面侧接合于所述晶片多层叠体中位于层叠方向的一端的晶片的露出的元件形成面侧。
13.根据权利要求10或11所述的半导体装置制造方法，其进一步包括：
形成贯通电极的工序，所述贯通电极从所述晶片多层叠体中位于层叠方向的一端的晶片的元件形成面至位于另一端的晶片的元件形成面，贯穿着该晶片多层叠体内而延伸。
14.根据权利要求10或11所述的半导体装置制造方法，其中，所述接合工序中的所述背面侧彼此的接合经由粘接剂进行，所述粘接剂包含作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷。
15.根据权利要求14所述的半导体装置制造方法，其中，在所述接合工序中，对作为接合对象面的两个所述背面中的一者或两者涂布所述粘接剂，经由该粘接剂进行该背面彼此的贴合，并在该贴合后使该粘接剂固化。
16.根据权利要求15所述的半导体装置制造方法，其中，在所述接合工序中，在涂布所述粘接剂之前对作为接合对象面的两个所述背面中的一者或两者实施硅烷偶联剂处理。
17.根据权利要求15所述的半导体装置制造方法，其中，在所述接合工序中，所述贴合在室温以上且80℃以下的温度下进行，在该贴合后在30～200℃的温度下使所述粘接剂固化。
18.根据权利要求10或11所述的半导体装置制造方法，其中，所述多层化工序中的所述元件形成面侧彼此的接合经由粘接剂进行，所述粘接剂包含作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷。
19.根据权利要求18所述的半导体装置制造方法，其中，在所述多层化工序中，对作为接合对象面的两个所述元件形成面中的一者或两者涂布所述粘接剂，经由该粘接剂进行该元件形成面彼此的贴合，并在该贴合后使该粘接剂固化。
20.根据权利要求19所述的半导体装置制造方法，其中，在所述多层化工序中，在涂布所述粘接剂之前对作为接合对象面的两个所述元件形成面中的一者或两者实施硅烷偶联剂处理。
21.根据权利要求19所述的半导体装置制造方法，其中，在所述多层化工序中，所述贴合在室温以上且80℃以下的温度下进行，在该贴合后在30～200℃的温度下使所述粘接剂固化。
CN201980070240.XA 2018-10-23 2019-10-18 半导体装置制造方法 Active CN112913015B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018199012 2018-10-23
JP2018-199012 2018-10-23
JP2018199011 2018-10-23
JP2018-199011 2018-10-23
PCT/JP2019/041197 WO2020085257A1 (ja) 2018-10-23 2019-10-18 半導体装置製造方法

Publications (2)

Publication Number Publication Date
CN112913015A CN112913015A (zh) 2021-06-04
CN112913015B true CN112913015B (zh) 2024-01-16

Family

ID=70331432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980070240.XA Active CN112913015B (zh) 2018-10-23 2019-10-18 半导体装置制造方法

Country Status (6)

Country Link
US (1) US11887975B2 (zh)
JP (1) JP7350006B2 (zh)
KR (1) KR102609475B1 (zh)
CN (1) CN112913015B (zh)
TW (1) TWI819128B (zh)
WO (1) WO2020085257A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740779B (zh) * 2021-02-01 2021-09-21 印能科技股份有限公司 利用增加氣體密度抑制材料翹曲的方法
EP4502092A1 (en) * 2022-03-24 2025-02-05 Daicel Corporation Temporary adhesive, and method for manufacturing semiconductor wafer laminate using the temporary adhesive

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160177A (zh) * 2008-09-18 2011-08-17 国立大学法人东京大学 半导体装置的制造方法
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法
JP2016062951A (ja) * 2014-09-16 2016-04-25 国立大学法人東京工業大学 半導体装置の製造方法
CN105990208A (zh) * 2015-03-19 2016-10-05 株式会社迪思科 层叠器件的制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7462925B2 (en) 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7964976B2 (en) * 2008-08-20 2011-06-21 Headway Technologies, Inc. Layered chip package and method of manufacturing same
KR20100048610A (ko) 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
KR101077294B1 (ko) 2008-12-15 2011-10-26 한국수자원공사 산화마그네슘(ＭｇＯ) 분말을 함유하는 장기 팽창성 콘크리트
SG175933A1 (en) * 2009-05-12 2011-12-29 Denki Kagaku Kogyo Kk Adhesive, adhesive sheet, and process for producing electronic components
TWI402941B (zh) * 2009-12-03 2013-07-21 Advanced Semiconductor Eng 半導體結構及其製造方法
US8017439B2 (en) * 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers
US20120025362A1 (en) * 2010-07-30 2012-02-02 Qualcomm Incorporated Reinforced Wafer-Level Molding to Reduce Warpage
JP5657499B2 (ja) 2011-09-30 2015-01-21 株式会社東芝 半導体装置及びその製造方法、並びに半導体装置の管理システム
KR102075635B1 (ko) * 2013-01-03 2020-03-02 삼성전자주식회사 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
US9640531B1 (en) 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
KR102136844B1 (ko) 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법
KR102161260B1 (ko) 2013-11-07 2020-09-29 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
JP6393036B2 (ja) 2013-12-19 2018-09-19 国立大学法人東京工業大学 半導体装置及びその製造方法
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US10014292B2 (en) * 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
KR102360381B1 (ko) * 2014-12-01 2022-02-11 삼성전자주식회사 적층 구조를 갖는 반도체 소자 및 그 제조방법
JP6437805B2 (ja) 2014-12-03 2018-12-12 東京応化工業株式会社 積層体の製造方法、封止基板積層体の製造方法及び積層体
WO2016204115A1 (ja) 2015-06-17 2016-12-22 株式会社ダイセル 硬化物の製造方法、硬化物、及び前記硬化物を含む積層物
EP3113216B1 (en) 2015-07-01 2021-05-19 IMEC vzw A method for bonding and interconnecting integrated circuit devices
CN108137994B (zh) 2015-10-09 2021-08-03 株式会社大赛璐 粘接剂
US9406748B1 (en) * 2015-11-20 2016-08-02 International Business Machines Corporation Perfectly shaped controlled nanowires
JP6672837B2 (ja) 2016-01-28 2020-03-25 日立化成株式会社 異方導電性接着剤組成物、フィルム状接着剤、接続構造体及び半導体装置
KR102495911B1 (ko) 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
FR3053158B1 (fr) * 2016-06-22 2018-11-16 3D Plus Procede de fabrication collective de modules electroniques 3d configures pour fonctionner a plus d'1 ghz
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP6349539B2 (ja) 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
US11069560B2 (en) 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
JP6842977B2 (ja) 2017-04-12 2021-03-17 株式会社ダイセル 積層体
JP7012454B2 (ja) * 2017-04-27 2022-01-28 株式会社岡本工作機械製作所 静電吸着チャックの製造方法並びに半導体装置の製造方法
US10163864B1 (en) 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160177A (zh) * 2008-09-18 2011-08-17 国立大学法人东京大学 半导体装置的制造方法
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法
JP2016062951A (ja) * 2014-09-16 2016-04-25 国立大学法人東京工業大学 半導体装置の製造方法
CN105990208A (zh) * 2015-03-19 2016-10-05 株式会社迪思科 层叠器件的制造方法

Also Published As

Publication number Publication date
TW202032673A (zh) 2020-09-01
JP7350006B2 (ja) 2023-09-25
WO2020085257A1 (ja) 2020-04-30
CN112913015A (zh) 2021-06-04
KR102609475B1 (ko) 2023-12-06
US11887975B2 (en) 2024-01-30
KR20210081380A (ko) 2021-07-01
TWI819128B (zh) 2023-10-21
US20210384184A1 (en) 2021-12-09
JPWO2020085257A1 (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
TW201635369A (zh) 晶圓加工體、晶圓加工用暫時接著材料、及薄型晶圓之製造方法
CN112913016B (zh) 半导体装置制造方法
CN112913015B (zh) 半导体装置制造方法
CN112912993B (zh) 半导体装置制造方法
CN112204738B (zh) 半导体装置的制造方法
JP7324049B2 (ja) 半導体装置
KR102615976B1 (ko) 반도체 장치 제조 방법
JP2020194819A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant