[go: up one dir, main page]

JP5010668B2 - 積層型半導体集積装置の製造方法 - Google Patents

積層型半導体集積装置の製造方法 Download PDF

Info

Publication number
JP5010668B2
JP5010668B2 JP2009275190A JP2009275190A JP5010668B2 JP 5010668 B2 JP5010668 B2 JP 5010668B2 JP 2009275190 A JP2009275190 A JP 2009275190A JP 2009275190 A JP2009275190 A JP 2009275190A JP 5010668 B2 JP5010668 B2 JP 5010668B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
sio
adhesive
mass
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009275190A
Other languages
English (en)
Other versions
JP2011119427A (ja
Inventor
泰嘉 黒田
和紀 近藤
英人 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2009275190A priority Critical patent/JP5010668B2/ja
Priority to US12/950,308 priority patent/US8466041B2/en
Publication of JP2011119427A publication Critical patent/JP2011119427A/ja
Application granted granted Critical
Publication of JP5010668B2 publication Critical patent/JP5010668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Description

本発明は積層型半導体集積装置の製造方法に関するものであり、特にＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）技術を用いたウェハレベルでの積層型半導体集積装置
の製造方法に関するものである。
半導体集積装置は工業製品などに大量に使用されている。しかしながら、装置の高速化や搭載機器の小型化により、より小さな実装面積、高集積化、配線間距離の縮小による配線抵抗の低減が求められている。
より小さな実装面積、高集積化、配線間距離の縮小のために、半導体集積装置を複数個のパッケージから１個のパッケージに集約することが研究、実施されている。
従来、個々のチップに切り分けられた後、エポキシ樹脂等で封止（パッケージ）したのち半導体集積装置として提供されてきた。近年、実装面積の低減や動作速度の上昇から、パッケージされた半導体集積装置をさらにパッケージするＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）や、チップ状の半導体集積装置をチップ状のままワイヤーボンディングで接続する方法（Ｗ／Ｂ方式）などが開発されている。
近年更なる、動作速度向上、小型化、実装面積低減、配線抵抗低減を目的として、ワイヤーボンディングを用いるのではなく、半導体集積装置上に、異なる半導体集積装置を積層してなる、いわゆる積層型半導体集積装置の開発が行われている。積層型半導体集積装置は、現在、個々のチップ状に切り離された半導体集積装置を積層する方法（Ｃｈｉｐ ｏｎ Ｃｈｉｐ，ＣｏＣ）や、最下層のみ半導体ウエハの形状を保ちつつ、個々に切り分けられた半導体集積装置を積層する方法（Ｃｈｉｐ ｏｎ Ｗａｆｅｒ，ＣｏＷ）が行われている。
ＣｏＣ、ＣｏＷは、個々の半導体集積装置チップは良品を選別することが可能であり、良品を積層した後の積層型半導体集積装置であるため、良品の可能性が高くなる一方、チップサイズの微細化により積層時の位置決め精度が各々の半導体集積装置において必要であったり、個々のチップを順番に積層するため量産が困難であるといった欠点がある。
そこで、積層半導体集積装置をより安価に多量に作製する方法として半導体ウエハ上に形成された個々の半導体集積装置を切り分けることなく、半導体ウエハの状態で電気的に接合し一括して積層する積層型半導体集積装置が提案されている。この半導体集積装置は半導体集積装置を上下方向に電気的に接合して、配線抵抗の低減や実装面積の低減などが可能な上に、位置精度を出しやすい、一括して積層可能といった利点がある。
製造方法の一例として、半導体ウエハ上に半導体集積装置を形成後、別の加工用支持基板を半導体集積装置表面に貼り合せて、裏面研削やエッチングなどにより半導体ウエハの薄化を行う。その後、異方性ドライエッチングなどの技術を用いてアスペクト比の大きな深い貫通孔を設けた後（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ，ＴＳＶ技術）、貫通孔に絶縁膜を形成して、その貫通孔に銅などの導電材をメッキなどで埋め込む。この半導体ウエハ裏面を別の半導体集積装置が形成された半導体ウエハ表面と貼り合せて電気的に接合し、加工用支持基板を剥がす。この工程を順次行うことにより半導体ウエハの状態で半導体集積装置が複数枚積層された積層型半導体集積装置を得るという方法（Ｗａｆｅｒ ｏｎ Ｗａｆｅｒ，ＷｏＷ）工程が例示される。
上記工程において、加工用支持基板と半導体集積装置を形成した半導体ウエハ表面の貼り合せに用いる粘着剤は、半導体ウエハの研削から上下２枚の半導体ウエハを電気的に接続後に加工用支持基板を剥がすまでの、裏面研削時の耐研削抵抗、低研削痕、貫通孔形成時の異方性ドライエッチングにおける耐熱性、または研削痕除去や貫通孔形成のためのウエットエッチングやメッキ時の耐薬品性、最終的な加工用支持基板とのスムースな剥離と低被着体汚染性などが同時に求められる。
従来加工用支持基板を貼り合せる際には、アクリル粘着剤やゴム粘着剤が用いられていたが、これらの粘着剤は熱に弱いため、上記のような、電気的に接続して積層する工程内の加熱工程において溶融してしまうという問題が発生するようになった。
また、特許文献１で、半導体ウエハ表面保護フィルムが提案されているが、これは裏面研削およびエッチングといった薄化工程は考慮されているが、加熱、特に１５０℃以上に１時間以上曝されるような条件下での挙動については何ら言及していない。
このように、半導体ウエハの裏面研削時の耐研削抵抗、異方性ドライエッチング工程などにおける耐熱性、メッキやエッチング時の耐薬品性、最終的な加工用支持基板とのスムースな剥離と低被着体汚染性を同時に成立させることができる積層型半導体集積装置の製造方法はなく、ＴＳＶ技術を用いた実用化された積層型半導体集積装置は、最終的に加工用支持基板であるガラス基板を剥離する必要の無い実装イメージセンサーに採用されているのみである。
特許第３７４０４５１号公報
本発明は、上記問題点に鑑みなされたもので、半導体ウエハの裏面研削時の耐研削抵抗、異方性ドライエッチング工程などにおける耐熱性、メッキやエッチング時の耐薬品性、最終的な加工用支持基板とのスムースな剥離と低被着体汚染性を同時に成立させる、積層型半導体集積装置の製造方法を提供することを目的とする。
上記課題を解決するため、本発明は、少なくとも、表面にデバイスが形成された第１の半導体ウエハを裏面研削する工程と、前記第１の半導体ウエハを、表面にデバイスが形成された第２の半導体ウエハに電気的に接続して積層する工程とを含む積層型半導体集積装置の製造方法であって、前記第１の半導体ウエハを裏面研削する際に、前記第１の半導体ウエハのデバイスが形成された表面と加工用支持基板とをシリコーン粘着剤を用いて貼り合せた後、前記第１の半導体ウエハの裏面研削をすることを特徴とする積層型半導体集積装置の製造方法を提供する。
このように、第１の半導体ウエハを裏面研削する際に、前記第１の半導体ウエハのデバイスが形成された表面と加工用支持基板とをシリコーン粘着剤を用いて貼り合せた後、第１の半導体ウエハの裏面研削をすれば、裏面研削時の抵抗にも耐えることができ、耐熱性、耐薬品性、及び低被着体汚染性にも優れているため、表面にデバイスが形成された第２の半導体ウエハとの電気的接続による積層の際にも、好適に用いることができる。
この場合、シリコーン粘着剤の、室温における粘着力が０．０２〜０．２０Ｎ／２５ｍｍであり、前記電気的に接続して積層する工程内の加熱工程終了後における粘着力が０．２０Ｎ／２５ｍｍ以下のものを用いて貼り合せることが好ましい。
または、シリコーン粘着剤の、室温における粘着力が０．０２〜０．２０Ｎ／２５ｍｍであり、前記電気的に接続して積層する工程内の加熱工程終了後における粘着力が１．００Ｎ／２５ｍｍ以下であり、再度７０〜２００℃に加熱された際の加熱中における粘着力が０．２０Ｎ／２５ｍｍ以下のものを用いて貼り合せることが好ましい。
このように、シリコーン粘着剤の室温における粘着力が０．０２〜０．２０Ｎ／２５ｍｍであり、前記電気的に接続して積層する工程内の加熱工程終了後における粘着力が０．２０Ｎ／２５ｍｍ以下のもの、又は室温における粘着力が０．０２〜０．２０Ｎ／２５ｍｍであり、前記電気的に接続して積層する工程内の加熱工程終了後における粘着力が１．００Ｎ／２５ｍｍ以下であり、再度７０〜２００℃に加熱された際の加熱中における粘着力が０．２０Ｎ／２５ｍｍ以下のものを用いて第１の半導体ウエハのデバイスが形成された表面と加工用支持基板とを貼り合せれば、裏面研削の際の研削抵抗に耐え得るだけの粘着力となり、また、加熱工程終了後半導体ウエハと加工用支持基板とを剥離する際にも、容易に剥離することが可能となる。
また、このようなシリコーン粘着剤として、
（Ａ）１分子中に２個以上のアルケニル基を有し、２５℃における粘度が１０，０００ｍＰａ・ｓ以上である、ジオルガノポリシロキサン ３０〜７０質量部、
（Ｂ）Ｒ１ ３ＳｉＯ０．５単位及びＳｉＯ２単位を含有し、Ｒ１ ３ＳｉＯ０．５単位／ＳｉＯ２単位のモル比が０．５〜１．７であるポリオルガノシロキサン（Ｒ１は独立に炭素原子数１〜１０の非置換又は置換の一価の炭化水素基である。） ７０〜３０質量部、
ただし、（Ａ）及び（Ｂ）成分の合計が１００質量部となる
（Ｃ）１分子内に２個以上のＳｉＨ基を含有するオルガノハイドロジエンポリシロキサン
（Ａ）成分中のアルケニル基に対する（Ｃ）成分中のＳｉＨ基のモル比が０．５〜２０となる量、
（Ｄ）反応制御剤 （Ａ）、（Ｂ）、及び（Ｃ）成分の合計１００質量部に対して０〜８．０質量部、及び
（Ｅ）白金系触媒 有効量
からなるものを用いることができる。
この場合、シリコーン粘着剤の（Ａ）成分を、下記一般式（１）及び／又は（２）で表されるジオルガノポリシロキサンとすることができる。
Ｒ２ （３−ａ）ＸａＳｉＯ−（Ｒ２ＸＳｉＯ）ｍ−（Ｒ２ ２ＳｉＯ）ｎ−ＳｉＲ２ （３−ａ）Ｘａ （１）

Ｒ２ ２（ＨＯ）ＳｉＯ−（Ｒ２ＸＳｉＯ）ｍ＋２−（Ｒ２ ２ＳｉＯ）ｎ−ＳｉＲ２ ２（ＯＨ） （２）

（式中、Ｒ２は夫々独立して脂肪族不飽和結合を有さない１価炭化水素基、Ｘは夫々独立してアルケニル基含有１価有機基であり、ａは０〜３の整数、２ａ＋ｍは１分子中にアルケニル基含有量が０．７５ｍｏｌ％〜７．５ｍｏｌ％となる数、そしてｎは１００以上の数であり、ｍ＋ｎは式（１）及び／又は（２）のポリジオルガノシロキサンの２５℃における粘度を１０，０００ｍＰａ・ｓ以上にする数である。）
このように、シリコーン粘着剤が、上記（Ａ）〜（Ｅ）成分からなるものであり、特に、（Ａ）成分が上記一般式（１）及び／又は（２）で表されるものであれば、第１の半導体ウエハの、裏面研削時の抵抗にも耐えることができ、第１の半導体ウエハと加工用支持基板を剥離する際にも、容易に剥離することが可能である。
また、シリコーン粘着剤の形態が液体であり、前記加工用支持基板及び／又は前記第１の半導体ウエハのデバイスが形成された表面に塗布、硬化した後、前記加工用支持基板と前記第１の半導体ウエハのデバイスが形成された表面とを貼り合せることができる。
このように、シリコーン粘着剤の形態が液体であるものを用いれば、加工用支持基板と第１の半導体ウエハを貼り合せるための均一な粘着剤層の形成を容易に行うことができる。
または、シリコーン粘着剤の形態が両面シリコーン粘着テープを用いることもできる。
このように、シリコーン粘着剤の形態が両面シリコーン粘着テープであるものを用いれば、粘着テープそのものも容易に作製でき、また、ハンドリングも容易で、第１の半導体ウエハと加工用支持基板を貼り合せる際にも、半導体製造工程において一般的に用いられているウエハラミネーターを用いることができるので経済的である。
この場合、両面シリコーン粘着テープが、耐熱性プラスチックフィルムを支持基材とし、両面にシリコーン粘着剤を塗布してなるものを用いることができる。
このように、耐熱性プラスチックフィルムを支持基材とした両面シリコーン粘着テープを用いれば、例えば、貫通電極作製時の異方性ドライエッチングのように、１５０℃を超える熱が１時間以上継続する場合であっても問題なく加熱を行うことが可能である。
またこの場合、両面シリコーン粘着テープの粘着力は、前記加工用支持基板への貼り付け側が前記第１の半導体ウエハのデバイスが形成された表面への貼り付け側より高粘着力であることが好ましい。
このように、加工用支持基板への貼り付け側が第１の半導体ウエハのデバイスが形成された表面への貼り付け側より高粘着力である両面シリコーン粘着テープを用いれば、加工用支持基板と半導体ウエハとを剥離する際、半導体ウエハ表面からシリコーン粘着テープをより確実に剥離することが可能となる。
また、両面シリコーン粘着テープの大きさが、貼り合せる前記加工用支持基板及び前記第１の半導体ウエハに対し、一部又は全部において大きいものであることが好ましい。
このように、両面シリコーン粘着テープの大きさが、貼り合せる加工用支持基板及び第１の半導体ウエハに対し、一部又は全部において大きいものであれば、その大きな部分を支点にして、容易に粘着テープを剥がすことが可能となり、便利である。
以上説明したように、本発明の積層型半導体集積装置製造方法を用いることにより、半導体ウエハの裏面研削時の耐研削抵抗、異方性ドライエッチング工程などにおける耐熱性、メッキやエッチング時の耐薬品性、最終的な加工用支持基板とのスムースな剥離と低被着体汚染性を同時に達成することが可能である。
本発明に係る積層型半導体集積装置の製造方法の一例を示す概略図である。 本発明に好ましく用いられる両面シリコーン粘着テープの形状の一例を示した図である。
以下、本発明について詳細に説明する。
前述のように、積層型半導体集積装置の製造方法、特には、ＴＳＶ技術を用いた積層型半導体集積装置の製造方法において、半導体ウエハの裏面研削時の耐研削抵抗、異方性ドライエッチング工程などにおける耐熱性、メッキやエッチング時の耐薬品性、最終的な加工用支持基板とのスムースな剥離と低被着体汚染性を同時に達成する方法が求められていた。
本発明者らは、前記目的を達成すべく、鋭意研究検討した結果、シリコーン粘着剤を用いて後述する積層型半導体集積装置製造工程を実施することにより、前記各特性を満足する積層型半導体集積装置の製造方法を発明するに至った。
即ち、本発明の積層型半導体集積装置の製造方法は、少なくとも、表面にデバイスが形成された第１の半導体ウエハを裏面研削する工程と、前記第１の半導体ウエハを、表面にデバイスが形成された第２の半導体ウエハに電気的に接続して積層する工程とを含む積層型半導体集積装置の製造方法であって、前記第１の半導体ウエハを裏面研削する際に、前記第１の半導体ウエハのデバイスが形成された表面と加工用支持基板とをシリコーン粘着剤を用いて貼り合せた後、前記第１の半導体ウエハの裏面研削をすることを特徴とするものである。
以下、本発明の実施形態について、図面を参照に製造方法を例示してより具体的に説明するが、本発明はこれらに限定されるものではない。
図１は、本発明に係る積層型半導体集積装置の製造方法の一例を示す説明図である。
例えば本発明では、図１（ａ）に示されるように、表面にデバイスが形成された第１の半導体ウエハ１を、シリコーン粘着剤２を介して加工用支持基板３と貼り合せる。次いで、第１の半導体ウエハ１の裏面研削する工程（図１（ｂ））、電気的に接続し積層するための工程として、貫通孔作製後Ｃｕなどの電極を得るためのメッキ加工を行い貫通電極４を形成する工程（図１（ｃ））、電気的に接続させるための金属製バンプ５を形成する工程（図１（ｄ））といった一連の工程を経て、第１の半導体ウエハ１と第２の半導体ウエハ６とを電気的に接続して積層し（図１（ｅ））、その後、加工用支持基板３をシリコーン粘着剤２とともに、第１の半導体ウエハ１表面から剥離する（図１（ｆ））。そして、以降においても、上記（ａ）〜（ｆ）の工程を繰り返すことにより、積層型半導体集積装置を製造する。
このように、裏面研削された第１の半導体ウエハと加工用支持基板とは、第２の半導体ウエハと電気的に接合されて後、剥離されることが好ましい。裏面研削後の第１の半導体ウエハは３０〜２００μｍと薄いために剥離の際の応力により割れやすいため、第２の半導体ウエハと接合した場合、剥離時の応力に耐えるよう補強できる。
本発明において、前記貼り合せに用いられる、シリコーン粘着剤２は、以下の特性を有することが好ましい。
シリコーン粘着剤の粘着力は、第１の半導体ウエハを裏面側から研削及び研磨などで薄化する際の研削抵抗及び／又は研磨抵抗より大きいものが好ましく用いられる。
薄化時の研削抵抗及び／又は研磨抵抗より粘着力が大きければ、研削砥石／研磨布の回転による負荷にも耐え得るので、半導体ウエハが回転することもなく、均一な研削／研磨が行え、半導体ウエハが加工用支持基板より剥離したり破損したりする恐れもない。
また、シリコーン粘着剤２は、工程内で使用される薬液に対して、薬液に溶出しないことが好ましい。ここで言う工程内で使用される薬液とは、各種半導体ウエハの洗浄剤、銅や錫などの配線めっき用メッキ液、レジスト液やレジスト除去液などが挙げられるがこれらに限られるものではない。有機溶剤であっても、パラフィン系、イソパラフィン系、トルエン、キシレンなどの芳香族系溶剤などのシリコーン粘着剤を溶解する溶剤を除き、極性の高い有機系溶剤、無機系水溶液を問わず使用される溶液を示す。
前記シリコーン粘着剤は、シリコーン粘着剤を、例えば有機溶剤を用いて除去、あるいはシリコーン粘着テープ形状で剥離した後、半導体集積装置へのシリコーン粘着剤に基づく汚染の少ないことを特徴とする。シリコーンは接点障害の要因となるため、半導体集積装置上に残ることは好ましくない。しかしながら、本発明によればシリコーン汚染は最小限となり、接点障害を起こす可能性はきわめて低い。さらに、シリコーン汚染はシリコーン粘着剤自体が半導体ウエハ上に焼きつく状態ではなく、ただ付着しているだけであるので、シリコーンを溶解する溶剤、例えば、トルエン、キシレン等の芳香族系溶剤、ヘキサン、オクタン、イソパラフィンなどの脂肪族系溶剤、メチルエチルケトン、メチルイソブチルケトンなどのケトン系溶剤、酢酸エチル、酢酸イソブチルなどのエステル系溶剤、又はこれらの混合溶剤を用いて洗浄することにより、シリコーン残渣を簡単に除去することが可能である。
さらに、シリコーン粘着剤の粘着力は、第１の半導体ウエハを、表面にデバイスが形成された第２の半導体ウエハに電気的に接続して積層する工程の加熱工程を経た場合、加熱前と加熱後で変化しないか、加熱前より加熱後の方が低いことが好ましい。
このように、加熱前と加熱後で粘着力が変化しないか、又は加熱後の粘着力が加熱前に比べ低いものであれば、半導体ウエハからの加工用支持基板の剥離が容易となり、半導体ウエハを破損する恐れもない。
尚、加熱工程とは、例えば、第１の半導体集積装置の貫通電極形成時の異方性ドライエッチングによる加熱や、電極へのハンダリフロー等が挙げられる。
このようなシリコーン粘着剤として、具体的には、粘着力が、室温で０．０２〜０．２０Ｎ／２５ｍｍ、好ましくは０．０４〜０．１０Ｎ／２５ｍｍ、さらに好ましくは０．０５〜０．１０Ｎ／２５ｍｍの粘着力を有し、電気的に接続して積層する工程内の加熱工程終了後における粘着力が０．２０Ｎ／２５ｍｍ以下であるものが好ましく用いられる。
半導体ウエハの口径にもよるが、シリコンウエハの場合では、直径３００ｍｍのシリコンウエハ全面に貼り合せた場合、粘着力が０．０２Ｎ／２５ｍｍ以上であれば、シリコンウエハを薄化する際の研削／研磨抵抗にも耐えられ、シリコンウエハも回転することなくしっかりと固定される。その結果、均一に薄化でき、製造される半導体集積装置が良好なものとなる。粘着力が０．２０Ｎ／２５ｍｍ以下であれば、薄化前の貼り合せの際、気泡を巻き込むなどの均一性に対する不具合が発生した場合、貼り直しすることも可能となる、また加工用支持基板と半導体ウエハとを剥離する際に、剥離しやすいといった利点もある。
または、前記シリコーン粘着剤の粘着力は、半導体集積装置製造時の加熱工程を経た場合、加熱後の粘着力は、加熱前に比べ重剥離化するものでもよいが、その場合、剥離のために再度加熱することにより高温中では軽剥離化することが好ましい。
このようなシリコーン粘着剤として、具体的には、室温における粘着力が０．０２〜０．２０Ｎ／２５ｍｍであり、前記電気的に接続して積層する工程内の加熱工程終了後における粘着力が１．００Ｎ／２５ｍｍ以下であり、再度７０〜２００℃に加熱された際の加熱中における粘着力が０．２０Ｎ／２５ｍｍ以下であるものが好ましく用いられる。
特に、７０℃以上に再加熱した際、粘着力が０．００５〜０．２０Ｎ／２５ｍｍとなることが好ましい。さらに好ましくは０．００５〜０．０５Ｎ／２５ｍｍである。粘着力が０．００５Ｎ／２５ｍｍ以上であれば、加熱時にも半導体ウエハを保持することができ、０．２０Ｎ／２５ｍｍ以下であれば、再加熱した際に、容易に剥離が行える。
この、シリコーン粘着剤を剥離する際の加熱温度は、ドライエッチング工程やハンダリフロー工程などの工程で使用される以下の温度であることが好ましい。具体的には２００℃、好ましくは１８０℃、さらに好ましくは１５０℃以下である。２００℃以下であれば、ハンダリフロー以下の温度であるので、剥離熱処理時にハンダが再溶融して意図しない回路の短絡等を起こすこともない。
このような、室温における粘着力（初期粘着力）が低く、加熱時粘着力がさらに低いシリコーン粘着剤としては、再貼り合せの点でも有利な、付加硬化型シリコーン粘着剤が好適に用いられる。
前記付加硬化型シリコーン粘着剤としては、
（Ａ）１分子中に２個以上のアルケニル基を有し、２５℃における粘度が１０，０００ｍＰａ・ｓ以上である、ジオルガノポリシロキサン ３０〜７０質量部
（Ｂ）Ｒ１ ３ＳｉＯ０．５単位およびＳｉＯ２単位を含有し、Ｒ１ ３ＳｉＯ０．５単位／ＳｉＯ２単位のモル比が０．５〜１．７であるポリオルガノシロキサン（Ｒ１は炭素原子数１から１０の１価炭化水素基である。） ７０〜３０質量部 ただし、（Ａ）及び（Ｂ）成分の合計が１００質量部となる
（Ｃ）１分子内に２個以上のＳｉＨ基を含有するオルガノハイドロジエンポリシロキサン
（Ａ）成分中のアルケニル基に対する（Ｃ）成分中のＳｉＨ基のモル比が０．５〜２０となる量、
（Ｄ）反応制御剤 （Ａ）、（Ｂ）、及び（Ｃ）成分の合計１００質量部に対して０〜８．０質量部、及び
（Ｅ）白金系触媒 有効量
からなるものが好ましく用いられる。
以下、各成分につき、詳細に説明する。
＜（Ａ）成分＞
（Ａ）成分は１分子中に２個以上のアルケニル基を含有する直鎖状又は分岐状のジオルガノポリシロキサンであり、特に、１分子中に０．７５ｍｏｌ％（アルケニル基モル数／Ｓｉモル数）〜７．５ｍｏｌ％のアルケニル基を含有するジオルガノポリシロキサンであることが好ましい。
このようなジオルガノポリシロキサンとして、具体的には下記式（１）及び／又は（２）で示されるものを挙げることができる。
Ｒ２ （３−ａ）ＸａＳｉＯ−（Ｒ２ＸＳｉＯ）ｍ−（Ｒ２ ２ＳｉＯ）ｎ−ＳｉＲ２ （３−ａ）Ｘａ （１）
Ｒ２ ２（ＨＯ）ＳｉＯ−（Ｒ２ＸＳｉＯ）ｍ＋２−（Ｒ２ ２ＳｉＯ）ｎ−ＳｉＲ２ ２（ＯＨ） （２）
（式中、Ｒ２は夫々独立して脂肪族不飽和結合を有さない１価炭化水素基、Ｘは夫々独立してアルケニル基含有１価有機基、ａは０〜３の整数、２ａ＋ｍは１分子中にアルケニル基含有量が０．７５ｍｏｌ％〜７．５ｍｏｌ％となる数、そしてｎは１００以上の数であり、ｍ＋ｎは式（１）及び／又は（２）のポリジオルガノシロキサンの２５℃における粘度を１０，０００ｍＰａ・ｓ以上、好ましくは５０，０００ｍＰａ・ｓ以上、より好ましくは１００，０００ｍＰａ・ｓ以上にする数である。）
上記式中、Ｒ２としては、炭素原子数１〜１０の１価炭化水素基が好ましく、例示すると、メチル基、エチル基、プロピル基、ブチル基などのアルキル基；シクロヘキシル基などのシクロアルキル基；フェニル基、トリル基などのアリール基などであり、特にメチル基等のアルキル基又はフェニル基が好ましい。
Ｘのアルケニル基含有１価有機基としては、炭素原子数２〜１０の有機基が好ましく、ビニル基、アリル基、ヘキセニル基、オクテニル基等のアルケニル基；アクリロイルプロピル基、アクリロイルメチル基、メタクリロイルプロピル基等の（メタ）アクリロイルアルキル基；アクリロキシプロピル基、アクリロキシメチル基、メタクリロキシプロピル基、メタクリロキシメチル基等の（メタ）アクリロキシアルキル基；シクロヘキセニルエチル基、ビニルオキシプロピル基などのアルケニル基含有１価炭化水素基が挙げられ、特に、工業的にはビニル基が好ましい。
上記一般式（１）中、ａは０〜３の整数であるが、ａが１〜３であれば、分子鎖末端がアルケニル基で封鎖されるため、反応性のよいこの分子鎖末端アルケニル基により、短時間で反応を完結することができ好ましい。さらには、コスト面において、ａ＝１が工業的に好ましい。
このアルケニル基含有ジオルガノポリシロキサンの性状はオイル状又は生ゴム状であることが好ましい。
このアルケニル基含有ジオルガノポリシロキサンは直鎖状であっても分岐状であってもよい。
（Ａ）成分の粘度は２５℃において、オイル状のものであれば１０，０００ｍＰａ・ｓ以上、特に５０，０００ｍＰａ・ｓ以上が好ましい。１０，０００ｍＰａ・ｓ以上であれば、硬化物の架橋が進むこともなく、柔軟性が保たれ、その結果、適当な粘着力が得られる。また、生ゴム状のものであれば（通常、２５℃での粘度は１００，０００ｍＰａ・ｓ以上、特に５００，０００ｍＰａ・ｓ以上である）上記粘度の上限については特に制限はないが、例えば３０％の濃度となるようにトルエンで溶解したときの粘度が１００，０００ｍＰａ・ｓ以下であるのが好ましい。１００，０００ｍＰａ・ｓ以下であれば、組成物の粘度も適度なものとなるため、製造時の撹拌が容易に行える。
（Ａ）成分は２種以上を併用してもよい。
（Ａ）アルケニル基含有ポリオルガノシロキサンのアルケニル量は０．７５ｍｏｌ％〜７．５ｍｏｌ％であることが好ましい。より好ましくは、１．５ｍｏｌ％〜５ｍｏｌ％であり、さらに好ましくは１．５ｍｏｌ％〜４ｍｏｌ％である。
アルケニル基が０．７５ｍｏｌ％以上であれば、粘着力が高くなりすぎることもなく、剥離が容易となる。アルケニル基が７．５ｍｏｌ％以下であれば、適度に硬化するため、適切な粘着力が得られる。
このアルケニル基含有ジオルガノポリシロキサンのアルケニル基は分子鎖末端であっても分子鎖内のみであってもよいが、分子鎖末端がアルケニル基で封鎖されているものがより好ましい。分子鎖末端アルケニル基は反応性がよく、短時間で反応を完結することができる。
＜（Ｂ）成分＞
（Ｂ）成分はＲ１ ３ＳｉＯ０．５単位（式中、Ｒ１は独立に炭素原子数１〜１０の非置換もしくは置換の一価の炭化水素基）及びＳｉＯ２単位を含有し、Ｒ１ ３ＳｉＯ０．５単位／ＳｉＯ２単位のモル比が０．５〜１．７、好ましくは０．６〜１．２であるポリオルガノシロキサンである。
（Ｂ）成分の代表的なものは、Ｒ１ ３ＳｉＯ０．５単位とＳｉＯ２単位のみから実質的に構成される。Ｒ１ ３ＳｉＯ０．５単位／ＳｉＯ２単位のモル比が０．５以上であれば、粘着力やタックが低下することもなく、１．７以下であれば、粘着力や保持力が低下することもない。ＯＨ基を含有していてもよく、ＯＨ基含有量は４．０質量％以下のものが好ましい。ＯＨ基が４．０質量％以下であれば、粘着剤の硬化性が低下することもなく好ましい。
（Ｂ）成分は２種以上を併用してもよい。また、本発明の特性を損なわない範囲でＲ１ＳｉＯ１．５単位及び／又はＲ１ ２ＳｉＯ単位を（Ｂ）成分中に含有させることも可能である。
（Ａ）成分及び（Ｂ）成分は単純に混合したものを用いてもよいし、（Ａ）成分が上記一般式（２）のジオルガノポリシロキサンを含有する場合、（Ａ）成分及び（Ｂ）成分を縮合反応生成物として使用してもよい。縮合反応を行うには、例えばトルエンなどの溶剤に溶解した（Ａ）及び（Ｂ）成分の混合物を、アルカリ性触媒を用いて室温乃至還流下で反応させればよい。
（Ａ）成分と（Ｂ）成分の比率は、３０／７０〜７０／３０が好ましい。さらに好ましくは３５／６５〜７０／３０、より好ましくは４０／６０〜５０／５０である。
（Ａ）成分が３０部以上であれば、室温での貼り合せ時にも粘着力が低すぎることなく、タックも十分であり、貼り付けることが容易となる。
（Ａ）成分が７０部以下であれば、加熱工程を経た後であっても粘着力が上昇し難く、さらには再加熱中においては粘着力が低下し、剥離し易いものとなる。
＜（Ｃ）成分＞
（Ｃ）成分は架橋剤であり、１分子中にケイ素原子に結合した水素原子（ＳｉＨ基）を少なくとも２個、好ましくは３個以上有するオルガノハイドロジエンポリシロキサンである。直鎖状、分岐状、又は環状のものを使用できる。
前記（Ｃ）成分としては、下記一般式（３）又は（４）のものを例示することができるが、これらのものに限定されない。
Figure 0005010668
 （式中、Ｒ４は夫々独立して炭素原子数１から１０の１価炭化水素基、ｃは０または１であり、ｘ及びｙは整数であり、２ｃ＋ｘ≧２、かつｘ＋ｙは式（３）のオルガノハイドロジエンポリシロキサンの２５℃における粘度が１〜５，０００ｍＰａ・ｓとなる数を示し、好ましくはｘ＋ｙ≧４、更に好ましくは２００≧ｘ＋ｙ≧８の整数を示す。ｓは２以上の整数、ｔは０以上の整数で、かつｓ＋ｔ≧３、好ましくは８≧ｓ＋ｔ≧３の整数を示す。）
前記（Ｃ）成分のオルガノハイドロジエンポリシロキサンの２５℃における粘度は、１〜５，０００ｍＰａ・ｓであることが好ましく、５〜５００ｍＰａ・ｓであるのがさらに好ましい。このオルガノハイドロジエンポリシロキサンは２種以上の混合物でもよい。
前記（Ｃ）成分の使用量は、（Ａ）成分中のアルケニル基量に対する（Ｃ）成分中のＳｉＨ基のモル比（ＳｉＨ基／アルケニル基）が０．５〜２０、特に２．０〜１０．０の範囲となるように配合することが好ましい。このＳｉＨ基とアルケニル基とのモル比が０．５以上であれば、架橋密度が低くなることもなく、粘着剤層が硬化しないといった問題も起こらない。２０以下であれば、架橋密度が高くなりすぎることもなく、十分な粘着力及びタックが得られる。また、前記モル比が２０以下であれば、処理液の使用可能時間を長くすることができる。
＜（Ｄ）成分＞
（Ｄ）成分は反応制御剤であり、シリコーン粘着剤組成物を調合ないし基材に塗工する際に、加熱硬化前に処理液が増粘やゲル化を起こさないようにするために必要に応じて任意に添加するものである。
具体例としては、３−メチル−１−ブチン−３−オール、３−メチル−１−ペンチン−３−オール、３，５−ジメチル−１−ヘキシン−３−オール、１−エチニルシクロヘキサノール、３−メチル−３−トリメチルシロキシ−１−ブチン、３−メチル−３−トリメチルシロキシ−１−ペンチン、３，５−ジメチル−３−トリメチルシロキシ−１−ヘキシン、１−エチニル−１−トリメチルシロキシシクロヘキサン、ビス（２，２−ジメチル−３−ブチノキシ）ジメチルシラン、１，３，５，７−テトラメチル−１，３，５，７−テトラビニルシクロテトラシロキサン、１，１，３，３−テトラメチル−１，３−ジビニルジシロキサンなどが挙げられ、好ましいのは１−エチニルシクロヘキサノール、及び３−メチル−１−ブチン−３−オールである。
前記（Ｄ）成分の配合量は、通常前記（Ａ）、（Ｂ）、及び（Ｃ）成分の合計１００質量部に対して０〜８．０質量部の範囲であればよく、好ましくは０．０１〜８．０質量部、特に０．０５〜２．０質量部であるのが好ましい。８．０質量部以下であれば、シリコーン粘着剤組成物の硬化性が低下することもなく、０．０１質量部以上であると反応制御の効果が十分発揮される。
＜（Ｅ）成分＞
（Ｅ）成分は白金系触媒（即ち、白金族金属触媒）であり、例えば、塩化白金酸、塩化白金酸のアルコール溶液、塩化白金酸とアルコールとの反応物、塩化白金酸とオレフィン化合物との反応物、塩化白金酸とビニル基含有シロキサンとの反応物などが挙げられる。
前記（Ｅ）成分の添加量は有効量であり、通常前記（Ａ）、（Ｂ）、（Ｃ）及び（Ｄ）成分の合計に対し、白金分（質量換算）として１〜５，０００ｐｐｍであり、５〜２，０００ｐｐｍであることが好ましい。１ｐｐｍ以上であればシリコーン粘着剤組成物の硬化性が低下することもなく、架橋密度が低くなることも、保持力が低下することもない。５，０００ｐｐｍ以下であれば、処理浴の使用可能時間を長くすることができる。
＜任意成分＞
本発明に用いられるシリコーン粘着剤組成物には、上記各成分以外に任意成分を添加することができる。例えば、ポリジメチルシロキサン、ポリジメチルジフェニルシロキサンなどの非反応性のポリオルガノシロキサン；フェノール系、キノン系、アミン系、リン系、ホスファイト系、イオウ系、チオエーテル系などの酸化防止剤；トリアゾール系、ベンゾフェノン系などの光安定剤；リン酸エステル系、ハロゲン系、リン系、アンチモン系などの難燃剤；カチオン活性剤、アニオン活性剤、非イオン系活性剤などの帯電防止剤；塗工の際の粘度を下げるための溶剤として、トルエン、キシレン等の芳香族系溶剤、ヘキサン、オクタン、イソパラフィンなどの脂肪族系溶剤、メチルエチルケトン、メチルイソブチルケトンなどのケトン系溶剤、酢酸エチル、酢酸イソブチルなどのエステル系溶剤、ジイソプロピルエーテル、１，４−ジオキサンなどのエーテル系溶剤、又はこれらの混合溶剤などが使用される。
本発明で用いられるシリコーン粘着剤の好ましい形態の一例としては、液体であるものが挙げられる。本発明ではこれを用いて、加工用支持基板又は第１の半導体ウエハのデバイスが形成された表面に塗布、硬化し、粘着剤層を形成した後、加工用支持基板と第１の半導体ウエハ表面とを貼り合せることができる。
塗布の方法としては、特に限定されないが、例えば、スピンコート法やスプレー法などが挙げられる。特にスピンコート法は半導体集積装置製造に通常用いられているため、新たに製造装置を増やすことなく、工程の構築が可能となる。さらに、回転数や粘度を適宜調整することにより、シリコーン粘着剤の膜厚が調整可能である。
前記粘着剤層の形成は、第１の半導体ウエハのデバイスが形成された表面、加工用支持基板のどちらか、あるいは両方であってもよい。
積層半導体集積装置は、上層あるいは下層に配置される別の半導体集積装置と電気的に接続されるための突起状のバンプ電極を有する半導体ウエハの形状となることもある。バンプ電極の材質は、半田、金、銀、銅等であり、形状はボール状、円柱状、方形状等がある。バンプ電極は、半導体ウエハの表面から突出して形成されており、その高さ（ウエハ表面とバンプ電極頂点との高低差）は、一般的には１０〜２００μｍである。また、半導体チップの生産工程の多様化に伴い、半導体ウエハの裏面を研削する前に、半導体ウエハ表面のチップを検査し、不良チップに高さが１０〜１００μｍの突起状の不良回路識別マーク（インクドットともいう）を付けてから半導体ウエハの裏面研削を行う工程が採用されている場合もある。
このように、半導体ウエハの表面にバンプ電極などの突起状物が存在する場合は、シリコーン粘着剤を半導体ウエハ表面の突起を吸収し平坦にするよう塗布することもできるが、隙間を均一に埋めることが困難な場合もあるため、加工用支持基板上にシリコーン粘着剤を塗布、硬化し、シリコーン粘着剤層を形成することがより好ましい。
このように、加工用支持基板上にシリコーン粘着剤層を形成すれば、加工用支持基板と第１の半導体ウエハを剥がす際にも、粘着剤が半導体ウエハ上に残ることなく、容易に剥離することができる。
本発明に用いられるシリコーン粘着剤の、他の好ましい形態としては、両面シリコーン粘着テープであるものが挙げられる。両面シリコーン粘着テープは、ハンドリングが容易であり、半導体製造工程において一般的に用いられているウエハラミネーターを用いて貼り合せることができる。
前記両面シリコーン粘着テープとしては、耐熱性プラスチックフィルムを支持基材とし、両面にシリコーン粘着剤を塗布してなる両面シリコーン粘着テープであるものが好ましく用いられる。
例えば、貫通電極作製時の、異方性ドライエッチングでは１５０℃を超える熱が１時間以上継続する場合があり、この熱履歴に対してシリコーン粘着剤のみならず支持基材にも耐熱性が必要となるからである。
また、半導体ウエハ裏面を研削した後、必要に応じて、引き続き実施されることがあるウエハ裏面の薬液処理工程におけるウエハの保護性能を考慮すれば、耐薬品性に優れた基材フィルムを使用することが好ましい。
本発明に用いられる両面シリコーン粘着テープを構成する基材フィルムとしては、合成樹脂をフィルム状に成形加工したフィルムが好ましく用いられる。基材フィルムは単層体であっても、又、二層以上のフィルムの積層体であってもよい。又、基材フィルムは熱可塑性樹脂を成形加工したものであっても、熱硬化性樹脂を成膜後、硬化したものであってもよい。
基材フィルムに用いられる原料樹脂としては、例えば、ポリエチレン、ポリプロピレン、ポリブテン、ポリメチルペンテン、エチレン酢酸ビニル共重合体、エチレン−エチルアクリレート共重合体、エチレン−アクリル酸エステル−無水マレイン酸共重合体、エチレン−メタクリル酸グリシジル共重合体、エチレン−メタクリル酸共重合体、アイオノマー樹脂、エチレン−プロピレン共重合体、ブタジエン系エラストマー、スチレン−イソプレン系エラストマーなどの熱可塑性エラストマー、ポリスチレン系樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン系樹脂、ポリアミド系樹脂、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリイミド、ポリエーテルエーテルケトン、ポリカーボネート、ポリウレタン、アクリル系樹脂、フッ素系樹脂、セルロース系樹脂などが挙げられる。
中でも、耐熱性、耐薬品性、汎用性といった面からポリアミド系樹脂、ポリイミド、ポリエーテルエーテルケトン、フッ素系樹脂などが好適に使用できる。
前記両面シリコーン粘着テープの粘着力は、加工用支持基板への貼り付け側と、第１の半導体ウエハのデバイスが形成された表面への貼り付け側とで異なることが好ましい。表裏面が同じ粘着力であった場合、工程終了後、加工用支持基板を剥がす際、半導体ウエハと加工用支持基板のどちらの面が先に剥がれるか、確実性が無いためである。表裏面の粘着力が異なる場合、先に軽粘着力面が剥がれるため、一定の粘着面での剥離が確実となる。
さらに、前記両面シリコーン粘着テープの粘着力は、加工用支持基板への貼り付け側が第１の半導体ウエハ側より高粘着力であることが好ましい。積層工程内の加熱工程終了後等の第１の半導体ウエハと加工用支持基板を剥離する際に、デバイスが形成された第１の半導体ウエハ表面からシリコーン粘着テープをより確実に剥離することが可能となるからである。種々の工程内での加熱により、シリコーン粘着剤が強固に粘着する、重剥離化が起こった場合でも、高粘着力側がより顕著に重剥離化するため、低粘着力である第１の半導体ウエハ表面側へシリコーン粘着剤が残りにくいといった利点がある。
前記シリコーン粘着テープは、第１の半導体ウエハに貼り合せる軽面側は、加熱により、粘着力が低下するタイプを用いることが好ましい。
このように、常温では、裏面研削時の研削抵抗に耐えうる粘着力を有し、シリコーン粘着テープ剥離時に、再加熱を行う事により、粘着力の低下を発現するものであれば、第１の半導体ウエハ全面に貼りあわされた粘着テープをより確実に剥離することができる。
また、第１の半導体ウエハの表面側に貼り付けた粘着剤の剥離をより確実にするため、加工用支持基板への貼り付け側のシリコーン粘着剤として、粘着力等が０．２０Ｎ／２５ｍｍ以上で、耐熱性があるものを用いることも可能である。
このようなシリコーン粘着剤としては、例えば、付加硬化型シリコーン粘着剤としては、ＫＲ−３７００，ＫＲ−３７０１（信越化学工業（株）製）など、過酸化物硬化型シリコーン粘着剤としては、ＫＲ−１０１−１０，ＫＲ−１２０，ＫＲ−１３０，ＫＲ−１００（信越化学工業（株）製）などが例示される。
両面シリコーン粘着テープの大きさは、貼り合せる加工用支持基板および第１の半導体ウエハに対し一部あるいは全部において大きいことが望ましい（図２参照）。
加工用支持基板や半導体ウエハと同じ大きさであった場合、薄化された半導体集積装置は割れやすいため、工程終了後に剥離することが困難になる場合がある。半導体集積装置と加工用支持基板の隙間に先が平らになった棒状の剥離用へらを挿入し剥離する方法も可能であるが、半導体集積装置が破損する恐れがある。あるいは、加工用支持基板にあらかじめ貫通孔を設けておき、剥離の際に棒状のもので突き上げる方法もあるが、この場合、加工支持基板と半導体ウエハが全面にわたり貼り合されているため薄化した半導体装置を破損する以上の力が必要となるため、好適ではない。さらには薄化後の半導体ウエハの面内均一性を損なう場合がある。
しかし、一部又は全部において、シリコーン粘着テープが、加工用支持基板や第１の半導体ウエハより大きな場合、その大きな部分を支点にして、容易に粘着テープを剥がすことが可能となる。
両面シリコーン粘着テープが加工用支持基板および第１の半導体ウエハに対して十分大きい場合、大きくはみ出した部分を保持することにより、より容易に剥離を行うことが可能となる。
この保持方法は特に限定されないが、例えば、図２に示すように輪状の部分を設けたり、また、容易に保持が可能となるよう別の基材で補強しても良い。
本発明の製造方法において，表面のバンプ電極などの突起状物が，シリコーン粘着剤が十分にバンプの間隔に浸透せず，裏面研削等の薄化処理時に凹凸を生じたり，いわゆる浮き上がりが生じる様な場合，半導体ウエハ表面の突起を吸収し平坦にして，平坦性や密着性を得るために中間層を設けても良い。中間層は、１層でも良いし、２層以上形成されても差し支えない。
中間層を形成する方法としては、半導体ウエハ表面に、硬化可能な物質、例えば、あとで除去が可能なレジストインクなどを半導体ウエハ表面が平坦になるよう、スピンコートやｄｉｐ法などで形成しても良い。あるいは、ゲルやゴムといった柔軟な層を持ちさらに表面に粘着性のある物質を使用する、ゲルやゴムといった柔軟な層の上にさらに前記粘着力が０．０２Ｎ／２５ｍｍ〜０．２０Ｎ／２５ｍｍであるシリコーン粘着剤を塗布したものを使用する等しても良い。
中間層を設ける場合は、その凝集力は研削抵抗に対して十分に大きく、薬液に対し汚染されない、さらには耐熱性を持つという観点から、シリコーン系の材料、具体的には、シリコーンゲルやシリコーンゴム等が好適に用いられる。
好ましくは、基材フィルムの片表面に少なくとも１層の中間層を設け、この面を第１の半導体ウエハのデバイスが形成された表面に接触させ、もう一方の面に高粘着力なシリコーン粘着剤層を設け、加工用支持基板と粘着させる粘着テープが好適に用いられる。
さらに好ましくは、基材フィルムの片表面に少なくとも１層の中間層および本発明に用いられる粘着力が０．０２Ｎ／２５ｍｍ〜０．２０Ｎ／２５ｍｍのシリコーン粘着剤層を設け、この面を第１の半導体ウエハのデバイスが形成された表面に接触させ、もう一方の面に高粘着力なシリコーン粘着剤層を設け、加工用支持基板と粘着させる両面シリコーン粘着テープが好適に用いられる。
形成される粘着剤層の厚みは、シリコーン粘着剤の粘着力によって適宜調整すれば良い。
例えば、半導体ウエハと接触する粘着力が０．０２Ｎ／２５ｍｍ〜０．２０Ｎ／２５ｍｍのシリコーン粘着剤層の厚みは、１〜２０μｍであることが好ましい。更に好ましくは５〜１０μｍである。１μｍ以上であれば十分な粘着力を得ることができ、２０μｍ以下であれば、突起の吸収も確実に行うことができる。
本発明の積層型半導体集積装置の製造方法において、好ましく用いられる半導体ウエハについて説明する。
本発明が適用できる半導体ウエハとしては、シリコンウエハのみならず、ゲルマニウム、ガリウム−ヒ素、ガリウム−リン、ガリウム−ヒ素−アルミニウム等のウエハが挙げられる。
本発明の積層型半導体集積装置の製造方法が適用され得るウエハの表面に形成されている集積回路の形状については、特に限定されず、公知の半導体ウエハ全てについて適用され得る。
以下、実施例を示して本発明についてさらに詳細に説明するが、本発明はこれら実施例に限定されるものではない。
以下に示す全ての実施例及び比較例について、クラス１，０００以下のクリーン度に維持された環境において塗布液の調製及び塗布、乾燥、硬化、並びに、半導体シリコンウエハの裏面研削等を実施した。
［実施例１］
３０％の濃度となるようにトルエンで溶解したときの粘度が２２０００ｍＰａ・ｓであり、７．５ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（４０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（１００質量部）、トルエン（２６．７部）からなる溶液に、次式の架橋剤（Ｆ）（７．８質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
Ｍｅ３ＳｉＯ−［ＭｅＨＳｉＯ］４０−ＳｉＭｅ３（Ｆ）
尚、Ｍｅはメチル基、Ｖｉはビニル基を示す。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［実施例２］
３０％の濃度となるようにトルエンで溶解したときの粘度が２２０００ｍＰａ・ｓであり、３ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（７０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（５０質量部）、トルエン（４６．７部）からなる溶液に、架橋剤（Ｆ）（５．４質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［実施例３］
３０％の濃度となるようにトルエンで溶解したときの粘度が２２０００ｍＰａ・ｓであり、３ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（９０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（１６．７質量部）、トルエン（６０質量部）からなる溶液に、架橋剤（Ｆ）（６．９質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［実施例４］
３０％の濃度となるようにトルエンで溶解したときの粘度が２５０００ｍＰａ・ｓであり、０．７５ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（４０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（１００質量部）、トルエン（２６．７質量部）からなる溶液に、架橋剤（Ｆ）（０．８質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［実施例５］
３０％の濃度となるようにトルエンで溶解したときの粘度が２５０００ｍＰａ・ｓであり、１．５ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（７０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（５０質量部）、トルエン（４６．７質量部）からなる溶液に、架橋剤（Ｆ）（３．５質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［実施例６］
３０％の濃度となるようにトルエンで溶解したときの粘度が２５０００ｍＰａ・ｓであり、１．５ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（９０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（１６．７質量部）、トルエン（６０質量部）からなる溶液に、架橋剤（Ｆ）（３．５質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［実施例７］
３０％の濃度となるようにトルエンで溶解したときの粘度が２４０００ｍＰａ・ｓであり、８ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（４０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（１００質量部）、トルエン（２６．７質量部）からなる溶液に、架橋剤（Ｆ）（５．５質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［実施例８］
３０％の濃度となるようにトルエンで溶解したときの粘度が２４０００ｍＰａ・ｓであり、８ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（７０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（５０質量部）、トルエン（４６．７質量部）からなる溶液に、架橋剤（Ｆ）（９．６質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［実施例９］
３０％の濃度となるようにトルエンで溶解したときの粘度が２４０００ｍＰａ・ｓであり、０．６ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（６０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（６６．７質量部）、トルエン（４０質量部）からなる溶液に、架橋剤（Ｆ）（１．５質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［実施例１０］
３０％の濃度となるようにトルエンで溶解したときの粘度が２４０００ｍＰａ・ｓであり、０．６ｍｏｌ％のビニル基を有し、分子鎖両末端がＳｉＭｅ２Ｖｉ基で封鎖されたビニル基含有ポリジメチルシロキサン（９０質量部）、Ｍｅ３ＳｉＯ０．５単位及びＳｉＯ２単位からなるポリシロキサン（Ｍｅ３ＳｉＯ０．５単位／ＳｉＯ２単位＝０．８０）の６０％トルエン溶液（１６．７質量部）、トルエン（６０質量部）からなる溶液に、架橋剤（Ｆ）（２．３質量部）、及びエチニルシクロヘキサノール（０．１質量部）を添加し混合した。
上記の混合物（１００質量部）にトルエン（５０質量部）、白金触媒ＣＡＴ−ＰＬ−５０Ｔ（信越化学工業（株）製）（０．５質量部）を添加しさらに混合し、シロキサン分約４０％のシリコーン粘着剤組成物溶液を調製した。このシリコーン粘着剤から両面シリコーン粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［比較例１］
アクリル粘着剤を、厚み２５μｍのポリイミドフィルムに硬化後の厚みが１５μｍとなるようにアプリケータを用いて塗工した後、１００℃、３分の条件で加熱し硬化させ、アクリル粘着フィルムを作製した。加工用支持基板貼り付け側には、ＫＲ−３７００（信越化学工業（株）製）を用い、両面粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
［比較例２］
ゴム粘着剤を、厚み２５μｍのポリイミドフィルムに硬化後の厚みが１５μｍとなるようにアプリケータを用いて塗工した後、１００℃、３分の条件で加熱し硬化させ、ゴム粘着フィルムを作製した。加工用支持基板貼り付け側には、ＫＲ−３７００（信越化学工業（株）製）を用い、両面粘着テープを得て、粘着力測定及び評価（１）〜（５）を行った。
尚、上記実施例１〜１０において示した、両面シリコーン粘着剤テープの製造方法、上記実施例１〜１０及び比較例１〜２において示した、粘着力測定、評価（１）〜（５）は、以下の通りである。
［粘着力測定］
初期粘着力
シリコーン粘着剤組成物溶液を、厚み２５μｍのポリイミドフィルムに硬化後の厚みが１５μｍとなるようにアプリケータを用いて塗工した後、１３０℃、１分の条件で加熱し硬化させ、粘着フィルムを作製した。この粘着フィルムを２５ｍｍ幅に切り取ったテープをステンレス板に貼りつけ、重さ２ｋｇのゴム層で被覆されたローラーを２往復させることにより圧着した。室温で約２０時間放置した後、引っ張り試験機を用いて３００ｍｍ／分の速度で１８０゜の角度でテープをステンレス板から引き剥がすのに要する力（Ｎ／２５ｍｍ）を測定した。
２５０℃２時間加熱後粘着力
初期粘着力評価と同様の方法で粘着フィルムを作製した。この粘着フィルムを２５ｍｍ幅に切り取ったテープをステンレス板に貼りつけ、重さ２ｋｇのゴム層で被覆されたローラーを２往復させることにより圧着した。室温で約２０時間放置した後、２５０℃で２時間加熱を行い、室温に戻し、引っ張り試験機を用いて３００ｍｍ／分の速度で１８０゜の角度でテープをステンレス板から引き剥がすのに要する力（Ｎ／２５ｍｍ）を測定した。
１４０℃加熱中粘着力
初期粘着力評価と同様の方法で粘着フィルムを作製した。この粘着フィルムを２５ｍｍ幅に切り取ったテープをステンレス板に貼りつけ、重さ２ｋｇのゴム層で被覆されたローラーを２往復させることにより圧着した。室温で約２０時間放置した後、２５０℃で２時間加熱を行い、室温に戻した後、１４０℃まで加熱した。加熱しながら、引っ張り試験機を用いて３００ｍｍ／分の速度で１８０゜の角度でテープをステンレス板から引き剥がすのに要する力（Ｎ／２５ｍｍ）を測定した。
［両面シリコーン粘着テープの製造方法］
両面シリコーン粘着テープは以下の方法で作製した。
ポリイミドフィルム（商品名：カプトン１００Ｈ：東レデュポン（株）製，厚さ２５μｍ）の片方の表面に、実施例で使用したシリコーン粘着剤を乾燥後の厚み１５μｍとなるようアプリケータにて塗布し、１３０℃で１ｍｉｎの加熱・硬化を行い、半導体ウエハ貼り付け面側を持つ片面粘着テープを得た。各シリコーン粘着剤の特性を表１に示す。この粘着面にポリエチレンテレフタレートフィルム（商品名：ルミラーＳ１０：東レ（株）製，厚さ２３μｍ）を貼り合せ、表面を保護した。次に、半導体ウエハ貼り付け面と逆のフィルム表面（加工用支持基板貼り付け側）に、強粘着型付加型シリコーン粘着剤１００質量部（商品名：ＫＲ−３７００：信越化学工業（株）製）をトルエン１００質量部で希釈後、触媒（商品名：ＣＡＴ−ＰＬ−５０Ｔ信越化学工業（株）製）０．５質量部添加したシリコーン粘着剤組成物を乾燥後の厚み１５μｍとなるようアプリケータにて塗布し、１３０℃で１ｍｉｎの加熱・硬化を行い、半導体ウエハ貼り付け面と加工用支持基板貼り付け側を持つ両面シリコーン粘着テープを得た。得られた加工用支持基板貼り付け側面にシリコーン粘着剤用剥離剤（商品名：Ｘ−７０−２０１：信越化学工業（株）製）を予め塗工してあるポリエチレンテレフタレート製剥離フィルムを貼り合せ、粘着表面を保護した。
得られた両面シリコーン粘着テープを図２のように直径３００ｍｍの円形に耳（保持部分８）が２箇所ついた形となるよう切抜きを行い、試験サンプル７を得た。この試験サンプルを用いて評価（１）〜（５）を実施した。
［評価方法］
（１）再貼り合せ性：シリコンウエハの割れない割合
加工用支持基板として、ガラス（直径３００ｍｍ，厚さ５ｍｍ）を用い、実施例又は比較例で得たシリコーン粘着両面テープを加工用支持基板上に、ウエハラミネーターを用いて貼り合せる。その後、半導体シリコンウエハ（直径：３００ｍｍ、厚み：７６５μｍ）を加工用支持基板と貼り合せ、初期貼り直しが可能かどうか確認する（１）。剥離および再貼り合せができないものは不良となる。
（２）耐研削抵抗性：シリコンウエハを研削できる割合
（１）の方法で貼り合された半導体シリコンウエハと加工用支持基板を、加工用支持基板を吸着面として、研削装置［（株）ディスコ製、形式；ＤＦＧ８６０］を用いて、水をかけて冷却しながらウエハの裏面を研削加工して、研削後のウエハの厚みを１００μｍとする。研削加工が終了した後、各半導体シリコンウエハについて、研削加工後のウエハ裏面を観察し、研削抵抗に耐え切れず半導体ウエハが回転した跡や、割れ、ディンプルの有無を観察する（２）。半導体シリコンウエハが回転した形跡が観察されるもの（回転）、割れ、ディンプルが発生したもの（ディンプル）は不良となる。
（３）耐薬品性；薬液のまわりこみが確認されない割合
（２）の評価終了後の半導体シリコンウエハと加工用支持基板の貼り合せ体を、２００℃で２時間、貫通電極作製を模した加熱を行い、２５℃まで冷却する。冷却後に各種薬液に各半導体シリコンウエハを１時間、浸漬し引き上げた後、洗浄を行い、加工用支持基板側から、加工用支持基板と半導体シリコンウエハ間の薬液の浸漬痕を確認する（３）。薬液の浸漬痕があるものは不良となる。薬液としては、銅メッキ液、ニッケルメッキ液、錫−銀メッキ液、レジスト剥離液（エタノールアミン／ＤＭＳＯ混合溶液）、銅エッチング液の５種類を用いた。また、（２）の評価の結果、不良となったものは、別途、研削を行わずに耐薬品性を評価し、２００℃で２時間の加熱に耐えられなかったものについては、加熱を行わずに耐薬品性を評価した。
（４）剥離性：１４０℃加熱中で剥がせる割合
（３）の薬液の浸漬痕を確認終了後、再度１４０℃まで加熱を行い、加熱しながら、両面シリコーン粘着テープの加工用支持基板よりはみでた部分をクリップで保持し、垂直方向に剥離を行い、剥離可能かどうか確認する（４）。剥離できないもの、半導体シリコンウエハが割れるものは不良となる。
（５）被着体汚染性：被着体に粘着剤が残らない割合
（４）で剥離したウエハをトルエンによりスピン洗浄を行った後、表面に残るシリコーン粘着剤残渣を１０００倍の光学顕微鏡にて輝点の観察で行った（５）。輝点が観察されたものは不良となる。
実施例１〜１０、比較例１〜２の結果を表１に示す。
尚、表中の数字は、良好であった割合を示す（全品合格：１００％、全品不合格０％）。
Figure 0005010668
表１に示されるように、実施例１〜１０では、再貼り合せ性（１）、耐研削抵抗性（２）、耐薬品性（３）、１４０℃中剥離性（４）、被着体汚染性（５）のいずれにおいても、良品が５０％以上と、高い生産性を示すことが確認できた。
特に、シリコーン粘着剤の（Ａ）成分が、３０〜７０質量部で、アルケニル基含有量が０．７５ｍｏｌ％〜７．５ｍｏｌ％である実施例１、２、４、及び５においては、（１）〜（５）すべての評価において、１００％の値を得ることができた。即ち、このようなシリコーン粘着剤を用いれば、積層型半導体集積装置の製造方法において、より生産性高く製造できることがわかる。
一方、比較例１及び２では、貫通電極を模した２５０℃／２ｈの加熱により、粘着剤が溶融してしまった。このことは、従来のように、粘着剤として、アクリル系やゴム系の粘着剤を用いたものでは、貫通電極形成時に耐えうるだけの耐熱性がないことを示し、即ち、貫通電極を形成できないことを意味しているといえる。
また、加熱を行わなかった場合であっても、（３）や（５）の評価において、０〜１０％と低い値となり、生産性が非常に低いことがわかる。
さらに、比較例１及び２は、（１）の評価結果がいずれも１０％であり、半導体ウエハの裏面研削前の加工基板との貼り合せの際に、均一性に対する不具合が発生した場合にも、貼り直しが困難であることがわかる。
［実施例１１〜２０］
実施例１〜１０のシリコーン粘着剤組成物溶液を用いて、実施例１１〜２０を行った。
実施例１１〜２０では、シリコーン粘着剤組成物溶液を液体状のまま加工用支持基板に塗布後硬化し、シリコーン粘着剤層が形成された面と、半導体ウエハのデバイスが形成された表面とを貼り合せ、これを用いて評価（１）〜（３）及び（５）を行った。また、粘着剤の剥離性の評価（４´）は、以下のように行った。
（４´）剥離性：シリコーン粘着剤を除去できる割合
（３）の薬液の浸漬痕を確認終了後、キシレン溶液に各半導体ウエハを１時間浸漬し、シリコーン粘着剤の剥離を行った。
剥離できないものは、不良となる。
実施例１１〜２０の結果を表２に示す。
Figure 0005010668
表２に示すように、液体状のシリコーン粘着剤を用いた場合であっても、（１）〜（５）の評価全てにおいて、良品が６０％以上と高い生産性を示し、特に、最終的な加工用支持基板とのスムースな剥離と低被着体汚染性に優れていることが確認できた。
以上のことから、本発明の積層型半導体集積装置の製造方法であれば、ウエハの裏面研削時の耐研削抵抗、電気的に接続して積層する工程内の加熱工程時の耐熱性、半導体ウエハを洗浄する際等の耐薬品性、最終的な加工用支持基板とのスムースな剥離、及び低被着体汚染性を同時に成立させることができ、本発明が積層型半導体集積装置を製造する際に非常に有用な方法であることが実証されたといえる。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…第１の半導体ウエハ、 ２…シリコーン粘着剤（粘着剤層）、
３…加工用支持基板、 ４…貫通電極、 ５…金属バンプ、 ６…第２の半導体ウエハ、
７…両面シリコーン粘着テープ、 ８…耳（保持部分）。

Claims (5)

  1. 少なくとも、表面にデバイスが形成された第１の半導体ウエハを裏面研削する工程と、前記第１の半導体ウエハを、表面にデバイスが形成された第２の半導体ウエハに電気的に接続して積層する工程とを含む積層型半導体集積装置の製造方法であって、前記第１の半導体ウエハを裏面研削する際に、前記第１の半導体ウエハのデバイスが形成された表面と加工用支持基板とをシリコーン粘着剤を用いて貼り合せた後、前記第１の半導体ウエハの裏面研削をするようにし、その際、前記シリコーン粘着剤の形態が液体であり、前記加工用支持基板及び／又は前記第１の半導体ウエハのデバイスが形成された表面に塗布、硬化した後、前記加工用支持基板と前記第１の半導体ウエハのデバイスが形成された表面とを貼り合せることを特徴とする積層型半導体集積装置の製造方法。
  2. 前記シリコーン粘着剤の、室温における粘着力が０．０２〜０．２０Ｎ／２５ｍｍであり、前記電気的に接続して積層する工程内の加熱工程終了後における粘着力が０．２０Ｎ／２５ｍｍ以下であることを特徴とする請求項１に記載の積層型半導体集積装置の製造方法。
  3. 前記シリコーン粘着剤の、室温における粘着力が０．０２〜０．２０Ｎ／２５ｍｍであり、前記電気的に接続して積層する工程内の加熱工程終了後における粘着力が１．００Ｎ／２５ｍｍ以下であり、再度７０〜２００℃に加熱された際の加熱中における粘着力が０．２０Ｎ／２５ｍｍ以下であることを特徴とする請求項１に記載の積層型半導体集積装置の製造方法。
  4. 前記シリコーン粘着剤は、
    （Ａ）１分子中に２個以上のアルケニル基を有し、２５℃における粘度が１０，０００ｍＰａ・ｓ以上である、ジオルガノポリシロキサン ３０〜７０質量部、
    （Ｂ）Ｒ１ ３ＳｉＯ０．５単位及びＳｉＯ２単位を含有し、Ｒ１ ３ＳｉＯ０．５単位／ＳｉＯ２単位のモル比が０．５〜１．７であるポリオルガノシロキサン（Ｒ１は独立に炭素原子数１〜１０の非置換又は置換の一価の炭化水素基である。） ７０〜３０質量部、
    ただし、（Ａ）及び（Ｂ）成分の合計が１００質量部となる
    （Ｃ）１分子内に２個以上のＳｉＨ基を含有するオルガノハイドロジエンポリシロキサン
    （Ａ）成分中のアルケニル基に対する（Ｃ）成分中のＳｉＨ基のモル比が０．５〜２０となる量、
    （Ｄ）反応制御剤 （Ａ）、（Ｂ）、及び（Ｃ）成分の合計１００質量部に対して０〜８．０質量部、及び
    （Ｅ）白金系触媒 有効量
    からなるものであることを特徴とする請求項１乃至請求項３のいずれか１項に記載の積層型半導体集積装置の製造方法。
  5. 前記シリコーン粘着剤の（Ａ）成分が、下記一般式（１）及び／又は（２）で表されるジオルガノポリシロキサンであることを特徴とする請求項４に記載の積層型半導体集積装置の製造方法。
    Ｒ２ （３−ａ）ＸａＳｉＯ−（Ｒ２ＸＳｉＯ）ｍ−（Ｒ２ ２ＳｉＯ）ｎ−ＳｉＲ２ （３−ａ）Ｘａ （１）
    Ｒ２ ２（ＨＯ）ＳｉＯ−（Ｒ２ＸＳｉＯ）ｍ＋２−（Ｒ２ ２ＳｉＯ）ｎ−ＳｉＲ２ ２（ＯＨ） （２）
    （式中、Ｒ２は夫々独立して脂肪族不飽和結合を有さない１価炭化水素基、Ｘは夫々独立してアルケニル基含有１価有機基であり、ａは０〜３の整数、２ａ＋ｍは１分子中にアルケニル基含有量が０．７５ｍｏｌ％〜７．５ｍｏｌ％となる数、そしてｎは１００以上の数であり、ｍ＋ｎは式（１）及び／又は（２）のポリジオルガノシロキサンの２５℃における粘度を１０，０００ｍＰａ・ｓ以上にする数である。）
JP2009275190A 2009-12-03 2009-12-03 積層型半導体集積装置の製造方法 Active JP5010668B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009275190A JP5010668B2 (ja) 2009-12-03 2009-12-03 積層型半導体集積装置の製造方法
US12/950,308 US8466041B2 (en) 2009-12-03 2010-11-19 Method for manufacturing lamination type semiconductor integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009275190A JP5010668B2 (ja) 2009-12-03 2009-12-03 積層型半導体集積装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011119427A JP2011119427A (ja) 2011-06-16
JP5010668B2 true JP5010668B2 (ja) 2012-08-29

Family

ID=44082448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009275190A Active JP5010668B2 (ja) 2009-12-03 2009-12-03 積層型半導体集積装置の製造方法

Country Status (2)

Country Link
US (1) US8466041B2 (ja)
JP (1) JP5010668B2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8950459B2 (en) 2009-04-16 2015-02-10 Suss Microtec Lithography Gmbh Debonding temporarily bonded semiconductor wafers
JP2012064710A (ja) * 2010-09-15 2012-03-29 Asahi Glass Co Ltd 半導体素子の製造方法
DE102011079687A1 (de) 2011-07-22 2013-01-24 Wacker Chemie Ag Temporäre Verklebung von chemisch ähnlichen Substraten
JP5846060B2 (ja) * 2011-07-27 2016-01-20 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5592330B2 (ja) * 2011-10-07 2014-09-17 信越化学工業株式会社 仮接着剤組成物、及びそれを用いた薄型ウエハの製造方法
JP5871582B2 (ja) * 2011-11-22 2016-03-01 株式会社ディスコ エッチング装置
US8561879B2 (en) 2012-01-09 2013-10-22 Apple Inc. Hotbar device and methods for assembling electrical contacts to ensure co-planarity
US8518796B2 (en) 2012-01-09 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die connection system and method
US8696864B2 (en) 2012-01-26 2014-04-15 Promerus, Llc Room temperature debonding composition, method and stack
JP6013744B2 (ja) * 2012-02-28 2016-10-25 信越ポリマー株式会社 半導体ウェーハの取り扱い方法
JP6017800B2 (ja) * 2012-02-28 2016-11-02 信越ポリマー株式会社 半導体ウェーハの取り扱い方法
JP2014017462A (ja) * 2012-03-02 2014-01-30 Fujifilm Corp 半導体装置の製造方法
JP2013211505A (ja) 2012-03-02 2013-10-10 Fujifilm Corp 半導体装置の製造方法
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
JP2013243195A (ja) * 2012-05-18 2013-12-05 Disco Abrasive Syst Ltd 保護テープ
US20150179494A1 (en) 2012-06-29 2015-06-25 Hitachi Chemical Company, Ltd. Method for producing semiconductor device
JP2014047310A (ja) * 2012-09-03 2014-03-17 Shin Etsu Chem Co Ltd 粘着性フィルムとその製造方法
JP2014070191A (ja) 2012-09-28 2014-04-21 Fujifilm Corp 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法。
JP5982248B2 (ja) 2012-09-28 2016-08-31 富士フイルム株式会社 半導体装置製造用仮接合層、積層体、及び、半導体装置の製造方法。
JP5909460B2 (ja) 2012-09-28 2016-04-26 富士フイルム株式会社 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法。
JP6170672B2 (ja) * 2012-12-27 2017-07-26 富士フイルム株式会社 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法
JP6114596B2 (ja) 2013-03-26 2017-04-12 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
JP6050170B2 (ja) 2013-03-27 2016-12-21 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
JP5975918B2 (ja) 2013-03-27 2016-08-23 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
JP6126436B2 (ja) * 2013-03-29 2017-05-10 リンテック株式会社 基材レスシリコーン両面テープ
JP6241801B2 (ja) * 2013-07-03 2017-12-06 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 高温剥離性接着剤
JP6182491B2 (ja) 2013-08-30 2017-08-16 富士フイルム株式会社 積層体およびその応用
US9082713B2 (en) * 2013-10-25 2015-07-14 Strasbaugh Method of grinding wafer stacks to provide uniform residual silicon thickness
JP6023737B2 (ja) * 2014-03-18 2016-11-09 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6193813B2 (ja) * 2014-06-10 2017-09-06 信越化学工業株式会社 ウエハ加工用仮接着材料、ウエハ加工体及びこれらを使用する薄型ウエハの製造方法
US10903106B2 (en) 2014-06-10 2021-01-26 Nissan Chemical Industries, Ltd. Layered body of temporary adhesive
TWI667311B (zh) 2014-06-13 2019-08-01 日商富士軟片股份有限公司 Temporary fixing of the adhesive, adhesive film, adhesive support, laminate and adhesive kit
TWI661935B (zh) 2014-06-13 2019-06-11 日商富士軟片股份有限公司 暫時接著用積層體、暫時接著用積層體的製造方法以及帶有元件晶圓的積層體
TW201601918A (zh) 2014-06-13 2016-01-16 Fujifilm Corp 暫時接著用積層體、暫時接著用積層體的製造方法以及帶有元件晶圓的積層體
KR102207369B1 (ko) * 2014-06-18 2021-01-25 린텍 가부시키가이샤 다이싱 시트용 기재 필름 및 다이싱 시트
JP6325432B2 (ja) * 2014-12-25 2018-05-16 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
TW201641655A (zh) * 2015-03-05 2016-12-01 道康寧東麗股份有限公司 聚矽氧系感壓接著劑及具有聚矽氧系感壓接著層之積層體
JP6429388B2 (ja) * 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
JP6589766B2 (ja) * 2015-08-18 2019-10-16 信越化学工業株式会社 ウエハ加工用接着材、ウエハ積層体及び薄型ウエハの製造方法
US9953908B2 (en) * 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
JP6524594B2 (ja) * 2016-07-07 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10147631B2 (en) 2016-09-26 2018-12-04 Dow Silicones Corporation Fluoro-silicone compositions as temporary bonding adhesives
CN109642128A (zh) * 2016-11-24 2019-04-16 琳得科株式会社 双面有机硅粘合片及双面有机硅粘合片的制造方法
WO2018101090A1 (ja) * 2016-11-29 2018-06-07 リンテック株式会社 両面粘着シートおよび半導体装置の製造方法
KR20190013128A (ko) * 2017-07-31 2019-02-11 다우 실리콘즈 코포레이션 임시 결합 접착제용 실리콘 조성물, 이의 경화체를 포함하는 전자 제품 및 그 제조방법
JP7003479B2 (ja) * 2017-08-08 2022-01-20 王子ホールディングス株式会社 基材付き粘着テープ
JP7045765B2 (ja) * 2018-04-16 2022-04-01 信越化学工業株式会社 回路付基板加工体及び回路付基板加工方法
JP6947132B2 (ja) * 2018-07-13 2021-10-13 信越化学工業株式会社 ウエハ加工用仮接着剤、ウエハ積層体、ウエハ積層体の製造方法、及び薄型ウエハの製造方法
JP7221046B2 (ja) * 2018-12-26 2023-02-13 東京応化工業株式会社 接着剤組成物、積層体、積層体の製造方法、及び電子部品の製造方法
JP7653762B2 (ja) * 2019-12-13 2025-03-31 日東電工株式会社 半導体加工用粘着シート
KR20220157991A (ko) * 2020-03-23 2022-11-29 닛산 가가쿠 가부시키가이샤 반도체 기판의 세정 방법, 가공된 반도체 기판의 제조 방법 및 박리용 조성물
US20230131428A1 (en) * 2020-03-23 2023-04-27 Nissan Chemical Corporation Semiconductor substrate cleaning method, processed semiconductor substrate manufacturing method, and composition for peeling
KR20230161989A (ko) * 2021-03-26 2023-11-28 닛산 가가쿠 가부시키가이샤 접착제 조성물, 적층체, 적층체의 제조 방법, 및 반도체 기판의 제조 방법
CN114148987B (zh) * 2021-11-08 2024-12-20 歌尔微电子股份有限公司 微机电系统装置的制造方法、微机电系统装置和电子设备
JPWO2023248946A1 (ja) * 2022-06-21 2023-12-28
JP7370549B1 (ja) 2022-11-24 2023-10-30 株式会社エイム 半田配置方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030064579A1 (en) 2001-09-27 2003-04-03 Masafumi Miyakawa Surface protecting adhesive film for semiconductor wafer and protecting method for semiconductor wafer using said adhesive film
JP4284911B2 (ja) * 2002-01-09 2009-06-24 ソニー株式会社 素子の転写方法
JP4273193B2 (ja) * 2002-06-24 2009-06-03 フジコピアン株式会社 両面密着シート
JP5061308B2 (ja) * 2007-01-05 2012-10-31 フジコピアン株式会社 密着シート
JP2009132867A (ja) * 2007-11-06 2009-06-18 Lintec Corp 板状部材加工用両面粘着シートおよび板状部材加工方法

Also Published As

Publication number Publication date
JP2011119427A (ja) 2011-06-16
US20110136321A1 (en) 2011-06-09
US8466041B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
JP5010668B2 (ja) 積層型半導体集積装置の製造方法
TWI797062B (zh) 晶圓加工用接著材、晶圓層合體及薄型晶圓之製造方法
JP5144634B2 (ja) 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
KR101907010B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법
JP5718005B2 (ja) 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
CN105733498B (zh) 晶片加工体、晶片加工用暂时粘着材料及薄型晶片的制造方法
EP3038148B1 (en) Wafer temporary bonding method and thin wafer manufacturing method
KR102732733B1 (ko) 회로 구비 기판 가공체 및 회로 구비 기판 가공 방법
KR20210074414A (ko) 보호막 형성용 필름 및 보호막 형성용 복합 시트
KR20160114078A (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
JP2009242605A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
CN114868232A (zh) 晶片加工用临时粘接剂、晶片层叠体及薄型晶片的制造方法
JP2012064710A (ja) 半導体素子の製造方法
KR101532756B1 (ko) 열경화성 반도체 웨이퍼용 임시접착필름, 이를 포함하는 적층체 및 적층체 분리방법
JP4806815B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
TW202140282A (zh) 基板加工用預接著材料及積層體的製造方法
TW201402741A (zh) 接著劑組合物、接著板片及半導體裝置之製造方法
JP2019151696A (ja) 仮固定用の樹脂組成物、樹脂フィルム及び樹脂フィルムシート
TW202405125A (zh) 耐熱性黏著膜
JP2010132807A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP2014143308A (ja) 仮固定用組成物及び半導体装置の製造方法
JP7251167B2 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
JP2018206885A (ja) 粘着テープ
WO2024185859A1 (ja) ウエハ加工用仮接着材、ウエハ加工体及び薄型ウエハの製造方法
JP7351260B2 (ja) デバイス基板用仮接着剤、デバイス基板積層体及びデバイス基板積層体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Ref document number: 5010668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3