[go: up one dir, main page]

JP6371761B2 - 光電子工学デバイスを形成するための技術 - Google Patents

光電子工学デバイスを形成するための技術 Download PDF

Info

Publication number
JP6371761B2
JP6371761B2 JP2015510478A JP2015510478A JP6371761B2 JP 6371761 B2 JP6371761 B2 JP 6371761B2 JP 2015510478 A JP2015510478 A JP 2015510478A JP 2015510478 A JP2015510478 A JP 2015510478A JP 6371761 B2 JP6371761 B2 JP 6371761B2
Authority
JP
Japan
Prior art keywords
substrate
layer
workpiece
energy
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015510478A
Other languages
English (en)
Other versions
JP2015523712A (ja
Inventor
ヘンリー，フランソワ・ジェイ
カン，シエン
ラム，アルバート
Original Assignee
シリコン ジェネシス コーポレーション
シリコン ジェネシス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン ジェネシス コーポレーション, シリコン ジェネシス コーポレーション filed Critical シリコン ジェネシス コーポレーション
Publication of JP2015523712A publication Critical patent/JP2015523712A/ja
Application granted granted Critical
Publication of JP6371761B2 publication Critical patent/JP6371761B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3027—IV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1278—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising nitrides, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1246—III-V nitrides, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/014—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/826—Materials of the light-emitting regions comprising only Group IV materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

関連案件の相互参照
本特許出願は、２０１２年５月４日出願の米国仮特許出願第６１／６４３１８０号（代理人整理番号８３０２０−０２７７００ＵＳ−８４０００８）、２０１３年５月２日出願の米国非仮特許出願第１３／８８６１２９号（代理人整理番号８３０２０−０２７７１０ＵＳ−８７４６２０）に対する優先権を主張するものであり、あらゆる目的のためにその全体が本明細書に共有され援用される。
本発明の実施形態は一般に、層転写技術を用いて基板を形成するための方法及び構造を含む技術に関する。特定の実施形態は、発光ダイオード（ＬＥＤ）及び半導体レーザ等の光電子工学デバイスを含む様々な用途における半導体フィルムの製造のための加速装置プロセスを利用する。しかしながら、本発明は更に広範な用途を有することがわかるだろう。即ち本発明は、集積半導体デバイスの３次元包装、光子デバイス又は光電池デバイス、圧電デバイス、フラットパネルディスプレイ、微小電気機械システム（「ＭＥＭＳ」）、ナノ技術構造、センサ、アクチュエータ、集積回路、生物学及び生体医学デバイスといった、他の用途にも応用できる。
特定の実施形態は、単結晶シリコンインゴット又はＧａＮインゴット等のバルク形態の材料から、独立した複数のフィルムを分離させるための方法及び装置を含んでいてもよい。このような独立したフィルムは、ＬＥＤ等の光電子工学デバイスの形成のためのテンプレートとして有用である。しかしながら、本発明の実施形態は更に広範な用途を有することがわかるだろう。即ち本発明は、集積半導体デバイスの３次元包装、光子デバイス又は光電池デバイス、圧電デバイス、フラットパネルディスプレイ、微小電気機械システム（「ＭＥＭＳ」）、ナノ技術構造、センサ、アクチュエータ、集積回路、生物学及び生体医学デバイスといった、他の用途にも応用できる。
半導体材料は、例えば論理デバイスや太陽電池の形成、そして近年増加している照明器具の形成において多く使用される照明のために使用できる半導体デバイスの一種として、発光ダイオード（ＬＥＤ）がある。従来の白熱灯照明技術と比べて、又は蛍光灯照明技術と比べても、ＬＥＤは、電力消費の低減及び信頼性に関して有意な利点を提供する。照明のために使用できる別の種類の半導体デバイスとして、レーザがある。半導体の原理に基づいて動作するレーザは、ディスプレイ及びその他の用途での使用にますます多く採用されるようになっている。
このような光電子工学デバイスは、シリコンや、窒化ガリウム（ＧａＮ）等のIII／V族材料といった、半導体特性を示す材料によるものである。シリコンは、ポリシリコン（即ち多結晶シリコン）及び／又は単結晶シリコン材料を用いて形成されることが多い。ＧａＮもまた、様々な程度の結晶秩序で使用可能である。しかしながらこれらの材料の製造は困難である場合がある。
更に、シリコン及びその他の半導体材料はいずれも、従来の製造中に「カーフロス（ｋｅｒｆ ｌｏｓｓ）」と呼ばれる材料の損失を被る。鋸挽きプロセスによって、鋳造物又は成長させたブールから、開始材料の４０％、更には６０％が除去され、そして材料はウェハ形状因子へと個片化される。これは、光電子工学用途の高価な半導体材料を調製するにあたって極めて低効率な方法である。
特に、単結晶シリコン又はその他の半導体材料から電子デバイスを製造するための従来の技術は典型的には、初めに成長させたインゴット又はブールから、薄い単結晶シリコン層又はその他の半導体材料の層を物理的に分離させることを伴う。このような従来の製造技術の１つは、内径（ＩＤ）鋸挽きである。
ＩＤ鋸挽き技術は、内径上に刃を有する円形の鋸を使用する。所望のウェハ厚さが鋸の反対側に現れるまで、鋸の中央にインゴットを押し付ける。鋸を回転させると鋸は上昇又は下降し、これによって刃がインゴットをスライスできる。ＩＤ鋸挽き技術には多数の欠点が考えられる。
１つの欠点は、鋸の厚さを最小としながら、鋸挽き動作の応力に耐えられる十分な強度を有するものとしなければならない点である。しかしながら、この鋸厚さ（カーフ）に対応するシリコン材料の量が上記切断によって失われる。インゴットを鋸挽きするにあたって高い信頼性をもって使用できる最も薄い鋸刃を使用してさえ、高価な純単結晶シリコンがカーフ分だけ失われることになる。例えば典型的な鋸刃のカーフは幅３００μｍであり、独立してスライスされたウェハの幅はたった８００μｍであり得る。従って従来のウェハ鋸挽き技術は、インゴット全体の６０％にも達する高価な純開始材料のカーフロスを発生させる。従来のＩＤ鋸挽き技術の別の欠点は、スライスは１度に１つしか分離できないため、スループットが制限されコストが上昇する点である。
鋸挽きのスループットが制限されていることを部分的な要因として、ワイヤ鋸挽きという代替従来技術が開発されている。ワイヤ鋸挽きでは、高速で移動する平行なワイヤの網目が提供される。オイル及び研磨剤を含む環境においてインゴットの側部を上記移動するワイヤに接触させることで、１つのウェハを複数のウェハに同時にスライスできる。ＩＤ鋸挽きに対するこの技術の利点としては、ブールを平行に鋸引きする点、及び１９０〜２５０μｍという比較的低いカーフロスで、１８０〜２５０μｍという比較的薄いウェハを製造できる点が挙げられる。この従来のワイヤ鋸挽きは効果的ではあるものの、これもまた欠点を有しており、特に、ワイヤの太さによって約５０％という有意なカーフロスがなお発生し、またオイル及び研磨剤に基板が曝露されることによって汚染が発生する。
以上から、適切な基板材料を形成するための高品質かつ低コストの技術に対して高い需要が存在することがわかる。半導体ベースの光電子工学デバイスを製造するためのコストパフォーマンスが高く効率的な技術も必要とされている。
実施形態は、粒子加速器ビームを使用してバルク基板から材料の薄いフィルムを形成することに関する。特定の実施形態では、上面を有するバルク基板（例えば供与体基板）を加速粒子のビームに曝露する。ある実施形態ではこのバルク基板はＧａＮを含んでおり、他の実施形態ではこのバルク基板は（１１１）単結晶シリコンを含んでいてもよい。そして、ビームから注入された粒子によって形成された分割領域に沿って、制御された分割プロセスを実行することにより、材料の薄いフィルム又はウェハをバルク基板から分離する。ある実施形態では、この分離された材料、例えばＧａＮバルク材料から分割されたＧａＮフィルムを、光電子工学デバイスに直接組み込む。いくつかの実施形態ではこの分離された材料を、光電子工学デバイスに使用できる半導体材料（例えばＧａＮ）の更なる成長のためのテンプレートとして使用してもよい。
本発明のいくつかの実施形態は：追加の材料の層を支持する被加工物を準備すること；上記追加の材料を通して多数の粒子を導入し、被加工物に分割領域を形成すること；及び追加の材料の層を含む被加工物材料の分離厚さ分を、残りの被加工物から分割するために、エネルギを印加することを含む方法を提供する。本方法はまた、追加の材料の層を加工すること、及びこの追加の材料の層の熱膨張率と略同一の熱膨張率を有する基板に、この追加の材料の層を接合することを含む。
本方法の別の実施形態では、追加の材料の層は、ある温度において被加工物の上部に形成される。
別の実施形態では、追加の材料の層と被加工物材料との間のミスマッチにより、追加の材料の層内に欠陥を核形成及び増殖させる閾値より低いレベルの応力を発生させる。
別の実施形態では、材料の追加の層を加工することは、材料の追加の層内の応力のレベルを緩和させることを含む。
別の実施形態では、応力のレベルを緩和させることは、被加工物材料を除去することを含む。
別の実施形態では、被加工物材料を除去することは、エッチングを含む。
別の実施形態では、応力のレベルを緩和させることは、材料の追加の層を歪緩和基板（ｓｔｒａｉｎ ｒｅｌａｘａｔｉｏｎ ｓｕｂｓｔｒａｔｅ：ＳＲＳ）に接合すること、及びその後ＳＲＳの特性を変化させることを含む。
別の実施形態では、ＳＲＳは圧電材料を含み、特性を変化させることは、圧電材料の寸法を変化させることを含む。
別の実施形態では、ＳＲＳは追加の材料に接合される表面を含み、特性を変化させることは、上記表面を固相から液相に変化させることを含む。
別の実施形態では、被加工物を準備することは、追加の材料の層としてＧａＮを支持する単結晶シリコン被加工物を準備することを含む。
別の実施形態では、単結晶シリコン被加工物を準備することは、（１１１）単結晶シリコン被加工物を準備することを含む。
別の実施形態では、ＧａＮの追加の層は、約７００〜９００℃での低温エピタキシャル成長プロセスによって形成された、厚さ約０．１〜１μｍの層を含む。
別の実施形態では、ＧａＮの追加の層は、Ｊｏｔｈｉｌｉｎｇａｍら「Ａ Ｓｔｕｄｙ ｏｆ Ｃｒａｃｋｉｎｇ ｉｎ ＧａＮ ｇｒｏｗｎ ｏｎ Ｓｉｌｉｃｏｎ ｂｙ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ」（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．３０，Ｎｏ．７，ｐｐ．８２１-８２４（２００１年））の図１に示された臨界厚さ以下の厚さを有する層を含む。
別の実施形態では、上記接合することは、材料の追加の層と基板との間を取り外し可能に接合することを含む。
別の実施形態では、上記取り外し可能に接合することは、材料の追加の層の表面粗度及び／又は基板の表面粗度によるものである。
別の実施形態では、被加工物材料の分離厚さは約１０〜１００μｍである。
別の実施形態では、被加工物を準備することは、追加の材料の層としてＧａＮを支持するシリコン又はサファイア被加工物を準備することを含む。
本発明のいくつかの実施形態は、光電子工学デバイスの形成のための被加工物を提供し、この被加工物は、半導体材料の上側フィルムの形成に適合した格子定数を有する結晶材料の層と、半導体材料の上側フィルムが形成されることになる結晶材料の層の第２の表面とは反対側の結晶材料の層の第１の表面に接合された基板とを含み、この基板は、結晶材料の層の熱膨張率と略同一の熱膨張率を有する。
被加工物の別の実施形態では、結晶材料の層は、結晶材料内に欠陥を核形成及び増殖させる閾値より低いレベルの応力を呈する。
別の実施形態では、基板と結晶材料の層との間のミスマッチは、約１×１０4個／ｃｍ2を超える欠陥を生成するには不十分なレベルの応力を発生させる。
別の実施形態では、基板と結晶材料の層との間のミスマッチは、約１×１０6個／ｃｍ2を超える欠陥を生成するには不十分なレベルの応力を発生させる。
別の実施形態では、結晶材料の層は、非熱応力が緩和された材料を含む。
別の実施形態では、結晶材料の層はＧａＮを含み、基板は金属を含む。
別の実施形態では、９００〜１２００℃の温度範囲において、金属基板の熱膨張率はＧａＮの熱膨張率と略同一である。
別の実施形態では、基板は、基板の粗度及び／又は材料の層の粗度によって、結晶材料の層に取り外し可能に接合される。
別の実施形態では、基板は、介在犠牲層によって結晶材料の層に取り外し可能に接合される。
別の実施形態では、介在犠牲層は酸化物を含む。
本発明のいくつかの実施形態は：境界面に追加の材料の層を支持する被加工物を準備すること；多数の加速粒子をこの追加材料に配向し、境界面に又は境界面の近傍に分割領域を形成すること；及び追加の材料の層を含む被加工物材料の分離厚さ分を、残りの被加工物から分割するために、エネルギを印加することを含む方法を提供する。本方法はまた、追加の材料の層を加工すること、及びこの追加の材料の層の熱膨張率と略同一の熱膨張率を有する基板に、この追加の材料の層を接合することを含む。
別の実施形態では、追加の材料の層は、ある温度において被加工物の上部に形成される。
別の実施形態では、追加の材料の層と被加工物材料との間のミスマッチにより、追加の材料の層内に欠陥を核形成及び増殖させる閾値より低いレベルの応力を発生させる。
別の実施形態では、材料の追加の層を加工することは、材料の追加の層内の応力のレベルを緩和させることを含む。
別の実施形態では、応力のレベルを緩和させることは、被加工物材料を除去することを含む。
別の実施形態では、被加工物材料を除去することは、エッチングを含む。
別の実施形態では、応力のレベルを緩和させることは、材料の追加の層を歪緩和基板（ＳＲＳ）に接合すること、及びその後ＳＲＳの特性を変化させることを含む。
別の実施形態では、ＳＲＳは圧電材料を含み、特性を変化させることは、圧電材料の寸法を変化させることを含む。
別の実施形態では、ＳＲＳは追加の材料に接合される表面を含み、特性を変化させることは、上記表面を固相から液相に変化させることを含む。
別の実施形態では、被加工物を準備することは、追加の材料の層としてＧａＮを支持する単結晶シリコン被加工物を準備することを含む。
別の実施形態では、単結晶シリコン被加工物を準備することは、（１１１）単結晶シリコン被加工物を準備することを含む。
別の実施形態では、ＧａＮの追加の層は、約７００〜９００℃での低温エピタキシャル成長プロセスによって形成された厚さ約０．１〜１μｍの層を含む。
別の実施形態では、ＧａＮの追加の層は、Ｊｏｔｈｉｌｉｎｇａｍら「Ａ Ｓｔｕｄｙ ｏｆ Ｃｒａｃｋｉｎｇ ｉｎ ＧａＮ ｇｒｏｗｎ ｏｎ Ｓｉｌｉｃｏｎ ｂｙ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ」（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．３０，Ｎｏ．７，ｐｐ．８２１-８２４（２００１年））の図１に示された臨界厚さ以下の厚さを有する層を含む。
別の実施形態では、上記接合することは、材料の追加の層と基板との間を取り外し可能に接合することを含む。
別の実施形態では、上記取り外し可能に接合することは、材料の追加の層の表面粗度及び／又は基板の表面粗度によるものである。
別の実施形態では、被加工物材料の分離厚さは約１０〜１００μｍである。
別の実施形態では、被加工物を準備することは、追加の材料の層としてＧａＮを支持するシリコン又はサファイア被加工物を準備することを含む。
本明細書の残りの部分及び図面を参照することによって、本発明の性質及び利点を更に理解できる。
図１は、本発明の実施形態による層転写プロセスを用いる方法を示す簡略プロセスフロー図である。 図１Ａは、ある実施形態による制御された分割のステップを示す。 図１Ｂは、別の実施形態による制御された分割のステップを示す。 図１Ｃは、別の実施形態による制御された分割のステップを示す。 図１Ｄは、別の実施形態による制御された分割のステップを示す。 図２は、代替実施形態を示す簡略プロセスフロー図である。 図２Ａは、ＧａＮの厚さ及び基板の温度に関して転位の発生をプロットしたグラフである。 図３は、別の代替実施形態を示す簡略プロセスフロー図である。 図３Ａは、別の代替実施形態を示す簡略プロセスフロー図である。 図４は、ある実施形態による光電子工学デバイスを形成するために使用できる様々なステップを示すチャートである。 図５は、ある層転写プロセスの特定のステップを示す。 図６は、別の層転写プロセスの特定のステップを示す。 図７は、別の層転写プロセスの特定のステップを示す。 図８は、別の層転写プロセスの特定のステップを示す。 図９は、別の層転写プロセスの特定のステップを示す。 図１０は、別の層転写プロセスの特定のステップを示す。 図１１は、別の層転写プロセスの特定のステップを示す。 図１２は、制御された分割技術を示す簡略図である。 図１３は、制御された分割技術を示す簡略図である。 図１４は、制御された分割技術を示す簡略図である。 図１５は、制御された分割技術を示す簡略図である。 図１６は、制御された分割技術を示す簡略図である。 図１７は、制御された分割技術を示す簡略図である。 図１８は、制御された分割技術を示す簡略図である。 図１９は、制御された分割技術を示す簡略図である。 図２０は、制御された分割技術を示す簡略図である。 図２１は、制御された分割技術を示す簡略図である。 図２２は、制御された分割技術を示す簡略図である。 図２３Ａは、供与体ウェハから材料の薄いフィルムを分離するための高圧流体噴射として実現された動圧力を用いる制御された分割技術を示す簡略図である。 図２３Ｂは、ある実施形態による供与体ウェハから材料の薄いフィルムを分離するための静圧力を用いる制御された分割技術を示す簡略図である。 図２４は、供与体ウェハから材料の薄いフィルムを分離するための流体の静圧力の使用を示す簡略図である。 図２５は、シリコンオンインシュレータ基板を形成する方法を示す簡略断面図である。 図２６は、シリコンオンインシュレータ基板を形成する方法を示す簡略断面図である。 図２７は、シリコンオンインシュレータ基板を形成する方法を示す簡略断面図である。 図２８は、シリコンオンインシュレータ基板を形成する方法を示す簡略断面図である。 図２９は、シリコンオンインシュレータ基板を形成する方法を示す簡略断面図である。
本発明の実施形態によると、基板を形成するための方法を含む技術が提供される。より詳細には、本発明による実施形態は、半導体材料から材料の層を形成するための方法を提供する。具体的な実施形態では、多数の高エネルギ粒子を用いて半導体基板に分割平面を形成することにより、材料の層を提供する。本発明の実施形態による方法は、光電子工学デバイス、半導体デバイス包装、光電池、ＭＥＭＳデバイス等を含むがこれらに限定されない様々な用途に使用できる。
本発明のある実施形態によると、バルク材料から独立したフィルムを分離できる。一実施形態では、単結晶シリコン等の半導体材料の、厚さ１０μｍ以上の独立した層を、高エネルギ注入を利用してバルクインゴットから分割できる。インゴットをこのように分割することで、従来の刃を用いた切断プロセスではカーフ分だけ失われていた半導体材料の損失量が有意に低減される。分割操作の効率を上昇させるのに加えて、イオン線量及び温度プロファイル等のパラメータを管理することもまた、分離される材料に対する放射線損傷を制限及び制御するために重要である。結果として得られる分割され独立したフィルムは、例えばＬＥＤ又はレーザデバイスといった照明に使用するために特に適したものとなり得る。
以下の開示にあたって、「独立したフィルム（ｆｒｅｅ ｓｔａｎｄｉｎｇ ｆｉｌｍ）」又は「独立した層（ｆｒｅｅ ｓｔａｎｄｉｎｇ ｌａｙｅｒ）」は、取り扱い用又は搬送用基板等の支持部材と接触することなくその構造的完全性を維持できる（即ち崩れたり破断したりしない）材料のフィルムとして定義される。典型的には、極めて薄いフィルム（例えば約５〜１０μｍより薄いシリコンフィルム）は、破損させずに扱うことができない。従来、このような薄いフィルムは支持構造を用いて扱われ、この支持構造はこの薄いフィルムを生成する最初の段階で必要とされることもある。支持体を使用すると、比較的厚いフィルム（即ち厚さ１０〜５０μｍのシリコンフィルム）の取り扱いも容易にすることができるが、このような支持体は必須ではない。従って本発明の実施形態は、厚さ１０μｍ超のシリコンの独立したフィルムの製造に関する。また以下の開示にあたって、用語「基板（ｓｕｂｓｔｒａｔｅ）」及び「タイル（ｔｉｌｅ）」は相互交換可能に使用される。
本発明による実施形態は、独立したフィルムの形成に限定されない。代替実施形態は、基板に支持されたフィルムの形成に関わってよい。更に、様々な用途に使用されるフィルムが、完全に独立したものであるか、又は加工中に取り扱い用若しくは搬送用基板に支持されるかに関わらず、加工済みのセルは通常、照明モジュールの一体部品としての最終的な用途のための、ガラス又はプラスチック等の物理的表面上に設置される。
また以下の開示にあたって、「バルク材料」は、バルク形態で存在する材料を意味する。このようなバルク材料の例としては、成長させたままの状態の単結晶シリコンの略円形のインゴット若しくはブール、又は略円形以外の断面プロファイルを呈するように側面が削られた、成長単結晶シリコンインゴットが挙げられる。バルク材料の他の例としては、正方形、長方形又は台形のプロファイルを呈する多結晶シリコンプレート又は基板が挙げられる。バルク材料の更に他の例については以下に説明する。
具体的な実施形態では、本方法を連続的に適用することにより、単一のインゴット、例えばシリコンブールから、独立した層の複数のスライスを分割できる。即ち本方法を繰り返すことにより、（パンの塊からパンのスライスを切断するのと同様に）具体的な実施形態によるスライスを連続して分割できる。当然、その他の変形例、修正例、代替例が存在し得る。
図１は、ある実施形態によるプロセスフロー１００の一例を示す。このプロセスフローの第１のステップ１０２では、ＧａＮをバルク形態でインゴットとして含む供与体基板を準備する。この特定の実施形態では供与体基板はＧａＮを含むが、これは必須ではない。様々な実施形態による供与体基板は、シリコンウェハ、ゲルマニウムウェハ、シリコンゲルマニウム材料、シリコンカーバイド支持材料、III／V族化合物、これらのいずれの組み合わせ等であり得る。
任意のステップ１０４では、例えばインゴットを過去の層転写プロセスから再使用した場合に、ＧａＮインゴットの表面を研磨している。ステップ１０６では、ＧａＮインゴットを加速粒子注入に供し、分割領域を形成する。ある実施形態では、この分割領域はバルク材料の表面から約１０〜２０μｍの深さにある。分割領域の形成は：標的材料；標的材料の結晶配向性；注入される１つ又は複数の粒子の性質；注入時の線量、エネルギ及び温度；並びに注入方向といった因子に左右される。このような注入については以下で更に詳細に説明するが、このような注入は、以下の特許出願（これらは全て参照によりその全体が本出願に援用される）において詳細に説明されている１つ又は複数の特徴を共有するものであってよい：米国特許出願第１２／７８９３６１号；米国特許出願第１２／７３０１１３号；米国特許出願第１１／９３５１９７号；米国特許出願第１１／９３６５８２号；米国特許出願第１２／０１９８８６号；米国特許出願第１２／２４４６８７号；米国特許出願第１１／６８５６８６号；米国特許出願第１１／７８４５２４号；米国特許出願第１１／８５２０８８号。
続く任意のステップ１０８では、注入済みバルク材料の表面を基板に接合する。この基板は取り扱い用基板であってもよい。この接合は一時的な性質のものであってもよく、又はより恒久的なものであってもよい。接合は、静電接合、プラズマ接合、表面粗度に起因する原子間力による接合、接着剤等を含むがこれらに限定されない技術を利用する。
１つ又は複数の技術を組み合わせて利用することで、取り外し可能な接合を達成できる。このような技術の１つは、薄い介在層（例えばシリコン酸化物）の使用である。この介在層は後に分離を実行するために犠牲となる。取り外し可能な接合はまた、例えばＣｕｉ等が「Ｔｈｅ Ｅｆｆｅｃｔ ｏｆ Ｓｕｒｆａｃｅ Ｒｏｕｇｈｎｅｓｓ ｏｎ Ｄｉｒｅｃｔ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ」（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．８５，Ｎｏ．１０，ｐｐ．７４４８-７４５４（１９９９年）、これはあらゆる目的のためにその全体が参照により本出願に援用される）で開示しているような特定の粗度レジームによっても達成できる。
取り扱い用基板は、ガラス、石英、ポリマー、金属若しくは金属合金、又はその他の複合体等である。他の実施形態では、取り扱い用基板は、いずれの均質な材料、傾斜した材料若しくは多層材料、又はこれらのいずれの組み合わせである。即ち取り扱い用基板は、ほとんどいずれの単結晶タイプの基板、多結晶タイプの基板又はアモルファスタイプの基板で作製している。基板はＳｉＣ製であってもよい。更に基板は、ガリウムヒ素、窒化ガリウム（ＧａＮ）等のIII／V族材料製であってもよい。更に取り扱い用基板は、金属又は金属合金、シリコンカーバイド、ゲルマニウム、シリコン、ガラス又は石英化合物、プラスチック及びポリマーであってもよい。
基板構造を取り扱うための剛性を付与するために、裏当て基板を設けてもよい。好ましくは、裏当て基板は、少なくとも裏当て基板及び取り扱い用基板からなる多層構造の有効偏向特性を、取り扱い用基板の面上に転写される供与体基板からのシリコン支持材料の厚さに適したものとするのに十分な厚さ及び材料を有する。単なる例として、裏当て基板は石英取り扱い用基板のためのシリコンウェハである。プラスチック、金属、ガラス、石英、複合体等の他のタイプの材料及び特定の厚さを用いて、裏当て基板と取り扱い用基板とを組み合わせた構造に剛性を与えることができる。当然のことであるが、当業者はその他の変形例、修正例及び代替例を理解できるであろう。
次のステップ１１０では、バルク材料の注入済み表面の材料の厚さ分を、分割領域を用いてバルク材料から分割する。ある実施形態では、これにより厚さ約１０〜２０μｍの半導体材料の分離した層が生成される。
上記分割は、様々な形態のエネルギの印加を利用して行っており、また参照により本出願に援用した上述の特許出願のいずれに開示された特徴の１つ又は複数を備えていてもよい。特定の実施形態では、この分割は、注入済みバルク材料を含む高圧チャンバ内の静圧気体の形態で印加される圧縮力を利用して行っている。２０１１年９月２日出願の第１３／２２５１７２号（代理人整理番号８３０２０−０２７５００ＵＳ−８１９６３２）。特定の実施形態による分割を実現するための様々な形態のエネルギの印加については、米国特許第６０１３５６３号（あらゆる目的のために参照により本明細書に引用する）にも記載されている。
以下の図面と関連して以下に更に詳細に説明するように、分割プロセス自体が１つ又は複数のステップを含んでいる。図１Ａ〜Ｄは、ある実施形態による制御された分割プロセスの簡略図である。
図１Ａは、分割前の注入済みバルク材料１０２（特定の実施形態ではＧａＮであってよい）を示す。分割領域１０１は、表面１０３の下の深さｄの位置にある。
図１Ｂは第１の分割ステップを示し、分割開始領域１０５にエネルギを印加することによって分割が開始される。このような分割開始ステップの例は、例えばレーザからの光子ビーム１０９の形態でのエネルギの印加である。送達されたこのエネルギによって、図示したように分割が開始される。
図１Ｃは第２の分割ステップを示し、追加のエネルギ１１１の印加により、分割領域における分割の拡散が発生する。分割の連続的な拡散により、ある厚さの材料をバルク材料から除去する。
特定の用途においては、バルク材料は光学エネルギの通過に対して実質的に透過性であり得ることに留意されたい。従って図１Ｄに示すように、入射する光学ビームから分割開始領域にエネルギを送達するために、入射する光子を吸収する薄い上側層１１３を設けてよい。この層１１３による吸収によって熱が発生し、この熱がバルク材料を通って分割開始領域へと伝達される。この光吸収材料はいずれの材料であってもよく、ある実施形態ではＳｉＣを含んでいる。いくつかの実施形態では、所望の分割が開始されたら光吸収材料を除去している。ある実施形態では、以下に説明する１つ又は複数の追加の加工ステップの間、光吸収材料を保持している。
分割を達成するための、入射する光学ビームの形態のエネルギの印加について上で説明したが、これは必ずしも必要ではない。代替実施形態では分割を目的として、完全に又は部分的に加熱ランプによる基板の全体的又は局所的加熱、電子ビーム、更には粒子の注入に伴う熱エネルギを含むがこれらに限定されない他の形態のエネルギを印加してもよい。
図１に戻ると、本プロセスの次のステップ１１２では、基板上の分割済材料の露出表面を研磨して、いずれの分割プロセスによって生じた粗度を低減する。次に、研磨された分割済み材料とその下の基板との組み合わせを、更なる加工及び光電子工学デバイスへの組み込みのための高付加価値材料として搬送できる。
上述の一連のステップは、本発明のある実施形態による方法を提供する。その他の代替例も考えられ、ステップを追加してもよく、１つ若しくは複数のステップを削除してもよく、又は１つ若しくは複数のステップを異なる順序で行ってもよい。例えば代替実施形態では、基板の接合は分割後に行っており、ここでは分割によって独立したフィルムが得られ、これを基板に接合する。
図１の実施形態は均一なバルク材料（ここではＧａＮ）の分割を示したが、これは必須ではなく、他の実施形態は、バルク材料を含む多層基板の分割に関わるものであり得る。例えば図２は、別の実施形態によるプロセスフロー２００の例を示す。このプロセスフローの第１のステップ２０２では、バルク形態の単結晶シリコンをＳｉインゴットとして準備する。このインゴットは単結晶シリコンの典型的な結晶配向性のうちの１つ、例えば（１１１）を呈するものであってもよい。
次のステップ２０４では、材料の追加の層をバルク材料の上部に形成する。特定の実施形態では、この追加の層はＧａＮの薄い層を含んでいる。Ｊｏｔｈｉｌｉｎｇａｍら「Ａ Ｓｔｕｄｙ ｏｆ Ｃｒａｃｋｉｎｇ ｉｎ ＧａＮ ｇｒｏｗｎ ｏｎ Ｓｉｌｉｃｏｎ ｂｙ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ」（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．３０，Ｎｏ．７，ｐｐ．８２１-８２４（２００１年）、あらゆる目的のために参照により本出願に援用される）に記載されているように、（１１１）配向性を有する単結晶シリコン基板を覆うように、欠陥が少ない薄いＧａＮフィルムを形成できる。この特定の参照例では、無線周波数（ＲＦ）プラズマ源を用いてＡｌＮ緩衝層を活性化した。ＧａＮフィルムを７２０〜８３５℃で成長させ、成長速度は０．２〜０．５５μｍ／時間であった。厚さ１μｍ以下のＧａＮフィルムは、特定の基板温度条件下でひび割れを起こさないことが観察された。
図２Ａは、Ｊｏｔｈｌｉｎｇａｍによる論文から採られた基板の温度に対するＧａＮの厚さのグラフであり、これは「臨界厚さ」に関する値を示しており、この臨界厚さ未満では、ひび割れ及び転位を生成することによって特定の成長温度のフィルムが緩和されない。一般に、フィルムの歪を緩和するために必要なエネルギを制限し、全厚さを特定の臨界厚さ未満に維持することによって、転位のない薄いフィルムをより低い温度で有意な欠陥なしに成長させることができる。歪緩和プロセスは、熱によって活性化されるひび割れ及び転位の形成及び増殖を含む。このようなフィルムはより高品質であり、欠陥密度が制限されているものの、転位なしにいずれの更なる成長を維持できない残留内部応力のために、光電子工学デバイスにおける利用価値が限定されたものとなる。このような応力は、例えば工業ＬＥＤプロセスで使用される高温において転位を発生させる役割を果たし得る。ある実施形態において欠陥の生成を低減又は排除するために、以下に説明するような（例えばステップ２１０における）非熱応力緩和を利用できる。
ある実施形態は、光電子工学デバイスに必要な実際の厚さの追加の材料を形成するためのテンプレートとして使用するために、材料の追加のフィルムを形成している。例えばこの材料の追加のフィルムは、半導体材料の上側フィルムの形成に適合した格子構造を含んでいる。例えば、より低い成長温度においてＭＢＥによって形成された薄いＧａＮ層の高い品質（Ｊｏｔｈｌｉｎｇａｍによる論文を参照）は、以下で更に説明するある実施形態によるステップ２１０において非熱応力緩和のための介在ステップを使用する場合、より速く動作するプロセスを利用した追加のＧａＮの形成に適している。
ステップ２０６では、追加の材料を支持する被加工物の表面に加速粒子を注入して、分割領域を形成する。ある実施形態では、この分割領域は追加の材料の下の深さ約１０〜２０μｍの位置にある。ここでもまた注入の特定の特徴は、少なくとも上述の因子によって決定され、更に追加の材料の同一性、厚さ、結晶配向性を含む。この注入は、本出願に援用した様々な特許出願の１つ又は複数と共通の特徴を有している。
次のステップ２０８では、追加の材料を含む分割領域の上側にある、ある厚さのバルク材料を、バルク材料の残りの部分から分離して独立した層を形成する。この分割は、本出願及び本出願で援用した特許出願に記載されているような１つ又は複数の特徴に応じて行うことができる。
次のステップ２１０では、材料の独立した層を、非熱応力緩和ステップに従って改質できる。具体的には、特定の実施形態では、バルク材料の分離厚さ分を除去することで、追加の材料の応力／歪軽減を行うことができる。
例えば、分子ビームエピタキシによって（１１１）単結晶シリコンを覆うように成長させたＧａＮは、単結晶シリコンと追加のＧａＮ材料との間の格子間隔のミスマッチによって応力を受ける場合がある。特に、シリコンは５．４３１オングストロームの格子間隔を有する一方で、上側にある追加のＧａＮ材料は、５．１９オングストロームの歪のないｃ平面格子間隔を有する。その結果、ＧａＮ層は、歪エネルギが降伏点を超えるまでは応力がかかった状態で成長し、その後フィルムは、欠陥及び転位の生成による応力緩和を受ける。更に、材料の層とベースとなる基板材料との間のＣＴＥのミスマッチにより、追加の応力を生成できる。この例では、ＧａＮ層のＣＴＥはシリコンの約２倍であるため、シリコン上の成長したＧａＮフィルムの冷却により、欠陥生成に寄与する追加の応力が生成されることになる。
追加の層が受ける応力の大きさは、層の厚さ、成長条件、及び／又はフィルムの緩和度合い等の因子に応じたものとなる。一般に、比較的低い温度で成長させた比較的薄いフィルムは、緩和度合いが低く、従ってより高い品質を有するものとなる。分離した（１１１）シリコン分割層の完全な又は部分的な除去によって、この歪を軽減し、ＧａＮ材料の緩和された薄いフィルムを、以下に説明する更なる加工を受けることができる状態とすることができる。
ある実施形態では、例えば単結晶シリコンの分離厚さ分を、例えばテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）への曝露によるウェットエッチングによって除去することにより、バルク材料の除去を化学的に行うことができる。例えばドライエッチング又は研磨といったウェットエッチング以外の除去技術も可能である。
ある実施形態では、歪緩和基板（ＳＲＳ）を用いて非熱歪緩和を実現できる。このようなＳＲＳは、欠陥の形成を回避できる制御された様式で、成長させたＧａＮ層の歪を緩和できる特性を有する。
以下に説明するように、このような実施形態によると、非熱歪緩和は以下のステップのうち１つ又は複数を用いるものであってよい。
１．歪緩和基板（ＳＲＳ）上に、シリコン／ＧａＮ分離済み組立体のＧａＮ側を一時的に接合する。
２．ＧａＮ層にシリコンの分離厚さ分を選択的にエッチングする。
３．ＳＲＳの表面歪特性を変化させて、ＧａＮ層を制御された様式で緩和する。
４．緩和済みＧａＮ層を、好ましくはＧａＮの熱膨張率（ＣＴＥ）に適合したＣＴＥを有する成長支持基板上に接合する（以下を参照）。
５．ＳＲＳ基板の接合を解除し、成長支持基板上にＧａＮを残す。
６．エピタキシャル成長のためにＧａＮ表面を準備する（即ち研磨、洗浄）。
７．例えば有機金属化学蒸着（ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）及びハイブリッド気相エピタキシ（ｈｙｂｒｉｄ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＨＶＰＥ）を用いて、比較的高温（例えば約９００〜１２００℃）で追加の層を成長させる。
ある実施形態によると、ＳＲＳ基板は例えば圧電（ｐｉｅｚｏｅｌｅｃｔｒｏｎｉｃ：ＰＺＴ）プレートを備えるとよい。このような実施形態では、ＰＺＴプレートがＧａＮに接触した後にＰＺＴプレートに印加される電圧の変化は、ＰＺＴプレートの１つ又は複数の寸法（Ｌ）を変化させることができる。このようにして、ＳＲＳが形状を変化させる（ΔＬ／Ｌ）ことによる、ＳＲＳプレートとこのＳＲＳプレートに取り付けられたＧａＮとの間の表面歪の量を、制御可能に変化させることができ、これによってＧａＮの欠陥を減少させることができる。
他の実施形態では、ＳＲＳ基板は、例えば温度に応じて固体状態と液体状態との間で制御可能に変化する表面を有する材料を含んでいる。このような実施形態では、固体状態の表面を有するＳＲＳ基板を、シリコン／ＧａＮ分離済み組立体のＧａＮ側に接着できる。シリコンを除去すると、ＳＲＳ表面を時間をかけて（即ち温度の上昇によって）液体状態へと変形させることができ、これによってフィルムの歪を制御できる。
このようなＳＲＳの実施形態は、表面層としてインジウム又はインジウム合金を備えるものである。具体的には、インジウムは、周囲温度からＧａＮに有意な追加の歪が発生しない十分に小さい温度変化（〜１６０℃）で固体から液体へ遷移する（ＧａＮ ＣＴＥに関する以下の説明を参照のこと）。従って、温度変化が発生していようと、このような熱緩和を本明細書では「非熱（ｎｏｎ-ｔｈｅｒｍａｌ）」と呼ぶ。
シリコン／ＧａＮ分離済み組立体のシリコンを除去するにつれて、進行中の歪によって残りの（薄くなった）シリコン／ＧａＮ分離済み組立体の撓みが発生することに留意されたい。従ってある実施形態によると、十分なプレート剛性を有するＳＲＳを用いて、いずれの望ましくない平面外運動を抑制できる。
格子間隔のミスマッチから発生する歪／応力を軽減するための他の技術を、単独で、又は成長後エッチングと組み合わせて用いる。例えばある実施形態では、例えば溝のネットワークとして成長する前に、材料をシリコン基板表面から選択的に除去している。このようにして除去した材料による追加の空間は、成長した材料の層において発生する歪を順応させる役割を果たすことができる。
格子間隔のミスマッチから発生する歪／応力を軽減するための別の技術は、材料フィルムの形成中に存在する下側の基板の形状を制御することである。例えば基板の表面は、その格子間隔を上側の層の格子間隔と適合させる役割を果たす凸形状を呈している。このような凸状表面プロファイルは、基板を物理的に屈曲させること、及び／又は基板を成形することによって達成できる。
ある実施形態は、半導体材料の、分離された非熱歪緩和厚さ分を利用して、光電子工学デバイスに必要な追加の材料の形成のためのテンプレートとして機能させることができる。従ってこの材料の追加のフィルムは、テンプレートと適合した格子構造を呈している。歪が緩和され基板のＣＴＥと適合されているという特徴によって、上側の半導体材料のフィルムの形成を低い欠陥密度で行うことができる。例えばＪｏｔｈｉｌｉｎｇａｍの論文によると、（１１１）単結晶シリコンの分離厚さ分の格子構造は、後続の、ＭＢＥによる薄く高品質なＧａＮの形成に特に適したものである。このような被加工物は、特にある実施形態による非熱歪緩和を受けると、より速く動作するプロセスによるより高温でのＧａＮデバイスの形成を可能にするのに適している。
次のステップ２１２では、改質した追加の材料を一時的又は恒常的に基板に接合させている。ある実施形態では、この基板は、より多くの追加の材料を生成するための条件に適合するＣＴＥを有する材料を含んでいる。特にＧａＮの線形熱膨張率（αGaN）は、約５．５×１０-6Ｋ-1である。
ＧａＮとのＣＴＥの適合性を有するこのような材料の例としては金属合金が挙げられるが、これに限定されない。可能な適切な金属合金は、銅モリブデン合金又はモリブデンタングステン合金等のモリブデンを含んでいる。
例えば、単結晶シリコンを覆うように開始ＧａＮ材料を成長させ、その後単結晶シリコンをエッチングして歪を緩和する実施形態では、ＧａＮ材料を、比較的遅い分子ビームエピタキシ技術よりも有意に速い速度で１つ又は複数の更なるＧａＮ層を追加できる高温プロセスに適合したＣＴＥを有する金属基板に接合させている。このようなより速いＧａＮ成長プロセスの例としては有機金属化学蒸着（ＭＯＣＶＤ）及びハイブリッド気相エピタキシ（ＨＶＰＥ）が挙げられるが、これらに限定されない。
ＧａＮに対するＳＲＳ基板の一時的な接合を利用する実施形態では、このようなＳＲＳ基板を、ＣＴＥ適合材料の追加前、又は追加後に除去してよい。ＳＲＳの除去をＣＴＥ適合材料の追加後に行う場合、このＣＴＥ適合材料はＧａＮの反対側に存在している。
次のステップ２１４では、基板に接合された応力軽減済みの追加の材料の表面を研磨して、いずれの粗度を除去できる。材料の分離厚さ分に接合されたＣＴＥ適合基板の存在により、上記研磨プロセス中の安定性が付与される。
追加の材料に接合されたＣＴＥ適合基板はその後、追加の材料の厚さの増大及び照明デバイスへの組み込み等の更なる加工のための高付加価値材料として搬送できる。
上述の図２のプロセスフローは単なる例示を目的としたものであり、限定的なものではない。他の実施形態では、例えばステップを実行する順番が異なっていてもよい。よって代替実施形態では、応力軽減／緩和の前に、追加の材料を含む基板にＣＴＥ適合基板を接合させてもよい。
図３は、別の実施形態によるプロセスフロー３００の例を示す。このプロセスフローの第１のステップ３０２では、バルク形態の単結晶シリコンをＳｉインゴットとして準備する。このインゴットは単結晶シリコンの典型的な結晶配向性のうちの１つ、例えば（１１１）を呈するものである。
次のステップ３０４では、インゴットの表面に加速粒子を注入し、分割領域を形成する。ある実施形態では、この分割領域は追加の材料の下側の深さ約１０〜２０μｍの位置にある。ここでもまた注入の特定の特徴は、少なくとも上述の因子によって決定される。この注入は、本出願に援用した様々な特許出願の１つ又は複数と共通の特徴を有している。
次のステップ３０６では、分割領域の上側にある、ある厚さのバルク材料を、バルク材料の残りの部分から分離して、独立した層を形成する。この分割は、本出願に援用した特許出願に記載されているような１つ又は複数の特徴に応じて行うことができる。
ステップ３０８では、バルク材料の分離厚さ分を基板に一時的に接合させる。ある実施形態では、この基板は、バルク材料の分離厚さ分の上部に材料を生成するための条件に適合する熱膨張率（ＣＴＥ）を有する材料を含んでいる。
成長温度範囲全体に亘るＣＴＥのミスマッチにより、（Ｊｏｔｈｉｌｉｎｇａｍの論文の等式（３）から）以下の有効Iミスフィットを生成できる。
Figure 0006371761
成長温度範囲及び厚さに応じて、適切にＣＴＥが適合された成長基板（低ΔＣＴＥ）を選択することによって有効ミスマッチを制御できる。より高い温度でゼロ又はごくわずかな圧縮応力を生成するように成長基板の特徴を選択することによっても、欠陥の形成及び成長を抑制できる。
また一例として、（１１１）単結晶シリコンバルク材料の分離厚さに亘ってＧａＮを形成するための高温プロセスに適合するＣＴＥを有する金属を含む基板が挙げられる。Ｊｏｔｈｉｌｉｎｇａｍの論文において上述し、また図２Ａに示したように、ＧａＮの薄く高品質なフィルムを形成する温度は７００〜９００℃である。これは単なる一例であり、他の実施形態では異なる温度範囲に亘るＣＴＥ適合性を有する基板を使用できる。
次のステップ３１２では、バルク材料の分離厚さ分の表面を研磨して、過去の分割によって生じたいずれの粗度を除去できる。材料の分離厚さ分に接合されたＣＴＥ適合基板の存在により、上記研磨プロセス中の安定性が付与される。
ステップ３１４に示すように、追加の材料に接合されたＣＴＥ適合基板はその後、追加の材料の形成等の更なる加工のための高付加価値材料として搬送できる。よって一実施形態では、金属基板に接合された（１１１）単結晶シリコンの分離厚さ分は、Ｊｏｔｈｉｌｉｎｇａｍの論文による薄く高品質なＧａＮの層の形成のためのテンプレートとして機能させることができ、これにより、より速く動作するプロセスを利用した更なるＧａＮの形成のためのテンプレートを提供できる。ある実施形態では、下側にあるＣＴＥ基板がシリコン層を膨張／接触させて欠陥を減少させることができるため、接合されたＣＴＥ適合基板は欠陥及び転位を低減する役割を果たす。
ステップ３１６に示すように、半導体材料を照明デバイスに組み込む前に、ＣＴＥ適合基板を、それが接合されている材料の分離厚さ分から取り外す。この取り外しは、多くの技術を利用して行うことができ、その１つとして介在犠牲層の除去がある。材料の分離厚さ分としてシリコンを利用する実施形態では、上記犠牲層としてシリコン酸化物を使用してよい。代替として、材料の分離厚さ分のシリコン自体を除去して、ＣＴＥ適合基板を追加の材料から取り外すことができる。
図３のアプローチは、バルク材料と、その上に材料を成長させる前のＣＴＥ適合基板とを含む多層基板の形成を示しているが、これは必須ではない。代替実施形態はステップを異なる順序で使用してもよく、これは本発明の範囲内である。
例えば図３Ａは、プロセスフローの代替実施形態３５０の一連のステップを示す。このプロセスフローの第１のステップ３５２では、バルク形態の単結晶シリコンをＳｉインゴットとして準備する。このインゴットは単結晶シリコンの典型的な結晶配向性のうちの１つ、例えば（１１１）を呈するものであってもよい。
次のステップ３５４では、インゴットの表面に加速粒子を注入し、分割領域を形成する。ある実施形態では、この分割領域は追加の材料の下側の深さ約１０〜２０μｍの位置にある。ここでもまた注入の特定の特徴は、少なくとも上述の因子によって決定される。この注入は、本出願に援用した様々な特許出願の１つ又は複数と共通の特徴を有している。
次のステップ３５６では、分割領域の上側にある、ある厚さのバルク材料を、バルク材料の残りの部分から分離して、独立した層を形成する。この分割は、本出願に援用した特許出願に記載されているような１つ又は複数の特徴に応じて行うことができる。
次のステップ３５７では、独立した層を覆うように材料のフィルムを形成する。上述のように、ある実施形態ではこの材料のフィルムはＭＢＥによって臨界厚さ以下に形成されたＧａＮである。しかしながらこれは単なる一例であって必須ではなく、ＧａＮ又はその他の材料を異なる条件下で形成してもよい。
次のステップ３５８では、材料のフィルムを支持する独立した層を基板（例えば材料のフィルムにＣＴＥが適合された基板）に接合する。様々な実施形態によると、材料のフィルムを支持する独立した層は、恒久的な様式又は取り外し可能な様式で基板に接合させてよく、後者の場合は分離が可能となる。いずれのアプローチにおいても、下側にあるＣＴＥ基板がシリコン層を膨張／接触させて欠陥を減少させることができるため、基板の存在は欠陥及び転位を低減する役割を果たす。
図示したように、研磨３６２に続いて、後続の加工３６６を含む多層基板の輸送３６４を行う。
このプロセスフローに、幅広く上述した１つ又は複数の応力／歪緩和ステップを含むがこれに限定されない１つ又は複数の追加のステップを含んでいる。いくつかのアプローチでは、材料フィルムの形成前に独立した基板の表面から材料を選択的に除去して、歪を順応させることができる。あるいは、又はこのアプローチと組み合わせて、取り外し可能な基板に接合する前及び／又は後に、材料の形成に続いて独立した基板のうちのある程度又は一部を除去してもよい。あるいは又はこれと組み合わせて、（例えば物理的屈曲及び／又は成形によって）基板の表面を凸状として、上側の材料の歪を低減できる。
図３、３Ａ、の実施形態は、注入及びそれに続く分割による、独立した厚さの材料の形成について説明したが、これは必須ではない。代替実施形態によると、例えば半導体ウェハ又はワイヤ鋸引きした標準厚さ（例えば１５０〜２００μｍ）の太陽電池ウェハといったその他の方法で独立した層を形成できる。様々な実施形態では、ウェハの表面を、（i）研磨するか、若しくは少なくとも、高品質成長表面として使用できるよう適切に準備し、及び／又は（ii）適切なサイズにレーザ切断し、及び／又は（iii）後でエッチングする。このような代替実施形態により、制御された分割プロセスに関係し得るものと同様に、注入並びにその後の分割前線の開始及び拡散に関わるコストを削減できる。
図４は、本発明のある実施形態による光電子工学デバイスを形成するために使用できる様々なステップを示すチャート４００である。
１．ある表面領域及びある厚さを有する半導体基板を準備する（４０２）；
２．任意に、表面領域上に追加の材料の層を形成する（４０４）；
３．ある厚さによって表面領域から分離された分割領域を形成するために、半導体基板の表面領域（その上に形成された追加の材料の層を含む）を、線形加速器を用いて生成した第１の多数の高速粒子に曝露する（４０６）；
４．表面領域と分割領域との間の、いずれの追加の材料を含むある厚さの半導体基板を分離する（４０８）；
５．任意に、例えば上で定義した様々なＳＲＳ改質ステップを用いて、材料の分離厚さ分を改質し（例えば追加の材料の応力を軽減するためにエッチングによって部分的に又は完全に除去する）、その歪状態をより望ましい状態に改質する（４１０）；
６．任意に、材料又は追加の材料の分離厚さ分を、取り外し可能に又は恒久的に基板（ＣＴＥ適合基板であってよい）に接合する（４１２）；
７．材料の分離厚さ分又は残りの追加の材料の表面を研磨する（４１４）；
８．任意に、残っている追加の材料の厚さを増大させるか、又は追加の材料を形成する（４１６）；
９．任意に、材料又は追加の材料の分離厚さ分から基板を取り外す（４１８）；
１０．所望の他のステップを実行する。
上述の一連のステップは、本発明のある実施形態による方法を提供する。その他の代替例も考えられ、請求項の範囲から逸脱することなくステップを追加してもよく、１つ若しくは複数のステップを削除してもよく、又は１つ若しくは複数のステップを異なる順序で行ってもよい。
例えば、以上では追加の層を通して粒子を注入し、被加工物内のある深さに分割領域を形成することについて説明したが、これは必須ではない。代替実施形態によると、追加の材料とその下の被加工物との間の境界面又はその近傍に分割領域を形成するために計算された様式（例えばエネルギ）で、加速粒子を追加の層に配向してもよい。この境界面又はその近傍の領域に注入された粒子が存在することにより、境界面付近に位置する分割領域において分割を開始及び／又は拡散するために必要なエネルギ印加量を著しく低減させることができる。
以上の説明では、単結晶シリコンを含む被加工物上に追加の材料を形成することに焦点を当てているが、これは必須ではない。代替実施形態によると、追加の材料は別のタイプの被加工物を覆うように存在している。このような被加工物の一例としては、サファイアがある。
更に、被加工物及び追加の層の両方の材料の選択は、追加の層が受ける応力／歪の特性を決定する役割を果たし得ることに留意されたい。例えば、被加工物／追加の層の選択は、格子間隔に関するこれらの間の相対的なミスマッチを決定し、これは追加の層内に発生する応力／歪の極性（例えば圧縮又は引張）及び大きさの両方に寄与する。更に、被加工物／追加の層の選択はまた、熱膨張率に関するこれらの間の相対的なミスマッチを決定でき、これは温度範囲全体に亘って追加の層内に発生する応力／歪の極性及び大きさの両方に寄与する。以上より、被加工物及び／又は追加の層の材料を注意深く選択することにより、様々な加工ステップに亘って追加の層内の所望の応力／歪を達成できる。
図５〜１１は、本発明の実施形態による、層転写プロセスを用いて基板又は独立した層を形成する方法を示す簡略図である。これらの図は単なる例であり、本出願に列挙した請求項の範囲を不当に制限するものではない。当業者は多くの変形例、修正例及び代替例を理解できるであろう。
図示したように、本方法は、表面領域５０１、裏側５０３、厚さ５０４を有する半導体基板又はバルク形態５００の半導体材料を準備することから始まる。上記厚さは、インゴット全体であってよく、又はより大きなインゴット等からスライスしたものであってもよい。具体的には、厚さ５０４は、初期形態（例えば完全なインゴット、ブール、タイル若しくはプレート）のバルク材料全体の厚さを表しており、又は（例えば元のインゴット、ブール、タイル若しくはプレートを鋸引き若しくはスライスすることによって）初期形態から既に分離されたバルク材料の厚さを表している。具体的実施形態では、半導体基板又はバルク材料は：単結晶シリコンウェハ又はインゴット；多結晶シリコン鋳造ウェハ、タイル又は基板；シリコンゲルマニウムウェハ；ゲルマニウムウェハ；III／V族材料、II／VI族材料、窒化ガリウム等の基板である。基板又はバルク材料は光子材料である。当然のことながら、その他の変形例、修正例、代替例が存在し得る。
図６を参照すると、本方法は、半導体基板又はバルク材料の表面領域を第１の多数の高エネルギ粒子６０１に曝露することを含む。特定の実施形態によると、線形加速器を用いて高エネルギ粒子６０１を生成できる。
図７の簡略図に示すように、具体的な実施形態では、粒子が、分割領域７０１内に複数のゲッタリングサイト又は蓄積領域の形成を引き起こし、この分割領域７０１は、（いくつかの実施形態では独立した層として）分離されることになるバルク材料の厚さ７０５を形成するために表面領域の下に設けられる。第１の多数の高エネルギ粒子は、半導体基板の深さ内に空間的に配置されるピーク濃度及び分布を有する注入プロファイルを提供できる。上記分布は、約２μｍ以下の幅を有しており、この注入濃度プロファイルの深さの変動は、縦方向ストラグル（ｓｔｒａｇｇｌｅ）と呼ばれる。シリコン内での３．５ＭｅＶの水素注入に関して、注入深さは約１２０μｍであり、ストラグルは約３μｍである。
ある実施形態では、分割領域は第１の温度に維持され、この温度は直接的又は間接的にもたらすことができる。即ちこの温度は、具体的実施形態によると、還流、伝導、放射又はこれらの技術の組み合わせによってもたらすことができる。更に、高エネルギ粒子ビームによっても熱エネルギの一部を提供でき、外部熱源との組み合わせにより所望の注入温度を達成できる。ある実施形態では、高エネルギ粒子ビーム単独で、注入のために望ましい熱エネルギ全てを提供できる。即ち高エネルギ粒子ビームを提供することで、エネルギを、基板又はバルク材料の温度を上昇させるための熱エネルギに直接変換できる。当然のことながら、その他の変形例、修正例、代替例が存在し得る。
特定の実施形態によると、用途に応じて、所望の深さまでの注入のためのエネルギ要件を低下させ、好ましい実施形態による材料領域に損傷を与える可能性を低減するように、一般に体積が小さい粒子を選択する。即ち、体積が小さい粒子は、粒子が横断する材料領域に実質的に損傷を与えることなく、選択した深さまで基板材料を通ってより容易に移動する。例えば体積が小さい粒子（又はエネルギ粒子）は、荷電（例えば正若しくは負）及び／若しくは中性の原子若しくは分子、又は電子等のほとんどいずれであってもよい。具体的な実施形態では、粒子は実施形態に応じて、水素のイオン種及びその同位体等のイオン、ヘリウム及びその同位体並びにネオン等の希ガスイオン、又はその他を含む中性又は荷電粒子である。粒子はまた、例えば水素ガス、水蒸気、メタン及び水素化合物といった気体等の化合物、並びに他の軽い原子質量粒子に由来するものであってもよい。あるいは粒子は、上述の粒子及び／又はイオン及び／又は分子種及び／又は原子種のいずれの組み合わせであってもよい。粒子は一般に、表面を通過して、表面の下側の選択した深さまで侵入するのに十分な動力学的エネルギを有する。
例えば、シリコンウェハへの注入種として例えば水素を使用し、一連の具体的な条件を用いて注入プロセスを実施する。水素の注入量は約１×１０15〜約１×１０17原子／ｃｍ2であり、好ましくは水素注入量は約８×１０16原子／ｃｍ2未満であり、約５×１０16原子／ｃｍ2未満である。光電池用途に有用な厚いフィルムの形成のためには、注入エネルギは約１ＭｅＶ以上約２ＭｅＶまで、又は５ＭｅＶ以上でさえある。ある実施形態では、注入エネルギは１ＭｅＶ未満であり、例えば０．５ＭｅＶである。注入温度は約−５０℃〜約＋５０℃であり、約１００〜２５０℃であってもよく、好ましくは、注入済みシリコンウェハから水素イオンが拡散する可能性を回避するために、約４００℃未満である。水素イオンはシリコンウェハに、約±０．０３〜±１．５ミクロンの精度で選択した深さまで選択的に導入できる。当然のことながら、使用するイオンの種類及びプロセス条件は用途に応じて決まる。
より高い注入エネルギに関して、再利用可能な基板内の分割平面の最大範囲を考慮するために（例えば正又は負に帯電した）、略純粋なプロトン注入を用いると特に有用である。例としてシリコンを使用する場合、注入エネルギ範囲を極めて大きくすることができ、光吸収効率を最大化するために後続のエピタキシャル成長が必要となる光電池用吸収装置のためのテンプレート形成に関する数ｋｅＶから、太陽電池ウェハの開始材料として使用するための厚さ数百ミクロンの基板を得るための数ＭｅＶまでに亘る。注入エネルギの関数としての注入深さの一般的な範囲は、例えばＳＲＩＭ２００３（Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）又はモンテカルロシミュレーションプログラム（ｈｔｔｐ：／／ｗｗｗ．ｓｒｉｍ．ｏｒｇ／）を用いて計算できる。具体的実施形態では、約１ＭｅＶ〜約５ＭｅＶのプロトン注入エネルギを用いると、シリコンフィルム（独立したものであってよい）の厚さは約２０又は５０マイクロメートル〜約２００マイクロメートルである。他の実施形態では、シリコンフィルムは厚さ約５０マイクロメートル〜約２００マイクロメートルの独立したシリコン層である。ある実施形態では、シリコンフィルムは厚さ約１０マイクロメートル〜約２００マイクロメートルである。当然のことながら、その他の変形例、修正例、代替例が存在し得る。
具体的実施形態では、約７００ＫｅＶ〜約５ＭｅＶのエネルギを有するプロトン注入を用いて、厚さ約１０μｍ〜約２００μｍのシリコンフィルムを形成している。このシリコンフィルムの厚さの範囲により、独立したシリコン基板として使用できるある厚さの単結晶シリコン基板の分離が可能となる。本発明の実施形態による厚さ５０μｍ〜２００μｍの単結晶シリコン基板又は独立した層を、ウェハ鋸引き、エッチング及び／又は研磨プロセスを用いる従来の方法に代えて使用している。従来技術における約５０％のカーフロス（カーフロスは、切断及びウェハ形成操作中に失われる材料の比率として定義される）とは対照的に、本発明の実施形態による注入分割技術はカーフロスを事実上発生させず、これによりコストが有意に削減され、材料利用効率が改善される。
ある実施形態によると、５ＭｅＶ超の注入エネルギが使用できる。このような高い注入エネルギは、より厚い独立した層を基板として製造する、即ち半導体デバイスの製造において代替材料から特定の厚さの基板を製造するにあたって有用である。例として、ＭｅＶ範囲注入条件はＲｅｕｔｏｖら（Ｖ．Ｆ．Ｒｏｕｔｏｖ及びＳｈ．Ｉｂｒａｇｉｍｏｖ，「Ｍｅｔｈｏｄ ｆｏｒ Ｆａｂｒｉｃａｔｉｎｇ Ｔｈｉｎ Ｓｉｌｉｃｏｎ Ｗａｆｅｒｓ」（ＵＳＳＲ’ｓ Ｉｎｖｅｎｔｏｒｓ Ｃｅｒｔｉｆｉｃａｔｅ Ｎｏ．１２８２７５７、１９８３年１２月３０日））によって開示されており、上記文献は参照により本出願に援用される。Ｖ．Ｇ．Ｒｏｕｔｏｖ及びＳｈ．Ｉｂｒａｇｉｍｏｖによると、最高７ＭｅＶのプロトン注入を、注入中及び注入後再利用可能な基板の加熱中に任意に加熱しながら使用することで、シリコンウェハの最大３５０μｍの分離厚さが得られることが記載されている。１ＭｅＶ水素注入を用いて１６ミクロンシリコンフィルムを熱分割することは、Ｍ．Ｋ．Ｗｅｌｄｏｎら「Ｏｎ ｔｈｅ Ｍｅｃｈａｎｉｓｍ ｏｆ Ｈｙｄｒｏｇｅｎ-Ｉｎｄｕｃｅｄ Ｅｘｆｏｌｉａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ」（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ１５（４），１９９７年７／８月）にも開示されており、上記文献は参照により本出願に援用される。本文脈において、用語「分離した（ｄｅｔａｃｈｅｄ）」又は「転写したシリコン厚さ（ｔｒａｎｓｆｅｒｒｅｄ ｓｉｌｉｃｏｎ ｔｈｉｃｋｎｅｓｓ）」は、注入されたイオン範囲によって形成されたシリコンフィルムのある厚さ分を取り外して独立した状態とすることができるか、又は取り外して、最終的に独立した基板として使用するための恒久的な基板若しくは一時的な基板とすることができるか、又は恒久的な基板上に最終的に設置できることを意味している。いくつかの実施形態では、シリコン材料は十分に厚く、支持部材として機能する取り扱い用又は転写用基板をもたない。当然のことながら、フィルムの取り扱い及び加工のための特定のプロセスは、具体的なプロセス及び用途に応じたものとなる。
ここで図８を参照すると、本発明による実施形態は、半導体基板又はバルク材料上で熱処理プロセス８０３を任意に実施して、分割領域内に複数のゲッタリングサイトを更に形成している。即ちこの熱処理プロセスによって分割領域をアニール及び／又はクエンチし、多数の第１の粒子を所定の位置に固定８０１する。この熱処理は、後続の注入又は粒子蓄積／拡散プロセスにおける粒子のゲッタリング及び蓄積のための高効率部位として機能できる欠陥の固定ネットワークを提供する。
特定の理論又は機構に拘束されるものではないが、具体的実施形態では、温度の上昇は恒久的な欠陥のネットワークを促進すると考えられており、また第１の多数の粒子から水素の主要部分をトラップできる。実質的に恒久的なものである欠陥層は、後続の注入及び／又は拡散プロセスからの粒子の効率的な捕集及びトラップのための部位を提供する。これについては本明細書全体を通して、及び特にこれ以降においてより詳細に説明する。
一実施形態によると、任意の熱処理は、伝導、還流、放射又はこれらの技術のいずれの組み合わせを用いて行うことができる。また、高エネルギ粒子ビームは熱エネルギの一部を提供でき、外部熱源との組み合わせにより所望の注入温度を達成できる。ある実施形態では、高エネルギ粒子ビーム単独で、注入のために望ましい熱エネルギ全てを提供できる。当然のことながら、その他の変形例、修正例、代替例が存在し得る。
具体的実施形態は、半導体基板又はバルク材料の表面領域を第２の多数の高エネルギ粒子に曝露することを含んでおり、上記第２の多数の高エネルギ粒子は、図９の簡略図に示すように線形加速器を用いて生成できる。図示したように、本方法は第２の多数の高エネルギ粒子９０５を含み、これは半導体基板又はバルク材料において提供される。この第２の粒子を分割領域９０７に導入すると、分割領域の応力レベルは、第１の応力レベルから、第２の多数の高速粒子による第２の応力レベルまで上昇する。具体的実施形態では、半導体基板又はバルク材料は第２の温度９０１に維持され、これは第１の温度より高い。
第２の注入ステップにおいてバルク単結晶シリコンウェハ材料に注入される種として例えば水素を使用して、一連の具体的な条件を用いて注入プロセスを実施する。注入量は約５×１０15〜約５×１０17原子／ｃｍ2であり、好ましくは注入量は約１×１０17原子／ｃｍ2未満である。厚いフィルムの形成のためには、注入エネルギは約０．５ＭｅＶ以上〜約２又は５ＭｅＶ以上である。注入線量率は約５００マイクロアンペア〜約１００ミリアンペアで供給でき、総線量率は、ビーム拡散領域に亘って注入速度を積分することによって計算できる。注入温度は約−５０℃〜約５５０℃であり、好ましくは約４００℃未満である。水素イオンはシリコンウェハに、約±０．０３〜±１．５ミクロンの精度で選択した深さまで選択的に導入できる。具体的実施形態では、温度及び線量は、ある程度の単原子水素の拡散が存在してもよい一方で水素分子の効率的な捕捉が可能となるよう選択される。当然のことながら、使用するイオンの種類及びプロセス条件は用途に応じて決まる。
上述のように、より高い注入エネルギに関して、再利用可能な基板内の分割平面の最大範囲を考慮するために（例えば正又は負に帯電した）、略純粋なプロトン注入を用いると有用である。例としてシリコンを使用する場合、注入エネルギ範囲を極めて大きくすることができ、光吸収効率を最大化するために後続のエピタキシャル成長が必要となる光電池用吸収装置のためのテンプレート形成に関する数ｋｅＶから、太陽電池ウェハの開始材料として使用するための厚さ数百ミクロンの基板を得るための数ＭｅＶまでに亘る。注入エネルギの関数としての注入深さの一般的な範囲は、例えばＳＲＩＭ２００３（Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）又はモンテカルロシミュレーションプログラム（ｈｔｔｐ：／／ｗｗｗ．ｓｒｉｍ．ｏｒｇ／）を用いて計算できる。具体的実施形態では、約２ＭｅＶ〜約３．２５又は５ＭｅＶのプロトン注入エネルギを用いると、シリコンフィルムの厚さは約５０マイクロメートル〜約１００マイクロメートルである。当然のことながら、その他の変形例、修正例、代替例が存在し得る。
注入した粒子は、基板又はバルク材料の上面に対して平行な、選択した深さの平面に沿って、効果的に応力を付与するか又は破壊エネルギを低減する。このエネルギは、注入種及び注入条件にある程度左右される。これらの粒子は、選択した深さにおける基板又はバルク材料の破壊エネルギレベルを低減する。これにより、選択した深さにおける注入表面に沿った制御された分割が可能となる。注入は、基板又はバルク材料の全内部位置におけるエネルギ状態が、基板又はバルク材料の不可逆的な破壊（即ち分離又は分割）を開始させるには不十分な条件下で実行できる。しかしながら、注入量は一般に、基板又はバルク材料内において、典型的には後続の熱処理（例えば熱アニーリング又は急速熱アニーリング）によって少なくとも部分的に補修できる特定の量の欠陥（例えば微小欠陥）を引き起こすことに留意されたい。
数多く選択されている高エネルギ注入アプローチは、適切なビーム強度を有する。コストパフォーマンスを高めるために、注入ビーム流は、数十ミリアンペアのＨ+又はＨ-イオンビーム流とするべきである。システムがこのように十分に高いエネルギを注入できる場合、より高い線量率を達成するために、Ｈ2 +イオンも有利に利用できる。本発明の実施形態にとって有用なイオン注入装置は現在、Ｉｏｎ Ｂｅａｍ Ａｐｐｌｉｃａｔｉｏｎｓ ＳＡ（ベルギー）から入手できるＤＹＮＡＭＩＴＲＯＮプロトン加速器等のＤＣ静電粒子加速器を使用することで得られる。使用できる他の形態のＤＣ静電加速器としては、ヴァン・デ・グラフ又はタンデムヴァン・デ・グラフ加速器タイプが挙げられる。
本発明の実施形態に従って使用するのに適した、更に他の形態の粒子加速器としては、サイクロトロン又はＲＦ線形加速器（ＲＦ Ｌｉｎａｃ）等の無線周波数（ＲＦ）粒子加速器が挙げられる。可能な粒子加速器のタイプの例としては、無線周波数四重極線形加速器（ＲＦＱ−Ｌｉｎａｃ）又はドリフトチューブＬｉｎａｃ（ＤＴＬ）又はＲＦ（無線）収束櫛型（ＲＦ-Ｆｏｃｕｓｅｄ Ｉｎｔｅｒｄｉｇｉｔａｔｅｄ：ＲＦＩ）技術が挙げられる。これらは、Ａｃｃｓｙｓ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ（カリフォルニア州プレザントン）、Ｌｉｎａｃ Ｓｙｓｔｅｍｓ， ＬＬＣ（８７１０９、ニューメキシコ州アルバカーキ）等の企業から入手できる。
具体的実施形態では、これらのアプローチは、抽出したプロトンビームのＲＦ加速を用いて、プロトンビームの総エネルギを約２０〜１００ｋｅＶから０．５〜７ＭｅＶ以上の範囲に上昇させる。出力ビームは通常、直径数ミリメートルであり、本用途における使用のためには、標的表面に衝突する電力束が大きくなり過ぎたり、場合によっては標的表面を過熱又は損傷したりするのを防ぐために、表面上において数百ミリメートルから１メートル以上となるビーム拡張を使用する必要がある。これらの技術において使用可能なプロトン流は、最高１００ｍＡ以上である。具体例として、ビーム電力を１００ｋＷとすると、３．２５ＭｅＶのＲＦＱ／ＲＦＩ−Ｌｉｎａｃによって約３１ｍＡのプロトンビーム流が得られることになる。線量約１×１０16Ｈ／ｃｍ2で約５００ｍｍ×５００ｍｍの拡張ビームを使用すると、標的注入線量において１時間あたりに処理されるシリコンの面積は約７平方メートルであり、電力束は約１３ワット／ｃｍ2に維持される。このパラメータの組み合わせにより、このアプローチは、コストパフォーマンスの高い太陽電池の生産において特に実用的なものとなる。当然のことながら、その他の変形例、修正例、代替例が存在し得る。
任意に、具体的実施形態は注入プロセスの後に熱処理プロセスを含んでいる。具体的実施形態によると、本方法はシリコン材料に関して、約４５０〜約６００℃の熱処理プロセスを使用する。好ましい実施形態では、熱処理は伝導、還流、放射又はこれらの技術のいずれの組み合わせを用いて行うことができる。また、高エネルギ粒子ビームは熱エネルギの一部を提供でき、外部熱源との組み合わせにより所望の注入温度を達成できる。ある実施形態では、高エネルギ粒子ビーム単独で、注入のために望ましい熱エネルギ全てを提供できる。好ましい実施形態では、この処理プロセスを行うことにより、分割領域を後続の分割プロセスのために最適化する。当然のことながら、その他の変形例、修正例、代替例が存在し得る。
具体的実施形態は分割開始ステップを含んでおり、図１０に示すように、分割部分にある程度のエネルギ１００５を印加して分割を開始させる。以下に詳述するように、この分割開始は、異なる特徴を有する様々なタイプのエネルギの印加を伴うものであってもよい。
具体的実施形態は、図１１に示すように、分割プロセスを用いて、分離可能な材料の厚さ分（独立したものであってもなくてもよい）を除去するステップを含む。図示したように、分離可能な材料１１０１を残りの基板部分又はバルク材料１１０５から除去する。具体的実施形態では、除去ステップは制御された分割プロセスを用いて実施できる。この制御された分割プロセスは、供与体基板の分割部分の一部内に選択されたエネルギを提供する。単なる例として、この制御された分割プロセスについては、Ｓｉｌｉｃｏｎ Ｇｅｎｅｓｉｓ Ｃｏｒｐｏｒａｔｉｏｎ（カリフォルニア州サンホセ）に譲渡されている発明の名称「Ｃｏｎｔｒｏｌｌｅｄ Ｃｌｅａｖｉｎｇ ｐｒｏｃｅｓｓ」の米国特許第６０１３５６３号に記載されており、上記文献はあらゆる目的のために参照により本出願に援用される。図示したように、本発明の実施形態による方法は、材料の厚さ分（独立したものであってよい）を基板又はバルク材料から完全に除去する。当然のことながら、その他の変形例、修正例、代替例が存在し得る。
ある方法では、分割作用の開始を促進するために１つ又は複数のパターン形成領域を使用している。具体的実施形態では、本方法はある表面領域及びある厚さを有する半導体基板を準備する。本方法は、この半導体基板の表面領域を、線形加速器を用いて生成した第１の多数の高エネルギ粒子に曝露して、分割領域内に複数のゲッタリングサイトのパターン領域を形成する。好ましい実施形態では、分割領域を表面領域の下側に設け、分離する材料の厚さを画定する。半導体基板は第１の温度に維持される。本方法はまた、半導体基板を例えば熱処理等の処理プロセスに供することも含む。本方法は、半導体基板の表面領域を、分割領域の応力レベルを第１の応力レベルから第２の応力レベルへと上昇させるように提供された第２の多数の高エネルギ粒子に曝露することを含む。本方法は、パターン形成領域のうちの選択した領域において分割作用を開始させて、分割プロセスを用いて分離可能な材料の厚さ分を分離させること、及び分割プロセスを用いて分離可能な材料の厚さ分を除去することを含む。
一実施形態では、パターン化された注入シーケンスによって表面に線量の変化を導入し、ここでは通常、より高い線量及び／又は熱収支シーケンスを用いて開始領域を形成する。分割作用を完了するための分割作用の拡散は、拡散する分割前線を案内するための追加の注入領域を用いて行うことができる。あるいは、分割の拡散は、応力の制御を用いて案内されたある深さを辿ることによって達成できる。分割の拡散は、結晶学的な自然の分割平面を辿ることによって達成できる。これらの技術のうちの１つ又は複数を、互いに組み合わせて適用してもよい。この領域のある程度又は大半は、使用する特定の分割技術に応じて、比較的低い線量で注入を行うか、又は注入を全く行わなくてもよい。このような低線量領域により、基板から各フィルムを分離するために必要な総線量が低減され、注入系の全体的な生産性を改善できる。
具体的実施形態では、本方法により他のプロセスを実行できる。例えば本方法は、支持部材上に材料の分離厚さ分を配置でき、これをその後加工する。更に又は任意に、本発明の実施形態による方法は、表面領域を第１の多数の高エネルギ粒子に曝露する前、又は（１つ若しくは複数の）注入ステップと分割ステップとの間に、半導体基板又はバルク材料に対して１つ又は複数のプロセスを実施する。特定の実施形態に応じて、プロセスは照明デバイスの形成、又はセルプロセス、集積回路、光学デバイス、これらのいずれの組み合わせ内で使用する層の形成のためのものとすることができる。当然のことながら、その他の変形例、修正例、代替例が存在し得る。
上述のように、制御された分割作用を使用して基板から材料の薄いフィルムを除去するための、改善された技術が提供される。この技術により、１つ又は複数の分割前線の開始及び基板を通してのその拡散を可能として、基板から材料の薄いフィルムを除去するための、制御されたエネルギ（例えば空間分布）及び選択された条件を使用する、単一の又は複数の分割領域を用いた基板上での分割プロセスの開始が可能となる。
具体的実施形態では、制御された分割プロセスを用いて供与体基板から材料のフィルムを形成するためのプロセスが提供される。本プロセスは、供与体基板の表面を通して、この表面の下側の選択された深さまで、エネルギ粒子（例えば荷電若しくは中性分子、原子、又は十分な動力学的エネルギを有する電子）を導入するステップを含み、上記粒子の濃度は、上記選択された深さの上側の供与体基板材料（例えば分離可能な材料の薄いフィルム）の厚さを画定するために、比較的高い。供与体基板材料を分割するために、本方法は供与体基板の選択した領域にエネルギを印加して、供与体基板において制御された分割作用を開始させ、この分割作用は１つ又は複数の拡散する分割前線を用いて行われ、これによって供与体材料を供与体基板の残りの部分から除去する。
分割は、材料を十分なエネルギに曝露して、ある領域において材料を破壊し、制御できない破砕又はひび割れを発生させることなく分割前線を発生させることによって開始できる。材料の破砕又はひび割れを回避するために、分割前線形成エネルギ（Ｅ）は、各領域においてバルク材料破壊エネルギ（Ｅｔｎａ）未満にしなければならない。ダイヤモンド切断におけるエネルギ衝突方向ベクトル、又はガラス切断におけるケガキ線は、例えば分割エネルギを低減して分割前線の制御された生成及び拡散を可能とする手段である。分割前線はそれ自体が比較的高い応力領域であり、一度生成されると、その拡散に必要なエネルギは比較的低く、これによってこの初期破壊領域から材料を更に分割する。分割前線を拡散するために必要なエネルギを、分割前線拡散エネルギ（４）と呼ぶ。関係を以下のように表すことができる：
Ｅｃ＝Ｅｐ＋［分割前線応力エネルギ］
制御された分割プロセスは、特に１つ又は複数の好ましい方向に沿ったＥｐを低減し、利用可能なエネルギをその他の望ましくない方向のＥｐ未満に制限することによって実現される。いずれの分割プロセスにおいて、分割プロセスが１つの拡張分割前線を通してしか起こらず、複数の分割前線が機能しない場合、より良好な分割表面仕上げが達成される。
本発明を用いると、既存の技術を上回る数多くの便益が達成される。特に本発明は、制御されたエネルギ及び選択された条件を用いて、複数の材料を挟み込んだフィルムを含む供与体基板から、材料の薄いフィルムを良好に分割できる。この分割プロセスは、フィルム又は基板の残りの部分に損傷を与える可能性を回避しながら、材料の薄いフィルムを基板から選択的に除去する。従って基板の残りの部分を他の用途に繰り返し再利用できる。
更に本発明は、分離されたフィルム、供与体基板、又は他の実施形態による複数の材料からなるフィルムの温度の規格外の変動を低減するために、薄いフィルムの制御された分割プロセス中に比較的低い温度を使用する。この低い温度によるアプローチによって、例えば実質的に異なる熱膨張率を有する複数の材料の分割及び接合等、材料及びプロセスの自由度を向上させることができる。他の実施形態では、本発明は基板のエネルギ又は応力を分割開始エネルギ未満に制限し、これによりランダムな分割開始部位又は前線が生成される可能性を概ね排除する。これにより、既存の技術において発生する場合があった分割の損傷（例えば孔、結晶欠陥、破損、ひび割れ、段、空洞、並外れた粗度）を低減する。更に本発明は、必要以上の応力又は圧力の影響によって発生する損傷や、エネルギ粒子が引き起こす核形成部位を、既存の技術に比べて減少させる。
１．制御された分割技術
図１２は、本発明による基板１０の簡略断面図である。この図は単なる例示であり、本出願の請求項の範囲を限定するものではない。単なる例として、基板１０は、除去されることになる材料領域１２を含むシリコンウェハであり、基板材料から得られる薄く比較的均一なフィルムである。シリコンウェハ１０は上面１４、底面１６、厚さ１８を含む。基板１０はまた、第１の側（側面１）及び第２の側（側面２）を含む（これらはこれ以降も図面中で参照される）。材料領域１２はまた、シリコンウェハの厚さ１８内の厚さ２０を含む。新規の技術は、以下の一連のステップを用いて材料領域１２を除去する。
シリコンウェハの上面１４を通り、材料の「薄いフィルム」と呼ばれる材料領域１２の厚さ２０を画定する選択した深さ２４までの、選択したエネルギ粒子注入２２。様々な技術を用いて、シリコンウェハにエネルギ粒子を注入できる。これらの技術には、例えばＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ、Ｅａｔｏｎ Ｃｏｒｐｏｒａｔｉｏｎ、Ｖａｒｉａｎ等の企業が製造しているビームラインイオン注入設備を用いたイオン注入が含まれる。あるいは、プラズマ含浸イオン注入（ｐｌａｓｍａ ｉｍｍｅｒｓｉｏｎ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ：「ＰＩＩＩ」）技術を用いて注入を行う。プラズマ含浸イオン注入技術の例は、「Ｒｅｃｅｎｔ Ａｐｐｌｉｃａｔｉｏｎｓ ｏｆ Ｐｌａｓｍａ Ｉｍｍｅｒｓｉｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ」（Ｐａｕｌ Ｋ．Ｃｈｕ、Ｃｈｕｎｇ Ｃｈａｎ、Ｎａｔｈａｎ Ｗ．Ｃｈｅｕｎｇ、ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＴＥＲＮＡＴＩＯＮＡＬ、ｐｐ．１６５-１７２、１９９６年６月）及び「Ｐｌａｓｍａ Ｉｍｍｅｒｓｉｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ-Ａ Ｆｌｅｄｇｌｉｎｇ Ｔｅｃｈｎｉｑｕｅ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ」（Ｐ．Ｋ．Ｃｈｕ、Ｓ．Ｑｉｎ、Ｃ．Ｃｈａｎ、Ｎ．Ｗ．Ｃｈｅｕｎｇ、Ｌ．Ａ．Ｌａｒｓｏｎ、ＭＡＴＥＲＩＡＬＳ ＳＣＩＥＮＣＥ ＡＮＤ ＥＮＧＩＮＥＥＲＩＮＧ ＲＥＰＯＲＴＳ：Ａ ＲＥＶＩＥＷ ＪＯＵＲＮＡＬ、ｐｐ．２０７-２８０、Ｖｏｌ．Ｒ１７、Ｎｏｓ． ６-７、１９９６年１１月３０日）に記載されており、これらは共に、あらゆる目的のために参照により本出願に援用される。当然のことながら、使用される技術は用途によって決まる。
用途に応じて、材料領域１２に損傷を与える可能性を低減するよう、一般に体積が小さい粒子を選択する。即ち、体積が小さい粒子は、粒子が横断する材料領域に実質的に損傷を与えることなく、選択した深さまで基板材料を通ってより容易に移動する。例えば体積が小さい粒子（又はエネルギ粒子）は、荷電（例えば正若しくは負）及び／若しくは中性の原子若しくは分子、又は電子等のほとんどいずれであってよい。具体的実施形態では、粒子は、水素のイオン及びその同位体等のイオン、ヘリウム及びその同位体並びにネオン等の希ガスイオンを含む中性及び／又は荷電粒子である。粒子はまた、例えば水素ガス、水蒸気、メタン及び水素化合物といった気体等の化合物、並びに他の軽い原子質量粒子に由来するものであってもよい。あるいは粒子は、上述の粒子及び／又はイオン及び／又は分子種及び／又は原子種のいずれの組み合わせであってもよい。粒子は一般に、表面を通過して、表面の下側の選択した深さまで侵入するのに十分な動力学的エネルギを有する。
例えば、シリコンウェハへの注入種として例えば水素を使用し、一連の具体的な条件を用いて注入プロセスを実施する。注入量は約１０15〜約１０18原子／ｃｍ2であり、好ましくは量は約１０16原子／ｃｍ2超である。注入エネルギは約１００ＫｅＶ〜約５ＭｅＶであり、一般には約５０ＫｅＶである。注入温度は約−２００〜約６００℃であり、好ましくは、注入済みシリコンウェハから水素イオンが拡散して、注入部位の損傷及び応力をアニールする可能性を回避するために、約４００℃未満である。水素イオンはシリコンウェハに、約±０．０３〜±０．０５ミクロンの精度で選択した深さまで選択的に導入できる。当然のことながら、使用するイオンの種類及びプロセス条件は用途に応じて決まる。
注入した粒子は、基板の上面に対して平行な、選択した深さの平面に沿って、効果的に応力を付与するか又は破壊エネルギを低減する。このエネルギは、注入種及び注入条件にある程度左右される。これらの粒子は、選択した深さにおける基板の破壊エネルギレベルを低減する。これにより、選択した深さにおける注入表面に沿った制御された分割が可能となる。注入は、基板の全内部位置におけるエネルギ状態が、基板の不可逆的な破壊（即ち分離又は分割）を開始させるには十分ではないような条件下で実行できる。しかしながら、注入量は一般に、基板において、典型的には後続の熱処理（例えば熱アニーリング又は急速熱アニーリング）によって少なくとも部分的に補修できる特定の量の欠陥（例えば微小欠陥）を引き起こすことに留意されたい。
図１３は、本発明による注入済み基板１０の断面に沿った簡略化したエネルギ図１３００である。この図は単なる例示であり、本出願の請求項の範囲を限定するものではない。この簡略図は、基板の分割を引き起こすエネルギレベル（Ｅ）（又は追加のエネルギ）を表す垂直軸１３０１を含む。水平軸１３０３は、深さ、即ちウェハの底部からウェハの上部までの距離を表す。ウェハに粒子を注入した後、基板はＥ１３０５で表される平均分割エネルギを有し、これはウェハの深さに沿った様々な断面領域に沿ってウェハを分割するために必要なエネルギ量である。分割エネルギ（Ｅｃ）は、非注入領域におけるバルク材料破壊エネルギ（Ｅｍａｔ）に等しい。選択した深さ２０において、注入した粒子が結晶構造内の接合を根本的に破断又は弱化させ（又は基板のエネルギ（Ｅｃｚ）１３０７の低下にも寄与する粒子の存在によって引き起こされる応力を上昇させ）、選択した深さにおいて基板を分割するために必要なエネルギ量を低下させるため、エネルギ（Ｅｃｚ）１３０７は低下する。本発明は、選択した深さにおいて低下したエネルギ（又は上昇した応力）を利用して、制御された様式で薄いフィルムを分割する。
しかしながら基板は、注入プロセス後に発生し得る分割前線又は選択した深さｚoに亘って、欠陥又は「弱い（ｗｅａｋ）」領域を有さないわけではない。このような場合、基板はバルク材料の不均一性、内在応力、欠陥等のランダムな変動を受けるため、分割は一般に制御不可能となる。図１４は、これらの欠陥を有する注入済み基板１０に関する、ある分割に亘る簡略化したエネルギの図１４００である。この図１４００は単なる例示であり、本出願の請求項の範囲を限定するものではない。この図は、追加のエネルギ（Ｅ）を表す垂直軸１４０１、及び基板の側面１から側面２までの距離を表す水平軸１４０３を有し、即ちこの水平軸は、基板の分割前線に沿った領域を表す。図示したように、分割前線は、それぞれ領域１、領域２として表される２つの領域１４０５、１４０７を有し、これらは（恐らく欠陥等の密集度がより高いことにより）平均分割エネルギ（Ｅｃｚ）１３０７未満の分割エネルギを有する。従って、各領域は周囲の領域より低い分割エネルギを有するため、分割プロセスは上記領域のうちの一方又は両方において開始されやすくなる。
上述の図１４に図示した基板のための分割プロセスの例を、図１５を参照して以下に説明する。図１５は、注入済み基板を通して拡散する複数の分割前線１５０１、１５０３の簡略上面図１５００である。これら分割前線は、分割平面の「より弱い（ｗｅａｋｅｒ）」領域から始まり、この領域は具体的には領域１、２を含む。分割前線は矢印で示したように、ランダムに始まって拡散する。複数の分割前線の間でのランダムな拡散の使用による制限は、異なる分割前線がわずかに異なる複数の平面に沿って連結する可能性、又はひび割れが形成される可能性であり、これについては以下で詳述する。
図１６は、例えば領域１（１４０５）及び領域２（１４０７）において複数の分割前線を有するウェハから分割したフィルムの簡略断面図１６００である。この図は単なる例示であり、本出願の請求項の範囲を限定するものではない。図示したように、わずかに異なる平面に沿って画定された領域３（１４０９）において領域２からの分割と連結した、領域１からの分割は、フィルムに沿った副次的な分割又はひび割れ１４１１を開始させ得る。差１４１３の大きさによっては、フィルムは、集積回路又は他の用途のための基板の製造において使用するには、品質が十分でない可能性がある。従って一般に、複数の分割前線を用いてウェハをランダムに分割するのは望ましくない。複数の分割前線がランダムに形成され得る技術の例は、Ｍｉｃｈｅｌ Ｂｒｕｅｌ（「Ｂｒｕｅｌ」）による、Ｃｏｍｍｉｓｓａｒｉａｔ Ａ ｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ（フランス）に譲渡された米国特許第５３７４５６４号に記載されている。Ｂｒｕｅｌは概して、熱活性型拡散を用いて全体的な熱処理（即ち全注入表面を熱処理すること）によって注入済みウェハを分割する技術について記載している。基板の全体的な熱処理は一般に、独立して拡散する複数の分割前線を開始させる。Ｂｒｕｅｌは概して、全体的な熱源によって分割作用を開始させて維持することによる、「制御不可能な」分割作用のための技術を開示しており、これは望ましくない結果を生成し得る。このような望ましくない結果は、分割前線の不完全な連結、分割を維持するためのエネルギレベルが必要量を超えることによる分割済み材料の過度に粗い表面仕上げ、及びその他多くを含む。本発明は、注入済み基板上でのエネルギの制御された分散又は選択的な位置決めによって、ランダムな分割前線の形成を克服する。
図１７は、本発明による分割エネルギの選択的な位置決めを使用する注入済み基板１０の簡略断面図である。この図は単なる例示であり、本出願の請求項の範囲を限定するものではない。注入済みウェハは、選択的なエネルギ配置又は位置決め又は標的設定のステップに供され、このステップは、選択した深さにおける材料領域１２の制御された分割作用を提供する。エネルギ源を用いて１つ又は複数の衝突が提供される。エネルギ源の例としてはとりわけ、化学エネルギ源、物理エネルギ源、電気エネルギ源、熱シンク又は熱源が挙げられる。化学エネルギ源は粒子、流体、気体又は液体を含む。これらの源はまた、材料領域の応力を上昇させるための化学反応を含むことができる。化学エネルギ源はフラッド（ｆｌｏｏｄ）として、時間変化的、空間変化的、又は連続的に導入される。他の実施形態では、物理エネルギ源は回転エネルギ、並進エネルギ、圧縮エネルギ、膨張エネルギ又は超音波エネルギに由来する。物理エネルギ源はフラッドとして、時間変化的、空間変化的、又は連続的に導入される。更なる実施形態では、電気エネルギ源は印加される電圧又は印加される電磁場から選択され、フラッドとして、時間変化的、空間変化的、又は連続的に導入される。更なる実施形態では、熱源又は熱シンクは放射、還流又は伝動から選択される。この熱源はとりわけ、光子ビーム、流体噴射、液体噴射、気体噴射、電／磁場、電子ビーム、熱電加熱、炉等から選択できる。熱シンクは、流体噴射、液体噴射、気体噴射、低温噴射、超低温液体、熱電冷却手段、電／磁場等から選択できる。上述の実施形態と同様に、熱源はフラッドとして、時間変化的、空間変化的、又は連続的に印加される。更に用途に応じて、上述の実施形態のうちのいずれを組み合わせるか又は分割できる。当然のことながら、使用するエネルギ源の種類は用途に応じて決まる。
具体的実施形態では、制御された様式で拡散する分割が適用される。この制御された様式で拡散する分割は、複数の連続的な衝突を用いて、図１８に示すように分割プロセス１８００を開始させ、場合によっては拡散させる。図１８は単なる例示であり、本出願の請求項の範囲を限定するものではない。図示したように、衝突は基板の縁部を向いており、分割前線を基板の中央に向かって拡散して、基板から材料層を除去する。この実施形態では、源が基板に複数のパルス（即ちパルス１、２、３）を連続的に印加する。パルス１（１８０１）は基板の縁部１８０３へと向かい、分割作用を開始させる。またパルス２（１８０５）はパルス１の片側の縁部１８０７へと向かい、分割前線を拡張する。パルス３（１８０９）は、拡張する分割前線に沿ったパルス１の反対側の縁部１８１１に向かい、基板から材料層を更に除去する。これらの衝突又はパルスの組み合わせにより、基板からの材料層の制御された分割作用１８１３を提供する。
図１９は、制御された様式で拡散する分割のための上述の実施形態におけるパルスからの選択されたエネルギ１９００の簡略図である。この図は単なる例示であり、本出願の請求項の範囲を限定するものではない。図示したように、パルス１は平均分割エネルギ（Ｅ）を超えるエネルギレベルを有し、これは分割作用を開始させるために必要なエネルギである。パルス２、３は分割作用を維持又は持続させるために、分割前線に沿ってより低いエネルギレベルを使用するようになっている。具体的実施形態では、パルスはレーザパルスであり、衝突するビームが基板の選択した領域をパルスによって加熱し、熱パルス勾配により複数の補助応力を引き起こし、これら補助応力は合計すると分割形成又は拡散エネルギを超え、単一の分割前線を生成する。好ましい実施形態では、衝突するビームは加熱と熱パルス勾配とを同時に引き起こし、これは分割形成又は拡散エネルギを超える。より好ましくは、衝突するビームは冷却と熱パルス勾配とを同時に引き起こし、これは分割形成又は拡散エネルギを超える。
任意に、基板の内在エネルギ状態又は応力を、分割作用を開始させるために必要な、ただし複数の連続的な衝突を本発明による基板に配向する前に分割作用が開始されるには十分ではないエネルギレベルまで、全体的に上昇させることができる。基板全体のエネルギ状態は、化学的エネルギ源、物理的エネルギ源、熱エネルギ源（熱シンク又は熱源）又は電気エネルギ源等の様々なエネルギ源を単独で又は組み合わせて使用することによって、上昇又は低下させることができる。化学エネルギ源は粒子、流体、気体又は液体等の様々なものを含むことができる。これらの源はまた、材料領域の応力を上昇させるための化学反応を含むことができる。化学エネルギ源はフラッドとして、時間変化的、空間変化的、又は連続的に導入される。他の実施形態では、物理エネルギ源は回転エネルギ、並進エネルギ、圧縮エネルギ、膨張エネルギ又は超音波エネルギに由来する。物理エネルギ源はフラッドとして、時間変化的、空間変化的、又は連続的に導入される。更なる実施形態では、電気エネルギ源は印加される電圧又は印加される電磁場から選択され、フラッドとして、時間変化的、空間変化的、又は連続的に導入される。更なる実施形態では、熱源又は熱シンクは放射、還流又は伝動から選択される。この熱源はとりわけ、光子ビーム、流体噴射、液体噴射、気体噴射、電／磁場、電子ビーム、熱電加熱、炉から選択できる。熱シンクは、流体噴射、液体噴射、気体噴射、低温噴射、超低温液体、熱電冷却手段、電／磁場等から選択できる。上述の実施形態と同様に、熱源はフラッドとして、時間変化的、空間変化的、又は連続的に印加される。更に用途に応じて、上述の実施形態のうちのいずれを組み合わせるか又は分割できる。当然のことながら、使用するエネルギ源の種類は用途に応じて決まる。上述のように、全体的なエネルギ源は、制御された分割作用を開始させるためのエネルギを供給する前に材料領域において分割作用を開始させることなく、材料領域のエネルギ又は応力のレベルを上昇させる。
具体的実施形態では、エネルギ源は基板の分割平面のエネルギレベルを、分割前線拡散エネルギを超えるものの、分割前線の自己開始を引き起こすには不十分なレベルに上昇させる。特に、熱又は熱の欠乏（例えば冷却源）の形態の熱エネルギ源又はシンクを基板の全体に適用して、分割前線を開始させることなく、基板のエネルギ状態又は応力レベルを上昇させることができる。あるいは、エネルギ源は電気エネルギ源、化学エネルギ源又は物理エネルギ源であってもよい。配向されたエネルギ源は、基板材料の選択した領域へのエネルギの印加を提供し、これによって分割前線が開始され、これは材料の薄いフィルムが除去されるまで、基板の注入済み領域を通して自己拡散する。様々な技術を用いて分割作用を開始させることができる。これらの技術について、図面を用いて以下に説明する。
図２０は、本発明のある態様による、単一の制御された源を用いた制御された分割作用のためのエネルギ状態２０００の簡略図である。この図は単なる例示であり、本出願の請求項の範囲を限定するものではない。この実施形態では、基板のエネルギレベル又は状態を、分割前線拡散エネルギ状態を超えるものの分割前線を開始させるために必要なエネルギ状態より低い全体的な熱源を用いて上昇させる。分割前線を開始させるために、レーザ等のエネルギ源は、基板の縁部にパルスの形態のビームを配向して分割作用を開始させる。あるいはエネルギ源を、基板の縁部にパルスの形態の冷媒を配向して分割作用を開始させる冷却流体（例えば液体、気体）とすることができる。全体的なエネルギ源は分割作用を維持し、これには一般に開始エネルギより低いエネルギレベルを必要とする。
本発明の代替態様を図２１、２２に示す。図２１は、回転力２１０１、２１０３を受ける注入済み基板２１００の簡略図である。この図は単なる例示であり、本出願の請求項の範囲を限定するものではない。図示したように、基板は上面２１０５、底面２１０７、選択した深さにおける注入済み領域２１０９を含む。エネルギ源は光ビーム又は熱源を用いて、基板の全体的なエネルギレベルを、分割前線拡散エネルギ状態を超えるものの分割前線を開始させるために必要なエネルギ状態より低いエネルギレベルまで上昇させる。基板は上面において時計回りの回転力２１０１を受け、底面において反時計回りの回転力２１０３を受け、これは注入済み領域２１０９に応力を生成して分割前線を開始させる。あるいは、上面が反時計回りの回転力を受け、底面が時計回りの回転力を受ける。当然のことながら、本実施形態において力の方向は概して問題ではない。
図２２は、本発明による回転力を用いた制御された分割作用のためのエネルギ状態の簡略図である。この図は単なる例示であり、本出願の請求項の範囲を限定するものではない。上述のように、基板のエネルギレベル又は状態を、分割前線拡散エネルギ状態を超えるものの分割前線を開始させるために必要なエネルギ状態より低い全体的なエネルギ源（例えば熱ビーム）を用いて上昇させる。分割前線を開始させるために、注入済み領域に印加される回転力等の物理エネルギ手段が分割作用を開始させる。特に、基板の注入済み領域に印加される回転力は、基板の中央においては応力を生成せず、周縁部において最大応力を生成し、これは基本的に半径に比例する。この例では、中央の開始パルスによって分割前線が径方向に拡張され、基板が分割される。
除去材料領域は、加工のためのシリコン材料の薄いフィルムを提供する。このシリコン材料は、制限された表面粗度、及びシリコンオンインシュレータ基板で使用するために望ましい平坦性を有する。ある実施形態では、分離したフィルムの表面粗度は、約６０ｎｍ未満又は約４０ｎｍ未満又は約２０ｎｍ未満の特徴部分を有する。従って本発明は、既存の技術より平滑で均一であり得る薄いシリコンフィルムを提供する。
具体的実施形態では、エネルギ源は本発明の実施形態による（例えば圧縮）加圧された流体噴射であってよい。図２３Ａは、本発明の実施形態による制御された分割プロセスを実行するために使用される流体ノズル２３０８からの流体噴射の簡略断面図である。流体噴射２３０７（又は液体噴射若しくは気体噴射）は基板１０の縁部領域に衝突して、制御された分割プロセスを開始させる。圧縮又は加圧流体源からの流体噴射は、選択された深さ２３０３の領域に配向され、これにより、例えば物理的、化学的、熱的なものである力を用いて、基板１０からある厚さの材料領域１２を分割する。図示したように、流体噴射は基板１０を、領域２３０９、領域２３１１を含む２つの領域に分離し、これらは選択した深さ２３０３において互いから離間する。流体噴射はまた、材料１２を基板１０から分離するための制御された分割プロセスを開始させて維持するように調整できる。用途に応じて、所望の制御された分割プロセスを達成するために、流体噴射の方向、位置、大きさを調整できる。流体噴射は、液体噴射若しくは気体噴射又は液体及び気体の組み合わせとすることができる。流体噴射により、周囲温度（即ち室温）において基板から薄いフィルムを分離できるが、基板及び／又は噴射を加熱又は冷却して、分離プロセスを促進することもできる。
ある実施形態では、エネルギ源は、例えば静止状態の圧縮された流体等の圧縮源とすることができる。図２３Ｂは、本発明の実施形態による圧縮流体源２３０７の簡略断面図である。圧縮流体源２３０７（例えば加圧液体、加圧気体）を、基板１０の周縁部又は縁部に囲まれた密封されたチャンバ２３２１に印加する。図示したように、チャンバは、例えばＯリング２３２５等によって密封された、基板の外縁部を取り囲むデバイス２３２３に封入される。チャンバは、注入済み材料の選択した深さにおいて制御された分割プロセスを開始させるために基板１０の縁部領域に印加される、ＰＣに維持された圧力を有する。基板の外側表面又は外面は、例えば１気圧以下の周囲圧力であってもよい圧力ＰＡに維持される。チャンバ内の圧力と周囲圧力との間には圧力差が存在し、チャンバ内の圧力の方が高い。この圧力差によって、選択した深さ２３０３において注入済み領域に力が印加される。選択した深さにおける注入済み領域は、いずれの接合領域を含む周囲の領域に比べて構造的に弱い。この圧力差によって、制御された分割プロセスが開始されるまで力を印加する。制御された分割プロセスにより、ある厚さの材料２３０９が基板材料２３１１から分離され、選択した深さにおいて上記ある厚さの材料を基板材料から分割する。更に圧力ＰＣは、「てこ反力（ｐｒｙｉｎｇ ａｃｔｉｏｎ）」によって材料領域１２を基板材料２３１１から分離させる。ここでもまた、分割プロセス中にチャンバ内の圧力を、基板１０から材料１２を分離するための制御された分割プロセスを開始させて維持するよう調整できる。用途に応じて、所望の制御された分割プロセスを達成するために、圧力の大きさを調整できる。流体圧力は、液体噴射若しくは気体噴射又は液体及び気体の組み合わせから得られるものとすることができる。任意に、ピン又は刃によるもの等の物理的な力を注入済み領域の縁部に印加して、分割プロセスを開始させてよく、これにより典型的には、チャンバと周囲環境との間に必要な最大圧力差を低減する。
これらの実施形態は、既存の技術で使用される温度で実施してよい。特にこれらの実施形態は、分割作用を開始させて維持するために、既存の技術のように基板全体の温度を上昇させる必要がない。シリコンウェハ及び水素注入に関するいくつかの実施形態では、基板温度は分割プロセス中に約４００℃を超えない。あるいは、基板温度は分割プロセス中に約３５０℃を超えない。あるいは基板温度は、例えば冷却流体、低温流体等の熱シンクにより、実質的に注入温度未満に維持される。従って本発明は、ランダムな分割前線からのエネルギの過剰な放出による不必要な損傷の可能性を低減し、これは概して１つ若しくは複数の分離したフィルム及び／又は１つ若しくは複数の基板の表面品質を改善する。従って本発明は、結果として得られる基板上のフィルムを、より高い全体収率及び品質で提供する。
上述の実施形態は、材料の薄いフィルムを基板から分割することに関して記載されている。しかしながら、制御された分割プロセスの前に、基板を補剛材等の被加工物上に配置することもできる。被加工物は基板の上面又は注入済み表面に連結され、制御された分割プロセス中に材料の薄いフィルムに対して構造的支持を提供する。被加工物は、例えば静電気、接着剤、原子間力といった様々な接合又は連結技術を用いて基板に連結できる。これらの接合技術のいくつかについては、ここで説明する。被加工物は、誘電性材料（例えば石英、ガラス、サファイア、窒化シリコン、二酸化シリコン）、導電性材料（シリコン、シリコンカーバイド、多結晶シリコン、III／V族材料、金属）、プラスチック（例えばポリイミド系材料）で作製できる。当然のことながら、使用する被加工物の種類は用途に応じて決まる。
あるいは、制御された分割プロセスの前に、分離されることになるフィルムを有する基板を、補剛材等の輸送用基板上に一時的に配置できる。輸送用基板は、フィルムを有する基板の上面又は注入済み表面に連結され、制御された分割プロセス中に材料の薄いフィルムに対して構造的支持を提供する。輸送用基板は、例えば静電気、接着剤、原子間力といった様々な接合又は連結技術を用いて基板に一時的に連結できる。これらの接合技術のいくつかについては、ここで説明する。輸送用基板は、誘電性材料（例えば石英、ガラス、サファイア、窒化シリコン、二酸化シリコン）、導電性材料（シリコン、シリコンカーバイド、多結晶シリコン、III／V族材料、金属）、プラスチック（例えばポリイミド系材料）で作製できる。当然のことながら、使用する被加工物の種類は用途に応じて決まる。更にこの輸送用基板を用いて、制御された分割プロセスの後に材料の薄いフィルムを分割済み基板から除去できる。
２．シリコンオンインシュレータプロセス
本発明によるシリコンオンインシュレータ基板を製造するためのプロセスは、以下のように簡潔にまとめることができる。
（１）供与体シリコンウェハ（誘電性材料でコーティングされていてよい）を準備する。
（２）シリコンウェハに選択した深さまで粒子を導入して、シリコンフィルムの厚さを画定する。
（３）標的基板材料（誘電性材料でコーティングされていてもよい）を準備する。
（４）注入済み面を標的基板材料に連結することによって、供与体シリコンウェハを標的基板材料に接合する。
（５）分割作用を開始させることなく、選択した深さにおいて注入済み領域の全体的な応力（又はエネルギ）を上昇させる（任意）。
（６）接合した基板の選択した領域に応力（又はエネルギ）を印加して、選択した深さにおいて制御された分割作用を開始させる。
（７）接合した基板に追加のエネルギを印加して、制御された分割作用を持続させ、シリコンウェハからある厚さのシリコンフィルムを分離する（任意）。
（８）供与体シリコンウェハを標的基板に完全に接合させる。
（９）上記厚さのシリコンフィルムの表面を研磨する。
以上の一連のステップは、本発明による１つ又は複数の分割前線を形成するために、複数の層からなる基板構造の１つ又は複数の選択した領域にエネルギを印加することによって、制御された分割作用を開始させるステップを提供する。この開始ステップは、基板に印加されるエネルギの量を制限することによって、分割プロセスを制御された様式で開始させる。分割作用の更なる拡散は、基板の選択した領域に追加のエネルギを印加して分割作用を持続させること、又は開始ステップからのエネルギを用いて分割作用の更なる拡散をもたらすことによって行うことができる。このような一連のステップは単なる例であり、本出願で定義する請求項の範囲を制限するものではない。上記一連のステップに関して、以下に更に詳細に説明する。
図２４〜２９は、本発明によるシリコンオンインシュレータ基板のための製造プロセスを経る基板の簡略断面図である。図２４に示すように、このプロセスはシリコンウェハ２４００と同一の半導体基板を準備することから始まる。基板又は供与体は、除去されることになる材料領域２４０１を含み、これは基板材料から得られた薄く比較的均一なフィルムである。シリコンウェハは上面２４０３、底面２４０５、厚さ２４０７を含む。材料領域はまた、シリコンウェハの厚さ２４０７内の厚さ（ｚ０）を含む。任意に、基板の上面を誘電性層２４０２（例えば窒化シリコン、酸化シリコン、酸窒化シリコン）で覆う。本プロセスは、シリコンオンインシュレータウェハの製造のための以下の一連のステップを用いて材料領域２４０１を除去するための新規の技術を提供する。
選択したエネルギ粒子２４０９を、シリコンウェハの上面を通して選択した深さまで注入し、この深さは、材料の薄いフィルムと呼ばれる材料領域の厚さを画定する。図示したように、これらの粒子は選択した深さ（ｚ０）において望ましい濃度２４１１を有する。様々な技術を用いてシリコンウェハにエネルギ粒子を注入できる。これらの技術には、例えばＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ、Ｅａｔｏｎ Ｃｏｒｐｏｒａｔｉｏｎ、Ｖａｒｉａｎ等の企業が製造しているビームラインイオン注入設備を用いたイオン注入が含まれる。あるいは、プラズマ含浸イオン注入（「ＰＩＩＩ」）技術を用いて注入を行う。当然のことながら、使用される技術は用途によって決まる。
用途に応じて、材料領域に損傷を与える可能性を低減するよう、一般に体積が小さい粒子を選択する。即ち、体積が小さい粒子は、粒子が横断する材料領域に実質的に損傷を与えることなく、選択した深さまで基板材料を通ってより容易に移動する。例えば体積が小さい粒子（又はエネルギ粒子）は、荷電（例えば正若しくは負）及び／若しくは中性の原子若しくは分子、又は電子等のほとんどいずれであってもよい。具体的実施形態では、粒子は、水素のイオン及びその同位体等のイオン、ヘリウム及びその同位体等の希ガスイオン、並びにネオンを含む中性及び／又は荷電粒子であってもよい。粒子はまた、例えば水素ガス、水蒸気、メタン及びその他の水素化合物といった気体等の化合物、並びに他の軽い原子質量粒子に由来するものであってもよい。あるいは粒子は、上述の粒子及び／又はイオン及び／又は分子種及び／又は原子種のいずれの組み合わせであってもよい。
本プロセスは、図２５に示すように、注入済みシリコンウェハ２４００を被加工物２５０１又は標的ウェハに連結するステップを使用する。被加工物は、誘電性材料（例えば石英、ガラス、窒化シリコン、二酸化シリコン）、導電性材料（シリコン、多結晶シリコン、III／V族材料、金属）、プラスチック（例えばポリイミド系材料）製のもの等、様々な他のタイプの基板であってもよい。しかしながら本実施例では、被加工物はシリコンウェハである。
具体的実施形態では、低温熱処理ステップを用いてシリコンウェハを連結又は融着する。低温熱処理プロセスは一般に、注入した粒子が材料領域上に、制御できない分割作用を生成し得る過剰な応力をもたらさないことを保証する。一態様では、自己接合プロセスによってこの低温接合プロセスを行う。特に、１つのウェハの被膜を除去して酸化物を除去する（又は１つのウェハを酸化しない）。洗浄液でウェハ表面を処理して、ウェハ表面にＯ＝Ｈ接合を形成する。ウェハの洗浄に使用する溶液の例は、Ｈ2Ｏ2＝Ｈ2ＳＯ4混合物である。乾燥機でウェハ表面を乾燥させて、いずれの残留液体又は粒子をウェハ表面から除去する。洗浄したウェハ表面を酸化したウェハ表面に対して配置することによって、自己接合が行われる。
あるいは、接合されることになるウェハ表面のうちの１つをプラズマ洗浄で活性化することによって自己接合プロセスを行う。特にプラズマ洗浄は、アルゴン、アンモニア、ネオン、水蒸気、窒素、酸素といった気体から得られたプラズマを用いてウェハ表面を活性化する。活性化されたウェハ表面２５０３を、酸化コーティング２５０５を有する他のウェハの面に対して配置する。ウェハは、露出したウェハ面を有するサンドイッチ構造となる。選択した量の圧力をウェハの各露出面に配置して、一方のウェハを他方に対して自己接合させる。
あるいは、ウェハ表面に配置した接着剤を用いて、一方のウェハを他方に接合する。接着剤はエポキシ系材料、ポリイミド系材料等を含む。スピンオンガラス層を用いて、一方のウェハの表面と別のウェハの面に接合させることができる。このようなスピンオンガラス（ｓｐｉｎ-ｏｎ-ｇｌａｓｓ：「ＳＯＧ」）材料は特に、シロキサン又はシリケートを含み、これらはアルコール系溶媒等と混合されることが多い。ＳＯＧはウェハ表面に塗布した後の硬化に必要となることがある温度が低い（例えば１５０〜２５０℃）ため、望ましい材料となり得る。
あるいは、他の様々な低温技術を用いて、供与体ウェハを標的ウェハに連結できる。例えば静電接合技術を用いて、２つのウェハを１つに連結できる。特に、一方又は両方の１つ若しくは複数のウェハ表面に荷電させて、他方のウェハ表面に引き寄せられるようにする。更に、様々な公知の技術を用いて供与体ウェハを標的ウェハに融着させることができる。当然のことながら、使用する技術は用途に応じて決まる。
ウェハを図２６に示すようなサンドイッチ構造２６００に接合した後、本方法は、インシュレータ２６０５及び標的シリコンウェハ２５０１の上に重なった基板材料２４０の薄いフィルム２５０１を提供するように基板材料を除去するための制御された分割作用を含む。この制御された分割は、供与体及び／又は標的ウェハ上への選択的なエネルギ配置、又はエネルギ源の位置決め若しくは標的決定２６０１、２６０３によって行われる。例えば１つ又は複数のエネルギ衝突を用いて、分割作用を開始させることができる。１つ又は複数の衝突は、特に物理的エネルギ源、化学的エネルギ源、熱シンク又は熱源及び電気エネルギ源を含むエネルギ源を用いて提供される。
制御された分割作用は、既に述べた技術及びその他の技術のいずれを用いて開始され、図２６に図示されている。例えば制御された分割作用を開始させるためのプロセスは、基板の選択した領域にエネルギを印加２６０１、２６０３して、基板の選択した深さ（ｚ０）において制御された分割作用を開始させるステップを使用し、この分割作用は、拡散する分割前線を使用して、基板から除去されることになる基板の一部分を除去することからなる。具体的実施形態では、本方法は上述のように、単一の衝突を用いて分割作用を開始させる。あるいは本方法は、基板の選択した領域に対する初めの衝突と、これに続く別の衝突又は連続的な複数の衝突とを使用する。あるいは本方法は、分割作用を開始させる衝突を提供し、これは基板に沿って走査されたエネルギによって持続される。あるいは基板の選択した領域に亘ってエネルギを走査して、制御された分割作用を開始させる及び／又は持続させることができる。
任意に、基板材料のエネルギ又は応力を、分割作用を開始させるために必要な、ただし１回の衝突又は複数の連続的な衝突を本発明による基板に配向する前に分割作用が開始されるには十分ではないエネルギレベルまで上昇させる。基板全体のエネルギ状態は、化学エネルギ源、物理エネルギ源、熱エネルギ源（熱シンク又は熱源）又は電気エネルギ源等の様々なエネルギ源を単独で又は組み合わせて使用することによって、上昇又は低下させることができる。化学エネルギ源は粒子、流体、気体又は液体を含むことができる。これらの源はまた、材料領域の応力を上昇させるための化学反応を含むことができる。化学エネルギ源はフラッドとして、時間変化的、空間変化的、又は連続的に導入される。他の実施形態では、物理エネルギ源は回転エネルギ、並進エネルギ、圧縮エネルギ、膨張エネルギ又は超音波エネルギに由来する。物理エネルギ源はフラッドとして、時間変化的、空間変化的、又は連続的に導入される。更なる実施形態では、電気エネルギ源は印加される電圧又は印加される電磁場から選択され、フラッドとして、時間変化的、空間変化的、又は連続的に導入される。更なる実施形態では、熱源又は熱シンクは放射、還流又は伝動から選択される。この熱源はとりわけ、光子ビーム、流体噴射、液体噴射、気体噴射、電磁場、電子ビーム、熱電加熱、炉から選択できる。熱シンクは、流体噴射、液体噴射、気体噴射、低温噴射、超低温液体、熱電冷却手段、電／磁場等から選択できる。上述の実施形態と同様に、熱源はフラッドとして、時間変化的、空間変化的、又は連続的に印加される。更に用途に応じて、上述の実施形態のうちのいずれを組み合わせるか又は分割できる。当然のことながら、使用するエネルギ源の種類は用途に応じて決まる。上述のように、全体的なエネルギ源は、制御された分割作用を開始させるためのエネルギを供給する前に材料領域において分割作用を開始させることなく、材料領域のエネルギ又は応力のレベルを上昇させる。
好ましい実施形態では、本発明は粒子を基板に導入する温度未満の温度を維持する。いくつかの実施形態では、分割作用の拡散を開始させるためにエネルギを導入するステップの間、基板の温度は−２００〜４５０℃に維持される。基板温度は４００℃未満に維持することもできる。好ましい実施形態では、本方法は熱シンクを使用して、室温から有意に低い条件で起こる分割作用を開始させて維持する。
いくつかの実施形態によると、図２７に示すように、標的ウェハ２５０１と材料領域２４０１の薄いフィルムとの間で最後の接合ステップが行われる。一実施形態では、一方のシリコンウェハ２４００はその上に重なった二酸化シリコンの層２５０５を有し、これは図２５に示すように、材料の薄いフィルムを分割するまでに面上に熱成長させたものである。二酸化シリコン２５０５はまた、例えば化学蒸着等の様々な他の技術を用いて形成することもできる。ウェハ表面間の二酸化シリコン２５０５はこのプロセスで熱により融着する。
いくつかの実施形態では、標的ウェハ又は材料領域の薄いフィルムからの（即ち供与体ウェハからの）酸化シリコン表面を更に１つに押圧し、酸化雰囲気２７０１に曝露する。この酸化雰囲気は、水蒸気酸化、水素酸化等においては拡散炉内とすることができる。圧力と酸化雰囲気との組み合わせによって、酸化物表面又は境界面２６０５においてシリコン材料の薄いフィルム２４０１を標的シリコンウェハ２５０１に融着する。これらの実施形態は高温（例えば７００℃）を必要とする場合がある。
あるいは、２つのシリコン表面を１つになるよう更に押圧し、２つのウェハ間に印加した電圧に曝露する。印加した電圧によりウェハの温度が上昇し、ウェハ間の接合が誘発される。この技術は、ウェハ間の接合作用を開始させるために有意な物理的力が実質的に必要ないため、接合プロセス中にシリコンウェハ内に導入される結晶欠陥の量を制限する。当然のことながら、使用する技術は用途に応じて決まる。
ウェハを接合させた後、シリコンオンインシュレータは図２５に示すように、その上を覆うシリコン材料２４０１を有する標的基板２５０１と、標的基板２５０１とシリコンウェハ２４００との間に挟まれた酸化物層２５０５とを有する。シリコン材料のフィルムの分離表面は粗度２７０４を有する場合があり、仕上げを必要とする。この仕上げは研削及び／又は研磨技術の組み合わせを用いて行われる。いくつかの実施形態では、例えば分離表面の上側にある研磨材を回転させて、分離表面からいずれの欠陥又は表面粗度を除去する等の技術を用いた研削ステップを、分離表面に対して行う。Ｄｉｓｃｏ社が製造している「Ｂａｃｋ Ｇｒｉｎｄｅｒ」等の機械によってこの技術を提供してもよい。
あるいは図２８に示すように、化学的機械的研磨又は平坦化（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ ｏｒ ｐｌａｎａｒｉｚａｔｉｏｎ：「ＣＭＰ」）技術によってフィルムの分離表面の仕上げを行う。ＣＭＰでは、スラリー混合物を、回転圧盤２８０３に取り付けられた研磨表面２８０１に直接塗布する。オリフィスを用いてこのスラリー混合物を研磨表面に移動させることができ、このオリフィスはスラリー源と連結される。スラリーは、研磨剤及び酸化剤（例えばＨ2Ｏ2、ＫＩＯ3、硝酸第二鉄）を含有する溶液である場合が多い。研磨剤は硼珪酸ガラス、二酸化チタン、窒化チタン、酸化アルミニウム、三酸化アルミニウム、窒化鉄、酸化セリウム、二酸化シリコン（コロイドシリカ）、窒化シリコン、シリコンカーバイド、グラファイト、ダイヤモンド、及びこれらのいずれの混合物である場合が多い。この研磨剤を脱イオン水及び酸化剤等の溶液に混合する。好ましくはこの溶液は酸性である。
この酸性溶液は一般に、研磨プロセス中にウェハからのシリコン材料と相互作用する。研磨プロセスは好ましくは、ポリウレタン研磨パッドを使用する。この研磨パッドの例は、Ｒｏｄｅｌ社が製造し、ＩＣ−１０００の商標名で販売しているものである。研磨パッドを選択した速度で回転させる。フィルムを有する標的ウェハを支持するキャリアヘッドは、選択した力がフィルムに印加されるように選択した量の圧力を、標的ウェハの裏側に印加する。研磨プロセスにより、およそ選択した量のフィルム材料が除去され、これによって図２９に示すように、後続の加工のための比較的平滑なフィルム表面２９０１が提供される。
ある実施形態では図２７に示すように、酸化物の薄いフィルム２７０６が、標的ウェハを覆う材料のフィルムを覆う。この酸化物層は熱アニーリングステップ中に形成され、これについては材料のフィルムを標的ウェハに恒久的に接合させることに関して既に説明した。これらの実施形態では、仕上げプロセスは、まず酸化物が除去され、続いてフィルムを研磨してプロセスが完了されるように選択的に調整される。当然のことながら、ステップの順序は特定の用途に応じて決まる。
ここまでの説明はシリコンウェハに関するものであったが、その他の基板も使用できる。例えば基板は、ほとんどいずれの単結晶タイプの基板、多結晶タイプの基板又はアモルファスタイプの基板であってもよい。更に基板は、ガリウムヒ素、窒化ガリウム（ＧａＮ）等のIII／V族材料製であってもよい。本発明によると、複数の層からなる基板を使用できる。複数の層からなる基板は、シリコンオンインシュレータ基板、半導体基板上の様々なサンドイッチ構造の層、その他のタイプの数多くの基板を含む。更に以上の実施形態は概して、エネルギのパルスを印加して制御された分割作用を開始させることに関するものであった。このパルスは、制御された分割作用を開始させるために基板の選択した領域に亘って走査されるエネルギで置き換えることができる。エネルギを基板の選択した領域に亘って走査して、制御された分割作用を持続させる、又は維持することもできる。当業者は、本発明に従って使用できる様々な代替例、修正例、変形例を容易に理解できるであろう。
本発明の別の実施形態は：表面領域を含む半導体被加工物を準備すること；表面領域を通して多数の粒子を導入し、半導体被加工物に分割領域を形成すること；半導体材料の分離厚さ分を、残りの半導体被加工物から分割するために、エネルギを印加すること；及び追加の材料の層の熱膨張率と略同一の熱膨張率を有する基板に、上記半導体材料の分離厚さ分を接合することを含む、方法を提供する。
上記方法のある実施形態では、半導体被加工物を準備することは、単結晶シリコン被加工物を準備することを含む。
ある実施形態では、単結晶シリコン被加工物を準備することは、（１１１）単結晶シリコン被加工物を準備することを含む。
別の実施形態では、上記接合することは、材料の追加の層と基板との間を取り外し可能に接合することを含む。
別の実施形態では、上記取り外し可能に接合することは、上記半導体材料の分離厚さ分の表面粗度及び／又は基板の表面粗度によるものである。
別の実施形態では、上記取り外し可能に接合することは、半導体材料の分離厚さ分と基板との間に存在する犠牲材料によるものである。
別の実施形態では、半導体材料の分離厚さは約１０〜１００μｍである。
別の実施形態では、基板は金属基板を含む。
別の実施形態では、半導体被加工物を準備することは、光吸収性材料を含む追加の層を有するＧａＮ被加工物を準備することを含む。
別の実施形態によると：（１１１）単結晶シリコンを含む半導体被加工物を準備すること；半導体被加工物上にＧａＮを形成すること；及び適合した熱膨張率を有する基板をＧａＮに接合することを含む方法が提供される。
上記方法のある実施形態では、ＧａＮを形成することは、Ｊｏｔｈｉｌｉｎｇａｍら「Ａ Ｓｔｕｄｙ ｏｆ Ｃｒａｃｋｉｎｇ ｉｎ ＧａＮ ｇｒｏｗｎ ｏｎ Ｓｉｌｉｃｏｎ ｂｙ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ」（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．３０，Ｎｏ．７，ｐｐ．８２１-８２４（２００１年））の図１に示された臨界厚さ以下の厚さを有するＧａＮの層を形成することを含む。
別の実施形態では、半導体被加工物を準備することはバルクインゴットを準備することを含み、本方法は更に、制御された分割によって、ＧａＮを支持する半導体被加工物の層を分離することを含む。
別の実施形態では、上記制御された分割は、ＧａＮを通して半導体被加工物に粒子を注入することによって形成された分割領域に沿って分割することを含む。
別の実施形態では、半導体被加工物を準備することは、鋸引きによってバルクインゴットから分離したウェハを準備することを含む。
別の実施形態では、本方法はまた、ＧａＮの応力を緩和することも含む。
ある実施形態では、応力を緩和することは、半導体被加工物の少なくとも一部を除去することを含む。
本方法の別の実施形態では、基板はモリブデンを含む。
以上が具体的実施形態の完全な説明であるが、様々な修正例、代替構成及び均等物も使用できる。ここまでは複数のステップを選択した順序で使用して説明したが、上述の及びその他のステップのいずれの要素のいずれの組み合わせを用いてもよい。更に、実施形態に応じてあるステップを組み合わせてよく、及び／又は削除してよい。更に、代替実施形態による、修正された量及び／又は分割特性を有する分割平面を形成できるよう、ヘリウム及び水素イオン又は重水素及び水素イオンの同時注入を用いて、水素の粒子を置き換えることができる。更に、注入プロセスではなく拡散プロセスによって粒子を導入できる。当然のことながら、その他の変形例、修正例、代替例が存在し得る。従って以上の説明及び例示は、添付の請求項で定義した本発明の範囲を制限するものとして解釈されるべきではない。

Claims (28)

  1. 追加の材料の層を支持する被加工物材料を含む被加工物を準備すること；
    前記追加の材料の層を通して多数の粒子を導入し、前記被加工物に分割領域を形成すること；
    前記追加の材料の層を含む被加工物の分離厚さ分を、残りの前記被加工物から分割するために、前記分割領域にエネルギを印加すること；
    前記追加の材料の層内の応力のレベルを緩和するために、前記分離厚さ分を加工すること；及び
    前記追加の材料の層の熱膨張率と同一の熱膨張率を有する基板に、加工された前記分離厚さ分を接合すること
    を含む、方法。
  2. 前記追加の材料の層は、ある温度において前記被加工物材料の上部に形成される、請求項１に記載の方法。
  3. 前記応力のレベルを緩和させることは、前記被加工物材料を除去することを含む、請求項１に記載の方法。
  4. 前記被加工物材料を除去することは、エッチングを含む、請求項３に記載の方法。
  5. 前記応力のレベルを緩和させることは、前記分離厚さ分を歪緩和基板に接合すること、及びその後前記歪緩和基板の特性を変化させることを含む、請求項１に記載の方法。
  6. 前記歪緩和基板は圧電材料を含み、
    前記特性を変化させることは、前記圧電材料の寸法を変化させることを含む、請求項５に記載の方法。
  7. 前記歪緩和基板は前記分離厚さ分に接合される表面を含み、
    前記特性を変化させることは、前記表面を固相から液相に変化させることを含む、請求項５に記載の方法。
  8. 前記被加工物を準備することは、前記追加の材料の層としてのＧａＮを支持する単結晶シリコン被加工物材料を準備することを含む、請求項１に記載の方法。
  9. 前記単結晶シリコン被加工物材料を準備することは、（１１１）単結晶シリコン被加工物材料を準備することを含む、請求項８に記載の方法。
  10. 前記ＧａＮの追加の材料の層は、約７００〜９００℃での低温エピタキシャル成長プロセスによって形成された、厚さ約０．１〜１μｍの層を含む、請求項９に記載の方法。
  11. 前記接合することは、前記追加の材料の層と前記基板との間を取り外し可能に接合することを含む、請求項１に記載の方法。
  12. 前記取り外し可能に接合することは、前記追加の材料の層の表面粗度及び／又は前記基板の表面粗度によるものである、請求項１１に記載の方法。
  13. 前記被加工物の前記分離厚さは約１０〜１００μｍである、請求項１に記載の方法。
  14. 前記被加工物を準備することは、前記追加の材料の層としてのＧａＮを支持するシリコン又はサファイア被加工物材料を準備することを含む、請求項１に記載の方法。
  15. 境界面に追加の材料の層を支持する被加工物材料を含む被加工物を準備すること；
    多数の加速粒子を前記追加の材料の層を通して導入し、前記境界面に又は前記境界面の近傍に分割領域を形成すること；
    前記追加の材料の層を含む前記被加工物の分離厚さ分を、残りの前記被加工物から分割するために、前記分割領域にエネルギを印加すること；
    前記追加の材料の層内の応力のレベルを緩和するために、前記分離厚さ分を加工すること；及び
    前記追加の材料の層の熱膨張率と同一の熱膨張率を有する基板に、加工された前記分離厚さ分を接合すること
    を含む、方法。
  16. 前記追加の材料の層は、ある温度において前記被加工物材料の上部に形成される、請求項１５に記載の方法。
  17. 前記応力のレベルを緩和させることは、前記被加工物材料を除去することを含む、請求項１５に記載の方法。
  18. 前記被加工物材料を除去することは、エッチングを含む、請求項１７に記載の方法。
  19. 前記応力のレベルを緩和させることは、前記分離厚さ分を歪緩和基板に接合すること、及びその後前記歪緩和基板の特性を変化させることを含む、請求項１５に記載の方法。
  20. 前記歪緩和基板は圧電材料を含み、
    前記特性を変化させることは、前記圧電材料の寸法を変化させることを含む、請求項１９に記載の方法。
  21. 前記歪緩和基板は、前記分離厚さ分に接合される表面を含み、
    前記特性を変化させることは、前記表面を固相から液相に変化させることを含む、請求項１９に記載の方法。
  22. 前記被加工物を準備することは、前記追加の材料の層としてのＧａＮを支持する単結晶シリコン被加工物材料を準備することを含む、請求項１５に記載の方法。
  23. 前記単結晶シリコン被加工物材料を準備することは、（１１１）単結晶シリコン被加工物材料を準備することを含む、請求項２２に記載の方法。
  24. 前記ＧａＮの追加の材料の層は、約７００〜９００℃での低温エピタキシャル成長プロセスによって形成された、厚さ約０．１〜１μｍの層を含む、請求項２２に記載の方法。
  25. 前記接合することは、前記追加の材料の層と前記基板との間を取り外し可能に接合することを含む、請求項１５に記載の方法。
  26. 前記取り外し可能に接合することは、前記追加の材料の層の表面粗度及び／又は前記基板の表面粗度によるものである、請求項２５に記載の方法。
  27. 前記被加工物の分離厚さは約１０〜１００μｍである、請求項１５に記載の方法。
  28. 前記被加工物を準備することは、前記追加の材料の層としてのＧａＮを支持するシリコン又はサファイア被加工物材料を準備することを含む、請求項１５に記載の方法。
JP2015510478A 2012-05-04 2013-05-03 光電子工学デバイスを形成するための技術 Active JP6371761B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261643180P 2012-05-04 2012-05-04
US61/643,180 2012-05-04
US13/886,129 US9257339B2 (en) 2012-05-04 2013-05-02 Techniques for forming optoelectronic devices
US13/886,129 2013-05-02
PCT/US2013/039460 WO2013166381A1 (en) 2012-05-04 2013-05-03 Techniques for forming optoelectronic devices

Publications (2)

Publication Number Publication Date
JP2015523712A JP2015523712A (ja) 2015-08-13
JP6371761B2 true JP6371761B2 (ja) 2018-08-08

Family

ID=49511863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015510478A Active JP6371761B2 (ja) 2012-05-04 2013-05-03 光電子工学デバイスを形成するための技術

Country Status (6)

Country Link
US (4) US9257339B2 (ja)
EP (1) EP2845220B1 (ja)
JP (1) JP6371761B2 (ja)
KR (1) KR20150013134A (ja)
CN (1) CN104272436A (ja)
WO (1) WO2013166381A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159825B1 (en) 2006-08-25 2012-04-17 Hypres Inc. Method for fabrication of electrical contacts to superconducting circuits
US8729561B1 (en) * 2011-04-29 2014-05-20 International Rectifier Corporation P type III-nitride materials and formation thereof
US9336989B2 (en) 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
US9499921B2 (en) 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
US9404198B2 (en) 2012-07-30 2016-08-02 Rayton Solar Inc. Processes and apparatuses for manufacturing wafers
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
DE102013016669A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Kombiniertes Herstellungsverfahren zum Abtrennen mehrerer dünner Festkörperschichten von einem dicken Festkörper
US9444019B1 (en) * 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
EP3427044A4 (en) * 2016-03-08 2019-10-09 Arizona Board of Regents on behalf of Arizona State University SOUND-SUPPORTED RISS SPREAD FOR SEMICONDUCTOR WAFERING
WO2017167614A1 (de) 2016-03-22 2017-10-05 Siltectra Gmbh Kombinierte laserbehandlung eines zu splittenden festkörpers
US10510582B2 (en) * 2016-06-14 2019-12-17 QROMIS, Inc. Engineered substrate structure
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US10186630B2 (en) * 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
EP3288067B1 (en) 2016-08-25 2021-10-27 IMEC vzw Method for transferring a group iii-iv semiconductor active layer
JP7256123B2 (ja) 2016-12-12 2023-04-11 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 構成部材を備えた固体層を薄くするための方法
DE102017007585A1 (de) * 2017-08-11 2019-02-14 Siltectra Gmbh Vorrichtung und Verfahren zum Beaufschlagen von Spannungserzeugungsschichten mit Druck zum verbesserten Führen eines Abtrennrisses
FR3079660B1 (fr) * 2018-03-29 2020-04-17 Soitec Procede de transfert d'une couche
FR3093859B1 (fr) 2019-03-15 2021-02-12 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur une substrat support
JP7308652B2 (ja) * 2019-04-26 2023-07-14 株式会社ディスコ デバイスチップの製造方法
CN110112129B (zh) * 2019-06-05 2024-04-02 福建天电光电有限公司 一种玻璃荧光片的发光半导体制作工艺
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
FR3108789B1 (fr) * 2020-03-24 2023-12-08 Soitec Silicon On Insulator Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
JP7420108B2 (ja) * 2021-04-08 2024-01-23 信越半導体株式会社 窒化物半導体ウェーハの製造方法
CN114092409A (zh) * 2021-10-27 2022-02-25 大族激光科技产业集团股份有限公司 晶圆劈裂方法、装置、设备及存储介质
DE102022131556A1 (de) 2022-11-29 2024-05-29 Infineon Technologies Ag Verfahren zum herstellen eines vorrichtungssubstrats, wafer-bearbeitungseinrichtung und heizeinrichtung

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1988608A (en) 1934-04-18 1935-01-22 William A Ogg Zinc smelting
SU1282757A1 (ru) 1983-12-30 2000-06-27 Институт Ядерной Физики Ан Казсср Способ изготовления тонких пластин кремния
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7390724B2 (en) 2004-04-12 2008-06-24 Silicon Genesis Corporation Method and system for lattice space engineering
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
JP5364368B2 (ja) * 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
US20070032044A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8124499B2 (en) 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
EP1936678A3 (en) 2006-12-21 2013-10-02 Imec A method for bonding and releasing a die or substrate to/from a carrier and corresponding intermediate product
US7910458B2 (en) 2007-01-29 2011-03-22 Silicon Genesis Corporation Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
FR2915625B1 (fr) * 2007-04-27 2009-10-02 Soitec Silicon On Insulator Procede de transfert d'une couche epitaxiale
US20090206275A1 (en) 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
US8766512B2 (en) 2009-03-31 2014-07-01 Sand 9, Inc. Integration of piezoelectric materials with substrates
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
US8765508B2 (en) * 2008-08-27 2014-07-01 Soitec Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
US7967936B2 (en) 2008-12-15 2011-06-28 Twin Creeks Technologies, Inc. Methods of transferring a lamina to a receiver element
KR101561729B1 (ko) * 2009-05-06 2015-10-19 코닝 인코포레이티드 유리 기판의 캐리어
JP5515770B2 (ja) * 2009-09-14 2014-06-11 住友電気工業株式会社 窒化物半導体エピタキシャル層の形成方法および窒化物半導体デバイスの製造方法
US8481406B2 (en) * 2010-07-15 2013-07-09 Soitec Methods of forming bonded semiconductor structures
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices

Also Published As

Publication number Publication date
EP2845220B1 (en) 2020-02-12
JP2015523712A (ja) 2015-08-13
WO2013166381A1 (en) 2013-11-07
EP2845220A1 (en) 2015-03-11
US20130292691A1 (en) 2013-11-07
US20170084778A1 (en) 2017-03-23
KR20150013134A (ko) 2015-02-04
US20160111500A1 (en) 2016-04-21
CN104272436A (zh) 2015-01-07
EP2845220A4 (en) 2015-12-23
US9257339B2 (en) 2016-02-09
US20170358704A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
JP6371761B2 (ja) 光電子工学デバイスを形成するための技術
US10164144B2 (en) Bond and release layer transfer process
US20190024259A1 (en) Techniques for forming optoelectronic devices
US6632724B2 (en) Controlled cleaving process
US10186630B2 (en) Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
CN1255237A (zh) 受控切分处理
CN105899325A (zh) 借助于激光处理和温度诱导的应力的组合的晶片制造法
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
US20070122997A1 (en) Controlled process and resulting device
JP2008244435A (ja) 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
US8835282B2 (en) Controlled process and resulting device
JP2014138189A (ja) 制御されたプロセス及び結果として生じるデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180713

R150 Certificate of patent or registration of utility model

Ref document number: 6371761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250