[go: up one dir, main page]

JP7308652B2 - デバイスチップの製造方法 - Google Patents

デバイスチップの製造方法 Download PDF

Info

Publication number
JP7308652B2
JP7308652B2 JP2019086232A JP2019086232A JP7308652B2 JP 7308652 B2 JP7308652 B2 JP 7308652B2 JP 2019086232 A JP2019086232 A JP 2019086232A JP 2019086232 A JP2019086232 A JP 2019086232A JP 7308652 B2 JP7308652 B2 JP 7308652B2
Authority
JP
Japan
Prior art keywords
ingot
wafer
device chip
manufacturing
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019086232A
Other languages
English (en)
Other versions
JP2020181960A (ja
Inventor
ウェイ フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2019086232A priority Critical patent/JP7308652B2/ja
Priority to KR1020200034203A priority patent/KR20200125432A/ko
Priority to TW109113652A priority patent/TWI824140B/zh
Priority to CN202010331857.7A priority patent/CN111863722A/zh
Priority to US16/857,483 priority patent/US11469142B2/en
Publication of JP2020181960A publication Critical patent/JP2020181960A/ja
Application granted granted Critical
Publication of JP7308652B2 publication Critical patent/JP7308652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/55—Working by transmitting the laser beam through or within the workpiece for creating voids inside the workpiece, e.g. for forming flow passages or flow patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00904—Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/035—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon carbide [SiC] technology
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/0143—Focussed beam, i.e. laser, ion or e-beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Micromachines (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、デバイスチップの製造方法に関する。
半導体デバイスチップの製造工程では、インゴットから切り出したシリコンウェーハ上に絶縁層と配線層とを作り込むことで複数のデバイスを形成しデバイスが形成されたウェーハを薄化し、分割することで半導体デバイスチップを製造する製造方法が用いられている（例えば、特許文献１参照）。
特開２００６－５４４８３号公報
デバイスチップの製造方法では、シリコンウェーハに代えてＳｉＣ（炭化ケイ素）ウェーハにデバイスを形成すると導通時の損失やスイッチング損失が小さくエネルギー効率の高いパワー素子や、高共振周波数のカンチレバーを利用した高感度のセンサ等が形成できる。しかし、ＳｉＣウェーハは、硬いため、薄化加工が難しく、加工に時間もかかるという問題がある。
更に、ＳｉＣウェーハを薄化することで除去された部分が廃棄されてしまうため、高価なＳｉＣウェーハからなるデバイスチップを製造する場合、デバイスのコストが高騰してしまう。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、デバイスチップのコストの高騰を抑制することができるデバイスチップの製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明のデバイスチップの製造方法は、デバイスチップの製造方法であって、インゴットの第１面にウェーハを貼着する貼着ステップと、該貼着ステップを実施した後、該インゴットを分離して、該ウェーハ上に該インゴットの一部が積層された積層ウェーハと、該一部が除去されたインゴットと、を形成する分離ステップと、該分離ステップを実施した後、該積層ウェーハの該インゴット側の表面に、交差する複数の分割予定ラインを設定するとともに該分割予定ラインで区画された各領域にそれぞれデバイスを形成するデバイス形成ステップと、該デバイス形成ステップを実施した後、該積層ウェーハを該分割予定ラインに沿って分割して複数のデバイスチップを形成する分割ステップと、を備え、該分離ステップでは、該ウェーハが貼着された該インゴットの該第１面の背面の第２面側から、該インゴットに対して透過性を有した波長のレーザビームの集光点を該インゴットの内部に位置付けた状態で該レーザビームを照射して分離層を形成し、該分離層に外力を付与して該積層ウェーハと該一部が除去されたインゴットとに分離することを特徴とする。
前記デバイスチップの製造方法において、該分離ステップを実施した後、第２のウェーハを該一部が除去されたインゴットに貼着する第２貼着ステップと、該第２貼着ステップを実施した後、該インゴットを分離して、該第２のウェーハ上に該インゴットの一部が積層された第２の積層ウェーハと、該一部が除去されたインゴットと、を形成する第２分離ステップと、を備えても良い。
前記デバイスチップの製造方法において、該インゴットはＳｉＣでも良い。
前記デバイスチップの製造方法において、該ウェーハと該インゴットは絶縁層を介して直接接合されても良い。
前記デバイスチップの製造方法において、該デバイスは、ＭＯＳＦＥＴでも良い。
前記デバイスチップの製造方法において、該デバイスは、ＭＥＭＳでも良い。
本願発明のデバイスチップの製造方法は、デバイスチップのコストの高騰を抑制することができるという効果を奏する。
図１は、実施形態１に係るデバイスチップの製造方法で製造されるデバイスチップの一例を示す斜視図である。 図２は、実施形態１に係るデバイスチップの製造方法の加工対象のインゴットの側面図である。 図３は、図２に示されたインゴットの平面図である。 図４は、図２に示されたインゴットを研削装置のチャックテーブルに吸引保持する状態を示す斜視図である。 図５は、図２に示されたインゴットの第１面を研削装置で平坦化する状態を示す斜視図である。 図６は、実施形態１に係るデバイスチップの製造方法の流れを示すフローチャートである。 図７は、図６に示されたデバイスチップの製造方法のレーザビーム照射ステップを示す斜視図である。 図８は、図６に示されたデバイスチップの製造方法のレーザビーム照射ステップ後のインゴットの要部の断面図である。 図９は、図６に示されたデバイスチップの製造方法の貼着ステップを示す斜視図である。 図１０は、図６に示されたデバイスチップの製造方法の分離ステップの一部をインゴットから分離する状態を示す斜視図である。 図１１は、図６に示されたデバイスチップの製造方法の分離ステップの分離された一部を研削装置のチャックテーブルに保持する状態を示す斜視図である。 図１２は、図６に示されたデバイスチップの製造方法の分離ステップの分離された一部を研削装置が研削する状態を示す斜視図である。 図１３は、図６に示されたデバイスチップの製造方法のデバイス形成ステップ後の積層ウェーハの斜視図である。 図１４は、図６に示されたデバイスチップの製造方法の分割ステップを示す斜視図である。 図１５は、実施形態２に係るデバイスチップの製造方法の流れを示すフローチャートである。 図１６は、図１５に示されたデバイスチップの製造方法の貼着ステップを示す斜視図である。 図１７は、図１５に示されたデバイスチップの製造方法の分離ステップの分離層を形成する状態を示す斜視図である。 図１８は、実施形態１の変形例１に係るデバイスチップの製造方法の流れを示すフローチャートである。 図１９は、実施形態２の変形例１に係るデバイスチップの製造方法の流れを示すフローチャートである。 図２０は、実施形態１の変形例２に係るデバイスチップの製造方法の貼着ステップを示す斜視図である。 図２１は、実施形態１の変形例３に係るデバイスチップの製造方法の流れを示すフローチャートである。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換または変更を行うことができる。
〔実施形態１〕
本発明の実施形態１に係るデバイスチップの製造方法を図面に基づいて説明する。図１は、実施形態１に係るデバイスチップの製造方法で製造されるデバイスチップの一例を示す斜視図である。図２は、実施形態１に係るデバイスチップの製造方法の加工対象のインゴットの側面図である。図３は、図２に示されたインゴットの平面図である。図４は、図２に示されたインゴットを研削装置のチャックテーブルに吸引保持する状態を示す斜視図である。図５は、図２に示されたインゴットの第１面を研削装置で平坦化する状態を示す斜視図である。図６は、実施形態１に係るデバイスチップの製造方法の流れを示すフローチャートである。
実施形態１に係るデバイスチップの製造方法は、図１に示されたデバイスチップ１を製造する方法である。デバイスチップ１は、図１に示すように、ＳｉＣ層２と、ＳｉＣ層２の第１面４に貼着されたシリコン基板３と、ＳｉＣ層２の第１面４の背面の第２面５に形成されたデバイス６とを備える。なお、ＳｉＣ層２の厚みは、デバイス６がＭＥＭＳ（Micro Electro Mechanical Systems）である場合、４０μｍ以上でかつ８０μｍ以下である。また、ＳｉＣ層２の厚みは、デバイス６がＭＯＳＦＥＴ（Metal-oxide-semiconductor Field-effect Transistor）や他のパワーデバイスである場合、８０μｍ以上でかつ１００μｍ以下程度である。
実施形態１において、ＳｉＣ層２は、ＳｉＣ（炭化ケイ素）により構成されているが、本発明では、ＳｉＣ層２を構成する材料は、ＳｉＣに限定されない。実施形態１において、シリコン基板３は、シリコンにより構成されているが、本発明では、シリコン基板３を構成する材料は、シリコンに限定されない。実施形態１において、ＳｉＣ層２とシリコン基板３とは、拡散接合（Diffusion Bonding）又はプラズマ活性化低温接合(Plasma-assist Low Temp Bonding)で互いに接合されているが、本発明では、ＳｉＣ層２とシリコン基板３とを拡散結合及びプラズマ活性化定温接合以外の方法で互いに貼着しても良い。
実施形態１では、デバイス６は、ＭＯＳＦＥＴ（Metal-oxide-semiconductor Field-effect Transistor）又はＭＥＭＳ（Micro Electro Mechanical Systems）であるが、本発明では、デバイス６は、ＭＯＳＦＥＴ及びＭＥＭＳに限定されない。
前述した構成のデバイスチップ１は、次のように製造される。図２及び図３に示すインゴット１０の第１面４が平坦に形成された後、第１面４にシリコン基板３を構成するウェーハ２０（図９に示す）が貼着される。インゴット１０のウェーハ２０に貼着されたＳｉＣ層２を構成する一部１１（図１１に示す）が分離され、一部１１の表面１２にデバイス６が形成され、デバイス６毎に分離されて製造される。
図２及び図３に示すインゴット１０は、実施形態１では、ＳｉＣからなり、全体として円柱状に形成されている。インゴット１０の説明において、デバイスチップ１と共通する部分には、同一符号を付して説明する。
インゴット１０は、図２及び図３に示すように、円形状の第１面４と、第１面４の背面の円形状の第２面５と、第１面４と第２面５とに連なる周面１３を有している。また、インゴット１０は、周面１３に第１オリエンテーションフラット１４と、第１オリエンテーションフラット１４に直交する第２オリエンテーションフラット１５を有している。第１オリエンテーションフラット１４の長さは第２オリエンテーションフラット１５の長さより長い。
また、インゴット１０は、第１面４の垂線１６に対して第２オリエンテーションフラット１５に向かう傾斜方向２３にオフ角α傾斜したｃ軸１７とｃ軸１７に直交するｃ面１８を有している。ｃ面１８は、インゴット１０の第１面４に対してオフ角α傾斜している。インゴット１０は、ｃ軸１７の垂線１６からの傾斜方向２３は、第２オリエンテーションフラット１５の伸長方向に直交し、かつ第１オリエンテーションフラット１４と平行である。ｃ面１８は、インゴット１０中にインゴット１０の分子レベルで無数に設定される。実施形態１では、オフ角αは、１°、３°又は６°に設定されているが、本発明では、オフ角αを例えば１°～６°の範囲で自由に設定してインゴット１０を製造することができる。
また、インゴット１０は、第２面５側が図４に示す研削装置３０の軸心回りに回転するチャックテーブル３１に保持され、図５に示すように、スピンドル３２により回転された研削用の研削ホイール３３の研削砥石３４が第１面４に接触されてチャックテーブル３１に所定の送り速度で近づけられて、研削砥石３４で第１面４が研削される。また、実施形態１では、インゴット１０は、軸心回りに回転するチャックテーブル４１に保持され、第１面４がスピンドルにより回転された研磨用の研磨ホイールの研磨パッドにより研磨されて、第１面４が鏡面に形成される。
また、実施形態１において、ウェーハ２０は、シリコンを基材とする円板状に形成されている。実施形態１において、ウェーハ２０の外径は、インゴット１０の外径と同径である。ウェーハ２０の厚みは、インゴット１０から分離されたＳｉＣ層２を構成する一部１１を保持して、一部１１の損傷を抑制することができる程度の厚みであればよく、たとえば、１００μｍ以上でかつ１０００μｍ以下であることが好ましい。なお、ウェーハ２０の説明において、デバイスチップ１と共通する部分には、同一符号を付して説明する。
実施形態１に係るデバイスチップの製造方法は、図６に示すように、レーザビーム照射ステップＳＴ１と、貼着ステップＳＴ２と、分離ステップＳＴ３と、デバイス形成ステップＳＴ４と、分割ステップＳＴ５とを備える。
（レーザビーム照射ステップ）
図７は、図６に示されたデバイスチップの製造方法のレーザビーム照射ステップを示す斜視図である。図８は、図６に示されたデバイスチップの製造方法のレーザビーム照射ステップ後のインゴットの要部の断面図である。レーザビーム照射ステップＳＴ１は、貼着ステップＳＴ２を実施する前に、インゴット１０に対して透過性を有した波長の図７に示すレーザビーム４３の集光点４４をインゴット１０の内部に位置付けた状態でレーザビーム４３を照射してインゴット１０の内部に分離層１００（図８に示す）を形成するステップである。
レーザビーム照射ステップＳＴ１では、レーザ加工装置４０が、チャックテーブル４１にインゴット１０の第２面５側を保持し、図示しない撮像手段でインゴット１０を撮像して、インゴット１０の向きを所定の向きに調整とともに、レーザビーム照射ユニット４２とインゴット１０との水平方向の相対的な位置を調整する。実施形態１では、レーザビーム照射ステップＳＴ１では、レーザ加工装置４０が、第２オリエンテーションフラット１５を水平方向と平行なＸ軸方向と平行にし、傾斜方向２３を水平方向と平行でかつＸ軸方向と直交するＹ軸方向と平行にする。
レーザビーム照射ステップＳＴ１では、レーザ加工装置４０が、レーザビーム照射ユニット４２から照射するレーザビーム４３の集光点４４をインゴット１０の第１面４から所望の深さ１１０となる位置に設定する。なお、所望の深さ１１０とは、第１面４にデバイス６を形成できるのに必要不可欠な厚みのＳｉＣ層２が生成できる深さであるのが好ましく、たとえば３０μｍ以上でかつ１００μｍ以下である。
レーザビーム照射ステップＳＴ１では、レーザ加工装置４０が、図７に示すように、チャックテーブル４１とレーザビーム照射ユニット４２とをＸ軸方向に所定の送り速度で相対的に移動させながら、レーザビーム照射ユニット４２からインゴット１０に対して透過性を有する波長のパルス状のレーザビーム４３をインゴット１０に照射する。すると、図８に示すように、パルス状のレーザビーム４３の照射によりＳｉＣがＳｉ（シリコン）とＣ（炭素）とに分離し次に照射されるパルス状のレーザビーム４３が前に形成されたＣに吸収されて連鎖的にＳｉＣがＳｉとＣとに分離すると共に、ＳｉＣがＳｉとＣとに分離した部分１０１からｃ面１８に沿って等方的に延びるクラック１０２が生成される。
レーザビーム照射ステップＳＴ１では、レーザ加工装置４０が、インゴット１０にＸ軸方向の全長に亘ってレーザビーム４３を照射すると、クラック１０２の幅を超えない範囲でチャックテーブル４１とレーザビーム照射ユニット４２とをＹ軸方向に相対的にインデックス送りする。レーザビーム照射ステップＳＴ１では、レーザ加工装置４０が、レーザビーム４３を照射しながらチャックテーブル４１とレーザビーム照射ユニット４２とをＸ軸方向に相対的に移動させる動作と、チャックテーブル４１とレーザビーム照射ユニット４２とをＹ軸方向に相対的にインデックス送りする動作とを繰り返す。
これにより、Ｙ軸方向にインデックス送りの移動距離毎に、インゴット１０の第１面４から所望の深さ１１０に、ＳｉＣがＳｉとＣとに分離した部分１０１およびクラック１０２からなる強度が低下した分離層１００を形成することができる。インゴット１０の所望の深さ１１０にＹ軸方向の全長に亘ってインデックス送りの移動距離毎に分離層１００が形成されると、貼着ステップＳＴ２に進む。なお、実施形態１では、レーザビーム照射ステップＳＴ１において、レーザ加工装置４０のチャックテーブル４１にインゴット１０を保持したが、本発明では、研削装置３０のチャックテーブル３１をレーザビーム照射ユニット４２の下方まで移動させて、研削装置３０のチャックテーブル３１に保持したインゴット１０にレーザビーム４３を照射しても良い。
（貼着ステップ）
図９は、図６に示されたデバイスチップの製造方法の貼着ステップを示す斜視図である。貼着ステップＳＴ２は、インゴット１０の第１面４にウェーハ２０を貼着するステップである。実施形態１において、貼着ステップＳＴ２では、ウェーハ２０をインゴット１０の第１面４に重ね、拡散接合又はプラズマ活性化低温接合によりインゴット１０の第１面４にウェーハ２０を接合するが、本発明では、ウェーハ２０とインゴット１０とを拡散接合及びプラズマ活性化低温接合以外の方法で貼着しても良い。ウェーハ２０をインゴット１０の第１面４に貼着すると、分離ステップＳＴ３に進む。
（分離ステップ）
図１０は、図６に示されたデバイスチップの製造方法の分離ステップの一部をインゴットから分離する状態を示す斜視図である。図１１は、図６に示されたデバイスチップの製造方法の分離ステップの分離された一部を研削装置のチャックテーブルに保持する状態を示す斜視図である。図１２は、図６に示されたデバイスチップの製造方法の分離ステップの分離された一部を研削装置が研削する状態を示す斜視図である。
分離ステップＳＴ３は、貼着ステップＳＴ２を実施した後、インゴット１０を分離して、ウェーハ２０上にインゴット１０の一部１１（図１１に示す）が積層された積層ウェーハ２１と、一部１１が除去された残りのインゴット１０とを形成するステップである。分離ステップＳＴ３では、図１０に示す水槽５０の筒体５１の内側に配置されかつ昇降自在な保持テーブル５２にインゴット１０の第２面５側を載置した後、保持テーブル５２を下降させて、ウェーハ２０が貼着されたインゴット１０を水槽５０内に収容する。
分離ステップＳＴ３では、ウェーハ２０が貼着されたインゴット１０が浸漬するまで水槽５０内に水を供給し、図示しない圧電セラミックス等から形成され得る超音波振動子を水中で作動させる。なお、超音波振動子を作動させる際は、超音波振動子とインゴット１０とを接触させてもよく、又は、超音波振動子とインゴット１０との間に間隙（たとえば２ｍｍ以上でかつ３ｍｍ以下）を設けてもよい。
分離ステップＳＴ３では、超音波振動子を作動させると超音波によって分離層１００を刺激して破壊する。分離ステップＳＴ３では、分離層１００を起点として、インゴット１０から分離層１００よりもウェーハ２０側の一部１１をウェーハ２０とともに、残りのインゴット１０から分離する。また、本発明では、一部１１のインゴット１０からの分離は、先端に向かって厚みが薄くなるノミのような工具を用いたり、メカニカル分離を行って、分離層１００に衝撃を加えることによって実施しても良い。分離ステップＳＴ３では、図１１に示すように、ウェーハ２０上にインゴット１０の一部１１が積層された積層ウェーハ２１と、一部１１が除去されたインゴット１０とを形成する。なお、残りのインゴット１０の第１面４には、分離層１００が形成されている。
分離ステップＳＴ３では、図１２に示すように、研削装置７０が積層ウェーハ２１のウェーハ２０側をチャックテーブル７１に吸引保持する。分離ステップＳＴ３では、研削装置７０が、チャックテーブル７１を軸心回りに回転し、スピンドル７２により回転された研削用の研削ホイール７３の研削砥石７４をインゴット１０の分離層１００が形成された表面１２に接触させてチャックテーブル７１に所定の送り速度で近づけて、研削砥石７４で表面１２を研削して、平坦化する。研削後、表面１２を研磨して鏡面にしてもよい。インゴット１０の表面１２を平坦化すると、デバイス形成ステップＳＴ４に進む。
（デバイス形成ステップ）
図１３は、図６に示されたデバイスチップの製造方法のデバイス形成ステップ後の積層ウェーハの斜視図である。デバイス形成ステップＳＴ４は、分離ステップＳＴ３を実施した後、積層ウェーハ２１のインゴット１０の一部１１側の表面１２に、交差する複数の分割予定ライン１９を設定するとともに分割予定ライン１９で区画された各領域にそれぞれデバイス６を形成するステップである。デバイス形成ステップＳＴ４では、積層ウェーハ２１の一部１１の表面１２を格子状の分割予定ライン１９によって複数の領域に区画し、各領域にデバイス６を形成する。インゴット１０の一部１１の表面１２にデバイス６を形成すると、分割ステップＳＴ５に進む。
（分割ステップ）
図１４は、図６に示されたデバイスチップの製造方法の分割ステップを示す斜視図である。分割ステップＳＴ５は、デバイス形成ステップＳＴ４を実施した後、積層ウェーハ２１を分割予定ライン１９に沿って分割して複数のデバイスチップ１を形成するステップである。
実施形態１において、分割ステップＳＴ５では、積層ウェーハ２１のウェーハ２０側に外縁部に環状フレーム１２０が貼着されたダイシングテープ１２１を貼着し、切削装置６０がダイシングテープ１２１を介して積層ウェーハ２１のウェーハ２０側を図示しないチャックテーブルに吸引保持する。分割ステップＳＴ５では、切削装置６０が、撮像手段で積層ウェーハ２１のインゴット１０の一部１１の表面１２を撮像し、分割予定ライン１９を検出して、切削ユニット６１の切削ブレード６２と分割予定ライン１９とを位置決めするアライメントを遂行する。
分割ステップＳＴ５では、切削装置６０が、チャックテーブルと切削ブレード６２とを分割予定ライン１９に沿って相対的に移動させながら、図１４に示すように、切削ブレード６２をダイシングテープ１２１まで切り込ませて、切削ブレード６２で分割予定ライン１９を切削（切断）して、積層ウェーハ２１を個々のデバイスチップ１に分割する。切削装置６０が全ての分割予定ライン１９を切削すると、終了する。個々に分割されたデバイスチップ１は、周知のピッカーによりダイシングテープ１２１からピックアップされる。
なお、実施形態１において、分割ステップＳＴ５では、所謂切削加工により積層ウェーハ２１を個々のデバイスチップ１に分割している。本発明では、分割予定ライン１９に沿ってインゴット１０の一部１１及びウェーハ２０に対して吸収性を有する波長のレーザビームを照射するアブレーション加工、分割予定ライン１９に沿ってインゴット１０の一部１１及びウェーハ２０に対して透過性を有する波長のレーザビームを照射して改質層を形成した後、改質層に沿って積層ウェーハ２１を分割する加工、又は、積層ウェーハ２１の分割予定ライン１９をプラズマエッチングするプラズマダイシングで積層ウェーハ２１を個々のデバイスチップ１に分割しても良い。
以上説明したように、実施形態１に係るデバイスチップの製造方法は、インゴット１０にウェーハ２０を貼着し、インゴット１０をウェーハ２０に貼着されて積層ウェーハ２１を構成する一部１１と残りのインゴット１０とに分離する。デバイスチップの製造方法は、分離した積層ウェーハ２１のインゴット１０の一部１１の表面１２にデバイス６を形成し、分割予定ライン１９に沿って分割することでデバイスチップ１を製造する。
このために、デバイスチップの製造方法は、インゴット１０から分離した一部１１の厚みを抑制しても、ウェーハ２０により積層ウェーハ２１の機械的強度を確保することができる。その結果、デバイスチップの製造方法は、残りのインゴット１０から分離された積層ウェーハ２１のインゴット１０の一部１１の表面１２を平坦化する際の研削量を抑制でき、更に積層ウェーハ２１を薄化することがないため、製造工程を簡素化できる上、インゴット１０の廃棄量を削減できる。
また、デバイスチップの製造方法は、インゴット１０の一部１１の表面１２を平坦化する際の研削量を抑制でき、分割ステップＳＴ５において、薄化されたインゴット１０の一部とウェーハ２０とを分割予定ライン１９に沿って分割して、ＳｉＣの加工を抑制するので、加工にかかる所要時間を抑制することができる。よって、デバイスチップの製造方法は、デバイスチップ１のコストの高騰を抑制することができるという効果を奏する。
〔実施形態２〕
本発明の実施形態２に係るデバイスチップの製造方法を図面に基づいて説明する。図１５は、実施形態２に係るデバイスチップの製造方法の流れを示すフローチャートである。図１６は、図１５に示されたデバイスチップの製造方法の貼着ステップを示す斜視図である。図１７は、図１５に示されたデバイスチップの製造方法の分離ステップの分離層を形成する状態を示す斜視図である。図１５、図１６及び図１７は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態２に係るデバイスチップの製造方法は、図１５に示すように、貼着ステップＳＴ２－２と、分離ステップＳＴ３－２と、デバイス形成ステップＳＴ４と、分割ステップＳＴ５とを備え、貼着ステップＳＴ２－２と分離ステップＳＴ３－２とが実施形態１の貼着ステップＳＴ２と分離ステップＳＴ３と異なり、レーザビーム照射ステップＳＴ１を備えないこと以外、実施形態１と同じである。
実施形態２に係るデバイスチップの製造方法の貼着ステップＳＴ２－２は、実施形態１と同様に、インゴット１０の第１面４にウェーハ２０を貼着するステップである。実施形態２において、貼着ステップＳＴ２－２では、図１６に示すように、分離層１００が形成されていないインゴット１０の第１面４に実施形態１と同様な方法でウェーハ２０を貼着する。分離層１００が形成されていないインゴット１０の第１面４にウェーハ２０を貼着すると、分離ステップＳＴ３－２に進む。
実施形態２に係るデバイスチップの製造方法の分離ステップＳＴ３－２は、ウェーハ２０が貼着されたインゴット１０の第１面４の背面の第２面５側からインゴット１０に対して透過性を有した波長のレーザビーム４３の集光点４４をインゴット１０の内部に位置付けた状態でレーザビーム４３を照射してインゴット１０の内部に分離層１００を形成し、分離層１００に外力を付与して、インゴット１０を積層ウェーハ２１を構成する一部１１と一部１１が除去された残りのインゴット１０とに分離するステップである。
実施形態２に係るデバイスチップの製造方法の分離ステップＳＴ３－２では、レーザ加工装置４０が、チャックテーブル４１にウェーハ２０を介してインゴット１０の第１面４側を保持し、撮像手段でインゴット１０を撮像して、第２オリエンテーションフラット１５をＸ軸方向と平行にし、傾斜方向２３をＹ軸方向と平行にするとともに、レーザビーム照射ユニット４２とインゴット１０との水平方向の相対的な位置を調整する。
分離ステップＳＴ３－２では、レーザ加工装置４０が、レーザビーム照射ユニット４２から照射するレーザビーム４３の集光点４４をインゴット１０の第１面４から実施形態１と同様に、所望の深さ１１０となる位置に設定し、図１７に示すように、チャックテーブル４１とレーザビーム照射ユニット４２とをＸ軸方向に所定の送り速度で相対的に移動させながら、レーザビーム照射ユニット４２からインゴット１０に対して透過性を有する波長のパルス状のレーザビーム４３をインゴット１０に照射する。
分離ステップＳＴ３－２では、レーザ加工装置４０が、実施形態１に係るデバイスチップの製造方法のレーザビーム照射ステップＳＴ１と同様に、レーザビーム４３を照射しながらチャックテーブル４１とレーザビーム照射ユニット４２とをＸ軸方向に相対的に移動させる動作と、チャックテーブル４１とレーザビーム照射ユニット４２とをＹ軸方向に相対的にインデックス送りする動作とを繰り返す。分離ステップＳＴ３－２では、インゴット１０の第１面４から所望の深さ１１０に、ＳｉＣがＳｉとＣとに分離した部分１０１およびクラック１０２からなる強度が低下した分離層１００を形成する。
分離ステップＳＴ３－２では、分離層１００を形成した後、実施形態１に係るデバイスチップの製造方法の分離ステップＳＴ３と同様に、インゴット１０を分離層１００を起点に破壊して、ウェーハ２０上にインゴット１０の一部１１が積層された積層ウェーハ２１と、一部１１が除去された残りのインゴット１０とに分離して、デバイス形成ステップＳＴ４に進む。
実施形態２に係るデバイスチップの製造方法は、インゴット１０にウェーハ２０を貼着し、インゴット１０をウェーハ２０に貼着されて積層ウェーハ２１を構成する一部１１と残りのインゴット１０とに分離する。実施形態２に係るデバイスチップの製造方法は、分離した積層ウェーハ２１のインゴット１０の一部１１の表面１２にデバイス６を形成し、分割予定ライン１９に沿って分割することでデバイスチップ１を製造する。
このために、実施形態２に係るデバイスチップの製造方法は、インゴット１０から分離した一部１１の厚みを抑制しても、ウェーハ２０により積層ウェーハ２１の機械的強度を確保することができ、製造工程を簡素化できる上、インゴット１０の廃棄量を削減できるとともに、ＳｉＣの加工を抑制して、加工にかかる所要時間を抑制することができる。よって、実施形態２に係るデバイスチップの製造方法は、実施形態１と同様に、デバイスチップ１のコストの高騰を抑制することができるという効果を奏する。
〔変形例１〕
本発明の実施形態１及び実施形態２の変形例１に係るデバイスチップの製造方法を図面に基づいて説明する。図１８は、実施形態１の変形例１に係るデバイスチップの製造方法の流れを示すフローチャートである。図１９は、実施形態２の変形例１に係るデバイスチップの製造方法の流れを示すフローチャートである。図１８及び図１９は、実施形態１及び実施形態２と同一部分に同一符号を付して説明を省略する。
変形例１に係るデバイスチップの製造方法は、図１８及び図１９に示すように、実施形態１及び実施形態２の分割ステップＳＴ５後に残りのインゴット１０の厚みが所定の厚み以上である（ステップＳＴ１１：Ｎｏ）と実施される第２貼着ステップＳＴ１２と第２分離ステップＳＴ１３とを備え、第２分離ステップＳＴ１３後にデバイス形成ステップＳＴ４に進むこと以外、実施形態１及び実施形態２と同じである。なお、変形例１では、所定の厚みは、インゴット１０の一部１１の厚みである。
第２貼着ステップＳＴ１２は、分割ステップＳＴ５を実施した後、即ち分離ステップＳＴ３を実施した後、第２のウェーハであるウェーハ２０を一部１１が除去された残りのインゴット１０の第１面４に貼着するステップである。第２貼着ステップＳＴ１２では、実施形態２の貼着ステップＳＴ２－２と同様の方法で、ウェーハ２０を残りのインゴット１０の第１面４に貼着して、第２分離ステップＳＴ１３に進む。また、本発明では、ウェーハ２０を残りのインゴット１０に貼着する前に、第１面４を研削、研磨して鏡面にしても良い。
第２分離ステップＳＴ１３は、第２貼着ステップＳＴ１２を実施した後、インゴット１０を分離して、ウェーハ２０上にインゴット１０の一部１１が積層された第２の積層ウェーハである積層ウェーハ２１と、一部１１が除去された残りのインゴット１０と、を形成するステップである。第２分離ステップＳＴ１３は、実施形態２の分離ステップＳＴ３－２と同様の方法で、インゴット１０を積層ウェーハ２１を構成する一部１１と残りのインゴット１０とに分離して、デバイス形成ステップＳＴ４に進む。
また、変形例１に係るデバイスチップの製造方法は、分割ステップＳＴ５後に残りのインゴット１０の厚みが所定の厚み未満である（ステップＳＴ１１：Ｙｅｓ）と終了する。
こうして、変形例１に係るデバイスチップの製造方法は、残りのインゴット１０の厚みが所定の厚み未満となるまで、インゴット１０が積層ウェーハ２１を構成する一部１１を切り出して、デバイスチップ１を製造する。
変形例１に係るデバイスチップの製造方法は、インゴット１０にウェーハ２０を貼着し、インゴット１０を積層ウェーハ２１を構成する一部１１と残りのインゴット１０とに分離し、インゴット１０の一部１１の表面１２にデバイス６を形成し、分割予定ライン１９に沿って分割することでデバイスチップ１を製造する。その結果、変形例１に係るデバイスチップの製造方法は、実施形態１及び実施形態２と同様に、デバイスチップ１のコストの高騰を抑制することができるという効果を奏する。
また、変形例１に係るデバイスチップの製造方法は、残りのインゴット１０の厚みが所定の厚み未満となるまで、インゴット１０が積層ウェーハ２１を構成する一部１１を切り出して、デバイスチップ１を製造するので、インゴット１０の廃棄量を抑制することができる。
〔変形例２〕
本発明の実施形態１及び実施形態２の変形例２に係るデバイスチップの製造方法を図面に基づいて説明する。図２０は、実施形態１の変形例２に係るデバイスチップの製造方法の貼着ステップを示す斜視図である。図２０は、実施形態１及び実施形態２と同一部分に同一符号を付して説明を省略する。
変形例２に係る貼着ステップＳＴ２では、ウェーハ２０のシリコン基板３の表面に絶縁層２２を形成して、ウェーハ２０とインゴット１０とは、絶縁層２２を介して、拡散接合又はプラズマ活性化低温接合により直接接合される。なお、図２０に示す例では、ウェーハ２０のシリコン基板３の表面１２にＳｉＯ２からなる絶縁層２２を形成しているが、本発明では、絶縁層２２を構成する材質は、ＳｉＯ２に限定されない。また、図２０に示す例では、ウェーハ２０のシリコン基板３の表面１２に絶縁層２２を形成しているが、本発明では、インゴット１０の第１面４に絶縁層２２を形成しても良い。要するに、本発明では、ウェーハ２０のシリコン基板３の表面１２とインゴット１０の第１面４との少なくとも一方に絶縁層２２を形成すれば良い。
変形例２に係るデバイスチップの製造方法は、インゴット１０にウェーハ２０を貼着し、インゴット１０を積層ウェーハ２１を構成する一部１１と残りのインゴット１０とに分離し、インゴット１０の一部１１の表面１２にデバイス６を形成し、分割予定ライン１９に沿って分割することでデバイスチップ１を製造するので、実施形態１及び実施形態２と同様に、デバイスチップ１のコストの高騰を抑制することができるという効果を奏する。
近年、ＳＯＩ（Silicon on insulator）と呼ばれる構造のデバイスチップが開発され、製造され始めている。この種のＳＯＩ（Silicon on insulator）と呼ばれる構造のデバイスチップは、２枚のウェーハを絶縁層を介して直接接合し、一方のウェーハを薄膜化して製造していた。このような従来の加工に対して、変形例２に係るデバイスチップの製造方法は、絶縁層２２を介してウェーハ２０とインゴット１０とを直接接合することで、ＳＯＩ構造の埋め込み絶縁層２２を組み込んだデバイスチップ１を容易に製造することができる。
なお、図２０は、実施形態１の変形例２に係るデバイスチップの製造方法の貼着ステップＳＴ２を代表して示しているが、本発明では、実施形態２の変形例２の貼着ステップＳＴ２－２においても、図２０の示す例と同様に、ウェーハ２０のシリコン基板３の表面１２とインゴット１０の第１面４との少なくとも一方に絶縁層２２を形成して、ウェーハ２０とインゴット１０とを絶縁層２２を介して、拡散接合又はプラズマ活性化低温接合により直接接合される。
〔変形例３〕
本発明の実施形態１の変形例３に係るデバイスチップの製造方法を図面に基づいて説明する。図２１は、実施形態１の変形例３に係るデバイスチップの製造方法の流れを示すフローチャートである。図２１は、実施形態１と同一部分に同一符号を付して説明を省略する。
変形例３に係るデバイスチップの製造方法は、レーザビーム照射ステップＳＴ１を行うことなく、分離ステップＳＴ３－３では、放電加工を行うワイヤソーを用いて、インゴット１０を積層ウェーハ２１を構成する一部１１と残りのインゴット１０とに分離すること以外、実施形態１と同じである。
変形例３に係るデバイスチップの製造方法は、インゴット１０にウェーハ２０を貼着し、インゴット１０を積層ウェーハ２１を構成する一部１１と残りのインゴット１０とに分離し、インゴット１０の一部１１の表面１２にデバイス６を形成し、分割予定ライン１９に沿って分割することでデバイスチップ１を製造するので、実施形態１及び実施形態２と同様に、デバイスチップ１のコストの高騰を抑制することができるという効果を奏する。
なお、図２１は、実施形態１の変形例３に係るデバイスチップの製造方法を代表して示しているが、本発明では、実施形態２の変形例３においても、分離ステップＳＴ３－３では、図２０の示す例と同様に、ワイヤソーを用いてインゴット１０を分離する。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
１ デバイスチップ
４ 第１面
５ 第２面
６ デバイス
１０ インゴット
１１ 一部
１２ 表面
１９ 分割予定ライン
２０ ウェーハ（第２のウェーハ）
２１ 積層ウェーハ（第２の積層ウェーハ）
２２ 絶縁層
４３ レーザビーム
４４ 集光点
１００ 分離層
ＳＴ１ レーザビーム照射ステップ
ＳＴ２，ＳＴ２－２ 貼着ステップ
ＳＴ３，ＳＴ３－２，ＳＴ３－３ 分離ステップ
ＳＴ４ デバイス形成ステップ
ＳＴ５ 分割ステップ
ＳＴ１２ 第２貼着ステップ
ＳＴ１３ 第２分離ステップ

Claims (6)

  1. デバイスチップの製造方法であって、
    インゴットの第１面にウェーハを貼着する貼着ステップと、
    該貼着ステップを実施した後、該インゴットを分離して、該ウェーハ上に該インゴットの一部が積層された積層ウェーハと、該一部が除去されたインゴットと、を形成する分離ステップと、
    該分離ステップを実施した後、該積層ウェーハの該インゴット側の表面に、交差する複数の分割予定ラインを設定するとともに該分割予定ラインで区画された各領域にそれぞれデバイスを形成するデバイス形成ステップと、
    該デバイス形成ステップを実施した後、該積層ウェーハを該分割予定ラインに沿って分割して複数のデバイスチップを形成する分割ステップと、を備え、
    該分離ステップでは、該ウェーハが貼着された該インゴットの該第１面の背面の第２面側から、該インゴットに対して透過性を有した波長のレーザビームの集光点を該インゴットの内部に位置付けた状態で該レーザビームを照射して分離層を形成し、
    該分離層に外力を付与して該積層ウェーハと該一部が除去されたインゴットとに分離するデバイスチップの製造方法。
  2. 該分離ステップを実施した後、
    第２のウェーハを該一部が除去されたインゴットに貼着する第２貼着ステップと、
    該第２貼着ステップを実施した後、該インゴットを分離して、該第２のウェーハ上に該インゴットの一部が積層された第２の積層ウェーハと、該一部が除去されたインゴットと、を形成する第２分離ステップと、を備えた請求項１に記載のデバイスチップの製造方法。
  3. 該インゴットはＳｉＣである、請求項１または請求項２に記載のデバイスチップの製造方法。
  4. 該ウェーハと該インゴットは絶縁層を介して直接接合される、請求項１から請求項３のいずれか一項に記載のデバイスチップの製造方法。
  5. 該デバイスは、ＭＯＳＦＥＴである、請求項１から請求項４のいずれか一項に記載のデバイスチップの製造方法。
  6. 該デバイスは、ＭＥＭＳである、請求項１から請求項４のいずれか一項に記載のデバイスチップの製造方法。
JP2019086232A 2019-04-26 2019-04-26 デバイスチップの製造方法 Active JP7308652B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019086232A JP7308652B2 (ja) 2019-04-26 2019-04-26 デバイスチップの製造方法
KR1020200034203A KR20200125432A (ko) 2019-04-26 2020-03-20 디바이스 칩의 제조 방법
TW109113652A TWI824140B (zh) 2019-04-26 2020-04-23 元件晶片之製造方法
CN202010331857.7A CN111863722A (zh) 2019-04-26 2020-04-24 器件芯片的制造方法
US16/857,483 US11469142B2 (en) 2019-04-26 2020-04-24 Device chip manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086232A JP7308652B2 (ja) 2019-04-26 2019-04-26 デバイスチップの製造方法

Publications (2)

Publication Number Publication Date
JP2020181960A JP2020181960A (ja) 2020-11-05
JP7308652B2 true JP7308652B2 (ja) 2023-07-14

Family

ID=72916587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086232A Active JP7308652B2 (ja) 2019-04-26 2019-04-26 デバイスチップの製造方法

Country Status (5)

Country Link
US (1) US11469142B2 (ja)
JP (1) JP7308652B2 (ja)
KR (1) KR20200125432A (ja)
CN (1) CN111863722A (ja)
TW (1) TWI824140B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
JP7210292B2 (ja) * 2019-01-15 2023-01-23 株式会社ディスコ ウエーハの生成方法
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
TWI830512B (zh) * 2021-12-29 2024-01-21 環球晶圓股份有限公司 晶碇的切割方法及晶圓的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023658A (ja) 2009-07-17 2011-02-03 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2013058591A (ja) 2011-09-08 2013-03-28 Panasonic Corp 電子源ブロックウェーハのダイシング方法と、電子源ブロックと、その電子源ブロックを用いたｘ線診断装置
JP2015523712A (ja) 2012-05-04 2015-08-13 シリコン ジェネシス コーポレーション 光電子工学デバイスを形成するための技術
JP2015529978A (ja) 2012-09-04 2015-10-08 ソイテックＳｏｉｔｅｃ 単結晶材料の利用効率を改善した擬似基板
JP2018125390A (ja) 2017-01-31 2018-08-09 株式会社ディスコ ウエーハ生成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4287419B2 (ja) 2005-09-26 2009-07-01 株式会社ルネサステクノロジ 半導体装置
JP5995428B2 (ja) * 2011-11-11 2016-09-21 株式会社ディスコ カバー付きチップの製造方法
DE102016121680B4 (de) * 2016-11-11 2024-05-29 Infineon Technologies Ag Halbleiterwafer und Halbleitervorrichtungen mit einer Sperrschicht und Verfahren zur Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023658A (ja) 2009-07-17 2011-02-03 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2013058591A (ja) 2011-09-08 2013-03-28 Panasonic Corp 電子源ブロックウェーハのダイシング方法と、電子源ブロックと、その電子源ブロックを用いたｘ線診断装置
JP2015523712A (ja) 2012-05-04 2015-08-13 シリコン ジェネシス コーポレーション 光電子工学デバイスを形成するための技術
JP2015529978A (ja) 2012-09-04 2015-10-08 ソイテックＳｏｉｔｅｃ 単結晶材料の利用効率を改善した擬似基板
JP2018125390A (ja) 2017-01-31 2018-08-09 株式会社ディスコ ウエーハ生成方法

Also Published As

Publication number Publication date
US20200343139A1 (en) 2020-10-29
CN111863722A (zh) 2020-10-30
TWI824140B (zh) 2023-12-01
TW202040678A (zh) 2020-11-01
JP2020181960A (ja) 2020-11-05
US11469142B2 (en) 2022-10-11
KR20200125432A (ko) 2020-11-04

Similar Documents

Publication Publication Date Title
JP7308652B2 (ja) デバイスチップの製造方法
CN107877011B (zh) SiC晶片的生成方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
JP7201367B2 (ja) ＳｉＣ基板の加工方法
TWI783208B (zh) 生產襯底的方法以及生產襯底的系統
CN110871506B (zh) SiC基板的加工方法
JP6713212B2 (ja) 半導体デバイスチップの製造方法
US11817319B2 (en) Laminated element manufacturing method
TWI732950B (zh) 晶圓的加工方法
JP6257365B2 (ja) ウェーハの加工方法
US11158601B2 (en) Laminated element manufacturing method
TW202213491A (zh) 晶圓之分離方法
US11069672B2 (en) Laminated element manufacturing method
JP2021182622A (ja) 基板を製造する方法および基板を製造する為のシステム
JP7617357B2 (ja) 亀裂進展装置及び亀裂進展方法
JP2024098794A (ja) インゴットの処理方法及びウエーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230704

R150 Certificate of patent or registration of utility model

Ref document number: 7308652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150