JP6349677B2 - 走査線駆動回路、電気光学装置の駆動方法、電気光学装置、及び電子機器 - Google Patents

Description

本発明は、走査線駆動回路、電気光学装置の駆動方法、電気光学装置、及び電子機器に関する。

表示機能が付いた電子機器では、透過型電気光学装置や反射型電気光学装置が使用されている。これらの電気光学装置に光が照射され、電気光学装置により変調された透過光や反射光が表示画像となったり、或いはスクリーンに投影されて投射画像となったりしている。この様な電子機器に使用される電気光学装置としては液晶装置が知られており、これは液晶の誘電異方性と液晶層における光の旋光性とを利用して画像を形成する物である。液晶装置では、画像表示領域に走査線と信号線とが配置されて、これらの交点に画素が行列状に配置されている。画素には画素トランジスターが設けられ、画素トランジスターを介して各画素に画像信号を供給する事で画像が形成される。

表示機能が付いた電子機器で立体映像（三次元映像）や表示品質の高い映像を得るには、液晶装置は高精細な画像を高速に表示する必要性がある。こうした高精細画像の高速表示の方法は、例えば特許文献１に記載されている。特許文献１では、走査線を二本ずつ選択して解像度が半分の第一の画像を表示した後に、組み合わせる走査線を一本ずらして、再度、二本ずつ選択して解像度が半分の第二の画像を表示し、第一の画像と第二の画像とを合わせて、高解像度の画像としている。

又、液晶装置の駆動方式として、領域走査が知られている。これは、特許文献２に示されている様に、１枚の画像（１フレームの画像）を表示するのに複数個のサブフィールド領域が用いられ、このサブフィールド領域が表示領域内を移動する駆動方法である。この駆動方法を用いると、極性反転駆動やデジタル駆動の時分割階調表現等が可能となる。

特開２０１３−１９９８９号公報 特開２００４−１７７９３０号公報

しかしながら、特許文献１に記載されている表示方式では、この表示方式を実現する専用の駆動回路が必要であり、又、特許文献２に記載されている駆動方式でも、この駆動方式を実現する専用の駆動回路が必要であった。これら二種類の駆動回路が異なっている為に、特許文献１に記載の高速表示が可能な液晶装置にて、特許文献２に記載の領域走査を行い得なかった。即ち、従来の電気光学装置では、高速表示と領域走査とが両立し難いという課題があった。

本発明は、前述の課題の少なくとも一部を解決する為になされたものであり、以下の形態又は適用例として実現する事が可能である。

（適用例１） 本適用例に係わる走査線駆動回路は、第一表示方式と第二表示方式とを切り替え可能な走査線駆動回路であって、信号をシフトし、一段毎にシフト出力信号を出力するシフトレジスター回路と、第１イネイブル信号が供給される第１イネイブル信号線と、第２イネイブル信号が供給される第２イネイブル信号線と、第３イネイブル信号が供給される第３イネイブル信号線と、シフト出力信号と、第１イネイブル信号又は第２イネイブル信号のいずれか一方と、が入力され、対応する走査線に走査信号を出力する論理回路と、論理回路に、第１イネイブル信号又は第２イネイブル信号のいずれか一方を入力する共通制御回路と、を備え、第一表示方式の際には第一駆動方式と第二駆動方式とが交互に行われ、第一駆動方式では、共通制御回路は、第１の走査線に対応する第１の論理回路と、第１の走査線とシフト方向に隣り合う第２の走査線に対応する第２の論理回路と、に第１イネイブル信号を入力し、第２の走査線とシフト方向に隣り合う第３の走査線に対応する第３の論理回路と、第３の走査線とシフト方向に隣り合う第４の走査線に対応する第４の論理回路と、に第２イネイブル信号を入力し、第二駆動方式では、共通制御回路は、第１の論理回路に第１イネイブル信号を入力し、第２の論理回路と第３の論理回路とに第２イネイブル信号を入力し、第４の論理回路に第３イネイブル信号を入力する事を特徴とする。
この構成によると、第一駆動方式では、第１の走査線と第２の走査線とがラインペアになっており、第３の走査線と第４の走査線とがラインペアになっているので、これらのラインペアを用いて（ラインペア走査と称する）、領域走査を実現する事ができる。一方、第二駆動方式では、第２の走査線と第３の走査線とがラインペアになっているので、このラインペアを用いて（ずらしラインペア走査と称する）、領域走査を実現する事ができる。即ち、この構成によると、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事ができる。

（適用例２） 上記適用例１に記載の走査線駆動回路に於いて、共通制御回路からの出力信号が供給される第１制御出力線と第２制御出力線と第３制御出力線と第４制御出力線とを備え、第１の論理回路には第１制御出力線が電気的に接続され、第２の論理回路には第２制御出力線が電気的に接続され、第３の論理回路には第３制御出力線が電気的に接続され、第４の論理回路には第４制御出力線が電気的に接続される事が好ましい。
この構成によると、隣り合う走査線の間隔を狭くする事ができる。従って、走査線駆動回路を電気光学装置に適応すると、高解像度の表示領域を備えた電気光学装置で、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事ができる。

（適用例３） 上記適用例１又は２に記載の走査線駆動回路に於いて、共通制御回路は、シフトレジスター回路と論理回路とが配置された領域の外側に配置され、第１制御出力線と第２制御出力線と第３制御出力線と第４制御出力線との延在方向は第１の走査線の延在方向と交差している事が好ましい。
この構成によると、隣り合う走査線の間隔を狭くする事ができる。従って、走査線駆動回路を電気光学装置に適応すると、高解像度の表示領域を備えた電気光学装置で、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事ができる。

（適用例４） 本適用例に係わる走査線駆動回路は、シフトレジスター回路と第一種制御線と第二種制御線と第一スイッチと第二スイッチと第一種アンド回路とを備え、シフトレジスター回路の第一種出力は第一種アンド回路の第一入力に電気的に接続され、第一種制御線と第一種アンド回路の第二入力とは第一スイッチを介して電気的に接続され、第二種制御線と第一種アンド回路の第二入力とは第二スイッチを介して電気的に接続され、第一種アンド回路の出力は第一種走査線に電気的に接続され、第一スイッチと第二スイッチとは、シフトレジスター回路と第一種アンド回路とが配置された領域の外側に配置されている事を特徴とする。
この構成によると、第一種アンド回路の第二入力は第一種制御線又は第二種制御線に電気的に接続されるので、第一種走査線には第一種アンド回路から、シフトレジスター回路の第一種出力の信号（第一種出力信号と称する）と第一種制御線の信号（第一種制御信号と称する）との論理積の信号、又は、第一種出力信号と第二種制御線の信号（第二種制御信号と称する）との論理積の信号、を出力する事ができる。即ち、この構成によると、第一種走査線へ出力される走査信号（第一種走査信号と称す）を、第一種出力信号と第一種制御信号との論理積の信号と、第一種出力信号と第二種制御信号との論理積の信号と、で切り替える事ができる。又、隣り合う走査線の間隔を狭くする事ができる。

（適用例５） 上記適用例４に記載の走査線駆動回路に於いて、第一種アンド回路の第二入力と、第一スイッチ及び第二スイッチと、を電気的に接続する第一種制御出力線（偶数列制御出力線）を備える事が好ましい。
この構成によると、第一種走査信号を、第一種出力信号と第一種制御信号との論理積の信号と、第一種出力信号と第二種制御信号との論理積の信号と、のいずれか一方とする事ができる。又、隣り合う走査線の間隔を狭くする事ができる。

（適用例６） 上記適用例４又は５に記載の走査線駆動回路に於いて、第二種アンド回路を備え、シフトレジスター回路の第二種出力は第二種アンド回路の第一入力に電気的に接続され、第二種アンド回路の第二入力は、第一種制御線に電気的に接続され、第二種アンド回路の出力は第二種走査線に電気的に接続されている事が好ましい。
この構成によると、第二種走査線へ出力される信号（第二種走査信号と称す）は、シフトレジスター回路の第二種出力（第二種出力信号と称する）と第一種制御信号との論理積の信号となるので、第二種走査信号を第一種走査信号と同じ信号とする事もできるし、異なった信号とする事もできる。その結果、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事が可能となる。

（適用例７） 上記適用例６に記載の走査線駆動回路に於いて、第二種アンド回路の第二入力と第一種制御線とを電気的に接続する第二種制御出力線を備える事が好ましい。
この構成によると、隣り合う走査線の間隔を狭くした上で、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事ができる。

（適用例８） 上記適用例６又は７に記載の走査線駆動回路に於いて、第二種アンド回路の第二入力と第一種制御線との間に第三スイッチが設けられている事が好ましい。
第一種アンド回路の第二入力と第一種制御線との間には第一スイッチが設けられている。この構成によると、第二種アンド回路の第二入力と第一種制御線との間に第三スイッチが設けられているので、第一種アンド回路に第一種制御信号が入力される際の信号遅延と、第二種アンド回路に第一種制御信号が入力される際の信号遅延と、を同程度にする事ができる。従って、第一種走査信号と第二種走査信号との間の位相差を小さくする事ができる。この結果、電気光学装置に走査線駆動回路を適応した場合、ムラの目立たない均一な表示を得る事ができる。

（適用例９） 上記適用例８に記載の走査線駆動回路に於いて、第三スイッチは、走査線駆動回路が動作している期間は、オン状態である事が好ましい。
第一種アンド回路に第一種制御信号が入力される際に第一スイッチはオン状態であるので、この構成によると、第一スイッチに基づく信号遅延の時定数と第三スイッチに基づく信号遅延の時定数とを同程度とする事ができる。従って、第一種アンド回路に第一種制御信号が入力される際の信号遅延と、第二種アンド回路に第一種制御信号が入力される際の信号遅延と、を同程度にする事ができる。

（適用例１０） 本適用例に係わる走査線駆動回路は、第一表示方式と第二表示方式とを切り替え可能な走査線駆動回路であって、信号をシフトし、一段毎にシフト出力信号を出力するシフトレジスター回路と、第一群第１イネイブル信号が供給される第一群第１イネイブル信号線から第一群第ｋイネイブル信号が供給される第一群第ｋイネイブル信号線までのｋ本の第一群イネイブル信号線と（ｋは１以上の整数）、第二群第１イネイブル信号が供給される第二群第１イネイブル信号線から第二群第ｋイネイブル信号が供給される第二群第ｋイネイブル信号線までのｋ本の第二群イネイブル信号線と、シフト出力信号と、第一群第１イネイブル信号から第二群第ｋイネイブル信号のいずれかが入力され、対応する走査線に走査信号を出力する論理回路（ＡＮＤ）と、を備え、第一群第αイネイブル信号線は第（２α−１）の走査線に対応する第（２α−１）の論理回路に電気的に接続され（αは１からｋ迄の整数）、第二群第βイネイブル信号線は第（２β）の走査線に対応する第（２β）の論理回路に電気的に接続され（βは１からｋ迄の整数）、第一表示方式の際には第一駆動方式と第二駆動方式とが交互に行われ、第一駆動方式では、第一群第αイネイブル信号と第二群第αイネイブル信号とが等しく、第二駆動方式では、第一群第（ｋ＋１）イネイブル信号を第一群第１イネイブル信号として、第一群第（α＋１）イネイブル信号と第二群第αイネイブル信号とが等しい事を特徴とする。
この構成によれば、隣り合う走査線の間隔を狭くする事ができる。従って、走査線駆動回路を電気光学装置に適応すると、高解像度の表示領域を備えた電気光学装置で、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事ができる。

（適用例１１） 本適用例に係わる電気光学装置の駆動方法は、第一種走査線と第二種走査線とを有し、第一表示方式と第二表示方式とを切り替え可能な電気光学装置の駆動方法であって、シフトレジスター回路からの第一種出力信号と第二種出力信号と、第一種制御信号と、第二種制御信号と、を用い、第一表示方式の際には第一駆動方式と第二駆動方式とが交互に行われ、第一駆動方式の際には、第一種走査線に第一種出力信号と第一種制御信号との論理積が供給され、第二種走査線に第二種出力信号と第一種制御信号との論理積が供給され、第二駆動方式の際には、第一種走査線に第一種出力信号と第二種制御信号との論理積が供給され、第二種走査線に第二種出力信号と第一種制御信号との論理積が供給され、第二表示方式の際には、第一種走査線に第一種出力信号と第一種制御信号との論理積が供給され、第二種走査線に第二種出力信号と第一種制御信号との論理積が供給される事を特徴とする。
この方法によると、第一表示方式の際には第二種走査信号を第一種走査信号と同じ信号とする事もできるし、異なった信号とする事もできる。その結果、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事が可能となる。更に、走査線を一行ずつ選択して行く第二表示方式においても、領域走査を行う事ができる。

（適用例１２） 上記適用例１１に記載の電気光学装置の駆動方法に於いて、第一駆動方式と第二駆動方式との間には出力禁止期間が設けられ、出力禁止期間では、第一種制御信号と第二種制御信号とは論理０に相当する事が好ましい。
この方法によると、第一駆動方式と第二駆動方式とが切り替えられる際に生じ得る誤動作を回避する事ができる。例えば、第一駆動方式と第二駆動方式とが切り替えられる際に不要な貫通電流の発生を抑制する事ができる。従って、電気光学装置が瞬間的な大きな貫通電流により、動作停止になる事態を回避する事ができる。

（適用例１３） 上記適用例１２に記載の電気光学装置の駆動方法に於いて、第一駆動方式又は第二駆動方式にて形成される１枚のフレーム画像は、ｆ枚のフィールド画像から構成され（ｆは２以上の整数）、１枚目のフィールド画像からｆ−１枚目のフィールド画像の各々は偶数個のサブフィールドから構成され、ｆ枚目のフィールド画像は奇数個のサブフィールドから構成される事が好ましい。
一枚のフレーム画像は偶数枚のサブフィールドによって構成されるのが好ましい。但し、この際に、偶数番目の最終サブフィールドの重み付け（最終サブフィールドの期間）によっては、偶数番目の最終サブフィールドが表示領域を走査中に出力禁止期間が始まる恐れがある。こうした場合、偶数番目の最終サブフィールドを省略し、その一つ前の奇数番目のサブフィールドを実質的な最終サブフィールドとすると、出力禁止期間が始まった段階で、全走査線で奇数番目の最終サブフィールドの書き込みが既に行われているので、その結果に応じた表示が続く事になる。従って、この方法によると、本来予定されていた偶数番目の最終サブフィールドに於ける表示不良を回避し、良好な表示を実現する事ができる。

（適用例１４） 上記適用例１乃至１０のいずれか一項に記載の走査線駆動回路を備えた事を特徴とする電気光学装置。
この構成によると、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事が可能となるうえに、走査線を一行ずつ選択して行く第二表示方式においても、領域走査を行う事ができる電気光学装置が実現される。

（適用例１５） 上記適用例１１乃至１３のいずれか一項に記載の電気光学装置の駆動方法により駆動される事を特徴とする電気光学装置。
この構成によると、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事が可能となるうえに、走査線を一行ずつ選択して行く第二表示方式においても、領域走査を行う事ができる電気光学装置が実現される。

（適用例１６） 上記適用例１４又は１５に記載の電気光学装置を備えた事を特徴とする電子機器。
この構成によると、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事が可能となるうえに、走査線を一行ずつ選択して行く第二表示方式においても、領域走査を行う事ができる電気光学装置を備えた電子機器が実現される。

電子機器の一例投射型表示装置の模式図。 電子機器の回路構成図。 画素の回路図。 実施形態１に係わる走査線駆動回路の回路構成図。 走査線駆動回路に用いられるシフトレジスター回路の一例。 モード信号ＭＯＤＥによって変化するイネイブル信号を説明した図。 第二表示方式でのタイミングチャートの一例。 第一表示方式で第一駆動方式から第二駆動方式へと切り替えられる際のタイミングチャートの一例。 第一表示方式で第二駆動方式から第一駆動方式へと切り替えられる際のタイミングチャートの一例。 表示方法を説明した図。 実施形態２に係わる走査線駆動回路の回路構成図。 順シフトにて第一駆動方式の表示を行った後に、第二駆動方式の表示を行う際の駆動方法を説明するタイミングチャート。 順シフトにて第二駆動方式の表示を行った後に、第一駆動方式の表示を行う際の駆動方法を説明するタイミングチャート。 変形例１に於けるタイミングチャート。 変形例１に於けるタイミングチャート。 変形例２に於けるタイミングチャート。 変形例２に於けるタイミングチャート。

以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。

（実施形態１）
「電子機器の概要」
図１は、電子機器の一例である投射型表示装置（３板式のプロジェクター）の模式図である。以下、図１を参照して電子機器の構成を説明する。

電子機器（投射型表示装置１０００）は、３枚の電気光学装置２０（図２参照、以下、第一パネル２０１、第二パネル２０２、第三パネル２０３と略称する）と、これら電気光学装置２０に制御信号を供給する制御装置３０と、を少なくとも有している。第一パネル２０１と第二パネル２０２と第三パネル２０３とは、相異なる表示色（赤色や緑色、青色）に対応する３個の電気光学装置２０である。以下、特に第一パネル２０１と第二パネル２０２と第三パネル２０３とを区別する必要がなければ、これらを纏めて単に電気光学装置２０と称する。

照明光学系１１００は、照明装置（光源）１２００からの出射光のうち赤色成分ｒを第一パネル２０１に供給し、緑色成分ｇを第二パネル２０２に供給し、青色成分ｂを第三パネル２０３に供給する。各電気光学装置２０は、照明光学系１１００から供給される各色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系１３００は、各電気光学装置２０からの出射光を合成して投射面１４００に投射する。

「電子機器の回路構成」
図２は、電子機器の回路構成図である。次に、図２を参照して電子機器の回路構成を説明する。

本実施形態に係わる電子機器は、第一表示方式と第二表示方式とを切り替え可能な電気光学装置を備えている。第一表示方式とは、一例として、観察者に立体感を知覚させる三次元画像を表示する方式である。一方、第二表示方式とは、一例として、高精細な二次元画像を表示する方式である。図２に示す様に、電子機器は立体視用眼鏡１０と電気光学装置２０と駆動装置５０とを少なくとも具備し、更に、この他に立体視用眼鏡１０を制御する眼鏡制御回路３１を含んでいる。この構成により、第一表示方式の際に観察者に三次元画像を認識させる事が可能となる。第一表示方式と第二表示方式とを切り替え可能としているのは、走査線駆動回路が切り替え動作に対応しているからである。

立体視用眼鏡１０は、電気光学装置２０が表示する三次元画像の視認時に観察者が装着する眼鏡型の器具であり、観察者の右眼の前方に位置する右眼用シャッター１２と左眼の前方に位置する左眼用シャッター１４とを含んで構成される。右眼用シャッター１２及び左眼用シャッター１４の各々は、照射光を透過させる開状態と照射光を遮断する閉状態とに制御される。例えば印加電圧に応じた液晶の配向方向に応じて開状態及び閉状態の一方から他方に変化する液晶シャッターが右眼用シャッター１２及び左眼用シャッター１４として採用され得る。

電気光学装置２０は、複数の画素２１が配列された表示領域４２を備えている。表示領域４２には、相交差する走査線２２と信号線２３とが形成される。走査線２２は行方向（Ｘ方向）に延在しており、信号線２３は走査線２２の延在方向に交差する列方向（Ｙ方向）に延在している。尚、走査線２２の内でｉ行目の走査線２２を特定する際には、走査線Ｇｉと表記する。各画素２１は、走査線２２と信号線２３との各交差に対応して行列状に配列される。電気光学装置２０では、ｍ本の走査線２２とｎ本の信号線２３とを含む表示領域４２（ｍは４以上の整数、ｎは１以上の整数）が形成されている。

電気光学装置２０は駆動装置５０によって駆動される。駆動装置５０は、各画素２１を駆動する駆動回路５１と、駆動回路５１に表示用信号を供給する表示用信号供給回路３２と、フレーム画像を一時的に記憶する記憶回路３３と、を含んで構成される。後述する様に、１フレームを構成する１枚のフレーム画像は奇数サブフィールドと偶数サブフィールドとを含んでいるので、記憶回路３３に記憶されたフレーム画像から、表示用信号供給回路３２は奇数サブフィールドや偶数サブフィールドとなる表示用信号を作製し、これを駆動回路５１に供給する。

駆動回路５１は走査線駆動回路５２と信号線駆動回路５３とを含んで構成される。走査線駆動回路５２は画素を行方向に選択又は非選択する走査信号を各走査線２２に出力し、走査線２２はこの走査信号を画素２１に伝える。言い換えると、走査信号は選択状態と非選択状態とを有しており、走査線２２は、走査線駆動回路５２からの走査信号を受けて、適宜選択され得る。後述する様に、走査線駆動回路５２はシフトレジスター回路５５（図５参照）を備えており、シフトレジスター回路５５をシフトする信号が、一段毎にシフト出力信号として出力される。このシフト出力信号を用いて走査信号が形成される。信号線駆動回路５３は、走査線２２の選択に同期してｎ本の信号線２３の各々に画像信号Ｖｉｊを供給するここで、ｉは１からｍ迄の整数で、ｊは１からｎまでの整数である。ｉ行ｊ列に位置する画素２１には画像信号Ｖｉｊが供給される。

この様に電気光学装置２０は、第１の走査線２２（一例として、１行目の走査線Ｇ１）と、第１の走査線２２に接続する第１の画素２１と、第１の走査線２２にシフトレジスター回路５５のシフト方向に隣り合う第２の走査線２２（一例として、２行目の走査線Ｇ２）と、第２の走査線２２に接続する第２の画素２１と、第２の走査線２２にシフトレジスター回路５５のシフト方向に隣り合う第３の走査線２２（一例として、３行目の走査線Ｇ３）と、第３の走査線２２に接続する第３の画素２１と、第３の走査線２２にシフトレジスター回路５５のシフト方向に隣り合う第４の走査線２２（一例として、４行目の走査線Ｇ４）と、第４の走査線２２に接続する第４の画素２１と、第１の画素２１と第２の画素２１と第３の画素２１と第４の画素２１とに画像信号を供給する信号線と、を少なくとも備えている。尚、本実施形態では、ｍ＝８２０で、ｎ＝１３００を例として、電気光学装置とその駆動方法などを説明する。この場合、８２０行×１３００列の表示領域４２に対し、８００行×１２８０行のＷＸＧＡ画像が表示される。

尚、第１の走査線２２は必ずしも１行目の走査線Ｇ１だけを意味する訳ではなく、一般に（２ｋｐ＋１）行目の走査線Ｇ（２ｋｐ＋１）が第１の走査線２２である。ここでｋは後述するイネイブル信号の数で、ｐは０からｍ／（２ｋ）−１までの整数である。本実施形態ではｍ＝８２０、ｋ＝１０、であるので、ｐは０から４０までの整数となる。従って、第１の走査線２２には、１行目の走査線Ｇ１（ｐ＝０）、２１行目の走査線Ｇ２１（ｐ＝１）、４１行目の走査線Ｇ４１（ｐ＝２）、と続き、８０１行目の走査線Ｇ８０１（ｐ＝４０）、が相当する。同様に、第２の走査線２２は、一般に、（２ｋｐ＋２）行目の走査線Ｇ（２ｋｐ＋２）であり、本実施形態では、２行目の走査線Ｇ２（ｐ＝０）、２２行目の走査線Ｇ２２（ｐ＝１）、４２行目の走査線Ｇ４２（ｐ＝２）、と続き、８０２行目の走査線Ｇ８０２（ｐ＝４０）、が第２の走査線２２に相当する。又、第３の走査線２２は、一般に、（２ｋｐ＋３）行目の走査線Ｇ（２ｋｐ＋３）であり、本実施形態では、３行目の走査線Ｇ３（ｐ＝０）、２３行目の走査線Ｇ２３（ｐ＝１）、４３行目の走査線Ｇ４３（ｐ＝２）、と続き、８０３行目の走査線Ｇ８０３（ｐ＝４０）、が第３の走査線２２に相当する。又、第４の走査線２２は、一般に、（２ｋｐ＋４）行目の走査線Ｇ（２ｋｐ＋４）であり、本実施形態では、４行目の走査線Ｇ４（ｐ＝０）、２４行目の走査線Ｇ２４（ｐ＝１）、４４行目の走査線Ｇ４４（ｐ＝２）、と続き、８０４行目の走査線Ｇ８０４（ｐ＝４０）、が第４の走査線２２に相当する。以下同様にして、第２ｋの走査線２２は、一般に、（２ｋｐ＋２ｋ）行目の走査線Ｇ（２ｋｐ＋２ｋ）であり、本実施形態では、ｋ＝１０であるので、２０行目の走査線Ｇ２０（ｐ＝０）、４０行目の走査線Ｇ４０（ｐ＝１）、６０行目の走査線Ｇ６０（ｐ＝２）、と続き、８２０行目の走査線Ｇ８２０（ｐ＝４０）、が第２０の走査線２２に相当する。

本実施形態では電気光学装置２０は不図示のガラス基板を用いて形成され、駆動回路５１はこのガラス基板に薄膜トランジスター等の薄膜素子を用いて形成されている。又、眼鏡制御回路３１と表示用信号供給回路３２と記憶回路３３とが、制御装置３０となっている。この構成以外にも、電気光学装置２０がガラス基板を用いて形成され、駆動回路５１は単結晶半導体基板に形成される集積回路としても良いし、電気光学装置２０も駆動回路５１も単結晶半導体基板に形成される構成としても良い。又、眼鏡制御回路３１と表示用信号供給回路３２と記憶回路３３とを単体の集積回路に搭載した構成や、或いは、これらの回路の二つを単体の集積回路に搭載した構成や、表示用信号供給回路３２と眼鏡制御回路３１と記憶回路３３とを別体の集積回路に分散した構成が採用され得る。

「画素の構成」
図３は、各画素の回路図である。次に、図３を参照して画素２１の構成を説明する。

本実施形態の電気光学装置２０は液晶装置であり、電気光学材料は液晶２６となる。図３に示す様に、各画素２１は、液晶素子ＣＬと画素トランジスター２４とを含んで構成される。液晶素子ＣＬは、相対向する画素電極２５と共通電極２７とを有し、これら両電極間に電気光学材料の液晶２６が配置された電気光学素子である。画素電極２５と共通電極２７との間に印加される電界に応じて液晶２６を通過する光の透過率が変化する。尚、電気光学材料としては、液晶２６に代わり、電気泳動材料を用いても良い。その場合、電気光学装置２０は電気泳動装置となり、電子書籍などに使用される。

画素トランジスター２４は、走査線２２にゲートが接続されたＮ型の薄膜トランジスターで構成され、液晶素子ＣＬと信号線２３との間に介在して両者の電気的な接続（導通／非導通）を制御する。従って、画素２１（液晶素子ＣＬ）は、画素トランジスター２４がオン状態に制御されたときの信号線２３の電位（画像信号Ｖｉｊ）に応じた表示を行う。尚、液晶素子ＣＬに対して並列に接続される補助容量等の図示は省略されている。

「走査線駆動回路」
図４は、実施形態１に係わる走査線駆動回路の全体構成の概略図である。図５は走査線駆動回路に用いられるシフトレジスター回路の一例である。次に、図４と図５とを参照して走査線駆動回路５２の構成を説明する。

走査線駆動回路５２は、第一表示方式と第二表示方式とを切り替え可能な回路となっている。第一表示方式とは、三次元画像を高速に表示する方式で、第一駆動方式と第二駆動方式とが交互に繰り返される。本実施形態では、第一駆動方式はラインペア走査であり、第二駆動方式はずらしラインペア走査である。高速駆動は領域走査と呼ばれる駆動方法が用いられるので、第一表示方式では、第一駆動方式（ラインペア走査）と第二駆動方式（ずらしラインペア走査）とで領域走査が行われる。ラインペア走査とずらしラインペア走査とに関しては、後に詳述する。第二表示方式とは、高解像度の二次元画像を高速に表示する方式で、走査線が一本ずつ選択されて、領域走査が行われる表示方法である。領域走査に関しても後に詳述する。

走査線駆動回路５２は、第二表示方式を行うべく、ｍ本の走査線２２から１本の走査線２２を選択するシングル走査を実行する回路を含んでいる。これと共に、走査線駆動回路５２は、第一表示方式を行うべく、ｍ本の走査線２２から隣り合う２本の走査線２２の組みをラインペアとしてラインペア毎に選択するラインペア走査を実行でき、又、ｍ本の走査線２２から隣り合う２本の走査線２２で、ラインペアとは組み合わされる走査線２２が一本ずれて異なる走査線２２の組みをずらしラインペアとして、ずらしラインペア毎に選択するずらしラインペア走査を実行する回路をも含んでいる。尚、ラインペア走査を用いて形成された画像をラインペア画像と称し、ずらしラインペア走査を用いて形成された画像をずらしラインペア画像と称する事もある。

シングル走査とは、走査線２２を１本ずつ適宜選択する走査方法で、例えば、１行目の走査線Ｇ１、２行目の走査線Ｇ２、３行目の走査線Ｇ３、と一本ずつ適当な走査線２２を選択して行く。ラインペア走査とは、例えば、１行目の走査線Ｇ１と２行目の走査線Ｇ２とのラインペア、３行目の走査線Ｇ３と４行目の走査線Ｇ４とのラインペア、５行目の走査線Ｇ５と６行目の走査線Ｇ６とのラインペア、と（２ｓ−１）行目の走査線Ｇ（２ｓ−１）と（２ｓ）行目の走査線Ｇ（２ｓ）とをペアにして適宜選択して行く（ｓは１からｍ／２迄の整数）。ずらしラインペア走査とは、例えば、２行目の走査線Ｇ２と３行目の走査線Ｇ３とのラインペア、４行目の走査線Ｇ４と５行目の走査線Ｇ５とのラインペア、６行目の走査線Ｇ６と７行目の走査線Ｇ７とのラインペア、と（２ｔ）行目の走査線Ｇ（２ｔ）と（２ｔ＋１）行目の走査線Ｇ（２ｔ＋１）とをペアにして適宜選択して行く（ｔは１からｍ／２−１迄の整数）。この様に、ラインペアとずらしラインペアとでは、組み合わされる走査線２２が一本ずれている。

尚、ある特定の走査線２２が選択されるとは、その走査線２２に選択状態の走査信号（論理１に相当する信号）が供給されている事を意味する。又、ある特定の走査線２２が非選択とされる（ある特定の走査線２２が選択されない）とは、その走査線２２に非選択状態の走査信号（論理０に相当する信号）が供給されている事を意味する。本実施形態では、画素トランジスター２４にＮ型薄膜トランジスターが用いられているので、選択状態の走査信号は高電位（例えば正電源電位Ｖｄｄ）であり、非選択状態の走査信号は低電位（例えば負電源電位Ｖｓｓ）である。又、本明細書では、高電位の信号を高電位信号Ｈにて表し、低電位の信号を低電位信号Ｌにて表わす。

制御装置３０から駆動回路５１に供給される表示用信号は、図４に示される様に、走査線駆動回路５２に供給される信号（Ｙスタートパルス信号ＤＹと称する）と、走査線駆動回路５２に供給されるクロック信号（ＹクロックＣＫＹと称する）と、走査線駆動回路５２に供給されＹクロックＣＫＹに対して逆相となる信号（ＹクロックバーＣＫＹＢと称する）と、走査線駆動回路５２に供給されるシフト方向信号（ＹディレクションＤＩＲＹと称する）と、走査線駆動回路５２に供給されＹディレクションＤＩＲＹに対して逆相となる信号（ＹディレクションバーＤＩＲＹＢと称する）と、走査線駆動回路５２に供給されるイネイブル信号と、走査線駆動回路５２に供給されるモード信号ＭＯＤＥと、走査線駆動回路５２に供給されモード信号ＭＯＤＥに対して逆相となる信号（モードバー信号ＭＯＤＥＢと称する）と、を含んでいる。イネイブル信号には、第１イネイブル信号ＥＮＢ１から第ｋイネイブル信号ＥＮＢｋまでのｋ種類がある。イネイブル信号の数ｋは２以上の整数で、且つ、ｍ／（２ｋ）が整数となる値である。こうすると、イネイブル信号等の表示用信号の構成が簡単になる。本実施形態では、ｋ＝１０で、ｍ／（２ｋ）＝８２０／２０＝４１となっている。即ち、イネイブル信号は、第１イネイブル信号ＥＮＢ１から第１０イネイブル信号ＥＮＢ１０までの１０種類が用いられている。尚、制御装置３０から駆動回路５１に供給される表示用信号は、Ｙスタートパルス信号ＤＹと、ＹクロックＣＫＹと、ＹディレクションＤＩＲＹと、イネイブル信号と、モード信号ＭＯＤＥと、を含む様に構成しても良い。この場合、ＹクロックバーＣＫＹＢや、ＹディレクションバーＤＩＲＹＢ、モードバー信号ＭＯＤＥＢ、等の逆相信号は否定回路（インバーター回路）を用いて走査線駆動回路５２内で作られる。

図４は、上述の様々な走査方法を可能とする回路構成の一例を示している。走査線駆動回路５２は、シフトレジスター回路５５と第一種制御線と第二種制御線と論理回路と共通制御回路５４とを少なくとも備えている。

図５に示す様に、シフトレジスター回路５５は、双方向型で、信号（Ｙスタートパルス信号ＤＹ）をシフトし、一段毎にシフト出力信号を出力する。即ち、シフトレジスター回路５５は、ＹクロックＣＫＹとＹクロックバーＣＫＹＢとに同期して、Ｙスタートパルス信号ＤＹを順次に転送する事で、シフト出力信号を第１段出力ＳＲ１、第２段出力ＳＲ２、・・・、第ｍ段出力ＳＲｍに順次出力して行く。シフトレジスター回路５５の具体的な構成の一例は図５に示されており、ＹディレクションＤＩＲＹが低電位信号ＬでＹディレクションバーＤＩＲＹＢが高電位信号Ｈの際に、Ｙスタートパルス信号ＤＹは第１段出力ＳＲ１から第ｍ段出力ＳＲｍ（図４では上から下）に向かって転送されて行く（順シフトと称する）。反対に、ＹディレクションＤＩＲＹが高電位信号ＨでＹディレクションバーＤＩＲＹＢが低電位信号Ｌの際には、Ｙスタートパルス信号ＤＹは第ｍ段出力ＳＲｍから第１段出力ＳＲ１（図４では下から上）に向かって転送されて行く（逆シフトと称する）。シフトレジスター回路５５の第ｉ段出力ＳＲｉはｉ行目の走査線Ｇｉに対応している（ｉは１からｍ迄の整数）。

シフトレジスター回路５５の出力は第一種出力と第二種出力とに分類される。本実施形態では、第一種出力とは偶数段目の出力で第（２ｓ）段出力ＳＲ（２ｓ）が相当し、第二種出力とは奇数段目の出力で第（２ｓ−１）段出力ＳＲ（２ｓ−１）が相当する（ｓは１からｍ／２迄の整数）。同様に、走査線２２は第一種走査線と第二種走査線とに分類される。即ち、第一種走査線とは第一種出力に対応する走査線で、本実施形態では、偶数行目の走査線２２で（２ｓ）行目の走査線Ｇ（２ｓ）に相当する。第二種走査線とは第二種出力に対応する走査線で、本実施形態では、奇数行目の走査線２２で（２ｓ−１）行目の走査線Ｇ（２ｓ−１）が相当する（ｓは１からｍ／２迄の整数）。

論理回路は走査線２２毎に設けられ、入力信号の論理積を対応する走査線２２に走査信号として出力する回路である。具体的には、第一種走査線（本実施形態では偶数行目の走査線２２）に対応する論理回路が第一種アンド回路ＡＮＤ１であり、従って、第一種アンド回路ＡＮＤ１の出力は第一種走査線に電気的に接続されている。同様に、第二種走査線（本実施形態では奇数行目の走査線２２）に対応する論理回路が第二種アンド回路ＡＮＤ２であり、第二種アンド回路ＡＮＤ２の出力は第二種走査線に電気的に接続されている。より具体的には、第１の走査線に対応する論理回路が第１の論理回路であり、第２の走査線に対応する論理回路が第２の論理回路であり、第３の走査線に対応する論理回路が第３の論理回路であり、第４の走査線に対応する論理回路が第４の論理回路であり、以下同様である。

論理回路は第一入力と第二入力との、少なくとも２個の入力を有し、その内の一方はシフトレジスター回路５５の出力段に電気的に接続されている。具体的には、第一種アンド回路ＡＮＤ１の第一入力はシフトレジスター回路５５の第一種出力（本実施形態では偶数段出力）に電気的に接続され、第二種アンド回路ＡＮＤ２の第一入力はシフトレジスター回路５５の第二種出力（本実施形態では奇数段出力）に電気的に接続されている。論理回路の第二入力に関しては後述する。

尚、本明細書にて、端子１と端子２とが電気的に接続されているとは、端子１と端子２とが同じ論理状態になり得る事を意味している。具体的には、端子１と端子２とが配線により直に接続されている場合の他に、抵抗素子やスイッチング素子、容量素子、バッファー回路等を介して接続されている場合を含む。即ち、端子１での電位と端子２での電位とが多少異なっていても、回路上で同じ論理を持たせる場合、端子１と端子２とは電気的に接続されている事になる。従って、例えば、論理回路と走査線２２との間に、偶数個の直列接続されたインバーター回路からなるバッファー回路を含む場合も、論理回路の出力と走査線２２とは電気的に接続されている事になる。又、論理回路の出力信号を遮断させたり通過させたりする為のスイッチング素子を論理回路の出力端子と走査線２２との間に設けた場合も、そのスイッチング素子がオン状態では、論理回路の出力信号が走査線２２に供給されるので、両者は電気的に接続されている事になる。

第一種制御線と第二種制御線とは、イネイブル信号が供給される配線である。イネイブル信号はｋ種類あり、其々のイネイブル信号に対応するイネイブル信号線が走査線駆動回路５２に備えられている。即ち、第ｋイネイブル信号線には第ｋイネイブル信号ＥＮＢｋが供給される。例えば、第１イネイブル信号線には第１イネイブル信号ＥＮＢ１が供給され、第２イネイブル信号線には第２イネイブル信号ＥＮＢ２が供給され、第３イネイブル信号線には第３イネイブル信号ＥＮＢ３が供給される。本実施形態ではｋ＝１０であるので、第１イネイブル信号線から第１０イネイブル信号線が走査線駆動回路５２に備えられている。

第一種制御線と第二種制御線とは、ラインペアの走査線２２（（２ｓ−１）行目の走査線Ｇ（２ｓ−１）と（２ｓ）行目の走査線Ｇ（２ｓ）との対で、ｓは１からｍ／２迄の整数）に関して分類されるイネイブル信号線で、各ラインペアにて第二種アンド回路ＡＮＤ２（本実施形態では奇数行走査線２２に位置する論理回路）の第二入力に電気的に接続されるのが第一種制御線であり、第一種アンド回路ＡＮＤ１（本実施形態では偶数行走査線２２に位置する論理回路）の第二入力に電気的に接続され得るのが第二種制御線である。第一種アンド回路ＡＮＤ１の第二入力には第一種制御線も電気的に接続され得る。

第一種制御線と第二種制御線とは、（２ｑ）行目の走査線Ｇ（２ｑ）（ｑは１からｍ／２迄の任意の整数）に対応する第一種アンド回路ＡＮＤ１に関して、この第一種アンド回路ＡＮＤ１の第二入力と（２ｑ−１）行目の走査線Ｇ（２ｑ−１）に対応する第二種アンド回路ＡＮＤ２の第二入力とに電気的に接続するイネイブル信号線が第一種制御線であり、（２ｑ）行目の走査線Ｇ（２ｑ）の第一種アンド回路ＡＮＤ１の第二入力と（２ｑ＋１）行目の走査線Ｇ（２ｑ＋１）に対応する第二種アンド回路ＡＮＤ２の第二入力とに電気的に接続するイネイブル信号線が第二種制御線である。尚、ｑ＝ｍ／２の最終行では、（２ｑ＋１）行目の走査線Ｇ（２ｑ＋１）が存在しないので、これは１行目の走査線Ｇ１とみなす。又、図４では上から下に向かって走査線番号が増えるので、便宜上、第一種制御線を上側イネイブル信号線と略称し、第二種制御線を下側イネイブル信号線と略称する事もある。要するに、第一種走査線（本実施形態では偶数行走査線）に位置する第一種アンド回路ＡＮＤ１の第二入力に電気的に接続し得る２本のイネイブル信号線の内で、上側イネイブル信号線が第一種制御線であり、下側イネイブル信号線が第二種制御線である。例えば、１行目の走査線Ｇ１と２行目の走査線Ｇ２とのラインペアでは、第一種制御線（上側イネイブル信号線）は第１イネイブル信号線であり、第二種制御線（下側イネイブル信号線）は第２イネイブル信号線である。同様に、３行目の走査線Ｇ３と４行目の走査線Ｇ４とのラインペアでは、第一種制御線（上側イネイブル信号線）は第２イネイブル信号線であり、第二種制御線（下側イネイブル信号線）は第３イネイブル信号線である。又、８１９行目の走査線Ｇ８１９と８２０行目の走査線Ｇ８２０とのラインペアでは、第一種制御線（上側イネイブル信号線）は第１０イネイブル信号線であり、第二種制御線（下側イネイブル信号線）は第１イネイブル信号線である。

共通制御回路５４は、第一スイッチＳｗ１と第二スイッチＳｗ２とを含んでおり、論理回路の第二入力にいずれかのイネイブル信号を供給する様に構成されている。具体的には、共通制御回路５４は、第一種制御線と第一種アンド回路ＡＮＤ１の第二入力とが第一スイッチＳｗ１を介して電気的に接続され、第二種制御線と第一種アンド回路ＡＮＤ１の第二入力とが第二スイッチＳｗ２を介して電気的に接続され、第一種制御線と第二種アンド回路ＡＮＤ２の第二入力とが電気的に接続される様に構成されている。図４では上から下に向かって走査線番号が増え、第一スイッチＳｗ１と第二スイッチＳｗ２とは、第一種走査線（本実施形態では、偶数行走査線）と第一種アンド回路ＡＮＤ１（本実施形態では偶数行走査線２２に位置する論理回路）とに係わるので、第一スイッチＳｗ１を偶数行上側スイッチと略称し、第二スイッチＳｗ２を偶数行下側スイッチと略称する事もある。

第一スイッチＳｗ１と第二スイッチＳｗ２とは排他的な動作を行うパスゲートで有る。即ち、第一スイッチＳｗ１が信号の導通状態に有る際には、第二スイッチＳｗ２は信号の遮断状態にあり、第一スイッチＳｗ１が信号の遮断状態に有る際には、第二スイッチＳｗ２は信号の導通状態にある。本実施形態では、第一スイッチＳｗ１と第二スイッチＳｗ２とに排他的なＣＭＯＳパスゲートが用いられている。具体的には、第一スイッチＳｗ１は第一種制御線と第一種アンド回路ＡＮＤ１の第二入力との間に第一Ｐ型トランジスターと第一Ｎ型トランジスターとが並列に配置され、第一Ｐ型トランジスターのゲートにはモード信号ＭＯＤＥが供給され、第一Ｎ型トランジスターのゲートにはモードバー信号ＭＯＤＥＢが供給される。又、第二スイッチＳｗ２は第二種制御線と第一種アンド回路ＡＮＤ１の第二入力との間に第二Ｎ型トランジスターと第二Ｐ型トランジスターとが並列に配置され、第二Ｎ型トランジスターのゲートにはモード信号ＭＯＤＥが供給され、第二Ｐ型トランジスターのゲートにはモードバー信号ＭＯＤＥＢが供給される。従って、モード信号ＭＯＤＥが低電位信号Ｌでモードバー信号ＭＯＤＥＢが高電位信号Ｈの際に、第一スイッチＳｗ１は導通状態となり、第二スイッチＳｗ２は遮断状態となる。即ち、モード信号ＭＯＤＥが低電位信号Ｌでモードバー信号ＭＯＤＥＢが高電位信号Ｈの際には、第一種アンド回路ＡＮＤ１の第二入力と第一種制御線とが電気的に接続される。又、モード信号ＭＯＤＥが高電位信号Ｈでモードバー信号ＭＯＤＥＢが低電位信号Ｌの際に、第一スイッチＳｗ１は遮断状態となり、第二スイッチＳｗ２が導通状態となる。即ち、モード信号ＭＯＤＥが高電位信号Ｈでモードバー信号ＭＯＤＥＢが低電位信号Ｌの際には、第一種アンド回路ＡＮＤ１の第二入力と第二種制御線とが電気的に接続される。

第一スイッチＳｗ１と第二スイッチＳｗ２とがＣＭＯＳパスゲートにて構成されると、論理１に対応する信号（例えば高電位信号Ｈ）も論理０に対応する信号（例えば低電位信号Ｌ）も、第一スイッチＳｗ１や第二スイッチＳｗ２を通過する遅延を短時間とする事ができ、高速動作が可能な走査線駆動回路５２が実現する。一方、第一スイッチＳｗ１と第二スイッチＳｗ２とを片チャネル型のトランジスターで形成すると、回路面積を小さくする事ができる。第一スイッチＳｗ１と第二スイッチＳｗ２とを片チャネル型のトランジスターで形成するには、第一スイッチＳｗ１に第一Ｐ型トランジスターを用い、第二スイッチＳｗ２に第二Ｎ型トランジスターを用いる場合と、第一スイッチＳｗ１に第一Ｎ型トランジスターを用い、第二スイッチＳｗ２に第二Ｐ型トランジスターを用いる場合とがある。第一スイッチＳｗ１に第一Ｐ型トランジスターを用い、第二スイッチＳｗ２に第二Ｎ型トランジスターを用いる場合、其々のゲートにはモード信号ＭＯＤＥを供給する。反対に、第一スイッチＳｗ１に第一Ｎ型トランジスターを用い、第二スイッチＳｗ２に第二Ｐ型トランジスターを用いる場合、其々のゲートにはモードバー信号ＭＯＤＥＢを供給する。尚、第一スイッチＳｗ１を介する信号遅延量と第二スイッチＳｗ２を介する信号遅延量とを同程度にするには、第一Ｎ型トランジスターのサイズと第二Ｎ型トランジスターのサイズとを同一とし、第一Ｐ型トランジスターのサイズと第二Ｐ型トランジスターのサイズとを同一とするのが好ましい。なお第一スイッチＳｗ１と第二スイッチＳｗ２とを片チャネル型のトランジスターで形成するには、トランジスターの閾値電圧がインバーター等のトリップ電圧と比較して数V程度小さいことが必要である。

共通制御回路５４は、更に、図４に示す様に、第二種アンド回路ＡＮＤ２の第二入力と第一種制御線との間にＣＭＯＳパスゲートからなる第三スイッチＳｗ３が設けられていても良い。

第三スイッチＳｗ３は第一種制御線と第二種アンド回路ＡＮＤ２の第二入力との間に第三Ｐ型トランジスターと第三Ｎ型トランジスターとが並列に配置され、第三Ｐ型トランジスターのゲートには低電位信号Ｌが供給され、第三Ｎ型トランジスターのゲートには高電位信号Ｈが供給される。従って、第三スイッチＳｗ３は、走査線駆動回路５２が動作している期間は、常にオン状態である。即ち、走査線駆動回路５２が動作している期間には、第二種アンド回路ＡＮＤ２の第二入力と第一種制御線とは、常時電気的に接続される。

第三スイッチＳｗ３がＣＭＯＳパスゲートにて構成されると、論理１に対応する信号（例えば高電位信号Ｈ）も論理０に対応する信号（例えば低電位信号Ｌ）も、第三スイッチＳｗ３を通過する遅延を短時間とする事ができ、高速動作が可能な走査線駆動回路５２が実現する。一方、第三スイッチＳｗ３を片チャネル型のトランジスターで形成すると、回路面積を小さくする事ができる。第三スイッチＳｗ３を片チャネル型のトランジスターで形成するには、第三スイッチＳｗ３に第三Ｐ型トランジスターを用いる場合と、第三スイッチＳｗ３に第三Ｎ型トランジスターを用いる場合とがある。第三スイッチＳｗ３に第三Ｐ型トランジスターを用いる場合、第三Ｐ型トランジスターのゲートには低電位信号Ｌを供給する。反対に、第三スイッチＳｗ３に第三Ｎ型トランジスターを用いる場合、第三Ｎ型トランジスターのゲートには高電位信号Ｈを供給する。尚、第三スイッチＳｗ３を片チャネル型のトランジスターで形成する際には、トランジスターの閾値電圧がインバーター等のトリップ電圧と比較して数V程度小さいことが必要である。

第一種アンド回路ＡＮＤ１に第一種制御信号が入力される際に、第一種制御信号はオン状態にある第一スイッチＳｗ１を経由して来る。第二種アンド回路ＡＮＤ２の第二入力と第一種制御線との間に第三スイッチＳｗ３が設けられる事で、第二種アンド回路ＡＮＤ２に第一種制御信号が入力される際にも、第一種制御信号はオン状態にある第三スイッチＳｗ３を経由してくる事になる。その結果、第一スイッチＳｗ１に基づく信号遅延の時定数と第三スイッチＳｗ３に基づく信号遅延の時定数とを同程度とする事ができ、第一種アンド回路ＡＮＤ１に第一種制御信号が入力される際の信号遅延と、第二種アンド回路ＡＮＤ２に第一種制御信号が入力される際の信号遅延と、を同程度にする事ができる。要するに、第一種走査信号と第二種走査信号との間の位相差を小さくする事ができる。この結果、電気光学装置に走査線駆動回路５２を適応した場合、ムラの目立たない均一な表示を得る事ができる。

尚、上述の効果をより確実な物とするには、第一スイッチＳｗ１と第三スイッチＳｗ３とを同じ構成とする事が好ましい。即ち、第一スイッチＳｗ１がＣＭＯＳ構成ならば、第三スイッチＳｗ３もＣＭＯＳ構成とし、第一スイッチＳｗ１がＰ型トランジスターの片チャネル型ならば、第三スイッチＳｗ３もＰ型トランジスターの片チャネル型とし、第一スイッチＳｗ１がＮ型トランジスターの片チャネル型ならば、第三スイッチＳｗ３もＮ型トランジスターの片チャネル型とする。又、これらを構成するトランジスターサイズも第一スイッチＳｗ１と第三スイッチＳｗ３とで同じにするのが好ましい。更に、第一スイッチＳｗ１を介する信号遅延量と第二スイッチＳｗ２を介する信号遅延量とを同程度にするには、第一Ｎ型トランジスターのサイズと第二Ｎ型トランジスターのサイズとを同一とし、第一Ｐ型トランジスターのサイズと第二Ｐ型トランジスターのサイズとを同一とするのが好ましい。従って、第一Ｎ型トランジスターのサイズと第二Ｎ型トランジスターのサイズと第三Ｎ型トランジスターのサイズとを同一とし、第一Ｐ型トランジスターのサイズと第二Ｐ型トランジスターのサイズと第三Ｐ型トランジスターのサイズとを同一とするのが最も好ましい。

共通制御回路５４は、シフトレジスター回路５５と論理回路とが配置された領域の外側に配置されている。即ち、シフトレジスター回路５５の各出力段から走査線２２に掛けての領域には共通制御回路５４は設けられず、シフトレジスター回路５５と論理回路とが配置された領域外の上側又は下側の領域に共通制御回路５４は設けられる。従って、共通制御回路５４からの出力信号を論理回路に供給する為に、第１制御出力線ＣＬ１から、第２制御出力線ＣＬ２、第３制御出力線ＣＬ３、第４制御出力線ＣＬ４、、、第（２ｋ）制御出力線ＣＬ（２ｋ）と、２ｋ本の制御出力線が備えられている。更に、（２ｋｐ＋１）行目の走査線Ｇ（２ｋｐ＋１）に設けられた第１の論理回路（１行目の走査線Ｇ１に対応する論理回路や、２１行目の走査線Ｇ２１に対応する論理回路や、４１行目の走査線Ｇ４１に対応する論理回路、と続き、８０１行目の走査線Ｇ８０１に対応する論理回路）には第１制御出力線ＣＬ１が電気的に接続され、（２ｋｐ＋２）行目の走査線Ｇ（２ｋｐ＋２）に設けられた第２の論理回路（２行目の走査線Ｇ２に対応する論理回路や、２２行目の走査線Ｇ２２に対応する論理回路や、４２行目の走査線Ｇ４２に対応する論理回路、と続き、８０２行目の走査線Ｇ８０２に対応する論理回路）には第２制御出力線ＣＬ２が電気的に接続され、（２ｋｐ＋３）行目の走査線Ｇ（２ｋｐ＋３）に設けられた第３の論理回路（３行目の走査線Ｇ３に対応する論理回路や、２３行目の走査線Ｇ２３に対応する論理回路や、４３行目の走査線Ｇ４３に対応する論理回路、と続き、８０３行目の走査線Ｇ８０３に対応する論理回路）には第３制御出力線ＣＬ３が電気的に接続され、（２ｋｐ＋４）行目の走査線Ｇ（２ｋｐ＋４）に設けられた第４の論理回路（４行目の走査線Ｇ４に対応する論理回路や、２４行目の走査線Ｇ２４に対応する論理回路や、４４行目の走査線Ｇ４４に対応する論理回路、と続き、８０４行目の走査線Ｇ８０４に対応する論理回路）には第４制御出力線ＣＬ４が電気的に接続され、以下同様にして、（２ｋｐ＋２ｋ）行目の走査線Ｇ（２ｋｐ＋２ｋ）に設けられた第（２ｋ）の論理回路（２ｋ行目の走査線Ｇ（２ｋ）に対応する論理回路や、４ｋ行目の走査線Ｇ（４ｋ）に対応する論理回路や、６ｋ行目の走査線Ｇ（６ｋ）に対応する論理回路、と続き、ｍ行目の走査線Ｇｍに対応する論理回路）には第（２ｋ）制御出力線ＣＬ（２ｋ）が電気的に接続されている。要するに、（２ｋｐ＋ｒ）行目の走査線Ｇ（２ｋｐ＋ｒ）に設けられた第ｒの論理回路（ｒ行目の走査線Ｇｒに対応する論理回路や、（２ｋ＋ｒ）行目の走査線Ｇ（２ｋ＋ｒ）に対応する論理回路や、（４ｋ＋ｒ）行目の走査線Ｇ（４ｋ＋ｒ）に対応する論理回路、と続き、（ｍ−２ｋ＋ｒ）行目の走査線Ｇ（ｍ−２ｋ＋ｒ）に対応する論理回路）には第ｒ制御出力線ＣＬｒが電気的に接続される。ここでｒは１からｋ迄の任意の整数である。この為、第１制御出力線ＣＬ１や第２制御出力線ＣＬ２、第３制御出力線ＣＬ３、第４制御出力線ＣＬ４、等２ｋ本の制御出力線の延在方向は、第１の走査線等の走査線２２の延在方向と交差する事になる。

要するに、第一スイッチＳｗ１と第二スイッチＳｗ２と第三スイッチＳｗ３とは、シフトレジスター回路５５と第一種アンド回路ＡＮＤ１と第二種アンド回路ＡＮＤ２とが配置された領域の外側に配置される。その上で、第一種制御出力線が第一種アンド回路ＡＮＤ１の第二入力と、第一スイッチＳｗ１及び第二スイッチＳｗ２と、を電気的に接続している。第一種制御出力線とは、第２制御出力線ＣＬ２、第４制御出力線ＣＬ４、、、第（２ｋ）制御出力線ＣＬ（２ｋ）と偶数列の制御出力線である。同様に、第二種制御出力線が第二種アンド回路ＡＮＤ２の第二入力と第一種制御線とを電気的に接続している。第二種制御出力線とは、第１制御出力線ＣＬ１、第３制御出力線ＣＬ３、、、第（２ｋ−１）制御出力線ＣＬ（２ｋ−１）と奇数列の制御出力線である。斯うする事で、隣り合う走査線２２の間隔を狭くした上で、後述する様に、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事ができるようになる。

本実施形態で、共通制御回路５４は第一スイッチＳｗ１と第二スイッチＳｗ２とは排他的な動作を行うパスゲートで有ったが、共通制御回路５４の構成は上述の機能を満たせば、これに限られない。例えば、共通制御回路５４を、ＮＡＮＤ回路等を使って構成する事も可能である。この場合、イネイブル信号のゲート負荷が常に載る事になる。従って、排他的な動作を行うパスゲートを用いて共通制御回路５４を構成した方が、イネイブル信号の容量負荷が軽くなり、高速動作が可能になる。

こうした回路構成の結果、第一種アンド回路ＡＮＤ１には、シフトレジスター回路５５の第一種出力に現れるシフト出力信号（第一種出力信号と称する）と、第一種制御線に現れるイネイブル信号（第一種制御信号と称する）又は第二種制御線に現れるイネイブル信号（第二種制御信号と称する）のいずれか一方と、が入力され、これらの論理積が第一種走査線に出力される。例えば、２行目の走査線Ｇ２に対応する論理回路（第一種アンド回路ＡＮＤ１）には、シフトレジスター回路５５の第２段出力ＳＲ２に現れるシフト出力信号と、共通制御回路５４から出力される第１イネイブル信号ＥＮＢ１又は第２イネイブル信号ＥＮＢ２のいずれか一方と、が入力される。第１イネイブル信号ＥＮＢ１が入力される際には、第一スイッチＳｗ１がオン状態となっており、第二スイッチＳｗ２はオフ状態である。反対に、第２イネイブル信号ＥＮＢ２が入力される際には、第二スイッチＳｗ２がオン状態となっており、第一スイッチＳｗ１はオフ状態である。要するに、上述の構成により、第一種走査線へ出力される走査信号（第一種走査信号と称す）が、第一種出力信号と第一種制御信号との論理積の信号と、第一種出力信号と第二種制御信号との論理積の信号と、のいずれか一方とされる。この結果、第一種出力信号と第一種制御信号との論理積の信号と、第一種出力信号と第二種制御信号との論理積の信号と、で切り替えられる事が可能となる。

又、第二種アンド回路ＡＮＤ２には、シフトレジスター回路５５の第二種出力に現れるシフト出力信号（第二種出力信号と称する）と第一種制御信号とが入力され、これらの論理積が第二種走査線に出力される（第二種走査線へ出力される信号を第二種走査信号と称す）。例えば、１行目の走査線Ｇ１に対応する論理回路（第二種アンド回路ＡＮＤ２）には、シフトレジスター回路５５の第１段出力ＳＲ１に現れるシフト出力信号と、共通制御回路５４から出力される第１イネイブル信号ＥＮＢ１と、が入力され、これらの論理積が第二種走査信号として第二種走査線に出力される。

この様に、論理回路出力する走査信号が、シフトレジスター回路５５からのシフト出力信号と、共通制御回路５４にて選ばれたイネイブル信号と、の論理積となるので、ラインペア走査やずらしラインペア走査、領域走査、が実現する事になる。

「論理構成」
図６は論理回路の第二入力に入力され、モード信号ＭＯＤＥによって変化するイネイブル信号を説明した図である。次に、上述の構成をなす走査線駆動回路５２の論理回路が参照する信号を説明する。

上述の走査線駆動回路５２の構成の結果、各走査線２２に対応する論理回路の第二入力（論理回路が参照する信号）はモード信号ＭＯＤＥに応じて異なる事になる。モード信号ＭＯＤＥが低電位信号Ｌでモードバー信号ＭＯＤＥＢが高電位信号Ｈの際には、ラインペアとなる走査線２２の対が同じイネイブル信号を参照する事になる。例えば、１行目の走査線Ｇ１に対応する論理回路と２行目の走査線Ｇ２に対応する論理回路とは第１イネイブル信号ＥＮＢ１を参照し、３行目の走査線Ｇ３に対応する論理回路と４行目の走査線Ｇ４に対応する論理回路とは第２イネイブル信号ＥＮＢ２を参照する。一方、モード信号ＭＯＤＥが高電位信号Ｈでモードバー信号ＭＯＤＥＢが低電位信号Ｌの際には、ずらしラインペアとなる走査線２２の対が同じイネイブル信号を参照する事になる。例えば、８２０行目の走査線Ｇ８２０に対応する論理回路と１行目の走査線Ｇ１に対応する論理回路とは第１イネイブル信号ＥＮＢ１を参照し、２行目の走査線Ｇ２に対応する論理回路と３行目の走査線Ｇ３に対応する論理回路とは第２イネイブル信号ＥＮＢ２を参照する。

これにより、走査線駆動回路５２は、第一表示方式（本実施形態では三次元表示）と第二表示方式（本実施形態では二次元表示）とを切り替え可能な回路となると共に、第一表示方式で領域走査を行いつつ第一駆動方式（本実施形態ではラインペア走査）と第二駆動方式（本実施形態ではずらしラインペア走査）とを交互に繰り返す事が可能となる。又、走査線駆動回路５２は第二表示方式でも領域走査を行う事が可能となる。

具体的には、第一駆動方式（本実施形態ではラインペア走査）の際にはモード信号ＭＯＤＥが低電位信号Ｌでモードバー信号ＭＯＤＥＢが高電位信号Ｈとされる。その結果、共通制御回路５４は、第１の論理回路（（２ｋｐ＋１）行目の走査線Ｇ（２ｋｐ＋１）に対応する論理回路で第二種アンド回路ＡＮＤ２）と、第２の論理回路（（２ｋｐ＋２）行目の走査線Ｇ（２ｋｐ＋２）に対応する論理回路で第一種アンド回路ＡＮＤ１）と、に第１イネイブル信号ＥＮＢ１を入力し、第３の論理回路（（２ｋｐ＋３）行目の走査線Ｇ（２ｋｐ＋３）に対応する論理回路で第二種アンド回路ＡＮＤ２）と、第４の論理回路（（２ｋｐ＋４）行目の走査線Ｇ（２ｋｐ＋４）に対応する論理回路で第一種アンド回路ＡＮＤ１）と、に第２イネイブル信号ＥＮＢ２を入力し、以下、図６のＭＯＤＥ＝Ｌに示される様に論理回路の参照信号が定められる。要するに、第一駆動方式の際には、第１の走査線と第２の走査線とがラインペアになっており、第３の走査線と第４の走査線とがラインペアになっているので、これらのラインペアを用いて領域走査を実現する事ができる。

一方、第二駆動方式（本実施形態ではずらしラインペア走査）の際にはモード信号ＭＯＤＥが高電位信号Ｈでモードバー信号ＭＯＤＥＢが低電位信号Ｌとされる。その結果、共通制御回路５４は、第１の論理回路に第１イネイブル信号ＥＮＢ１を入力し、第２の論理回路と第３の論理回路とに第２イネイブル信号ＥＮＢ２を入力し、第４の論理回路に第３イネイブル信号ＥＮＢ３を入力し、以下、図６のＭＯＤＥ＝Ｈに示される様に論理回路の参照信号が定められる。言い換えると、第二駆動方式では、第（２ｋ）の走査線と第１の走査線とがずらしラインペアになっており、第２の走査線と第３の走査線とがずらしラインペアになっているので、このずらしラインペアを用いて領域走査を実現する事ができる。この様に、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事ができる。領域走査に関しては後に詳述する。

第二表示方式（本実施形態では二次元表示）の際には、モード信号ＭＯＤＥが低電位信号Ｌでモードバー信号ＭＯＤＥＢが高電位信号Ｈとされる。その結果、共通制御回路５４は、第１の論理回路と第２の論理回路とに第１イネイブル信号を入力し、第３の論理回路と第４の論理回路とに第２イネイブル信号を入力し、以下、図６のＭＯＤＥ＝Ｌに示される様に論理回路の参照信号が定められる。要するに、第二表示方式の際には、第１の走査線（１行目の走査線Ｇ１、２１行目の走査線Ｇ２１、４１行目の走査線Ｇ４１、、、８０１行目の走査線Ｇ８０１）と第２の走査線（２行目の走査線Ｇ２、２２行目の走査線Ｇ２２、４２行目の走査線Ｇ４２、、、８０２行目の走査線Ｇ８０２）とが第１イネイブル信号ＥＮＢ１を参照する走査線群になっており、第３の走査線（３行目の走査線Ｇ３、２３行目の走査線Ｇ２３、４３行目の走査線Ｇ４３、、、８０３行目の走査線Ｇ８０３）と第４の走査線（４行目の走査線Ｇ４、２４行目の走査線Ｇ２４、４４行目の走査線Ｇ４４、、、８０４行目の走査線Ｇ８０４）とが第２イネイブル信号ＥＮＢ２を参照する走査線群になっており、以下、第ｋイネイブル信号ＥＮＢｋまで其々について走査線群が形成されている。これらの走査線群を用いて領域走査を実現する事ができるので、走査線を一行ずつ選択して行く第二表示方式にて領域走査が可能となる。

「駆動方法」
図７は、第二表示方式でのタイミングチャートの一例で、具体的には、順シフトにて二次元画像を表示する際のタイミングチャートである。図８は、第一表示方式で第一駆動方式から第二駆動方式へと切り替えられる際のタイミングチャートの一例で、具体的には、順シフトにてラインペア画像を表示した後にずらしラインペア画像を表示する際のタイミングチャートである。図９は、第一表示方式で第二駆動方式から第一駆動方式へと切り替えられる際のタイミングチャートの一例で、具体的には、順シフトにてずらしラインペア画像を表示した後にラインペア画像を表示する際のタイミングチャートである。次に、上述の構成をなす走査線駆動回路５２の駆動方法を説明する。

まずは、図７を参照して、領域走査を説明する。順シフトを行うシフトレジスター回路５５では、Ｙスタートパルス信号ＤＹは第１段出力ＳＲ１から最終段の第ｍ段出力ＳＲｍへと順次転送されて行く。尚、この際に、ＹクロックＣＫＹの半周期毎にＹスタートパルス信号ＤＹが次段の出力に転送されて行くので、本明細書ではＹクロックＣＫＹの半周期を１クロック期間（１ＣＫ）と呼ぶ。図７に示す駆動方法では、３番目のクロック期間ＣＫ３に第１段出力ＳＲ１に現れたアクティブ信号（本実施形態では、高電位信号Ｈで、論理１に相当、第一アクティブ信号Ａ１と称する）は、４番目のクロック期間ＣＫ４には第２段出力ＳＲ２に現れ、５番目のクロック期間ＣＫ５には第３段出力ＳＲ３に現れ、以降順次転送されて行き、不図示の（ｍ＋２）番目のクロック期間ＣＫ（ｍ＋２）に最終段の第ｍ段出力ＳＲｍに現れる。

通常の駆動方式では、一つのアクティブ信号が最終段の第ｍ段出力ＳＲｍを出た後に（上述の例では、例えば、（ｍ＋３）番目のクロック期間ＣＫ（ｍ＋３）に）次の画像を形成する為のアクティブ信号が第１段出力ＳＲ１に現れる。従って、ある瞬間では、シフトレジスター回路５５からの出力は何処か一段だけの出力がアクティブ状態となっている。

これに対して、領域走査とは、あるアクティブ信号が第１段出力ＳＲ１に導入され、順次転送されるが、このアクティブ信号が最終段の第ｍ段出力ＳＲｍを出る前に、次のアクティブ信号が第１段出力ＳＲ１に現れる駆動方式である。従って、領域走査では、ある瞬間では、シフトレジスター回路５５からの出力が複数段の出力でアクティブ状態となっている事もあり得る。言い換えると、複数個のアクティブ信号が同時にシフトレジスター回路５５内を転送されている事もあり得るのが領域走査である。実際に、図７では第一アクティブ信号Ａ１が第５段出力ＳＲ５に現れている７番目のクロック期間ＣＫ７に、次のアクティブ信号（第二アクティブ信号Ａ２）が第１段出力ＳＲ１に現れている。その為に、７番目のクロック期間ＣＫ７や８番目のクロック期間ＣＫ８、９番目のクロック期間ＣＫ９などでは、シフトレジスター回路５５の出力で２つの段がアクティブ状態となっており、第一アクティブ信号Ａ１と第二アクティブ信号Ａ２との２個のアクティブ信号が同時にシフトレジスター回路５５内を移動している。一つのアクティブ信号とイネイブル信号とを用いて形成される画像の一部がサブフィールドと呼ばれる。従って、領域走査を用いると、１枚のフレーム画像は複数個のサブフィールドから構成される事になる。

論理回路から走査線２２への出力は、シフトレジスター回路５５からのシフト出力信号と共通制御回路５４からのイネイブル信号との論理積となるので、シフトレジスター回路５５の出力で複数の段がアクティブ状態となっても、イネイブル信号を用いて、走査線２２の選択は１本ずつとされる。１クロック期間はｋ分割され、各分割単位にアドレスが割り当てられる。各アドレスでは、ｋ個のイネイブル信号の内の一つのイネイブル信号だけがアクティブ状態（論理１に相当）となる。本実施形態ではｋ＝１０であるので、１クロック期間は１０分割され、各分割単位に１から１０のアドレスが割り当てられている。第１アドレスでは第２イネイブル信号ＥＮＢ２がアクティブ状態で他のイネイブル信号はノンアクティブ（論理０に相当）となっている。第２アドレスでは第３イネイブル信号ＥＮＢ３だけがアクティブ状態となり、以下同様にして、第１０アドレスでは第１イネイブル信号ＥＮＢ１だけがアクティブ状態となる。

こうする事で走査線２２の選択は１本ずつなる。具体的に、第二表示方式の際には、第一種走査線に第一種出力信号と第一種制御信号との論理積が供給され、第二種走査線に第二種出力信号と第一種制御信号との論理積が供給されるので、例えば、３番目のクロック期間ＣＫ３の第１０アドレスで１行目の走査線Ｇ１が選択され、１行目の走査線Ｇ１に接続する画素２１では、第１サブフィールドＳＦ１に相当する表示がなされる。同様に、４番目のクロック期間ＣＫ４の第１０アドレスで２行目の走査線Ｇ２が選択され、２行目の走査線Ｇ２に接続する画素２１では、第１サブフィールドＳＦ１に相当する表示がなされる。５番目のクロック期間ＣＫ５の第１０アドレスで３行目の走査線Ｇ３が選択され、３行目の走査線Ｇ３に接続する画素２１では、第１サブフィールドＳＦ１に相当する表示がなされる。６番目のクロック期間ＣＫ６の第１０アドレスで４行目の走査線Ｇ４が選択され、４行目の走査線Ｇ４に接続する画素２１では、第１サブフィールドＳＦ１に相当する表示がなされる。７番目のクロック期間ＣＫ７の第８アドレスで１行目の走査線Ｇ１が選択され、１行目の走査線Ｇ１に接続する画素２１では、ここから第２サブフィールドＳＦ２に相当する表示がなされる。７番目のクロック期間ＣＫ７の第１０アドレスで５行目の走査線Ｇ５が選択され、５行目の走査線Ｇ５に接続する画素２１では、第１サブフィールドＳＦ１に相当する表示がなされる。以下同様である。こうすると、順シフトの場合、各サブフィールドが帯状の領域をなして、表示領域４２の上から下へと移動して行くので、領域走査と呼ばれる。サブフィールドとは、一本の走査線２２（例えば１行目の走査線Ｇ１）に関しては、シフトレジスター回路５５からのあるアクティブ信号（例えば第一アクティブ信号Ａ１）を用いてその走査線２２（今の例では、１行目の走査線Ｇ１）を選択してから、次のアクティブ信号（例えば第二アクティブ信号Ａ２）を用いてその走査線２２（今の例では、１行目の走査線Ｇ１）を選択するまでの期間とも言える。尚、図７では、第１イネイブル信号ＥＮＢ１にのみ第１イネイブル信号ＥＮＢ１がアクティブとなるアドレス番号を記述してある。

領域走査を行うと、デジタル駆動や極性反転駆動が可能となる。本実施形態では、画像信号Ｖｉｊにデジタル信号（画像用高電位信号ＨＶと画像用低電位信号ＬＶと）を用い、各サブフィールドの期間を適当に重み付けし、デジタル信号による時分割の階調表現を可能としている。又、画像信号Ｖｉｊにアナログ信号（階調に応じた電位となる信号）を用い、奇数サブフィールドと偶数サブフィールドとで極性反転駆動を行う事もできる。

図８は、順シフトにて第一表示方式で領域走査を行いつつ第一駆動方式（本実施形態ではラインペア走査）の表示を行った後に、領域走査を行いつつ第二駆動方式（本実施形態ではずらしラインペア走査）の表示を行う際の駆動方法を説明するタイミングチャートである。本実施形態では、シフトレジスター回路５５はＹスタートパルス信号ＤＹを順シフトするので、ＹディレクションＤＩＲＹは低電位信号Ｌで、ＹディレクションバーＤＩＲＹＢが高電位信号Ｈ（図８では省略）である。尚、図８では、１行目の走査線Ｇ１が選択される瞬間をｔ１とし、１クロック期間（１ＣＫ）毎に順次ｔ２、ｔ３、としている。又、８２０行の総ての走査線２２のタイミングチャートを記載する事は困難なので、途中は省略してある。この為、ｔ１１はｔ８１１にも相当する。

領域走査を適応した駆動方法で、１フレーム画像を複数個のサブフィールドを用いて構成し、時分割で階調表現する駆動方法をサブフィールド駆動と称する。領域走査を用いずに通常駆動方式にてサブフレームを用いて、時分割駆動する事も可能であるが、この方式では超高速駆動が必要になってしまう。これに対して、サブフィールド駆動では、実用可能なクロック周期で、デジタル信号を用いて、階調度数の高い画像を表示する事ができる。本実施形態では、１枚のフレーム画像は４０セットのフィールド画像からなり、各フィールド画像は２つのサブフィールドから構成される。従って、１枚のフレーム画像は８０個のサブフィールドから構成される事になる。

図８に示す様に、１つのサブフィールドは一回のラインペア走査又は一回のずらしラインペア走査にて形成される。１枚のフレーム画像は、第１のラインペア走査ＬＰ Ｓｃａｎ１から第８０のラインペア走査ＬＰ Ｓｃａｎ８０までが行われて、形成される。その後に、出力禁止期間ＯＰＰを経て、次のフレーム画像が、第１のずらしラインペア走査ＳＬＰ Ｓｃａｎ１から（不図示の）第８０のずらしラインペア走査ＳＬＰ Ｓｃａｎ８０までが行われて、形成される。尚、第１のフレーム画像で、第ｑのラインペア走査ＬＰ Ｓｃａｎｑ（ｑは１から８０までの整数）を行う選択状態の走査信号を作り出すＹスタートパルス信号ＤＹを１ＦＳＰｑとして、図８に記載してある。同様に、図８には、第２のフレーム画像で、第ｑのずらしラインペア走査ＳＬＰ Ｓｃａｎｑ（ｑは１から８０までの整数）を行う選択状態の走査信号を作り出すＹスタートパルス信号ＤＹを２ＦＳＰｑとして、記載してある。

第１のフレーム画像では、ラインペア走査にてサブフィールド駆動を行う。この際に、モード信号ＭＯＤＥは低電位信号Ｌでモードバー信号ＭＯＤＥＢが高電位信号Ｈとなる。１セットのフィールドで、Ｙスタートパルス信号ＤＹは２回入力される。例えば、１セット目のフィールド画像は、第１のラインペア走査ＬＰ Ｓｃａｎ１によるサブフィールドと、第２のラインペア走査ＬＰ Ｓｃａｎ２によるサブフィールドと、により構成される。第１のラインペア走査ＬＰ Ｓｃａｎ１は第１フレームの１番目のＹスタートパルス信号１ＦＳＰ１を用いて形成され、第２のラインペア走査ＬＰ Ｓｃａｎ２は第１フレームの２番目のＹスタートパルス信号１ＦＳＰ２を用いて形成される。

Ｙスタートパルス信号ＤＹのアクティブ期間（一つのＹスタートパルス信号ＤＹがアクティブとなっている期間）は、シフト出力信号のアクティブ期間（一つのシフト出力信号がアクティブとなっている期間）が３クロック期間（３ＣＫ）となる様に設定するのが好ましい。１クロック期間（１ＣＫ）毎にシフト出力信号は一段進むので、シフトレジスター回路５５で隣接する出力でのシフト出力信号のアクティブ期間は、２クロック期間（２ＣＫ）分重なり合っている。シフト出力信号のアクティブ期間を３クロック期間（３ＣＫ）とするのは、選択状態の走査信号を作り出すのに、シフト出力信号のアクティブ期間の１クロック期間目と２クロック期間目と３クロック期間目との其々においてイネイブル信号と論理積が取られる必要がある為である。例えば、第１段出力ＳＲ１の第１フレームの１番目のＹスタートパルス信号１ＦＳＰ１に相当するシフト出力信号のアクティブ期間では、２クロック期間目（ｔ１−ｔ２の期間）に第１イネイブル信号ＥＮＢ１と論理積が取られて、１行目の走査線Ｇ１が第１のラインペア走査ＬＰ Ｓｃａｎ１での選択状態とされている。又、第２段出力ＳＲ２の第１フレームの１番目のＹスタートパルス信号１ＦＳＰ１に相当するシフト出力信号のアクティブ期間では、１クロック期間目（ｔ１−ｔ２の期間）に第１イネイブル信号ＥＮＢ１と論理積が取られて、２行目の走査線Ｇ２が第１のラインペア走査ＬＰ Ｓｃａｎ１での選択状態とされている。更に、第１段出力ＳＲ１の第１フレームの２番目のＹスタートパルス信号１ＦＳＰ２に相当するシフト出力信号のアクティブ期間では、３クロック期間目（ｔ１０−ｔ１１の期間）に第１イネイブル信号ＥＮＢ１と論理積が取られて、１行目の走査線Ｇ１が第２のラインペア走査ＬＰ Ｓｃａｎ２での選択状態とされている。この様に、シフト出力信号のアクティブ期間は３クロック期間（３ＣＫ）とされるのが好ましいが、これに限定される訳ではない。アクティブ状態のシフト出力信号とアクティブ状態のイネイブル信号との論理積で、独立した３つのアクティブ状態の走査信号を作成できれば、例えば、シフト出力信号のアクティブ期間が５クロック期間（５ＣＫ）とされても良い。本実施形態では、イネイブル信号の入力タイミングの自由度（即ち、サブフィールド期間の重み付けの自由度）を最大限に確保する為に、シフト出力信号のアクティブ期間を最短の３クロック期間（３ＣＫ）としている。

イネイブル信号のアクティブ期間（一つのイネイブル信号がアクティブとなっている期間）は、１クロック期間（１ＣＫ）である事が好ましい。一つのイネイブル信号がアクティブになった後に２クロック期間（２ＣＫ）遅れて次のイネイブル信号がアクティブとなる。例えば、第１イネイブル信号ＥＮＢ１がアクティブとなった瞬間（ｔ１）に２クロック期間（２ＣＫ）遅れて（今の例ではｔ３）、第２イネイブル信号ＥＮＢ２がアクティブとなる。又、第１０イネイブル信号ＥＮＢ１０がアクティブとなった瞬間に２クロック期間（２ＣＫ）遅れて、第１イネイブル信号ＥＮＢ１がアクティブとなる。従って、１つのフィールド画像を形成する期間中のイネイブル信号の周期は、イネイブル信号の数ｋの２倍のクロック期間、即ち（２ｋ）クロック期間（２ｋＣＫ）である。

奇数サブフィールドと偶数サブフィールドとに対応すべく、イネイブル信号の周期内にイネイブル信号は２回アクティブ状態となる。あるサブフィールドを構成するイネイブル信号がｒ番目のクロック期間ＣＫｒでアクティブとなった場合、次のサブフィールドを構成する為のイネイブル信号はｓクロック期間（ｓＣＫ）後の（ｒ＋ｓ）番目のクロック期間ＣＫ（ｒ＋ｓ）となる。ここで、ｓは、ＳＲＡ＜ｓ＜（２ｋ−ＳＲＡ）を満たす奇数で、ＳＲＡはシフト出力信号のアクティブ期間である。本実施形態では、上述の様に、ｋ＝１０、ＳＲＡ＝３、であるので、ｓは５から１５迄の奇数から選ばれる。こうすると、第１のサブフィールド（例えば奇数サブフィールド）がＹクロックＣＫＹ周期の一方の半周期（今の例の場合、ＹクロックＣＫＹが高電位信号Ｈとなっている半周期）を用いて形成されれば、次の第２のサブフィールド（例えば偶数サブフィールド）はＹクロックＣＫＹ周期の他方の半周期（今の例の場合、ＹクロックＣＫＹが低電位信号Ｌとなっている半周期）を用いて形成される事になる為、第１のサブフィールドと第２のサブフィールドとが干渉する事がなくなるからである。言い換えると、ｓを奇数とする事で、第１のサブフィールドを形成する為の走査線２２の選択信号と第２のサブフィールドを形成する為の走査線２２の選択信号とが同時にアクティブとなる事態を避ける事ができる。更に、ｓをＳＲＡよりも大きい値で、且つ（２ｋ−ＳＲＡ）よりも小さい値とする事で、第１のサブフィールドを作り出すＹスタートパルス信号ＤＹのアクティブ期間と第２のサブフィールドを作り出すＹスタートパルス信号ＤＹのアクティブ期間とを分離でき、領域走査が実現される。本実施形態では、奇数サブフィールドを構成するイネイブル信号に９クロック期間（９ＣＫ）遅れて、次の偶数サブフィールドを構成するイネイブル信号がアクティブとなっている。即ち、ｓ＝９となっている。これに応じて、偶数サブフィールドを構成するイネイブル信号に（２ｋ−ｓ）の１１クロック期間（１１ＣＫ）遅れて、次の奇数サブフィールドを構成するイネイブル信号がアクティブとなっている。例えば、図８では、第１のラインペア走査ＬＰ Ｓｃａｎ１に対応して、第１イネイブル信号ＥＮＢ１がｔ１からｔ２の期間にアクティブとなり、これに９クロック期間（９ＣＫ）遅れて、第２のラインペア走査ＬＰ Ｓｃａｎ２に対応すべく、第１イネイブル信号ＥＮＢ１はｔ１０からｔ１１の期間に再度アクティブとなっている。

第一表示方式の際には第一駆動方式と第二駆動方式とが交互に行われ、第一駆動方式の際には、第一種走査線に第一種出力信号と第一種制御信号との論理積が供給され、第二種走査線に第二種出力信号と第一種制御信号との論理積が供給されるので、図６のＭＯＤＥ＝Ｌに示す様にラインペア毎に参照するイネイブル信号が定められる。更に、上述の様に、シフトレジスター回路５５で隣接する出力でのシフト出力信号のアクティブ期間が２クロック期間（２ＣＫ）分重なり合っている。これらの結果、図８に示す様に、１行目の走査線Ｇ１と２行目の走査線Ｇ２、３行目の走査線Ｇ３と４行目の走査線Ｇ４、５行目の走査線Ｇ５と６行目の走査線Ｇ６という様なラインペアとなって、走査線２２は選択状態とされて行く。この様にして、第１サブフィールドとして第１のラインペア走査ＬＰ Ｓｃａｎ１が行われる。

次に第２サブフィールドを形成すべく、第１フレームの２番目のＹスタートパルス信号１ＦＳＰ２がシフトレジスター回路５５に入力される。第１フレームの２番目のＹスタートパルス信号１ＦＳＰ２は、第１フレームの１番目のＹスタートパルス信号１ＦＳＰ１に対して、本実施形態では、８クロック期間（８ＣＫ）遅れている。すると、先と同様にして、１行目の走査線Ｇ１と２行目の走査線Ｇ２、３行目の走査線Ｇ３と４行目の走査線Ｇ４、５行目の走査線Ｇ５と６行目の走査線Ｇ６という様なラインペアとなって走査線２２は選択状態とされて行く。即ち、第２サブフィールドとして第２のラインペア走査ＬＰ Ｓｃａｎ２が実現される。この際に、先にも述べた様に、イネイブル信号（第１イネイブル信号ＥＮＢ１から第１０イネイブル信号ＥＮＢ１０）は、其々９クロック期間（９ＣＫ）又は１１クロック期間（１１ＣＫ）毎にアクティブになる様に設定されているので、第１のラインペア走査ＬＰ Ｓｃａｎ１と第２のラインペア走査ＬＰ Ｓｃａｎ２とで、走査線２２の選択期間が重なる事はない。こうして、ラインペア走査での領域走査が成立する事になる。

第２のラインペア走査ＬＰ Ｓｃａｎ２を開始するタイミングは、奇数サブフィールドと偶数サブフィールドとの重み付けの比に応じて、領域走査が実現する様に設定される。即ち、第１フレームの１番目のＹスタートパルス信号１ＦＳＰ１がシフトレジスター回路５５に入力されてから、第１フレームの２番目のＹスタートパルス信号１ＦＳＰ２がシフトレジスター回路５５に入力される迄の期間は第１サブフィールドの期間と第２サブフィールドの期間とに応じて、領域走査が実現する様に設定される。上述の如く本実施形態では、第１フレームの偶数番目のＹスタートパルス信号（例えば１ＦＳＰ２）は、その直前の奇数番目のＹスタートパルス信号（例えば１ＦＳＰ１）に８クロック期間（８ＣＫ）遅れていたが、この遅れ量はこの値に限られる訳ではない。例えば、図８に破線で示したタイミング（図８では（１ＦＳＰ２）と記載）で第１フレームの２番目のＹスタートパルス信号１ＦＳＰ２を開始することも可能である。

一般に、あるサブフィールド（例えば、第１サブフィールド）を構成する為のイネイブル信号と次のサブフィールド（この例では、第２サブフィールド）を構成する為のイネイブル信号との間隔が、ｓクロック期間（ｓＣＫ）の場合（本実施形態では、一例としてｓ＝９）、最初のサブフィールド（この例では、第１サブフィールド）を構成する為のＹスタートパルス信号（この例では、１番目のＹスタートパルス信号１ＦＳＰ１）と次のサブフィールド（この例では、第２サブフィールド）を構成する為のＹスタートパルス信号（この例では、２番目のＹスタートパルス信号１ＦＳＰ２）との間隔は、（ｓ−１＋２ｋｒ）クロック期間（（ｓ−１＋２ｋｒ）ＣＫ）とされる。ここで、ｋはイネイブル信号の数であり、ｒは０以上の整数である。本実施形態では、ｓ＝９、ｋ＝１０、ｒ＝０であり、図８に破線にて示した２番目のＹスタートパルス信号（１ＦＳＰ２）の場合には、ｒ＝１とされている。この関係を満たすと、ラインペア走査にて領域走査が実現する。

以降、同様にして、第８０サブフィールドとして第８０のラインペア走査ＬＰ Ｓｃａｎ８０までが行われ、第一駆動方式での領域走査が実現する事になる。第８０のラインペア走査ＬＰ Ｓｃａｎ８０が終了した後、モード信号ＭＯＤＥとモードバー信号ＭＯＤＥＢとを反転させて、モード信号ＭＯＤＥが高電位信号Ｈでモードバー信号ＭＯＤＥＢが低電位信号Ｌとする。こうすると、第二駆動方式の際には、第一種走査線に第一種出力信号と第二種制御信号との論理積が供給され、第二種走査線に第二種出力信号と第一種制御信号との論理積が供給されるので、図６のＭＯＤＥ＝Ｈに示す様に、ずらしラインペア毎に参照するイネイブル信号が定められる。その結果、ずらしラインペア走査が可能な状態となる。

モード信号ＭＯＤＥとモードバー信号ＭＯＤＥＢとを反転させる際には、図８に示す様に、イネイブル信号の出力を禁止する出力禁止期間ＯＰＰを設ける事が望ましい。即ち、第一駆動方式と第二駆動方式との間には出力禁止期間ＯＰＰが設けられ、出力禁止期間では、第一種制御信号と第二種制御信号とは論理０に相当する事が好ましい。即ち、出力禁止期間では、総てのイネイブル信号がノンアクティブになっている事が好ましい。こうすると、第一駆動方式と第二駆動方式とが切り替えられる際に生じ得る誤動作を回避する事ができるからである。第一駆動方式と第二駆動方式とが切り替えられる際には（モード信号ＭＯＤＥとモードバー信号ＭＯＤＥＢを反転させる際には）、論理状態の異なるイネイブル信号線同士を切り替える事になる。具体的には、第一種アンド回路ＡＮＤ１の第二入力は第一種制御線と第二種制御線とで接続先が交換される。その為に、出力禁止期間を設けないと、接続先の交換の際に、貫通電流が発生して電源の電圧降下を生じめ、電気光学装置は意図せぬシャットダウンに陥る恐れがある。これに対して、出力禁止期間を設ける事で、不要な貫通電流の発生を抑制する事ができる。従って、出力禁止期間を設ける事で、電気光学装置が瞬間的な大きな貫通電流により、動作停止になる事態を回避する事ができる。

出力禁止期間を設けると、１枚のフレーム画像を形成する為の最終偶数サブフィールド（本実施形態では、第８０のラインペア走査ＬＰ Ｓｃａｎ８０）の重み付け（即ち、第８０のラインペア走査ＬＰ Ｓｃａｎ８０開始位置）によっては、最終偶数サブフィールドが画面を走査中に、イネイブル信号が総てノンアクティブとなる出力禁止期間に掛かる可能性がある。こうした場合には第８０のラインペア走査ＬＰ Ｓｃａｎ８０を省いても良い。

通常、一枚のフレーム画像は偶数枚のサブフィールドによって構成される。第一駆動方式又は第二駆動方式にて形成される１枚のフレーム画像は、ｆ枚のフィールド画像から構成され（ｆは２以上の整数で、本実施形態では、一例としてｆ＝４０）、各フィールド画像が偶数個のサブフィールドからなるのが一般である。実際に、本実施形態では、１枚のフィールド画像は２個のサブフィールドから構成されている。但し、この際に、偶数番目の最終サブフィールドの重み付け（最終サブフィールドの期間）によっては、偶数番目の最終サブフィールドが表示領域を走査中に出力禁止期間が始まる恐れがある。こうした場合、偶数番目の最終サブフィールドを省略し、その一つ前の奇数番目のサブフィールドを実質的な最終サブフィールドとすると、出力禁止期間が始まった段階で、全走査線で奇数番目の最終サブフィールドの書き込みが既に行われているので、その結果に応じた表示が続く事になる。要するに、１枚目のフィールド画像からｆ−１枚目のフィールド画像の各々は偶数個のサブフィールドから構成され、ｆ枚目のフィールド画像は奇数個のサブフィールドから構成される様にする。こうすると、本来予定されていた偶数番目の最終サブフィールドに於ける表示不良が回避されるので、良好な表示を実現する事ができる。図１０（ｂ）に示す様に、第一表示方式の際には第２１サブフィールドから第４０サブフィールド及び第６１サブフィールドから第８０サブフィールドは、右眼用映像と左眼用映像の切り替えの為に黒表示となっている。従って第７９サブフィールドに於いて、黒が書きこまれているので、そのまま新たな書き込み動作をせずに第８０サブフィールドの黒として使用できる訳である。

出力禁止期間はｋクロック期間（ｋＣＫ）又はこの整数倍とするのが好ましい。こうすると表示用信号の制御が容易となるからである。又、出力禁止期間は最終サブフィールドだけに設け、その他のサブフィールドには出力禁止期間を設定しない事も可能であるが、表示用信号の制御を容易にするには、総てのサブフィールドに同じ期間の出力禁止期間を設けるのが好ましい。本実施形態では、１枚のフィールド画像が２個のサブフィールドからなり、各サブフィールドがｋクロック期間（ｋＣＫ）の出力禁止期間を有している為に、１枚のフィールド画像に２ｋクロック期間（２ｋＣＫ）の奇数サブフィールド帰還期間ＯＳＲＰが設けられている。奇数サブフィールド帰還期間ＯＳＲＰとは、あるフィールド画像の奇数サブフィールドの走査（例えば、第１のラインペア走査ＬＰ Ｓｃａｎ１）が終了してから、次のフィールド画像の奇数サブフィールドの走査（例えば、第３のラインペア走査ＬＰ Ｓｃａｎ３）が開始されるまでの期間である。実際に図８では、時刻ｔ８２０に第１のラインペア走査ＬＰ Ｓｃａｎ１が終了し、２０クロック期間（２０ＣＫ）の奇数サブフィールド帰還期間ＯＳＲＰを経て、時刻ｔ８４１に第３のラインペア走査ＬＰ Ｓｃａｎ３が開始されている。

出力禁止期間ＯＰＰにモード信号ＭＯＤＥとモードバー信号ＭＯＤＥＢとが反転された後に、次のフレーム画像を形成すべく、第二駆動方式が開始される。第２のフレーム画像は、ずらしラインペア走査にてサブフィールド駆動で形成される。即ち、１セットのフィールド画像は、ずらしラインペア走査にて奇数サブフィールドと偶数サブフィールドとで構成される。例えば、１セット目のフィールド画像は第１のずらしラインペア走査ＳＬＰ Ｓｃａｎ１によるサブフィールドと、第２のずらしラインペア走査ＳＬＰ Ｓｃａｎ２によるサブフィールドと、により構成される。第１のずらしラインペア走査ＳＬＰ Ｓｃａｎ１は第２フレームの１番目のＹスタートパルス信号２ＦＳＰ１を用いて形成され、第２のずらしラインペア走査ＳＬＰ Ｓｃａｎ２は第２フレームの２番目のＹスタートパルス信号２ＦＳＰ２を用いて形成される。

ずらしラインペア走査を行うには、最初のサブフィールド（この例では、第１サブフィールド）を構成する為のＹスタートパルス信号（この例では、１番目のＹスタートパルス信号２ＦＳＰ１）と次のサブフィールド（この例では、第２サブフィールド）を構成する為のＹスタートパルス信号（この例では、２番目のＹスタートパルス信号２ＦＳＰ２）との間隔を、（ｓ＋１＋２ｋｒ）クロック期間（（ｓ＋１＋２ｋｒ）ＣＫ）とする。ここで、ｋはイネイブル信号の数であり、ｒは０以上の整数である。本実施形態では、ｓ＝９、ｋ＝１０、ｒ＝０であり、１番目のＹスタートパルス信号２ＦＳＰ１と２番目のＹスタートパルス信号２ＦＳＰ２との間隔は、１０クロック期間（１０ＣＫ）とされている。この様に、ずらしラインペア走査で領域走査を行う際の奇数番目のＹスタートパルス信号ＤＹとそれに続く偶数番目のＹスタートパルス信号ＤＹとの間隔は、ラインペア走査で領域走査を行う際の奇数番目のＹスタートパルス信号ＤＹとそれに続く偶数番目のＹスタートパルス信号ＤＹとの間隔によりも２クロック期間（２ＣＫ）長くする。

こうすると、第一種アンド回路ＡＮＤ１が参照するイネイブル信号が、図６のＭＯＤＥ＝Ｈに示される様に変更される為、１行目の走査線Ｇ１、２行目の走査線Ｇ２と３行目の走査線Ｇ３とのずらしラインペア、４行目の走査線Ｇ４と５行目の走査線Ｇ５とのずらしラインペア、、、８２０行目の走査線Ｇ８２０、という様にずらしラインペアとなって走査線２２が選択されて行き、第１のずらしラインペア走査ＳＬＰ Ｓｃａｎ１が可能となる。

第２のフレーム画像での１番目のＹスタートパルス信号２ＦＳＰ１に対して１０クロック期間（１０ＣＫ）遅れて、第２のフレーム画像での２番目のＹスタートパルス信号２ＦＳＰ２がシフトレジスター回路５５に入力されると、先と同様に、１行目の走査線Ｇ１、２行目の走査線Ｇ２と３行目の走査線Ｇ３とのずらしラインペア、４行目の走査線Ｇ４と５行目の走査線Ｇ５とのずらしラインペア、、、８２０行目の走査線Ｇ８２０、という様にずらしラインペアとなって走査線２２が選択されて行き、第２のずらしラインペア走査ＳＬＰ Ｓｃａｎ２が可能となる。ラインペア走査と同様に、各イネイブル信号はｓクロック期間（ｓＣＫ）又は（２ｋ−ｓ）クロック期間（（２ｋ−ｓ）ＣＫ）毎にアクティブとされているので、第１のずらしラインペア走査ＳＬＰ Ｓｃａｎ１で走査線２２が選択状態とされている期間と第２のずらしラインペア走査ＳＬＰ Ｓｃａｎ２で走査線２２が選択状態とされている期間とが重なる事はない。こうしてずらしラインペア走査による領域走査が成立する。

図９は、順シフトにて第一表示方式で領域走査を行いつつ第二駆動方式（本実施形態ではずらしラインペア走査）の表示を行った後に、領域走査を行いつつ第一駆動方式（本実施形態ではラインペア走査）の表示を行う際の駆動方法を説明するタイミングチャートである。本実施形態では、シフトレジスター回路５５はＹスタートパルス信号ＤＹを順シフトするので、ＹディレクションＤＩＲＹは低電位信号Ｌで、ＹディレクションバーＤＩＲＹＢが高電位信号Ｈ（図９では省略）である。尚、図９では、１行目の走査線Ｇ１が選択される瞬間をｔ１とし、１クロック期間（１ＣＫ）毎に順次ｔ２、ｔ３、としている。又、８２０行の総ての走査線２２のタイミングチャートを記載する事は困難なので、途中は省略してある。この為、ｔ１１はｔ８１１にも相当する。

まず、モード信号ＭＯＤＥが高電位信号Ｈでモードバー信号ＭＯＤＥＢが低電位信号Ｌとする。こうすると、第二駆動方式の際には、第一種走査線に第一種出力信号と第二種制御信号との論理積が供給され、第二種走査線に第二種出力信号と第一種制御信号との論理積が供給されるので、図６のＭＯＤＥ＝Ｈに示す様に、ずらしラインペア毎に参照するイネイブル信号が定められる。その結果、ずらしラインペア走査が可能な状態となる。この状態で、シフトレジスター回路５５に第１のフレーム画像での１番目のＹスタートパルス信号１ＦＳＰ１を導入する。すると、１行目の走査線Ｇ１、２行目の走査線Ｇ２と３行目の走査線Ｇ３とのずらしラインペア、４行目の走査線Ｇ４と５行目の走査線Ｇ５とのずらしラインペア、、、８２０行目の走査線Ｇ８２０、という様にずらしラインペアとなって走査線２２が選択されて行き、第１のずらしラインペア走査ＳＬＰ Ｓｃａｎ１が可能となる。

第１のフレーム画像での１番目のＹスタートパルス信号１ＦＳＰ１に対して１０クロック期間（１０ＣＫ）遅れて、第１のフレーム画像での２番目のＹスタートパルス信号１ＦＳＰ２がシフトレジスター回路５５に入力されると、先と同様に、１行目の走査線Ｇ１、２行目の走査線Ｇ２と３行目の走査線Ｇ３とのずらしラインペア、４行目の走査線Ｇ４と５行目の走査線Ｇ５とのずらしラインペア、、、８２０行目の走査線Ｇ８２０、という様にずらしラインペアとなって走査線２２が選択されて行き、第２のずらしラインペア走査ＳＬＰ Ｓｃａｎ２が可能となる。以下同様にして、第８０のずらしラインペア走査ＳＬＰ Ｓｃａｎ８０迄が行われる。

尚、一般に、あるサブフィールド（例えば、第１サブフィールド）を構成する為のイネイブル信号と次のサブフィールド（この例では、第２サブフィールド）を構成する為のイネイブル信号との間隔が、ｓクロック期間（ｓＣＫ）の場合（本実施形態では、一例としてｓ＝９）、最初のサブフィールド（この例では、第１サブフィールド）を構成する為のＹスタートパルス信号（この例では、１番目のＹスタートパルス信号１ＦＳＰ１）と次のサブフィールド（この例では、第２サブフィールド）を構成する為のＹスタートパルス信号（この例では、２番目のＹスタートパルス信号１ＦＳＰ２）との間隔は、（ｓ＋１＋２ｋｒ）クロック期間（（ｓ＋１＋２ｋｒ）ＣＫ）とされる。ここで、ｋはイネイブル信号の数であり、ｒは０以上の整数である。本実施形態では、ｓ＝９、ｋ＝１０、ｒ＝０であり、１番目のＹスタートパルス信号１ＦＳＰ１と２番目のＹスタートパルス信号１ＦＳＰ２との間隔は、１０クロック期間（１０ＣＫ）とされている。これに限らず、奇数サブフィールドを構成する為のＹスタートパルス信号と次の偶数サブフィールドを構成する為のＹスタートパルス信号との間隔は、（ｓ＋１＋２ｋｒ）クロック期間（（ｓ＋１＋２ｋｒ）ＣＫ）とする事ができ、例えば、図９に破線にて示したタイミングで２番目のＹスタートパルス信号（１ＦＳＰ２）を導入しても良い。ちなみにこの場合には、ｒ＝１とされている。この関係を満たす事で、ずらしラインペア走査にて領域走査が実現する。

第８０のずらしラインペア走査ＳＬＰ Ｓｃａｎ８０迄が行われた後に、出力禁止期間を経て、第２のフレーム画像を、ラインペア走査を用いて形成する。第２のフレーム画像の形成方法は、先に図８を用いて説明したラインペア画像の形成方法と同じである。

「表示方法」
図１０は、表示方法を説明した図で、（ａ）は第二表示方式を説明し、（ｂ）は第一表示方式を説明している。次に、図１０を参照して、高精細な二次元画像の表示方法と、三次元画像の表示方法と、を説明する。

図１０（ａ）に示す様に、第二表示方式にて高精細な二次元画像をデジタル表示するには、１枚のフレーム画像が４枚のフィールド画像にて形成され、各フィールド画像は１０個のサブフィールドにて構成される。従って、１枚のフレーム画像は４０個のサブフィールドから構成される。一つのサブフィールドで各画素２１は明表示又は暗表示のデジタル表示を行う。１枚のフィールド画像を構成する各サブフィールドはそれぞれ異なったサブフィールド期間を有するので、４０個のサブフィールドにより、画素２１毎に明表示の期間と暗表示の期間とを細かく設定する事が可能となり、高い階調表現が高精細な表示領域４２で実現する。

図１０（ｂ）に示す様に、第一表示方式にて三次元画像をデジタル表示するには、第一駆動方式（ラインペア走査ＬＰ Ｓｃａｎ）と第二駆動方式（ずらしラインペア走査ＳＬＰ Ｓｃａｎ）とが交互に繰り返される。第一駆動方式や第二駆動方式で形成される１枚のフレーム画像は４０枚のフィールド画像にて形成され、各フィールド画像は２個のサブフィールド（即ち、第１サブフィールドと第２サブフィールド）にて構成される。従って、１枚のフレーム画像は８０個のサブフィールドから構成される。４０枚のフィールド画像で第１サブフィールドと第２サブフィールドとの重み付けは同じとされている。即ち、８０個のサブフィールドを構成する４０個の奇数サブフィールドの期間は皆同じであり、又、８０個のサブフィールドを構成する４０個の偶数サブフィールドの期間も皆同じである。斯うする事で表示用信号の制御が容易となる。

第１のフレーム画像を構成する４０枚のフィールド画像の内で最初の１０枚のフィールド画像（第１サブフィールドＳＦ１から第２０サブフィールドＳＦ２０）は、右眼用のラインペア画像とされる。右眼用のラインペア画像では、２０個のサブフィールドを用いて画素２１毎に明表示の期間と暗表示の期間とが細かく設定され、時分割のデジタル階調表現が実現される。次の１０枚のフィールド画像（第２１サブフィールドＳＦ２１から第４０サブフィールドＳＦ４０）は暗表示画像とされ、この期間に立体視用眼鏡１０の右眼用シャッター１２と左眼用シャッター１４とが切り替えられる。次の１０枚のフィールド画像（第４１サブフィールドＳＦ４１から第６０サブフィールドＳＦ６０）は、左眼用のラインペア画像とされる。左眼用のラインペア画像では、２０個のサブフィールドを用いて画素２１毎に明表示の期間と暗表示の期間とが細かく設定され、時分割のデジタル階調表現が実現される。次の１０枚のフィールド画像（第６１サブフィールドＳＦ６１から第８０サブフィールドＳＦ８０）は暗表示画像とされ、この期間に立体視用眼鏡１０の右眼用シャッター１２と左眼用シャッター１４とが再度切り替えられる。

第２のフレーム画像を構成する４０枚のフィールド画像の内で最初の１０枚のフィールド画像（第１サブフィールドＳＦ１から第２０サブフィールドＳＦ２０）は、右眼用のずらしラインペア画像とされる。右眼用のずらしラインペア画像では、２０個のサブフィールドを用いて画素２１毎に明表示の期間と暗表示の期間とが細かく設定され、時分割のデジタル階調表現が実現される。次の１０枚のフィールド画像（第２１サブフィールドＳＦ２１から第４０サブフィールドＳＦ４０）は暗表示画像とされ、この期間に立体視用眼鏡１０の右眼用シャッター１２と左眼用シャッター１４とが切り替えられる。次の１０枚のフィールド画像（第４１サブフィールドＳＦ４１から第６０サブフィールドＳＦ６０）は、左眼用のずらしラインペア画像とされる。左眼用のずらしラインペア画像では、２０個のサブフィールドを用いて画素２１毎に明表示の期間と暗表示の期間とが細かく設定され、時分割のデジタル階調表現が実現される。次の１０枚のフィールド画像（第６１サブフィールドＳＦ６１から第８０サブフィールドＳＦ８０）は暗表示画像とされ、この期間に立体視用眼鏡１０の右眼用シャッター１２と左眼用シャッター１４とが再度切り替えられる。以下同じサイクルが繰り返されて、三次元表示が実現する。

第一表示方式では、奇数番目のフレーム画像では、ラインペア走査を用いて奇数画像が表示され、偶数番目のフレーム画像では、ずらしラインペア走査を用いて偶数画像が表示される。

奇数画像とは、元になる１フレームの画像（フルフレーム画像と称する、本実施形態では、縦８００画素×横１２８０画素のＷＸＧＡ画像）の内から、奇数行の画像信号を用いて形成された画像である。言い換えると、フルフレーム画像から奇数行で表示されている画像を選び出した画像が、奇数画像である。本実施形態では、１フルフレーム画像の縦方向に８００画素あるので、フルフレーム画像の１行目の画像信号Ｖ１ｊや、フルフレーム画像の３行目の画像信号Ｖ３ｊや、フルフレーム画像の５行目の画像信号Ｖ５ｊ等、４００行分の奇数行目の画像信号を用いて、奇数画像を形成する。その際に、ラインペアとなって隣り合っている２本の走査線２２に接続する画素２１に同じ画像信号を供給して行く。例えば、１１行目の走査線Ｇ１１と１２行目の走査線Ｇ１２とに接続する画素２１にフルフレーム画像の１行目の画像信号Ｖ１ｊを供給し、１３行目の走査線Ｇ１３と１４行目の走査線Ｇ１４とに接続する画素２１にフルフレーム画像の３行目の画像信号Ｖ３ｊを供給し、以下同様にして、８０９行目の走査線Ｇ８０９と８１０行目の走査線Ｇ８１０とに接続する画素２１にフルフレーム画像の７９９行目の画像信号Ｖ７７９ｊを供給する。尚、電気光学装置２０の表示領域４２は画像領域と調整領域とを含んでいる。画像領域は実際に画像が表示される領域で、この画像領域の上下に走査線２２が１０本分の調整領域が設けられている。画像領域の画素２１には画像信号が供給され、調整領域の画素２１には黒信号Ｂｌａｃｋが供給される。ラインペア走査では、調整領域は、１行目の走査線Ｇ１から１０行目の走査線Ｇ１０までの走査線２２に接続する画素２１と、ｍ−９行目の走査線Ｇｍ−９からｍ行目の走査線Ｇｍまでの走査線２２に接続する画素２１と、が為す領域であり、画像領域は、１１行目の走査線Ｇ１１からｍ−１０行目の走査線Ｇｍ−１０までの走査線２２に接続する画素２１が為す領域である。

偶数画像とは、元になる１フルフレーム画像の内から、偶数行の画像信号を用いて形成された画像である。言い換えると、フルフレーム画像から偶数行で表示されている画像を選び出した画像が、偶数画像である。本実施形態では、フルフレーム画像の２行目の画像信号Ｖ２ｊや、フルフレーム画像の４行目の画像信号Ｖ４ｊや、フルフレーム画像の６行目の画像信号Ｖ６ｊ等、４００行分の偶数行目の画像信号を用いて、偶数画像を形成する。その際に、ずらしラインペアとなって隣り合っている２本の走査線２２に接続する画素２１に、同じ画像信号を供給して行く。例えば、１２行目の走査線Ｇ１２と１３行目の走査線Ｇ１３とに接続する画素２１にフルフレーム画像の２行目の画像信号Ｖ２ｊを供給し、１４行目の走査線Ｇ１４と１５行目の走査線Ｇ１５とに接続する画素２１にフルフレーム画像の４行目の画像信号Ｖ４ｊを供給し、以下同様にして、８１０行目の走査線Ｇ８１０と８１１行目の走査線Ｇ８１１とに接続する画素２１にフルフレーム画像の８００行目の画像信号Ｖ８００ｊを供給する。この際に、調整領域は、１行目の走査線Ｇ１から１１行目の走査線Ｇ１１までの走査線２２に接続する画素２１と、ｍ−８行目の走査線Ｇｍ−８からｍ行目の走査線Ｇｍまでの走査線２２に接続する画素２１と、が為す領域であり、画像領域は、１２行目の走査線Ｇ１２からｍ−９行目の走査線Ｇｍ−９までの走査線２２に接続する画素２１が為す領域である。先と同様に、調整領域の画素２１には黒信号Ｂｌａｃｋが供給される。この様に、偶数画像が奇数画像に対して走査線１行分だけ下にずれているので、時分割で高精細なフルフレーム画像を正確に表示する事が可能になる。

「他の電子機器」
電気光学装置２０は上述の駆動方法で駆動されるが、この電気光学装置２０を組み込んだ電子機器としては、図１を参照して説明したプロジェクターの他にも、リアプロジェクション型テレビ、直視型テレビ、携帯電話、携帯用オーディオ機器、パーソナルコンピューター、ビデオカメラのモニター、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどを挙げる事ができる。

（実施形態２）
「第二群イネイブルを用いた形態」
図１１は、実施形態２に係わる走査線駆動回路の回路構成図である。次に、図１１を参照して、実施形態２に係わる走査線駆動回路５２を説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

図１１に示す本実施形態の走査線駆動回路５２は、図４に示された実施形態１の走査線駆動回路５２と比べて、第一群イネイブル信号に加えて、第二群イネイブル信号を用いている点が異なっている。それ以外の構成は、実施形態１とほぼ同様である。実施形態１の走査線駆動回路５２（図４）では、ｋ本のイネイブル信号線と共通制御回路５４とが用いられていた。これに対し、本実施形態では共通制御回路５４をなくし、代わりに更にｋ本のイネイブル信号線を用いている。

本実施形態に於いても、走査線駆動回路は、第一表示方式と第二表示方式とを切り替え可能な回路となっており、信号をシフトし、一段毎にシフト出力信号を出力するシフトレジスター回路と、論理回路と、イネイブル信号線と、を備えている。イネイブル信号線は第一群イネイブル信号線と第二群イネイブル信号線とを含んでいる。第一群イネイブル信号線とは、第一群イネイブル信号１ＧＥＮＢ（α）が供給され、第一群第１イネイブル信号１ＧＥＮＢ１が供給される第一群第１イネイブル信号線から第一群第ｋイネイブル信号１ＧＥＮＢｋが供給される第一群第ｋイネイブル信号線までのｋ本の第一群イネイブル信号線の群である。尚、ｋは１以上の整数で、αは１からｋ迄の整数である。第二群イネイブル信号線とは、第二群イネイブル信号２ＧＥＮＢ（β）が供給され、第二群第１イネイブル信号２ＧＥＮＢ１が供給される第二群第１イネイブル信号線から第二群第ｋイネイブル信号２ＧＥＮＢｋが供給される第二群第ｋイネイブル信号線までのｋ本の第二群イネイブル信号線の群である。βも１からｋ迄の整数である。第一群イネイブル信号１ＧＥＮＢ（α）は実施形態１に於けるイネイブル信号に相当する。

論理回路には、シフトレジスター回路５５からのシフト出力信号と、第一群第１イネイブル信号から第二群第ｋイネイブル信号のいずれかの信号と、が入力され、これらの信号を受けて、論理回路は対応する走査線に走査信号を出力する。

第一群イネイブル信号線と第二群イネイブル信号線からのイネイブル信号を論理回路に供給する為に、第１制御出力線ＣＬ１から、第２制御出力線ＣＬ２、第３制御出力線ＣＬ３、第４制御出力線ＣＬ４、、、第（２ｋ）制御出力線ＣＬ（２ｋ）と、２ｋ本の制御出力線が備えられている。更に、第１の論理回路には第１制御出力線ＣＬ１が電気的に接続され、第２の論理回路には第２制御出力線ＣＬ２が電気的に接続され、第３の論理回路には第３制御出力線ＣＬ３が電気的に接続され、第４の論理回路には第４制御出力線ＣＬ４が電気的に接続され、以下同様にして、第（２ｋ）の論理回路には第（２ｋ）制御出力線ＣＬ（２ｋ）が電気的に接続されている。この為、第１制御出力線ＣＬ１や第２制御出力線ＣＬ２、第３制御出力線ＣＬ３、第４制御出力線ＣＬ４、等２ｋ本の制御出力線の延在方向は、第１の走査線等の走査線２２の延在方向と交差する事になる。

要するに、第一群イネイブル信号１ＧＥＮＢ（α）が（２α−１＋２ｋｐ）行目の走査線Ｇ（２α−１＋２ｋｐ）に伝えられるべく（ｐは０からｍ／（２ｋ）−１迄の整数）、第一群第αイネイブル信号線は第（２α−１）の走査線に対応する第（２α−１）の論理回路に電気的に接続される（αは１からｋ迄の整数）。即ち、第二種制御出力線が第二種アンド回路ＡＮＤ２の第二入力と第一群イネイブル信号線とを電気的に接続する。第二種制御出力線とは、第１制御出力線ＣＬ１、第３制御出力線ＣＬ３、、、第（２ｋ−１）制御出力線ＣＬ（２ｋ−１）と奇数列の制御出力線である。具体的には、第一群第１イネイブル信号線が第１の走査線２２の論理回路（第二種アンド回路ＡＮＤ２）の第二入力に第１制御出力線ＣＬ１にて接続され、第一群第２イネイブル信号線が第３の走査線２２の論理回路（第二種アンド回路ＡＮＤ２）の第二入力に第３制御出力線ＣＬ３にて接続され、以下同様にして、第一群第ｋイネイブル信号線が第（２ｋ−１）の走査線２２の論理回路（第二種アンド回路ＡＮＤ２）の第二入力に第（２ｋ−１）制御出力線ＣＬ（２ｋ−１）にて接続される。

同様に、第二群イネイブル信号２ＧＥＮＢ（β）が（２β＋２ｋｐ）行目の走査線Ｇ（２β＋２ｋｐ）に伝えられるべく（ｐは０からｍ／（２ｋ）−１迄の整数）、第二群第βイネイブル信号線は第（２β）の走査線に対応する第（２β）の論理回路に電気的に接続される（βは１からｋ迄の整数）。即ち、第一種制御出力線が第一種アンド回路ＡＮＤ１の第二入力と第二群イネイブル信号線とを電気的に接続している。第一種制御出力線とは、第２制御出力線ＣＬ２、第４制御出力線ＣＬ４、、、第（２ｋ）制御出力線ＣＬ（２ｋ）と偶数列の制御出力線である。具体的には、第二群第１イネイブル信号線が第２の走査線２２の論理回路（第一種アンド回路ＡＮＤ１）の第二入力に第２制御出力線ＣＬ２にて接続され、第二群第２イネイブル信号線が第４の走査線２２の論理回路（第一種アンド回路ＡＮＤ１）の第二入力に第４制御出力線ＣＬ４にて接続され、以下同様にして、第二群第ｋイネイブル信号線が第（２ｋ）の走査線２２の論理回路（第一種アンド回路ＡＮＤ１）の第二入力に第（２ｋ）制御出力線ＣＬ（２ｋ）にて接続される。

上述の構成とする事で、隣り合う走査線２２の間隔を狭くした上で、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事ができるようになる。次に図１２と図１３とを参照して、本実施形態での駆動方法を説明する。

図１２は、順シフトにて第一表示方式で領域走査を行いつつ第一駆動方式（本実施形態ではラインペア走査）の表示を行った後に、領域走査を行いつつ第二駆動方式（本実施形態ではずらしラインペア走査）の表示を行う際の駆動方法を説明するタイミングチャートである。本実施形態では、シフトレジスター回路５５はＹスタートパルス信号ＤＹを順シフトするので、ＹディレクションＤＩＲＹは低電位信号Ｌで、ＹディレクションバーＤＩＲＹＢが高電位信号Ｈ（図１２では省略）である。

本実施形態でも、第一表示方式の際には第一駆動方式と第二駆動方式とが交互に行われ、第一駆動方式では、第一群第αイネイブル信号１ＧＥＮＢ（α）と第二群第αイネイブル信号２ＧＥＮＢ（α）とが等しくなる。例えば図１２に示す様に、ラインペア走査の際には第一群第１イネイブル信号１ＧＥＮＢ１と第二群第１イネイブル信号２ＧＥＮＢ１とが等しくなる。

第二駆動方式では、第一群第（α＋１）イネイブル信号１ＧＥＮＢ（α＋１）と第二群第αイネイブル信号２ＧＥＮＢ（α）とが等しくなる。例えば図１２に示す様に、ずらしラインペア走査の際には第一群第２イネイブル信号１ＧＥＮＢ２と第二群第１イネイブル信号２ＧＥＮＢ１とが等しくなる。尚、第一群イネイブル信号はｋ個なので、第一群第（ｋ＋１）イネイブル信号１ＧＥＮＢ（ｋ＋１）は第一群第１イネイブル信号１ＧＥＮＢ１とする。

図１３は、順シフトにて第一表示方式で領域走査を行いつつ第二駆動方式（本実施形態ではずらしラインペア走査）の表示を行った後に、領域走査を行いつつ第一駆動方式（本実施形態ではラインペア走査）の表示を行う際の駆動方法を説明するタイミングチャートである。本実施形態では、シフトレジスター回路５５はＹスタートパルス信号ＤＹを順シフトするので、ＹディレクションＤＩＲＹは低電位信号Ｌで、ＹディレクションバーＤＩＲＹＢが高電位信号Ｈ（図１３では省略）である。図１３に示す様に、ずらしラインペア走査からラインペア走査に変える駆動方法も同様である。

尚、本実施形態では、実施形態１とは異なり、モード信号ＭＯＤＥやモードバー信号ＭＯＤＥＢの切り替えを必要としないので、出力禁止期間ＯＰＰを設けなくても良い。

この様に、本実施形態によれば、シフトレジスター回路５５と論理回路との間に特別な回路を必要としないので、隣り合う走査線の間隔を狭くする事ができる。従って、走査線駆動回路を電気光学装置に適応すると、高解像度の表示領域を備えた電気光学装置で、高速表示を可能にするラインペア走査とずらしラインペア走査とで、ともに領域走査を行う事ができる。

本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に説明する。

（変形例１）
「逆シフトの形態１」
本変形例は実施形態１に対応する。図１４は、変形例１に於けるタイミングチャートで、実施形態１にて詳述した走査線駆動回路で逆シフトにてラインペア画像を表示した後にずらしラインペア画像を表示する際のタイミングチャートである。図１５は、変形例１に於けるタイミングチャートで、実施形態１にて詳述した走査線駆動回路で逆シフトにてずらしラインペア画像を表示した後にラインペア画像を表示する際のタイミングチャートである。次に、本変形例における走査線駆動回路５２の駆動方法を説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

実施形態１ではシフトレジスター回路５５は順シフトの例で説明されていた。これに対して、本変形例では、シフトレジスター回路５５は逆シフトである点が異なっている。それ以外の構成は、実施形態１とほぼ同様である。

シフトレジスター回路５５を逆シフトで走査線駆動回路５２を動作させるには、図１４や図１５に示されている様に、ＹディレクションＤＩＲＹを高電位信号Ｈとし、不図示のＹディレクションバーＤＩＲＹＢを低電位信号Ｌとする。こうすると、Ｙスタートパルス信号ＤＹは第ｍ段出力ＳＲｍ（本変形例ではｍ＝８２０）から第１段出力ＳＲ１に向かって転送されて行き、逆シフトでの駆動が実現する。

イネイブル信号の参照の仕方が順シフトと逆シフトとで対称でないので、逆シフトで走査線駆動回路５２を駆動させるには、順シフトでのイネイブル信号に若干の変更が必要になるが、逆シフトでもラインペア走査とずらしラインペア走査とで領域走査を実現する事ができる。以下、この点を説明する。

図１４に示す様に、逆シフトにて領域走査のラインペア画像を表示した後に領域走査のずらしラインペア画像を表示するには、順シフトにてラインペア画像を表示した後にずらしラインペア画像を表示する場合（図８）に比べて、イネイブル信号がアクティブとなるタイミングを変える。尚、この際に、基準となるのは、第１フレームの１番目のＹスタートパルス信号１ＦＳＰ１である。逆シフトのラインペア走査の際には、順シフト（図８）の第１イネイブル信号ＥＮＢ１と同じ信号を、逆シフト（図１４）の第１０イネイブル信号ＥＮＢ１０とし、順シフト（図８）の第２イネイブル信号ＥＮＢ２と同じ信号を、逆シフト（図１４）の第９イネイブル信号ＥＮＢ９とし、順シフト（図８）の第３イネイブル信号ＥＮＢ３と同じ信号を、逆シフト（図１４）の第８イネイブル信号ＥＮＢ８とし、順シフト（図８）の第４イネイブル信号ＥＮＢ４と同じ信号を、逆シフト（図１４）の第７イネイブル信号ＥＮＢ７とし、順シフト（図８）の第５イネイブル信号ＥＮＢ５と同じ信号を、逆シフト（図１４）の第６イネイブル信号ＥＮＢ６とし、順シフト（図８）の第６イネイブル信号ＥＮＢ６と同じ信号を、逆シフト（図１４）の第５イネイブル信号ＥＮＢ５とし、順シフト（図８）の第７イネイブル信号ＥＮＢ７と同じ信号を、逆シフト（図１４）の第４イネイブル信号ＥＮＢ４とし、順シフト（図８）の第８イネイブル信号ＥＮＢ８と同じ信号を、逆シフト（図１４）の第３イネイブル信号ＥＮＢ３とし、順シフト（図８）の第９イネイブル信号ＥＮＢ９と同じ信号を、逆シフト（図１４）の第２イネイブル信号ＥＮＢ２とし、順シフト（図８）の第１０イネイブル信号ＥＮＢ１０と同じ信号を、逆シフト（図１４）の第１イネイブル信号ＥＮＢ１とする。こうすると、図１４に示す様に、逆シフトでラインペア走査にて領域走査が行われる。

出力禁止期間ＯＰＰを経て、逆シフトにて領域走査のずらしラインペア画像を表示するには、順シフト（図８）の第１イネイブル信号ＥＮＢ１に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第１０イネイブル信号ＥＮＢ１０とし、順シフト（図８）の第２イネイブル信号ＥＮＢ２に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第９イネイブル信号ＥＮＢ９とし、順シフト（図８）の第３イネイブル信号ＥＮＢ３に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第８イネイブル信号ＥＮＢ８とし、順シフト（図８）の第４イネイブル信号ＥＮＢ４に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第７イネイブル信号ＥＮＢ７とし、順シフト（図８）の第５イネイブル信号ＥＮＢ５に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第６イネイブル信号ＥＮＢ６とし、順シフト（図８）の第６イネイブル信号ＥＮＢ６に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第５イネイブル信号ＥＮＢ５とし、順シフト（図８）の第７イネイブル信号ＥＮＢ７に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第４イネイブル信号ＥＮＢ４とし、順シフト（図８）の第８イネイブル信号ＥＮＢ８に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第３イネイブル信号ＥＮＢ３とし、順シフト（図８）の第９イネイブル信号ＥＮＢ９に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第２イネイブル信号ＥＮＢ２とし、順シフト（図８）の第１０イネイブル信号ＥＮＢ１０に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１４）の第１イネイブル信号ＥＮＢ１とする。こうすると、図１４に示す様に、逆シフトでずらしラインペア走査にて領域走査が行われる。

図１５に示す様に、逆シフトにて領域走査のずらしラインペア画像を表示した後に領域走査のラインペア画像を表示するには、順シフトにてずらしラインペア画像を表示した後にラインペア画像を表示する場合（図９）に比べて、イネイブル信号がアクティブとなるタイミングを変える。尚、この際に、基準となるのは、第１フレームの１番目のＹスタートパルス信号１ＦＳＰ１である。逆シフトにて領域走査のずらしラインペア画像を表示するには、順シフト（図９）の第１イネイブル信号ＥＮＢ１に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第１０イネイブル信号ＥＮＢ１０とし、順シフト（図９）の第２イネイブル信号ＥＮＢ２に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第９イネイブル信号ＥＮＢ９とし、順シフト（図９）の第３イネイブル信号ＥＮＢ３に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第８イネイブル信号ＥＮＢ８とし、順シフト（図９）の第４イネイブル信号ＥＮＢ４に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第７イネイブル信号ＥＮＢ７とし、順シフト（図９）の第５イネイブル信号ＥＮＢ５に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第６イネイブル信号ＥＮＢ６とし、順シフト（図９）の第６イネイブル信号ＥＮＢ６に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第５イネイブル信号ＥＮＢ５とし、順シフト（図９）の第７イネイブル信号ＥＮＢ７に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第４イネイブル信号ＥＮＢ４とし、順シフト（図９）の第８イネイブル信号ＥＮＢ８に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第３イネイブル信号ＥＮＢ３とし、順シフト（図９）の第９イネイブル信号ＥＮＢ９に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第２イネイブル信号ＥＮＢ２とし、順シフト（図９）の第１０イネイブル信号ＥＮＢ１０に対して２クロック期間（２ＣＫ）アクティブ状態を後退させた信号を、逆シフト（図１５）の第１イネイブル信号ＥＮＢ１とする。こうすると、図１５に示す様に、逆シフトでずらしラインペア走査にて領域走査が行われる。

出力禁止期間ＯＰＰを経て、逆シフトのラインペア走査の際には、順シフト（図９）の第１イネイブル信号ＥＮＢ１と同じ信号を、逆シフト（図１５）の第１０イネイブル信号ＥＮＢ１０とし、順シフト（図９）の第２イネイブル信号ＥＮＢ２と同じ信号を、逆シフト（図１５）の第９イネイブル信号ＥＮＢ９とし、順シフト（図９）の第３イネイブル信号ＥＮＢ３と同じ信号を、逆シフト（図１５）の第８イネイブル信号ＥＮＢ８とし、順シフト（図９）の第４イネイブル信号ＥＮＢ４と同じ信号を、逆シフト（図１５）の第７イネイブル信号ＥＮＢ７とし、順シフト（図９）の第５イネイブル信号ＥＮＢ５と同じ信号を、逆シフト（図１５）の第６イネイブル信号ＥＮＢ６とし、順シフト（図９）の第６イネイブル信号ＥＮＢ６と同じ信号を、逆シフト（図１５）の第５イネイブル信号ＥＮＢ５とし、順シフト（図９）の第７イネイブル信号ＥＮＢ７と同じ信号を、逆シフト（図１５）の第４イネイブル信号ＥＮＢ４とし、順シフト（図９）の第８イネイブル信号ＥＮＢ８と同じ信号を、逆シフト（図１５）の第３イネイブル信号ＥＮＢ３とし、順シフト（図９）の第９イネイブル信号ＥＮＢ９と同じ信号を、逆シフト（図１５）の第２イネイブル信号ＥＮＢ２とし、順シフト（図９）の第１０イネイブル信号ＥＮＢ１０と同じ信号を、逆シフト（図１５）の第１イネイブル信号ＥＮＢ１とする。こうすると、図１５に示す様に、逆シフトでラインペア走査にて領域走査が行われる。

（変形例２）
「逆シフトの形態２」
本変形例は実施形態２に対応する。図１６は、変形例２に於けるタイミングチャートで、実施形態２にて詳述した走査線駆動回路で逆シフトにてラインペア画像を表示した後にずらしラインペア画像を表示する際のタイミングチャートである。図１７は、変形例２に於けるタイミングチャートで、実施形態２にて詳述した走査線駆動回路で逆シフトにてずらしラインペア画像を表示した後にラインペア画像を表示する際のタイミングチャートである。次に、本変形例における走査線駆動回路５２の駆動方法を説明する。尚、実施形態２と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

実施形態２ではシフトレジスター回路５５は順シフトの例で説明されていた。これに対して、本変形例では、シフトレジスター回路５５は逆シフトである点が異なっている。それ以外の構成は、実施形態２とほぼ同様である。

シフトレジスター回路５５を逆シフトで走査線駆動回路５２を動作させるには、図１６や図１７に示されている様に、ＹディレクションＤＩＲＹを高電位信号Ｈとし、不図示のＹディレクションバーＤＩＲＹＢを低電位信号Ｌとする。こうすると、Ｙスタートパルス信号ＤＹは第ｍ段出力ＳＲｍ（本変形例ではｍ＝８２０）から第１段出力ＳＲ１に向かって転送されて行き、逆シフトでの駆動が実現する。

本変形例でも、第一駆動方式では、第一群第αイネイブル信号１ＧＥＮＢ（α）と第二群第αイネイブル信号２ＧＥＮＢ（α）とが等しくなる。例えば図１６に示す様に、ラインペア走査の際には第一群第１０イネイブル信号１ＧＥＮＢ１０と第二群第１０イネイブル信号２ＧＥＮＢ１０とが等しくなる。

第二駆動方式では、第一群第（α＋１）イネイブル信号１ＧＥＮＢ（α＋１）と第二群第αイネイブル信号２ＧＥＮＢ（α）とが等しくなる。例えば図１６に示す様に、ずらしラインペア走査の際には第一群第１０イネイブル信号１ＧＥＮＢ１０と第二群第９イネイブル信号２ＧＥＮＢ９とが等しくなる。

図１７に示す様に、ずらしラインペア画像を表示した後にラインペア画像を表示する場合も同様である。

（変形例３）
「走査線の種類が異なる形態」
実施形態１乃至２では、第一種走査線が偶数行の走査線２２で、第二種走査線が奇数行の走査線２２であったが、第一種走査線を奇数行の走査線２２とし、第二種走査線を偶数行の走査線２２としても良い。

（変形例４）
「駆動方式が異なる形態」
実施形態１乃至２では、第一駆動方式がラインペア走査で、第二駆動方式がずらしラインペア走査であったが、第一駆動方式がずらしラインペア走査で、第二駆動方式がラインペア走査としても良い。

ＡＮＤ１…第一種アンド回路、ＡＮＤ２…第二種アンド回路、Ｓｗ１…第一スイッチ、Ｓｗ２…第二スイッチ、Ｓｗ３…第三スイッチ、１０…立体視用眼鏡、１２…右眼用シャッター、１４…左眼用シャッター、２０…電気光学装置、２１…画素、２２…走査線、２３…信号線、２４…画素トランジスター、２５…画素電極、２６…液晶、２７…共通電極、３０…制御装置、３１…眼鏡制御回路、３２…表示用信号供給回路、３３…記憶回路、４２…表示領域、５０…駆動装置、５１…駆動回路、５２…走査線駆動回路、５３…信号線駆動回路、５４…共通制御回路、５５…シフトレジスター回路、２０１…第一パネル、２０２…第二パネル、２０３…第三パネル、１０００…投射型表示装置、１１００…照明光学系、１３００…投射光学系、１４００…投射面。

Claims (10)

1. 信号をシフトし、第１の出力に第１のシフト信号を出力し、第２の出力に第２のシフト信号を出力し、第３の出力に第３のシフト信号を出力し、第４の出力に第４のシフト信号を出力するシフトレジスター回路と、
   第１イネイブル信号が供給される第１イネイブル信号線と、
   第２イネイブル信号が供給される第２イネイブル信号線と、
   第３イネイブル信号が供給される第３イネイブル信号線と、
   前記第１の走査線に第１の走査信号を出力する第１の論理回路と、
   前記第２の走査線に第２の走査信号を出力する第２の論理回路と、
   前記第３の走査線に第３の走査信号を出力する第３の論理回路と、
   前記第４の走査線に第４の走査信号を出力する第４の論理回路と、
   前記第１イネイブル信号を前記第１の論理回路に入力し、前記第１イネイブル信号又は前記第２イネイブル信号を第２の論理回路に入力し、前記第２イネイブル信号を前記第３の論理回路に入力し、前記第２イネイブル信号又は前記第３イネイブル信号を第４の論理回路に入力する共通制御回路と、を備え、
   第一表示方式の際には第一駆動方式と第二駆動方式とが交互に行われ、
   前記共通制御回路は、
   前記第一駆動方式では、第１の走査線に対応する第１の論理回路と、前記第１の走査線とシフト方向に隣り合う第２の走査線に対応する第２の論理回路と、に前記第１イネイブル信号を入力し、前記第２の走査線とシフト方向に隣り合う第３の走査線に対応する第３の論理回路と、前記第３の走査線とシフト方向に隣り合う第４の走査線に対応する第４の論理回路と、に前記第２イネイブル信号を入力し、
   前記第二駆動方式では、前記第１の論理回路に前記第１イネイブル信号を入力し、前記第２の論理回路と前記第３の論理回路とに前記第２イネイブル信号を入力し、前記第４の論理回路に前記第３イネイブル信号を入力し、
   前記共通制御回路は、前記シフトレジスターと、前記第１の論理回路乃至前記第４の論理回路が配置された領域の間の領域の外側に配置されていることを特徴とする走査線駆動回路。
2. 前記共通制御回路からの出力信号が供給される第１制御出力線と第２制御出力線と第３制御出力線と第４制御出力線とを備え、
   前記第１の論理回路には前記第１制御出力線が電気的に接続され、
   前記第２の論理回路には前記第２制御出力線が電気的に接続され、
   前記第３の論理回路には前記第３制御出力線が電気的に接続され、
   前記第４の論理回路には前記第４制御出力線が電気的に接続される事を特徴とする請求項１に記載の走査線駆動回路。
3. 前記共通制御回路は、前記シフトレジスター回路と前記論理回路とが配置された領域の外側に配置され、
   前記第１制御出力線と前記第２制御出力線と前記第３制御出力線と前記第４制御出力線との延在方向は前記第１の走査線の延在方向と交差している事を特徴とする請求項１又は２に記載の走査線駆動回路。
4. シフトレジスター回路と第一種制御線と第二種制御線と第一スイッチと第二スイッチと第一種アンド回路と第二種アンド回路を備え、
   前記シフトレジスター回路の第一種出力は前記第一種アンド回路の第一入力に電気的に接続され、
   前記シフトレジスター回路の第二種出力は前記第二種アンド回路の第一入力に電気的に接続され、
   前記第一種アンド回路の第二入力は、前記第一スイッチを介して前記第一種制御線と電気的に接続され、または、前記第二スイッチを介して前記第二種制御線と電気的に接続され、
   前記第一種アンド回路の出力は第一種走査線に電気的に接続され、
   前記第二種アンド回路の第二入力は前記第一種制御線に電気的に接続され、
   前記第二種アンド回路の第二出力は前記第二種走査線に電気的に接続され、
   前記第一スイッチと前記第二スイッチとは、前記シフトレジスター回路と前記第一種アンド回路とが配置された領域の間の領域の外側に配置されている事を特徴とする走査線駆動回路。
5. 前記第一種アンド回路の第二入力と、前記第一スイッチ及び前記第二スイッチと、を電気的に接続する第一種制御出力線を備える事を特徴とする請求項４に記載の走査線駆動回路。
6. 前記第二種アンド回路の第二入力と前記第一種制御線とを電気的に接続する第二種制御出力線を備える事を特徴とする請求項５に記載の走査線駆動回路。
7. 前記第二種アンド回路の第二入力と前記第一種制御線との間に第三スイッチが設けられている事を特徴とする請求項６に記載の走査線駆動回路。
8. 前記第三スイッチは、前記走査線駆動回路が動作している期間は、オン状態である事を特徴とする請求項７に記載の走査線駆動回路。
9. 請求項１乃至８のいずれか一項に記載の走査線駆動回路を備えた事を特徴とする電気光学装置。
10. 請求項９に記載の電気光学装置を備えた事を特徴とする電子機器。

Images