[go: up one dir, main page]

JP6294670B2 - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP6294670B2
JP6294670B2 JP2014000857A JP2014000857A JP6294670B2 JP 6294670 B2 JP6294670 B2 JP 6294670B2 JP 2014000857 A JP2014000857 A JP 2014000857A JP 2014000857 A JP2014000857 A JP 2014000857A JP 6294670 B2 JP6294670 B2 JP 6294670B2
Authority
JP
Japan
Prior art keywords
layer
resin layer
barrier layer
display device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014000857A
Other languages
English (en)
Other versions
JP2015129830A (ja
JP2015129830A5 (ja
Inventor
川田　靖
靖 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014000857A priority Critical patent/JP6294670B2/ja
Priority to US14/585,603 priority patent/US9666428B2/en
Publication of JP2015129830A publication Critical patent/JP2015129830A/ja
Publication of JP2015129830A5 publication Critical patent/JP2015129830A5/ja
Application granted granted Critical
Publication of JP6294670B2 publication Critical patent/JP6294670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明の実施形態は、表示装置及び表示装置の製造方法に関する。
有機エレクトロルミネッセンス（ＥＬ）表示装置や液晶表示装置などの平面表示装置は、軽量、薄型、低消費電力などの特長を生かして、ＯＡ（office automation）機器、情報端末、時計、テレビ受像機などの各種分野で利用されている。中でも薄膜トランジスタ（ＴＦＴ）を用いた表示装置は、その応答性の高さから携帯端末やコンピュータなど多くの情報を表示するモニタとして多用されている。
近年、携帯電話やＰＤＡ（personal digital assistant）などの携帯情報端末機器では性能面もさることながら、デザイン性、携帯性などの観点から、より薄く、しかもより軽い表示装置の要求が高まっている。例えば、より一層の薄型化構造を実現とする表示装置が提案されている。薄型化及び軽量化を実現する方法として、ガラス基板に替えて比較的耐熱性が高いポリイミドからなる樹脂層やプラスチック基板を利用する技術が知られている。ポリイミドで樹脂層を形成する際は、ポリイミドを利用した樹脂層をガラス基板上に形成し、樹脂層上にＴＦＴなどを形成した後にセル化を行い、最終的にガラス基板から樹脂層を剥離する。これにより、上記樹脂層を形成することができる。
特開２００５−１７８３６３号公報 特開２００７−０８８４９１号公報
本発明の実施形態は、信頼性に優れた表示装置及び表示装置の製造方法を提供する。又は、本発明の実施形態は、安定的に形状を維持することができる表示装置及び表示装置の製造方法を提供する。
一実施形態に係る表示装置は、
樹脂層表面上に形成された第１バリア層と、前記第１バリア層の上方に形成されたスイッチング素子と、を有する第１積層体と、
各層の積層順、材料及び厚みに関して前記第１バリア層と同一である第２バリア層を有する第２積層体と、
前記第１積層体と前記第２積層体との間に位置した充填層と、を備え、
前記第１バリア層は、前記樹脂層表面側から順に、第１のシリコン酸化膜、シリコン窒化膜、及び第２のシリコン酸化膜の積層を有し、
前記第２シリコン酸化膜の膜厚は、前記第１シリコン酸化膜の膜厚よりも大きく、
前記第１バリア層の積層構造と前記第２バリア層の積層構造とは、前記スイッチング素子に関し互いに対称である。
また、一実施形態に係る表示装置の製造方法は、
第１樹脂層表面上に、前記第１樹脂層表面側から順に、第１のシリコン酸化膜、シリコン窒化膜、及び第２のシリコン酸化膜の積層を有するとともに、前記第２シリコン酸化膜の膜厚が前記第１シリコン酸化膜の膜厚よりも大きくなるように第１バリア層を形成し、前記第１バリア層の上方にスイッチング素子を形成し、前記第１バリア層及びスイッチング素子を有する第１積層体を形成し、
前記第１バリア層の製造条件及び製造工程と同一の製造条件及び製造工程を利用し、各層の積層順、材料及び厚みに関して前記第１バリア層と同一である第２バリア層を第２樹脂層表面上に形成し、前記第２バリア層を有する第２積層体を形成し、
前記第１バリア層の積層構造と前記第２バリア層の積層構造とが前記スイッチング素子に関し互いに対称となるように、前記第１積層体と前記第２積層体とを対向配置し、
前記第１積層体と前記第２積層体との間に充填層を形成し、前記第１積層体と前記第２積層体とを接着する。
図１は、第１の実施形態に係る表示装置の構造例を概略的に示す断面図である。 図２は、上記表示装置の一部の構造例を概略的に示す断面図であり、第１樹脂層、第１絶縁膜、第２樹脂層、及び第５絶縁膜を取り出して示す図である。 図３は、上記表示装置の製造方法を説明するための図であり、第１マザー基板を用意する工程を説明するための図である。 図４は、上記表示装置の製造方法を説明するための図であり、第２マザー基板を用意する工程を説明するための図である。 図５は、上記表示装置の製造方法を説明するための図であり、シール材及び充填剤を塗布する工程を説明するための図である。 図６は、上記表示装置の製造方法を説明するための図であり、第１マザー基板と第２マザー基板とを貼り合わせる工程を説明するための図である。 図７は、上記表示装置の製造方法を説明するための図であり、第１マザー基板の第１支持基板及び第２マザー基板の第２支持基板を剥離する工程を説明するための図である。 図８は、上記表示装置の製造方法を説明するための図であり、第１樹脂層を割断する工程を説明するための図である。 図９は、第２の実施形態に係る表示装置の構造例を概略的に示す断面図である。 図１０は、第３の実施形態に係る表示装置の構造例を概略的に示す断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
始めに、本発明の実施形態の着想について説明する。
表示装置は、ガラス基板又は樹脂層の上方にＴＦＴ（薄膜トランジスタ）を形成する等して形成される。ガラス基板又は樹脂層と、ＴＦＴとの間には第１バリア層が設けられている。第１バリア層は、ＴＦＴの汚染（ガラス基板又は樹脂層からＴＦＴへの不純物の拡散）を防止するための層である。また、第１バリア層は、アンダーコート層（下地絶縁層）であり、ＴＦＴと電気的に隔離されている。
ところで、表示装置のうち、ガラス基板の替わりとして、可撓性に優れた材料で形成された基板を備えた表示装置の開発が進められている。製品信頼性に優れ、かつ可撓性に優れた（割れ難い）表示装置を得たいためである。その他にも、ガラス基板を備えた表示装置と異なり、商品のデザインを制約しない等の利点があるためである。
可撓性に優れた基板の作製方法としては、次に挙げる、概ね２種類がある。
（１）ガラス基板の替わりに、プラスチック基板（樹脂基板）を用いる。
（２）ガラス基板上に樹脂層（例えば、ポリイミドを利用した樹脂層）を形成し、ガラス基板から樹脂層を剥離する。これにより、上記樹脂層をガラス基板の替わりに用いる。
また、プラスチック基板や樹脂層を利用して表示装置を形成する場合も、ＴＦＴの汚染を防止するため、第１バリア層はプラスチック基板や樹脂層上に形成される。ＴＦＴは、第１バリア層を介してプラスチック基板や樹脂層の上方に形成される。なお、表示素子も、第１バリア層を介してプラスチック基板や樹脂層の上方に形成される場合がある。
さらに、ＴＦＴ等の素子が形成されたプラスチック基板や樹脂層の上方には、第２バリア層が設けられる。第２バリア層は絶縁層である。第２バリア層は、外部からのイオン性の不純物の浸入や、水分などの浸入を抑制するための層である。例えば、表示素子の水分等による劣化を抑制することができる。
しかしながら、上記のように表示装置を形成した場合、信頼性に優れた表示装置を得ることが困難となる課題が生じる。第２バリア層はＴＦＴ等の素子の形成後に形成されるためであり、下方の素子にダメージを与えないように、第２バリア層を形成する際の温度が制限されるためである。すなわち、第２バリア層を高温の環境下で形成することが困難となるため、バリア性に優れた第２バリア層（緻密な第２バリア層）の形成が困難となるためである。
また、上記のように表示装置を形成した場合、安定的に形状を維持することができる表示装置を得ることが困難となる課題が生じる。表示装置はプラスチック基板や樹脂層の上に種々の膜を積層して形成されるため、それぞれの膜の応力により、表示装置に反りが発生し、ひいては表示装置がカールしてしまうためである。
上述したことから分かるように、上述したような表示装置（第２バリア層）の形成手法では、信頼性に優れた表示装置や、安定的に形状を維持することができる表示装置を得ることは困難である。
そこで、本発明の実施形態においては、この課題の原因を解明し、この課題を解決することにより、可撓性及び製品信頼性に優れた表示装置を得ることができるものである。次に、本発明の実施形態の課題解決のため、上記着想を具体化する手段及び手法について説明する。
以下、第１の実施形態に係る表示装置及び表示装置の製造方法について詳細に説明する。図１は、本実施形態の表示装置ＤＡの構造例を概略的に示す断面図である。この実施形態において、表示装置ＤＡは、シートディスプレイとしての有機ＥＬ表示装置である。図１では、有機ＥＬ表示装置の断面構造について説明する。
図１に示すように、有機ＥＬ表示装置は、アクティブマトリクス駆動方式を採用したものであり、アレイ基板ＡＲと、対向基板ＣＴとを備えている。アレイ基板ＡＲは、第１樹脂層１０を用いて形成されている。アレイ基板ＡＲは、第１樹脂層１０の内面１０Ａ側に、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、リブ１５、スイッチング素子ＳＷ１乃至ＳＷ３、表示素子としての有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３などを備えている。
第１樹脂層１０は、絶縁層であり、例えば、ポリイミド（ＰＩ）を主成分とする材料によって形成されている。この第１樹脂層１０は、例えば、５乃至３０μｍの厚さを有している。第１樹脂層１０を形成する材料としては、ポリイミドの他に、ポリアミドイミド、ポリアラミドなど耐熱性が高い材料が選定される。すなわち、第１樹脂層１０は、各種絶縁膜の成膜、スイッチング素子の形成、有機ＥＬ素子の形成などにおいてしばしば高温プロセスに曝される。このため、第１樹脂層１０に要求される最も重視するべき特性は、可撓性を有すること、耐熱性が高いことである。後述するように、有機ＥＬ素子は、対向基板ＣＴを介して光を出射するいわゆるトップエミッションタイプであるため、第１樹脂層１０が必ずしも高い透明性を有している必要はなく、第１樹脂層１０が着色していても良い。
第１樹脂層１０の内面１０Ａは、第１絶縁膜１１によって覆われている。第１絶縁膜１１は、第１樹脂層１０の表面上に形成されている。第１絶縁膜１１は、０．２Ｎ／ｍｍ以下の密着力で第１樹脂層１０上に形成されている方が望ましい。なお、上記密着力は、９０度剥離試験（９０°ピールテスト）を利用した場合に得られるものである。ここで、９０度剥離試験とは、剥離角度を９０°とし、所定のタイミングで、所定の剥離速度で、第１絶縁膜１１を第１樹脂層１０から引き剥がすときの抵抗力を測定する試験である。これは、後に第１樹脂層１０と、第１絶縁膜１１との界面にて剥離を行う場合の利便性を求めるためであるが、第１樹脂層１０と第１絶縁膜１１との密着性が低すぎると、途中の工程における熱的、化学的、あるいは物理的ストレスによるピーリングを生ずる場合があるため、留意する必要がある。
第１絶縁膜１１は、第１樹脂層１０からのイオン性の不純物の浸入や、第１樹脂層１０を介した水分などの浸入を抑制する第１バリア層として機能する。このような第１絶縁膜１１は、シリコン窒化物（ＳｉＮＸ）やシリコン酸化物（ＳｉＯ２）やシリコン酸窒化物（ＳｉＯＮ）などの無機系材料によって形成され、積層体によって構成されている。一例として、第１絶縁膜１１は、シリコン窒化物及びシリコン酸化物を交互に積層した多層膜によって構成されている。なお、第１絶縁膜１１は、バリア性能を確保できる他の材料で形成されていても良い。
スイッチング素子ＳＷ１乃至ＳＷ３は、第１絶縁膜１１の上方に形成されている。これらのスイッチング素子ＳＷ１乃至ＳＷ３は、例えば、それぞれ半導体層ＳＣを備えた薄膜トランジスタ（ＴＦＴ）である。スイッチング素子ＳＷ１乃至ＳＷ３は、いずれも同一構造であるが、ここでは、スイッチング素子ＳＷ１に着目してその構造をより具体的に説明する。
図示した例では、スイッチング素子ＳＷ１は、トップゲート型であるが、ボトムゲート型であっても良い。半導体層ＳＣは、例えば、アモルファスシリコンやポリシリコンなどのシリコン系、あるいは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つを含む酸化物である酸化物半導体によって形成されている。
半導体層ＳＣは、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。第２絶縁膜１２の上には、スイッチング素子ＳＷ１のゲート電極ＷＧが形成されている。ゲート電極ＷＧは、第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。
第３絶縁膜１３の上には、スイッチング素子ＳＷ１のソース電極ＷＳ及びドレイン電極ＷＤが形成されている。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ半導体層ＳＣのソース領域およびドレイン領域にコンタクトしている。ソース電極ＷＳ及びドレイン電極ＷＤは、第４絶縁膜１４によって覆われている。第４絶縁膜１４は、第３絶縁膜１３の上にも配置されている。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、第４絶縁膜１４の上に形成されている。図示した例では、有機ＥＬ素子ＯＬＥＤ１はスイッチング素子ＳＷ１と電気的に接続され、有機ＥＬ素子ＯＬＥＤ２はスイッチング素子ＳＷ２と電気的に接続され、有機ＥＬ素子ＯＬＥＤ３はスイッチング素子ＳＷ３と電気的に接続されている。これらの有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３の発光色はいずれも白色である。このような有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、いずれも同一構造である。
有機ＥＬ素子ＯＬＥＤ１は、第４絶縁膜１４の上に形成された画素電極ＰＥ１を備えている。画素電極ＰＥ１は、スイッチング素子ＳＷ１のドレイン電極ＷＤとコンタクトし、スイッチング素子ＳＷ１と電気的に接続されている。同様に、有機ＥＬ素子ＯＬＥＤ２はスイッチング素子ＳＷ２と電気的に接続された画素電極ＰＥ２を備え、有機ＥＬ素子ＯＬＥＤ３はスイッチング素子ＳＷ３と電気的に接続された画素電極ＰＥ３を備えている。
これらの画素電極ＰＥ１乃至ＰＥ３は、例えば陽極として機能する。画素電極ＰＥ１乃至ＰＥ３は、例えば、インジウム・ティン・オキサイド（ＩＴＯ）、インジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されてもよいし、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、チタン（Ｔｉ）、あるいはこれらの合金などの金属材料によって形成されても良い。トップエミッションタイプの場合、画素電極ＰＥ１乃至ＰＥ３は、反射性の高い金属材料によって形成された反射層を含むことが望ましい。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、さらに、有機発光層ＯＲＧ及び共通電極ＣＥを備えている。有機発光層ＯＲＧは、画素電極ＰＥ１乃至ＰＥ３の上にそれぞれ位置している。また、有機発光層ＯＲＧは、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３に亘って途切れることなく連続的に形成されている。共通電極ＣＥは、有機発光層ＯＲＧの上に位置している。また、共通電極ＣＥは、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３に亘って途切れることなく連続的に形成されている。このような共通電極ＣＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。
つまり、有機ＥＬ素子ＯＬＥＤ１は、画素電極ＰＥ１、有機発光層ＯＲＧ、及び共通電極ＣＥによって構成されている。同様に、有機ＥＬ素子ＯＬＥＤ２は、画素電極ＰＥ２、有機発光層ＯＲＧ、及び共通電極ＣＥによって構成され、また、有機ＥＬ素子ＯＬＥＤ３は、画素電極ＰＥ３、有機発光層ＯＲＧ、及び共通電極ＣＥによって構成されている。
なお、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３において、画素電極ＰＥ１乃至ＰＥ３の各々と有機発光層ＯＲＧとの間には、さらに、ホール注入層やホール輸送層が介在していてもよいし、また、有機発光層ＯＲＧと共通電極ＣＥとの間には、さらに、電子注入層や電子輸送層が介在していてもよい。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、それぞれリブ１５によって区画されている。リブ１５は、第４絶縁膜１４の上に形成され、画素電極ＰＥ１乃至ＰＥ３のそれぞれのエッジをカバーしている。なお、このリブ１５については、詳述していないが、例えば、第４絶縁膜１４の上において格子状またはストライプ状に形成されている。このようなリブ１５は、有機発光層ＯＲＧによって覆われている。つまり、有機発光層ＯＲＧは、画素電極ＰＥ１乃至ＰＥ３の上のみならず、リブ１５の上にも延在している。
図示した例では、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、封止膜２０によって封止されている。封止膜２０は、水分、酸素、水素などの汚染物質から有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３を保護するバリア膜として機能する。このような封止膜２０は、シリコン窒化物（ＳｉＮＸ）やシリコン酸化物（ＳｉＯ２）やシリコン酸窒化物（ＳｉＯＮ）などの無機系材料によって形成され、単層もしくは積層体によって構成されている。封止膜２０は、必要に応じて設けられていればよい。
上記のように、第１積層体１が形成されている。ここで、第１積層体１は、第１樹脂層１０から封止膜２０までの間に位置した積層体であり、第１絶縁膜１１、スイッチング素子ＳＷ１乃至ＳＷ３及び有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３等を有している。
対向基板ＣＴは、透明な第２樹脂層３０を用いて形成されている。対向基板ＣＴは、第２樹脂層３０の内面３０Ａ側に、第５絶縁膜３１、カラーフィルタ等を備えている。カラーフィルタは、青色の着色層３２Ｂ、緑色の着色層３２Ｇ、及び赤色の着色層３２Ｒを有している。
第２樹脂層３０は、第５絶縁膜３１を通り過ぎて第１絶縁膜１１（第１積層体１）と対向している。第２樹脂層３０は、透明な絶縁層であり、例えば、ポリイミド（ＰＩ）を主成分とする材料によって第２樹脂層３０の表面上に形成されている。この第２樹脂層３０は、第１樹脂層１０と同等の厚さを有しており、例えば、５乃至３０μｍの厚さを有している。第２樹脂層３０を形成する材料としては、透明性が高い材料が選定される。すなわち、トップエミッションタイプの有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３から出射された光は、第２樹脂層３０を透過する。
このため、第２樹脂層３０に要求される最も重視するべき性質は、可撓性を有し、透明性が高いことである。このように、第１樹脂層１０と第２樹脂層３０とでは、要求される性質が異なる。このため、第２樹脂層３０は、第１樹脂層１０とは異なる材料によって形成され得る。例えば、第１樹脂層１０には、耐熱性に優れる非透明のポリイミドを用い、第２樹脂層３０には透明ポリイミドを用いる。
第２樹脂層３０の内面３０Ａは、第５絶縁膜３１によって覆われている。第５絶縁膜３１は、第２樹脂層３０の表面上に形成されている。第５絶縁膜３１は、０．２Ｎ／ｍｍ以下の密着力で第２樹脂層３０上に形成されている方が望ましい。なお、上記密着力は、９０度剥離試験を利用した場合に得られるものである。第５絶縁膜３１は、第２樹脂層３０からのイオン性の不純物の浸入や、第２樹脂層３０を介した水分などの浸入を抑制する第２バリア層として機能する。第５絶縁膜３１は、積層体によって構成されている。
第５絶縁膜（第２バリア層）３１は、第１絶縁膜（第１バリア層）１１の製造条件及び製造工程と同一の製造条件及び製造工程を利用して形成されている。第５絶縁膜３１は第１絶縁膜１１と同様に形成されている。第５絶縁膜３１は、各層の積層順、材料及び厚みに関して第１絶縁膜１１と同一である。一例として、第５絶縁膜３１は、第１絶縁膜１１と同様に、シリコン窒化物及びシリコン酸化物を交互に積層した多層膜によって構成される。
図２に示すように、本実施形態において、第１絶縁膜１１及び第５絶縁膜３１は、第１シリコン酸化膜５と、シリコン窒化膜６と、第２シリコン酸化膜７の３層で形成されている。
第１シリコン酸化膜５は、ＳｉＯ２を利用し、第１樹脂層１０及び第２樹脂層３０の表面上にそれぞれ形成されている。各第１シリコン酸化膜５の厚みは、同一であり、例えば５０ｎｍである。シリコン窒化膜６は、ＳｉＮＸを利用し、第１シリコン酸化膜５の上にそれぞれ形成されている。各シリコン窒化膜６の厚みは、同一であり、例えば５０ｎｍである。第２シリコン酸化膜７は、ＳｉＯ２を利用し、シリコン窒化膜６の上にそれぞれ形成されている。第２シリコン酸化膜７の厚みは、同一であり、例えば３００ｎｍである。
ここで、第１絶縁膜１１の積層構造と第５絶縁膜３１の積層構造とは、例えばスイッチング素子ＳＷ１乃至ＳＷ３に関し互いに対称である。第１絶縁膜１１が表示装置に与える第１応力と第５絶縁膜３１が表示装置に与える第２応力とは相殺されるため、表示装置ＤＡの反りを抑制することができる。
なお、第１樹脂層１０が表示装置ＤＡに与える第３応力と第２樹脂層３０が表示装置ＤＡに与える第４応力とが相殺されるとより望ましい。但し、上記第１応力と第２応力とが相殺されるのであれば、第３応力と第４応力とが相殺されなくとも表示装置ＤＡの反りを抑制することができる。また、上記第１応力と第２応力とが相殺されるのであれば、第２樹脂層３０無しに表示装置ＤＡを形成しても表示装置ＤＡの反りを抑制することができる。第３応力や第４応力に比べて、第１応力や第２応力の方が大きいためである。
着色層３２Ｂは、有機ＥＬ素子ＯＬＥＤ１と対向し、白色のうちの青色波長の光を透過する。着色層３２Ｇは、有機ＥＬ素子ＯＬＥＤ２と対向し、白色のうちの緑色波長の光を透過する。着色層３２Ｒは、有機ＥＬ素子ＯＬＥＤ３と対向し、白色のうちの赤色波長の光を透過する。隣合う着色層の境界は、リブ１５の上方に位置している。
上記のように、第２積層体２が形成されている。ここで、第２積層体２は、第２樹脂層３０からカラーフィルタ（着色層３２Ｒ、３２Ｇ、３２Ｂ）までの間に位置した積層体であり、第５絶縁膜３１等を有している。
このようなアレイ基板ＡＲ（第１積層体１）と対向基板ＣＴ（第２積層体２）とは、画像を表示する表示部の外側でアレイ基板ＡＲと対向基板ＣＴと接着するシール材で接着されておりその間に透明な充填剤が封入されている。つまり、アレイ基板ＡＲ（第１積層体１）と対向基板ＣＴ（第２積層体２）との間に充填層４０が位置している。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３は、第１樹脂層１０と第２樹脂層３０との間に位置している。図示した例では、有機ＥＬ素子ＯＬＥＤ１と着色層３２Ｂとの間、有機ＥＬ素子ＯＬＥＤ２と着色層３２Ｇとの間、及び有機ＥＬ素子ＯＬＥＤ３と着色層３２Ｒとの間には、それぞれ封止膜２０及び充填層４０が介在している。このような充填層４０は、水分吸収能力を有する材料で形成されることが望ましい。これにより、例えば封止膜２０に欠陥が生じていたとしても充填層４０が封止膜２０の欠陥に入り込み、水分の侵入経路を塞ぐことが可能となる。
なお、充填剤のかわりに水分吸収能力を有する接着剤でアレイ基板ＡＲと対向基板ＣＴとを接着しても良い。
このような表示装置ＤＡの一例である有機ＥＬ表示装置によれば、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３のそれぞれが発光した際、それぞれの放射光（白色光）は、着色層３２Ｂ、着色層３２Ｇ、着色層３２Ｒのいずれかを介して外部に出射される。このとき、有機ＥＬ素子ＯＬＥＤ１から放射された白色光のうち、青色波長の光が着色層３２Ｂを透過する。また、有機ＥＬ素子ＯＬＥＤ２から放射された白色光のうち、緑色波長の光が着色層３２Ｇを透過する。また、有機ＥＬ素子ＯＬＥＤ３から放射された白色光のうち、赤色波長の光が着色層３２Ｒを透過する。これにより、カラー表示が実現される。
次に、本実施形態に係る表示装置ＤＡの製造方法の一例について説明する。
まず、図３に示すように、第１マザー基板Ｍ１を用意する。すなわち、ガラス基板などの第１支持基板１００の上に、樹脂材料を所望の厚さで成膜した後に硬化させ、第１樹脂層１０を形成する。このとき、第１樹脂層１０は、後述する割断工程の後に個々のアレイ基板となる領域のうち、表示部に対応した領域に延在している。図示した例では、第１樹脂層１０は、３つの表示部に対応した領域、すなわち、第１領域Ａ１、第２領域Ａ２、第３領域Ａ３にそれぞれ延在している。その後、第１樹脂層１０の表面上に、無機系材料からなる薄膜を積層し、多層膜を形成し、第１絶縁膜（第１バリア層）１１を形成する。この第１絶縁膜１１も、第１領域Ａ１、第２領域Ａ２、第３領域Ａ３にそれぞれ延在している。
ここで、本実施形態に係る第１絶縁膜１１の製造方法について説明する。
第１絶縁膜１１の製造が開始すると、まず、平行平板のプラズマＣＶＤ装置の反応室内に第１樹脂層１０が形成された第１支持基板１００を搬入する。そして、第１支持基板１００の温度が４００℃程度となる状態にて、反応室内への供給ガスを切替えながら、第１樹脂層１０上に、５０ｎｍの厚みを有する第１シリコン酸化膜５、５０ｎｍの厚みを有するシリコン窒化膜６、及び３００ｎｍの厚みを有する第２シリコン酸化膜７を連続的に順に形成する。
第１シリコン酸化膜５は、ＳｉＨ４ガスとＮ２Ｏガスとの混合ガスのプラズマ分解により第１樹脂層１０上に形成される。シリコン窒化膜６は、ＳｉＨ４ガスとＮＨ３ガスとの混合ガスのプラズマ分解により第１シリコン酸化膜５上に形成される。第２シリコン酸化膜７は、ＳｉＨ４ガスとＮ２Ｏガスとの混合ガスのプラズマ分解によりシリコン窒化膜６上に形成される。上記のように、ＳｉＨ４ガスを流し続け、副ガスを換えることにより、第１絶縁膜１１が製造される。
図３に示すように、そして、第１絶縁膜１１の上の第１領域Ａ１に表示素子部１２１を形成し、第１絶縁膜１１の上の第２領域Ａ２に表示素子部１２２を形成し、第１絶縁膜１１の上の第３領域Ａ３に表示素子部１２３を形成する。また、第１絶縁膜１１の上には、駆動ＩＣチップやフレキシブルプリント回路基板などの信号供給源を実装するための実装部１３１乃至１３３を形成する。表示素子部１２１乃至１２３は、いずれも同一構造であり、それぞれマトリクス状に配置された複数の有機ＥＬ素子を含んでいる。
表示素子部１２１乃至１２３は、それぞれ以下のようにして形成される。すなわち、第１絶縁膜１１の上方に、スイッチング素子ＳＷ１乃至ＳＷ３、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４などを順に形成する。同時に、各種配線も形成する。そして、第４絶縁膜１４の上に、画素電極ＰＥ１乃至ＰＥ３を形成した後にリブ１５を形成し、有機発光層ＯＲＧを形成し、共通電極ＣＥを形成する。これらの工程を経て、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３が形成される。その後、必要に応じて、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３を覆う封止膜２０を形成する。
これにより、第１支持基板１００の上に、第１絶縁膜１１及びスイッチング素子ＳＷ１乃至ＳＷ３等を有する第１積層体１が形成される。
続いて、図４に示すように、第２マザー基板Ｍ２を用意する。すなわち、ガラス基板などの第２支持基板２００を用意する。第２支持基板２００は第１支持基板１００と同様に形成されている。第２支持基板２００は、材料及び厚みに関して第１支持基板１００と同一である。第２支持基板２００の上に、樹脂材料を所望の厚さで成膜した後に硬化させ、その後にフォトリソグラフィプロセスなどを用いて成膜した樹脂材料をパターニングすることにより、透明な第２樹脂層３０を形成する。個々の第２樹脂層３０は、互いに離間している。つまり、第２樹脂層３０のそれぞれは、第２支持基板２００の上に島状に形成されている。
そして、第２樹脂層３０のそれぞれの表面上に、無機系材料からなる薄膜を積層し、多層膜を形成し、第５絶縁膜（第２バリア層）３１を形成する。図２に示すように、第５絶縁膜３１は、第１絶縁膜１１の製造条件及び製造工程と同一の製造条件及び製造工程を利用して形成される。第５絶縁膜３１は第１絶縁膜１１と同様に形成される。第５絶縁膜３１は、各層の積層順、材料及び厚みに関して第１絶縁膜１１と同一である。
図４に示すように、そして、第５絶縁膜３１のそれぞれの上にカラーフィルタＣＦを形成する。カラーフィルタＣＦは、いずれも同一構造であり、それぞれ着色層３２Ｂ、着色層３２Ｇ、着色層３２Ｒを有している。
これにより、第２支持基板２００の上に、第５絶縁膜３１等を有する第２積層体２が形成される。
続いて、図５に示すように、第１領域Ａ１、第２領域Ａ２、第３領域Ａ３のそれぞれに、枠状のシール材ＳＥを形成した後、シール材ＳＥで囲まれた内側に充填剤（あるいは接着剤）を塗布する。
続いて、図６に示すように、第１絶縁膜１１の積層構造と第５絶縁膜３１の積層構造とが、例えばスイッチング素子ＳＷ１乃至ＳＷ３に関し互いに対称となるように、上記第１積層体１と上記第２積層体２とを対向配置する。
次いで、第１マザー基板Ｍ１と第２マザー基板Ｍ２とを貼り合わせ、上記第１積層体１と上記第２積層体２との間に充填層４０を形成する。そして、上記第１積層体１（表示素子部１２１乃至１２３のそれぞれ）と、上記第２積層体２（カラーフィルタ層ＣＦ）とをシール材ＳＥ及び充填層４０により接着する。
続いて、図７に示すように、第２マザー基板Ｍ２について、第２樹脂層３０から第２支持基板２００を剥離し、第２支持基板２００を除去する。同様に、第１マザー基板Ｍ１についても、第１樹脂層１０から第１支持基板１００を剥離し、第１支持基板１００を除去する。これらの第１支持基板１００及び第２支持基板２００の剥離・除去については、例えば、レーザーアブレーションと称される技術などが適用可能であり、支持基板に向けてレーザー光を照射することで、支持基板と樹脂層との界面において局所的にエネルギー吸収が起こり、支持基板が樹脂層から分離可能となるものである。光源としては、例えば、エキシマレーザーなどが適用可能である。
続いて、図８に示すように、第１樹脂層１０を割断する。図示した例では、第１領域Ａ１と第２領域Ａ２との間、及び、第２領域Ａ２と第３領域Ａ３との間でそれぞれ第１樹脂層１０を割断する。これにより、チップＣ１乃至Ｃ３に分離される。チップＣ１は、第１領域Ａ１に表示素子部１２１を備え、第１領域Ａ１の外側に実装部１３１を備えている。チップＣ２は、第２領域Ａ２に表示素子部１２２を備え、第２領域Ａ２の外側に実装部１３２を備えている。チップＣ３は、第３領域Ａ３に表示素子部１２３を備え、第３領域Ａ３の外側に実装部１３３を備えている。
その後、実装部１３１乃至１３３のそれぞれに信号供給源などが実装される。これにより、本実施形態の表示装置（有機ＥＬ表示装置）ＤＡが製造される。
上記のように構成された第１の実施形態に係る表示装置ＤＡ及び表示装置ＤＡの製造方法によれば、表示装置ＤＡは、第１積層体１と、第２積層体２と、充填層４０と、を備えている。第１積層体１は、第１樹脂層１０の表面上に形成された第１絶縁膜１１と、第１絶縁膜１１の上方に形成されたスイッチング素子ＳＷ１乃至ＳＷ３と、を有している。第２積層体２は第５絶縁膜３１を有している。充填層４０は、第１積層体１と第２積層体２との間に位置している。表示装置ＤＡは、ガラス基板の替わりとして、可撓性に優れた第１樹脂層１０及び第２樹脂層３０を利用して形成されている。そのため、可撓性に優れた表示装置ＤＡを得ることができる。
第１絶縁膜１１は、第１バリア層として利用することができ、例えばスイッチング素子ＳＷ１乃至ＳＷ３の汚染を防止することができる。第５絶縁膜３１は、第２バリア層として利用することができ、例えば有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３の劣化を抑制することができる。そのため、信頼性に優れた表示装置ＤＡを得ることができる。
第５絶縁膜３１は、いわゆる転写プロセスにより、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３等の上方に設けられている。第５絶縁膜３１を形成する際、第５絶縁膜３１は、まず、第２樹脂層３０が形成された第２支持基板２００上に形成されている。スイッチング素子ＳＷ１乃至ＳＷ３や有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３が形成された第１支持基板１００上に第５絶縁膜３１を形成する場合より、第２支持基板２００上に第５絶縁膜３１を形成する場合の方が、第５絶縁膜３１を形成する際の温度制限を緩和することができる。第５絶縁膜３１を高温の環境下で形成することが可能となるため、バリア性に優れた緻密な第５絶縁膜３１を形成することができる。そのため、一層、信頼性に優れた表示装置ＤＡを得ることができる。
第５絶縁膜３１は、各層の積層順、材料及び厚みに関して第１絶縁膜１１と同一である。第１絶縁膜１１の積層構造と第５絶縁膜３１の積層構造とは、スイッチング素子ＳＷ１乃至ＳＷ３に関し互いに対称である。第１絶縁膜１１が表示装置に与える第１応力と第５絶縁膜３１が表示装置に与える第２応力とは相殺されるため、表示装置ＤＡの反りを抑制することができる。そのため、安定的に形状を維持することができる表示装置を得ることができる。
第５絶縁膜３１は、０．２Ｎ／ｍｍ以下の密着力で第２樹脂層３０の上に形成されている方が望ましい。第１積層体１と第２積層体２とを接着した後に第５絶縁膜３１から第２樹脂層３０を剥離する場合においては、第２樹脂層３０の剥離が容易になるためである。
第１絶縁膜１１も、０．２Ｎ／ｍｍ以下の密着力で第１樹脂層１０の上に形成されている方が望ましい。第１積層体１と第２積層体２とを接着した後に第１絶縁膜１１から第１樹脂層１０を剥離してもよく、この場合においては、第１樹脂層１０の剥離が容易になるためである。
第１樹脂層１０は第１支持基板１００上に予め形成され、第２樹脂層３０は第２支持基板２００上に予め形成されている。第２支持基板２００は、材料及び厚みに関して第１支持基板１００と同一である。これにより、製造工程中における製造物（第１支持基板１００、第２支持基板２００等）の反り等を抑制することができる。
上記のことから、信頼性に優れた表示装置ＤＡ及び表示装置ＤＡの製造方法を得ることができる。又は、安定的に形状を維持することができる表示装置ＤＡ及び表示装置ＤＡの製造方法を得ることができる。
次に、第２の実施形態に係る表示装置ＤＡについて説明する。なお、本実施形態に係る表示装置ＤＡの製造方法に関しては、上述した第１の実施形態に係る表示装置ＤＡの製造方法の一部を適用することができる。例えば、第１絶縁膜１１及び第５絶縁膜３１の製造方法に関しては、上述した第１の実施形態に係る第１絶縁膜１１及び第５絶縁膜３１の製造方法を適用することができる。
図９は、本実施形態に係る表示装置ＤＡの構造例を概略的に示す断面図である。この実施形態において、表示装置ＤＡは、シートディスプレイとしての有機ＥＬ表示装置である。
図９に示すように、本実施形態に係る表示装置ＤＡは、上述した第１の実施形態に係る表示装置ＤＡと比較して、対向基板ＣＴのカラーフィルタを省略し、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３がそれぞれ異なる色に発光する点で相違している。
すなわち、アレイ基板ＡＲは、第１樹脂層１０、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、リブ１５、スイッチング素子ＳＷ１乃至ＳＷ３、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３、及び封止膜２０を備えている。
有機ＥＬ素子ＯＬＥＤ１は、スイッチング素子ＳＷ１に接続された画素電極ＰＥ１、画素電極ＰＥ１の上方に位置する有機発光層ＯＲＧ（Ｂ）、及び、有機発光層ＯＲＧ（Ｂ）の上方に位置する共通電極ＣＥによって構成されている。有機ＥＬ素子ＯＬＥＤ２は、スイッチング素子ＳＷ２に接続された画素電極ＰＥ２、画素電極ＰＥ２の上方に位置する有機発光層ＯＲＧ（Ｇ）、及び、有機発光層ＯＲＧ（Ｇ）の上方に位置する共通電極ＣＥによって構成されている。有機ＥＬ素子ＯＬＥＤ３は、スイッチング素子ＳＷ３に接続された画素電極ＰＥ３、画素電極ＰＥ３の上方に位置する有機発光層ＯＲＧ（Ｒ）、及び、有機発光層ＯＲＧ（Ｒ）の上方に位置する共通電極ＣＥによって構成されている。
有機発光層ＯＲＧ（Ｂ）は青色に発光し、有機発光層ＯＲＧ（Ｇ）は緑色に発光し、有機発光層ＯＲＧ（Ｒ）は赤色に発光する。有機発光層ＯＲＧ（Ｂ）、有機発光層ＯＲＧ（Ｇ）、及び、有機発光層ＯＲＧ（Ｒ）は、いずれもリブ１５の上で途切れている。共通電極ＣＥは、有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３に亘って途切れることなく連続的に形成され、有機発光層から露出したリブ１５の上も覆っている。
対向基板ＣＴは、第２樹脂層３０、及び第５絶縁膜３１を備えている。これらのアレイ基板ＡＲと対向基板ＣＴとは、充填層４０によって接着されている。
上記のように構成された第２の実施形態に係る表示装置ＤＡ及び表示装置ＤＡの製造方法によれば、表示装置ＤＡは、第１積層体１と、第２積層体２と、充填層４０と、を備えている。第１積層体１は、第１樹脂層１０の表面上に形成された第１絶縁膜１１と、第１絶縁膜１１の上方に形成されたスイッチング素子ＳＷ１乃至ＳＷ３と、を有している。第２積層体２は第５絶縁膜３１を有している。充填層４０は、第１積層体１と第２積層体２との間に位置している。
第５絶縁膜３１は、各層の積層順、材料及び厚みに関して第１絶縁膜１１と同一である。第１絶縁膜１１の積層構造と第５絶縁膜３１の積層構造とは、スイッチング素子ＳＷ１乃至ＳＷ３に関し互いに対称である。このため、本実施形態に係る表示装置ＤＡ及び表示装置ＤＡの製造方法は、上述した第１の実施形態で得られる効果と同様の効果を得ることができる。
有機ＥＬ素子ＯＬＥＤ１乃至ＯＬＥＤ３の発光色は、例えば赤色、緑色、青色であってもよい。この場合、表示装置ＤＡは、着色層３２Ｒ、着色層３２Ｇ及び着色層３２Ｂ無しに赤色、緑色、青色の光を発する（表示する）ことができる。
上記のことから、信頼性に優れた表示装置ＤＡ及び表示装置ＤＡの製造方法を得ることができる。又は、安定的に形状を維持することができる表示装置ＤＡ及び表示装置ＤＡの製造方法を得ることができる。
次に、第３の実施形態に係る表示装置ＤＡについて説明する。なお、本実施形態に係る表示装置ＤＡの製造方法に関しては、上述した第１の実施形態に係る表示装置ＤＡの製造方法の一部を適用することができる。例えば、第１絶縁膜１１及び第５絶縁膜３１の製造方法に関しては、上述した第１の実施形態に係る第１絶縁膜１１及び第５絶縁膜３１の製造方法を適用することができる。
図１０は、本実施形態に係る表示装置ＤＡの構造例を概略的に示す断面図である。この実施形態において、表示装置ＤＡは、シートディスプレイとしての液晶表示装置である。
図１０に示すように、本実施形態に係る表示装置ＤＡは、上述した第１の実施形態に係る表示装置ＤＡと比較して、表示素子として液晶素子を備えている点で相違している。
すなわち、アレイ基板ＡＲは、第１樹脂層１０、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、リブ１５、スイッチング素子ＳＷ１乃至ＳＷ３、画素電極ＰＥ１乃至ＰＥ３、及び第１配向膜ＡＬ１を備えている。画素電極ＰＥ１はスイッチング素子ＳＷ１に接続され、画素電極ＰＥ２はスイッチング素子ＳＷ２に接続され、画素電極ＰＥ３はスイッチング素子ＳＷ３に接続されている。第１配向膜ＡＬ１は、画素電極ＰＥ１乃至ＰＥ３を覆っている。ここで、第１積層体１は、第１樹脂層１０から第１配向膜ＡＬ１までの間に位置した積層体である。
対向基板ＣＴは、第２樹脂層３０、第５絶縁膜３１、着色層３２Ｂ、着色層３２Ｇ、着色層３２Ｒ、共通電極ＣＥ、及び第２配向膜ＡＬ２を備えている。着色層３２Ｂは画素電極ＰＥ１の上方に位置し、着色層３２Ｇは画素電極ＰＥ２の上方に位置し、着色層３２Ｒは画素電極ＰＥ３の上方に位置している。共通電極ＣＥは、画素電極ＰＥ１乃至ＰＥ３のそれぞれに対向している。第２配向膜ＡＬ２は、共通電極ＣＥを覆っている。ここで、第２積層体２は、第２樹脂層３０から第２配向膜ＡＬ２までの間に位置した積層体である。
これらのアレイ基板ＡＲと対向基板ＣＴとは、図示しないスペーサにより所定のセルギャップを形成した状態で、シール材によって接着されている。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップに保持されている。なお、液晶層ＬＱは、第１積層体１と第２積層体２との間に位置した充填層として機能している。液晶層ＬＱは、詳述しないが、画素電極ＰＥと共通電極ＣＥとの間の電界で配向状態が制御される液晶分子を含んでいる。
液晶素子ＬＣ１は、画素電極ＰＥ１、液晶層ＬＱ、及び共通電極ＣＥによって構成されている。液晶素子ＬＣ２は、画素電極ＰＥ２、液晶層ＬＱ、及び共通電極ＣＥによって構成されている。液晶素子ＬＣ３は、画素電極ＰＥ３、液晶層ＬＱ、及び共通電極ＣＥによって構成されている。
なお、本実施形態では、液晶素子を構成する画素電極ＰＥ１乃至ＰＥ３がアレイ基板ＡＲに備えられ、共通電極ＣＥが対向基板ＣＴに備えられた場合について説明したが、画素電極ＰＥ１乃至ＰＥ３と共通電極ＣＥの双方がアレイ基板ＡＲに備えられていてもよい。
上記のように構成された第３の実施形態に係る表示装置ＤＡ及び表示装置ＤＡの製造方法によれば、表示装置ＤＡは、第１積層体１と、第２積層体２と、液晶層ＬＱと、を備えている。第１積層体１は、第１樹脂層１０の表面上に形成された第１絶縁膜１１と、第１絶縁膜１１の上方に形成されたスイッチング素子ＳＷ１乃至ＳＷ３と、を有している。第２積層体２は第５絶縁膜３１を有している。液晶層ＬＱは、第１積層体１と第２積層体２との間に位置している。
第５絶縁膜３１は、各層の積層順、材料及び厚みに関して第１絶縁膜１１と同一である。第１絶縁膜１１の積層構造と第５絶縁膜３１の積層構造とは、スイッチング素子ＳＷ１乃至ＳＷ３に関し互いに対称である。このため、本実施形態に係る表示装置ＤＡ及び表示装置ＤＡの製造方法は、上述した第１の実施形態で得られる効果と同様の効果を得ることができる。
上記のことから、信頼性に優れた表示装置ＤＡ及び表示装置ＤＡの製造方法を得ることができる。又は、安定的に形状を維持することができる表示装置ＤＡ及び表示装置ＤＡの製造方法を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、第１絶縁膜１１及び第５絶縁膜３１は、第１樹脂層１０の表面上や第２樹脂層３０の表面上等、樹脂層表面上に形成されていればよい。第１樹脂層１０や第２樹脂層３０の替わりに、プラスチック基板（樹脂基板）を利用してもよい。この場合、第１絶縁膜１１及び第５絶縁膜３１はプラスチック基板の表面上に形成されていればよい。また、表示装置ＤＡは、第１樹脂層１０、第２樹脂層３０、及びプラスチック基板、無しに形成されていてもよい。すなわち、第１樹脂層１０、第２樹脂層３０、及びプラスチック基板等を剥離して表示装置ＤＡを形成してもよい。
第１バリア層及び第２バリア層は、それぞれ第１絶縁膜１１及び第５絶縁膜３１に限定されるものではなく、種々変形可能である。第１バリア層及び第２バリア層は、同一の製造条件及び製造工程を利用し、各層の積層順、材料及び厚みに関して同様に形成され、スイッチング素子（ＳＷ１乃至ＳＷ３）に関し互いに対称であればよい。これにより、上述した実施形態で得られる効果と同様の効果を得ることができる。
本発明の実施形態は、上述した表示装置ＤＡ及び表示装置ＤＡの製造方法への適用に限定されるものではない。本発明の実施形態は、例えば、他の有機ＥＬ表示装置（例えば、ボトムエミッション型有機ＥＬ表示装置）や、他の液晶表示装置や、他の表示装置（例えば、電気泳動素子を用いた表示装置）、これらの表示装置の製造方法にも適用でき得る。例えば、自己発光素子としては、ダイオード（有機ＥＬダイオード）に限定されるものではなく、自己発光可能な様々な表示素子を利用することができる。また、中小型から大型まで、特に限定することなく適用が可能であることは言うまでもない。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］樹脂層表面上に形成された第１バリア層と、前記第１バリア層の上方に形成されたスイッチング素子と、を有する第１積層体と、
各層の積層順、材料及び厚みに関して前記第１バリア層と同一である第２バリア層を有する第２積層体と、
前記第１積層体と前記第２積層体との間に位置した充填層と、を備え、
前記第１バリア層の積層構造と前記第２バリア層の積層構造とは、前記スイッチング素子に関し互いに対称である表示装置。
［２］前記第２積層体は、前記第２バリア層を通り過ぎて前記第１積層体と対向した他の樹脂層をさらに有し、
前記第２バリア層は、前記他の樹脂層上に形成されている［１］に記載の表示装置。
［３］前記第２バリア層は、０．２Ｎ／ｍｍ以下の密着力で前記他の樹脂層上に形成されている［２］に記載の表示装置。
［４］第１樹脂層表面上に第１バリア層を形成し、前記第１バリア層の上方にスイッチング素子を形成し、前記第１バリア層及びスイッチング素子を有する第１積層体を形成し、
前記第１バリア層の製造条件及び製造工程と同一の製造条件及び製造工程を利用し、各層の積層順、材料及び厚みに関して前記第１バリア層と同一である第２バリア層を第２樹脂層表面上に形成し、前記第２バリア層を有する第２積層体を形成し、
前記第１バリア層の積層構造と前記第２バリア層の積層構造とが前記スイッチング素子に関し互いに対称となるように、前記第１積層体と前記第２積層体とを対向配置し、
前記第１積層体と前記第２積層体との間に充填層を形成し、前記第１積層体と前記第２積層体とを接着する表示装置の製造方法。
［５］前記第１積層体と前記第２積層体とを接着した後、前記第２バリア層から前記第２樹脂層を剥離する［４］に記載の表示装置の製造方法。
［６］前記第１樹脂層は、第１支持基板上に予め形成され、
前記第２樹脂層は、材料及び厚みに関して前記第１支持基板と同一である第２支持基板上に予め形成され、
前記第１積層体と前記第２積層体とを接着した後、前記第２樹脂層から前記第２支持基板を剥離し、前記第１樹脂層から前記第１支持基板を剥離する［４］に記載の表示装置の製造方法。
ＤＡ…表示装置、ＡＲ…アレイ基板、１…第１積層体、１０…第１樹脂層、１１…第１絶縁膜、５…第１シリコン酸化膜、６…シリコン窒化膜、７…第２シリコン酸化膜、ＳＷ１，ＳＷ２，ＳＷ３…スイッチング素子、ＯＬＥＤ１，ＯＬＥＤ２，ＯＬＥＤ３…有機ＥＬ素子、ＣＴ…対向基板、２…第２積層体、３０…第２樹脂層、３１…第５絶縁膜、ＳＥ…シール材、４０…充填層、１００…第１支持基板、２００…第２支持基板

Claims (8)

  1. 樹脂層表面上に形成された第１バリア層と、前記第１バリア層の上方に形成されたスイッチング素子と、を有する第１積層体と、
    各層の積層順、材料及び厚みに関して前記第１バリア層と同一である第２バリア層を有する第２積層体と、
    前記第１積層体と前記第２積層体との間に位置した充填層と、を備え、
    前記第１バリア層は、前記樹脂層表面側から順に、第１のシリコン酸化膜、シリコン窒化膜、及び第２のシリコン酸化膜の積層を有し、
    前記第２シリコン酸化膜の膜厚は、前記第１シリコン酸化膜の膜厚よりも大きく、
    前記第１バリア層の積層構造と前記第２バリア層の積層構造とは、前記スイッチング素子に関し互いに対称である表示装置。
  2. 前記第２積層体は、前記第２バリア層を通り過ぎて前記第１積層体と対向した他の樹脂層をさらに有し、
    前記第２バリア層は、前記他の樹脂層上に形成されている請求項１に記載の表示装置。
  3. 前記第２バリア層は、０．２Ｎ／ｍｍ以下の密着力で前記他の樹脂層上に形成されている請求項２に記載の表示装置。
  4. 第１樹脂層と、前記第１樹脂層上の第１バリア層と、前記第１バリア層上のスイッチング素子と、を含む第１積層体と、
    前記第１積層体と対面し、第２樹脂層と、前記第２樹脂層と前記第１積層体との間の第２バリア層と、を有する第２積層体と、
    前記第１積層体と前記第２積層体との間の充填層と、を備え、
    前記第１バリア層は、前記第１樹脂層表面側から順に、第１のシリコン酸化膜、第１のシリコン窒化膜、及び第２のシリコン酸化膜の積層を有し、
    前記第２バリア層は、前記第２樹脂層表面側から順に、第３のシリコン酸化膜、第２のシリコン窒化膜、及び第４のシリコン酸化膜の積層を有し、
    前記第２シリコン酸化膜の膜厚は、前記第１シリコン酸化膜の膜厚よりも大きく、
    前記第１のシリコン酸化膜と前記第３のシリコン酸化膜、前記第１のシリコン窒化膜と前記第２のシリコン窒化膜、及び前記第２のシリコン酸化膜と前記第４のシリコン酸化膜は、それぞれ互いに同じ組成及び同じ膜厚を有する、表示装置。
  5. 前記第２バリア層は、０．２Ｎ／ｍｍ以下の密着力で前記第２樹脂層上に形成されている、請求項４に記載の表示装置。
  6. 第１樹脂層表面上に、前記第１樹脂層表面側から順に、第１のシリコン酸化膜、シリコン窒化膜、及び第２のシリコン酸化膜の積層を有するとともに、前記第２シリコン酸化膜の膜厚が前記第１シリコン酸化膜の膜厚よりも大きくなるように第１バリア層を形成し、前記第１バリア層の上方にスイッチング素子を形成し、前記第１バリア層及びスイッチング素子を有する第１積層体を形成し、
    前記第１バリア層の製造条件及び製造工程と同一の製造条件及び製造工程を利用し、各層の積層順、材料及び厚みに関して前記第１バリア層と同一である第２バリア層を第２樹脂層表面上に形成し、前記第２バリア層を有する第２積層体を形成し、
    前記第１バリア層の積層構造と前記第２バリア層の積層構造とが前記スイッチング素子に関し互いに対称となるように、前記第１積層体と前記第２積層体とを対向配置し、
    前記第１積層体と前記第２積層体との間に充填層を形成し、前記第１積層体と前記第２積層体とを接着する表示装置の製造方法。
  7. 前記第１積層体と前記第２積層体とを接着した後、前記第２バリア層から前記第２樹脂層を剥離する請求項６に記載の表示装置の製造方法。
  8. 前記第１樹脂層は、第１支持基板上に予め形成され、
    前記第２樹脂層は、材料及び厚みに関して前記第１支持基板と同一である第２支持基板上に予め形成され、
    前記第１積層体と前記第２積層体とを接着した後、前記第２樹脂層から前記第２支持基板を剥離し、前記第１樹脂層から前記第１支持基板を剥離する請求項６に記載の表示装置の製造方法。
JP2014000857A 2014-01-07 2014-01-07 表示装置及び表示装置の製造方法 Expired - Fee Related JP6294670B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014000857A JP6294670B2 (ja) 2014-01-07 2014-01-07 表示装置及び表示装置の製造方法
US14/585,603 US9666428B2 (en) 2014-01-07 2014-12-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014000857A JP6294670B2 (ja) 2014-01-07 2014-01-07 表示装置及び表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2015129830A JP2015129830A (ja) 2015-07-16
JP2015129830A5 JP2015129830A5 (ja) 2017-02-09
JP6294670B2 true JP6294670B2 (ja) 2018-03-14

Family

ID=53495792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014000857A Expired - Fee Related JP6294670B2 (ja) 2014-01-07 2014-01-07 表示装置及び表示装置の製造方法

Country Status (2)

Country Link
US (1) US9666428B2 (ja)
JP (1) JP6294670B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6486819B2 (ja) * 2015-12-25 2019-03-20 株式会社ジャパンディスプレイ 表示装置
CN205900543U (zh) * 2016-05-18 2017-01-18 武汉华星光电技术有限公司 一种oled显示面板
JP6883275B2 (ja) * 2016-12-19 2021-06-09 大日本印刷株式会社 表示装置形成用基板、表示装置および表示装置の製造方法
US11075347B2 (en) * 2018-10-22 2021-07-27 Lg Display Co., Ltd. Flexible display device
KR102030323B1 (ko) 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248368A (ja) * 1995-03-09 1996-09-27 Nippon Telegr & Teleph Corp <Ntt> 液晶光学素子の製造方法と光導波路用薄型液晶光学素子および導波型光デバイス
US5994912A (en) 1995-10-31 1999-11-30 Texas Instruments Incorporated Fault tolerant selection of die on wafer
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US6166557A (en) 1996-10-31 2000-12-26 Texas Instruments Incorporated Process of selecting dies for testing on a wafer
US7362093B2 (en) 1995-10-31 2008-04-22 Texas Instruments Incorporated IC selectively connecting logic and bypass conductors between opposing pads
US6046600A (en) 1995-10-31 2000-04-04 Texas Instruments Incorporated Process of testing integrated circuit dies on a wafer
US7230447B2 (en) 2003-10-31 2007-06-12 Texas Instruments Incorporated Fault tolerant selection of die on wafer
US6987382B1 (en) 1995-10-31 2006-01-17 Texas Instruments Incorporated System with functional and selector circuits connected by mode lead
US5760643A (en) 1995-10-31 1998-06-02 Texas Instruments Incorporated Integrated circuit die with selective pad-to-pad bypass of internal circuitry
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
US6326801B1 (en) 1996-10-31 2001-12-04 Texas Instruments Incorporated Wafer of semiconductor material with dies, probe areas and leads
US20020024356A1 (en) 1999-10-12 2002-02-28 Whetsel Lee D. Method and apparatus for parallel die testing on wafer
JP4912835B2 (ja) * 2002-11-01 2012-04-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100416840C (zh) 2002-11-01 2008-09-03 株式会社半导体能源研究所 半导体装置及半导体装置的制作方法
JP4218338B2 (ja) * 2002-12-24 2009-02-04 セイコーエプソン株式会社 液晶表示装置の製造方法
JP4974452B2 (ja) * 2003-10-28 2012-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
CN101730938B (zh) * 2007-07-04 2012-10-10 皇家飞利浦电子股份有限公司 在衬底上形成图案化层的方法
CN101765869A (zh) * 2007-10-23 2010-06-30 夏普株式会社 显示装置和显示装置的制造方法
JP2010032768A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置およびその製造方法
KR101108166B1 (ko) * 2010-02-09 2012-01-31 삼성모바일디스플레이주식회사 실리콘 산화물막과 실리콘 리치 실리콘 질화물막을 포함하는 배리어층을 포함하는 유기 발광 장치
JP2013251255A (ja) * 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
KR20180021926A (ko) * 2013-12-02 2018-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
US9666428B2 (en) 2017-05-30
JP2015129830A (ja) 2015-07-16
US20150194392A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
US11409145B2 (en) Display device
US9666832B2 (en) Display device and method of manufacturing the same
US9419243B2 (en) Organic light-emitting diode display, an electronic device including the same, and method of manufacturing said organic light-emitting diode display
US9530826B2 (en) Organic light emitting display device and method of fabricating the same
CN105609530B (zh) 有机发光二极管显示器及其制造方法和电子装置
KR101473309B1 (ko) 표시 장치 및 유기 발광 표시 장치
US9893133B2 (en) Organic light emitting diode display including penetrated portion
US9536929B2 (en) Display device and method of manufacturing the same
US10177347B2 (en) Method for manufacturing display device
JP5887245B2 (ja) 表示装置の製造方法
CN104681746B (zh) 制造有机发光显示装置的方法
KR102385339B1 (ko) 표시 장치 및 그 제조 방법
JP6294670B2 (ja) 表示装置及び表示装置の製造方法
JP2009123645A (ja) 有機ｅｌ表示装置およびその製造方法
JP6446507B2 (ja) 表示装置の製造方法
KR102678277B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180216

R150 Certificate of patent or registration of utility model

Ref document number: 6294670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees