[go: up one dir, main page]

JP6288607B2 - Power amplification module - Google Patents

Power amplification module Download PDF

Info

Publication number
JP6288607B2
JP6288607B2 JP2014106535A JP2014106535A JP6288607B2 JP 6288607 B2 JP6288607 B2 JP 6288607B2 JP 2014106535 A JP2014106535 A JP 2014106535A JP 2014106535 A JP2014106535 A JP 2014106535A JP 6288607 B2 JP6288607 B2 JP 6288607B2
Authority
JP
Japan
Prior art keywords
resistor
bias
circuit
current
amplification module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014106535A
Other languages
Japanese (ja)
Other versions
JP2015222878A (en
Inventor
輝和 長倉
輝和 長倉
正 松岡
正 松岡
寛 岡部
寛 岡部
昌俊 長谷
昌俊 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014106535A priority Critical patent/JP6288607B2/en
Publication of JP2015222878A publication Critical patent/JP2015222878A/en
Application granted granted Critical
Publication of JP6288607B2 publication Critical patent/JP6288607B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、電力増幅モジュールに関する。   The present invention relates to a power amplification module.

携帯電話等の移動体通信機においては、基地局へ送信する無線周波数(RF:Radio Frequency)信号の電力を増幅するために電力増幅モジュールが用いられる。このような電力増幅モジュールには、RF信号を増幅する増幅回路の他に、該増幅回路を構成するトランジスタにバイアス電流を供給するためのバイアス回路が含まれる。   In a mobile communication device such as a mobile phone, a power amplification module is used to amplify the power of a radio frequency (RF) signal transmitted to a base station. Such a power amplifying module includes a bias circuit for supplying a bias current to the transistors constituting the amplifier circuit in addition to the amplifier circuit for amplifying the RF signal.

電力増幅モジュールにおいては、例えば、トランジスタ等の素子の製造ばらつきによってバイアス電流が変化すると、電力増幅モジュールの特性も変化してしまう。そのため、電力増幅モジュールにおいては、製造ばらつきの影響を抑制することが重要である。例えば、特許文献1には、増幅回路を構成するトランジスタに供給されるバイアス電流を参照電流と比較することにより、バイアス電流を制御する構成が開示されている。   In the power amplification module, for example, when the bias current changes due to manufacturing variations of elements such as transistors, the characteristics of the power amplification module also change. Therefore, it is important to suppress the influence of manufacturing variations in the power amplification module. For example, Patent Document 1 discloses a configuration in which a bias current is controlled by comparing a bias current supplied to a transistor included in an amplifier circuit with a reference current.

特開平11−330866号公報JP-A-11-330866

特許文献1に開示されている構成では、バイアス電流と参照電流を比較することにより、バイアス電流を制御することが可能である。しかしながら、参照電流を生成するための電流生成回路と、バイアス電流と参照電流を比較するための比較回路とを、増幅回路ごとに設ける必要があるため、回路規模が大きくなってしまう。   In the configuration disclosed in Patent Document 1, it is possible to control the bias current by comparing the bias current with the reference current. However, since it is necessary to provide a current generation circuit for generating the reference current and a comparison circuit for comparing the bias current and the reference current for each amplifier circuit, the circuit scale increases.

本発明はこのような事情に鑑みてなされたものであり、製造ばらつきに伴うバイアス電流の変動を抑制するとともに、回路規模の増大を抑制可能な電力増幅モジュールを提供することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a power amplification module capable of suppressing a variation in bias current due to manufacturing variations and suppressing an increase in circuit scale.

本発明の一側面に係る電力増幅モジュールは、無線周波数信号を増幅して出力する第1のトランジスタと、一端にバイアス制御電圧が供給される第1の抵抗を含み、第1の抵抗の他端の電圧に応じた第1のバイアス電流を第1のトランジスタに供給する第1のバイアス回路と、を含む無線周波数増幅回路と、一端が接地された第2の抵抗と、第2の抵抗の他端に第1の基準電圧を供給することにより第2の抵抗に流れる電流に基づいて、第2の抵抗の抵抗値に応じたバイアス調整電流を生成する調整電流生成回路と、バイアス調整電流に応じたバイアス制御電圧を生成する制御電圧生成回路と、を含むバイアス制御回路と、を備える。   A power amplification module according to one aspect of the present invention includes a first transistor that amplifies and outputs a radio frequency signal, a first resistor that is supplied with a bias control voltage at one end, and the other end of the first resistor. A radio frequency amplifier circuit including a first bias circuit that supplies a first bias current to the first transistor in accordance with the voltage of the first resistor, a second resistor having one end grounded, and a second resistor An adjustment current generating circuit for generating a bias adjustment current according to the resistance value of the second resistor based on the current flowing through the second resistor by supplying the first reference voltage to the end; and according to the bias adjustment current A bias control circuit including a control voltage generation circuit for generating a bias control voltage.

本発明によれば、製造ばらつきに伴うバイアス電流の変動を抑制するとともに、回路規模の増大を抑制可能な電力増幅モジュールを提供することが可能となる。   According to the present invention, it is possible to provide a power amplification module capable of suppressing fluctuations in bias current due to manufacturing variations and suppressing increase in circuit scale.

本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。It is a figure which shows the structural example of the transmission unit containing the power amplification module which is one Embodiment of this invention. 電力増幅モジュールの構成の一例を示す図である。It is a figure which shows an example of a structure of a power amplification module. RF増幅回路の構成の一例を示す図である。It is a figure which shows an example of a structure of RF amplification circuit. バイアス制御回路の構成の一例を示す図である。It is a figure which shows an example of a structure of a bias control circuit. バイアス回路に含まれる抵抗の抵抗値の変化率と、バイアス制御電圧VBIASとの関係の一例を示すシミュレーション結果である。It is a simulation result which shows an example of the relationship between the change rate of the resistance value of the resistor included in the bias circuit, and the bias control voltage V BIAS . バイアス回路に含まれる抵抗の抵抗値の変化率と、電圧VBとの関係の一例を示すシミュレーション結果である。It is a simulation result which shows an example of the relationship between the rate of change of the resistance value of the resistor included in the bias circuit and the voltage V B. バイアス制御回路の構成の他の一例を示す図である。It is a figure which shows another example of a structure of a bias control circuit. 温度と基準電圧VTとの関係の一例を示す図である。Is a diagram showing an example of a relationship between the temperature and the reference voltage V T. 温度補償回路の構成の一例を示す図である。It is a figure which shows an example of a structure of a temperature compensation circuit. 電流ITの変化の一例を示す図である。Is a diagram illustrating an example of a change in current I T. 基準電圧VTを二次の変化特性で変化させる場合の、温度補償回路の構成の一例を示す図である。It is a figure which shows an example of a structure of a temperature compensation circuit when changing the reference voltage VT by a secondary change characteristic. 電流It3と電流I111との関係の一例を示す図である。Is a diagram showing an example of a relationship between the current I t3 and the current I 111. 電流Iht0の変化の一例を示す図である。It is a figure which shows an example of the change of electric current Iht0 . 電流Iht1と電流ITとの関係の一例を示す図である。Is a diagram showing an example of a relationship between the current I ht1 and the current I T. 温度と基準電圧VTとの関係の一例を示す図である。Is a diagram showing an example of a relationship between the temperature and the reference voltage V T. バイアス制御回路の構成の他の一例を示す図である。It is a figure which shows another example of a structure of a bias control circuit. 温度補償回路の構成の一例を示す図である。It is a figure which shows an example of a structure of a temperature compensation circuit. バイアス制御回路の他の構成の一例を示す図である。It is a figure which shows an example of the other structure of a bias control circuit. 電力増幅モジュールの他の構成の一例を示す図である。It is a figure which shows an example of the other structure of a power amplification module.

以下、図面を参照して本発明の一実施形態について説明する。図1は、本発明の一実施形態である電力増幅モジュールを含む送信ユニットの構成例を示す図である。送信ユニット100は、例えば、携帯電話等の移動体通信機において、音声やデータなどの各種信号を基地局へ送信するために用いられる。なお、移動体通信機は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration example of a transmission unit including a power amplification module according to an embodiment of the present invention. The transmission unit 100 is used for transmitting various signals such as voice and data to a base station in a mobile communication device such as a mobile phone. Although the mobile communication device also includes a receiving unit for receiving signals from the base station, description thereof is omitted here.

図1に示すように、送信ユニット100は、変調部101、送信電力制御部102、電力増幅モジュール103、フロントエンド部104、及びアンテナ105を含む。   As shown in FIG. 1, the transmission unit 100 includes a modulation unit 101, a transmission power control unit 102, a power amplification module 103, a front end unit 104, and an antenna 105.

変調部101は、HSUPA(High Speed Uplink Packet Access)やLTE(Long Term Evolution)等の変調方式に基づいて入力信号を変調し、無線送信を行うための高周波(RF:Radio Frequency)信号を生成する。RF信号は、例えば、数百MHzから数GHz程度である。   Modulation section 101 modulates an input signal based on a modulation scheme such as HSUPA (High Speed Uplink Packet Access) or LTE (Long Term Evolution), and generates a radio frequency (RF) signal for wireless transmission. . The RF signal is, for example, about several hundred MHz to several GHz.

送信電力制御部102は、送信電力制御信号に基づいて、RF信号の電力を調整して出力する。送信電力制御信号は、例えば、基地局から送信される適応電力制御(APC:Adaptive Power Control)信号に基づいて生成される。例えば、基地局は、移動体通信機からの受信信号を測定することにより、移動体通信機における送信電力を適切なレベルに調整するためのコマンドとして、APC信号を移動体通信機に送信することができる。   The transmission power control unit 102 adjusts and outputs the power of the RF signal based on the transmission power control signal. The transmission power control signal is generated based on, for example, an adaptive power control (APC) signal transmitted from the base station. For example, the base station transmits an APC signal to the mobile communication device as a command for adjusting the transmission power in the mobile communication device to an appropriate level by measuring the received signal from the mobile communication device. Can do.

電力増幅モジュール103は、送信電力制御部102から出力されるRF信号(RFIN)の電力を、基地局に送信するために必要なレベルまで増幅し、増幅信号(RFOUT)を出力する。 The power amplification module 103 amplifies the power of the RF signal (RF IN ) output from the transmission power control unit 102 to a level necessary for transmission to the base station, and outputs an amplified signal (RF OUT ).

フロントエンド部104は、増幅信号に対するフィルタリングや、基地局から受信する受信信号とのスイッチングなどを行う。フロントエンド部104から出力される増幅信号は、アンテナ105を介して基地局に送信される。   The front end unit 104 performs filtering on the amplified signal, switching with a reception signal received from the base station, and the like. The amplified signal output from the front end unit 104 is transmitted to the base station via the antenna 105.

図2は、電力増幅モジュール103の構成の一例(電力増幅モジュール103A)を示す図である。電力増幅モジュール103Aは、RF増幅回路201(無線周波数増幅回路)、バイアス制御回路202、及び整合回路(MN:Matching Network)203を含む。   FIG. 2 is a diagram illustrating an example of the configuration of the power amplification module 103 (power amplification module 103A). The power amplification module 103A includes an RF amplification circuit 201 (radio frequency amplification circuit), a bias control circuit 202, and a matching circuit (MN: Matching Network) 203.

図2に示す構成では、RF増幅回路201とバイアス制御回路202は、異なる基板に形成されている。例えば、RF増幅回路201は、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等のバイポーラトランジスタを用いた集積回路として構成される。また、例えば、バイアス制御回路202は、MOSFET(MOS Field-Effect Transistor)を用いた集積回路として構成される。   In the configuration shown in FIG. 2, the RF amplifier circuit 201 and the bias control circuit 202 are formed on different substrates. For example, the RF amplifier circuit 201 is configured as an integrated circuit using a bipolar transistor such as a heterojunction bipolar transistor (HBT). Further, for example, the bias control circuit 202 is configured as an integrated circuit using a MOSFET (MOS Field-Effect Transistor).

RF増幅回路201は、バイアス回路211(第1のバイアス回路)、増幅回路212、整合回路213、及び抵抗214(第2の抵抗)を含む。   The RF amplifier circuit 201 includes a bias circuit 211 (first bias circuit), an amplifier circuit 212, a matching circuit 213, and a resistor 214 (second resistor).

バイアス回路211は、バイアス制御回路202から供給されるバイアス制御電圧VBIASに基づいて、増幅回路212を構成するトランジスタにバイアス電流を供給する。 The bias circuit 211 supplies a bias current to the transistors constituting the amplifier circuit 212 based on the bias control voltage V BIAS supplied from the bias control circuit 202.

増幅回路212は、入力されるRF信号(RFIN)を増幅し、増幅信号(RFOUT)を出力する。なお、整合回路213,203は、増幅回路212の前後に設けられた回路とのインピーダンスを整合させるためのものであり、例えば、キャパシタやインダクタを用いて構成される。 The amplifier circuit 212 amplifies the input RF signal (RF IN ) and outputs an amplified signal (RF OUT ). The matching circuits 213 and 203 are for matching impedances with circuits provided before and after the amplifier circuit 212, and are configured using, for example, capacitors or inductors.

抵抗214は、バイアス回路211に含まれる抵抗の製造ばらつきによるバイアス電流の変動を抑制するために設けられている。詳細は後述する。   The resistor 214 is provided to suppress fluctuations in the bias current due to manufacturing variations of the resistors included in the bias circuit 211. Details will be described later.

バイアス制御回路202は、バッテリ電圧VBATを用いて、バイアス回路211に供給されるバイアス制御電圧VBIASを生成する。なお、バイアス制御回路202は、抵抗214に所定レベルの基準電圧(例えば、バンドギャップ電圧VBG)を印加することによってRF増幅回路201における抵抗の製造ばらつきを検出することができる。そして、バイアス制御回路202は、抵抗の製造ばらつきによるバイアス電流の変動が抑制されるように、バイアス制御電圧VBIASを調整することができる。詳細は後述する。 The bias control circuit 202 generates a bias control voltage V BIAS supplied to the bias circuit 211 using the battery voltage V BAT . The bias control circuit 202 can detect a manufacturing variation in resistance in the RF amplifier circuit 201 by applying a reference voltage of a predetermined level (for example, a band gap voltage V BG ) to the resistor 214. The bias control circuit 202 can adjust the bias control voltage V BIAS so that fluctuations in the bias current due to manufacturing variations in resistance are suppressed. Details will be described later.

RF増幅回路201及びバイアス制御回路202の構成例について説明する。   Configuration examples of the RF amplifier circuit 201 and the bias control circuit 202 will be described.

図3は、RF増幅回路201の構成の一例を示す図である。前述したように、RF増幅回路201は、バイアス回路211(第1のバイアス回路)、増幅回路212、整合回路213、及び抵抗214を含む。   FIG. 3 is a diagram illustrating an example of the configuration of the RF amplifier circuit 201. As described above, the RF amplifier circuit 201 includes the bias circuit 211 (first bias circuit), the amplifier circuit 212, the matching circuit 213, and the resistor 214.

バイアス回路211は、トランジスタ301(第3のトランジスタ)、抵抗302〜304、及びダイオード305,306を含む。ここで、トランジスタ301は、例えば、HBT等のバイポーラトランジスタである。   The bias circuit 211 includes a transistor 301 (third transistor), resistors 302 to 304, and diodes 305 and 306. Here, the transistor 301 is a bipolar transistor such as an HBT, for example.

バイアス回路211では、抵抗302(第1の抵抗)の一端にバイアス制御電圧VBIASが印加される。抵抗302の他端は、直列に接続されたダイオード305,306に接続されるとともに、抵抗303の一端に接続されている。そして、抵抗303の他端が、トランジスタ301のベースに接続されている。また、トランジスタ301のコレクタにはバッテリ電圧VBATが印加されている。そして、トランジスタ301のエミッタが抵抗304の一端に接続され、抵抗304の他端が増幅回路212へのバイアス出力として増幅回路212に接続されている。 In the bias circuit 211, the bias control voltage V BIAS is applied to one end of the resistor 302 (first resistor). The other end of the resistor 302 is connected to the diodes 305 and 306 connected in series and to one end of the resistor 303. The other end of the resistor 303 is connected to the base of the transistor 301. A battery voltage V BAT is applied to the collector of the transistor 301. The emitter of the transistor 301 is connected to one end of the resistor 304, and the other end of the resistor 304 is connected to the amplifier circuit 212 as a bias output to the amplifier circuit 212.

増幅回路212は、トランジスタ311(第1のトランジスタ)、及びインダクタ313を含む。ここで、トランジスタ311は、例えば、HBT等のバイポーラトランジスタである。   The amplifier circuit 212 includes a transistor 311 (first transistor) and an inductor 313. Here, the transistor 311 is, for example, a bipolar transistor such as an HBT.

図3に示すように、トランジスタ311のベースには、RF信号(RFIN)が整合回路213を介して入力されるとともに、バイアス回路211からのバイアス電流が供給される。また、インダクタ313の一端にはバッテリ電圧VBATが印加され、インダクタ313の他端が、トランジスタ311のコレクタに接続されている。そして、トランジスタ311のコレクタから、増幅信号RFOUTが整合回路203を介して出力される。 As shown in FIG. 3, an RF signal (RF IN ) is input to the base of the transistor 311 via the matching circuit 213 and a bias current from the bias circuit 211 is supplied. In addition, the battery voltage V BAT is applied to one end of the inductor 313, and the other end of the inductor 313 is connected to the collector of the transistor 311. Then, the amplified signal RF OUT is output from the collector of the transistor 311 via the matching circuit 203.

抵抗214の一端には、バイアス制御回路202から供給される所定レベルの基準電圧(例えば、バンドギャップ電圧VBG)(第1の基準電圧)が印加される。また、抵抗214の他端は接地されている。RF増幅回路201において、抵抗302及び抵抗214は、同一基板上に形成することができるため、サイズ及び形状が同一の抵抗素子を用いて構成することができる。なお、ここで言う、抵抗のサイズとは、膜厚や幅を示す。例えば、抵抗214が1つの抵抗素子で構成されている場合、抵抗302は、この抵抗素子を複数個並列に接続した構成とすることができる。 A reference voltage of a predetermined level (for example, a band gap voltage V BG ) (first reference voltage) supplied from the bias control circuit 202 is applied to one end of the resistor 214. The other end of the resistor 214 is grounded. In the RF amplifier circuit 201, the resistor 302 and the resistor 214 can be formed over the same substrate, and thus can be formed using resistance elements having the same size and shape. Here, the size of the resistor refers to a film thickness and a width. For example, when the resistor 214 is composed of one resistor element, the resistor 302 can be configured by connecting a plurality of the resistor elements in parallel.

図4は、バイアス制御回路202の構成の一例(バイアス制御回路202A)を示す図である。図4に示すように、バイアス制御回路202Aは、バンドギャップ(BG)回路401、調整電流生成回路402、及び制御電圧生成回路403を含む。   FIG. 4 is a diagram illustrating an example of the configuration of the bias control circuit 202 (bias control circuit 202A). As shown in FIG. 4, the bias control circuit 202 </ b> A includes a band gap (BG) circuit 401, an adjustment current generation circuit 402, and a control voltage generation circuit 403.

バンドギャップ回路401は、バッテリ電圧VBAT等の電源電圧から、温度や電源電圧の変動に依存しないバンドギャップ電圧VBGを生成する。バンドギャップ電圧VBGは、例えば、1.2V程度である。 The bandgap circuit 401 generates a bandgap voltage VBG that does not depend on temperature and power supply voltage fluctuations from a power supply voltage such as the battery voltage VBAT . The band gap voltage V BG is, for example, about 1.2V.

調整電流生成回路402は、抵抗214の抵抗値に応じたバイアス調整電流IADJを生成する回路である。調整電流生成回路402は、オペアンプ411及びトランジスタ(P型MOSFET)412,413を含む。 The adjustment current generation circuit 402 is a circuit that generates a bias adjustment current I ADJ according to the resistance value of the resistor 214. The adjustment current generation circuit 402 includes an operational amplifier 411 and transistors (P-type MOSFETs) 412 and 413.

オペアンプ411の非反転入力端子には、バンドギャップ電圧VBGが印加される。オペアンプ411の反転入力端子は、トランジスタ412のドレイン及び抵抗214の一端に接続されている。オペアンプ411の出力端子は、トランジスタ412,413のゲートに接続されている。 A band gap voltage V BG is applied to the non-inverting input terminal of the operational amplifier 411. The inverting input terminal of the operational amplifier 411 is connected to the drain of the transistor 412 and one end of the resistor 214. The output terminal of the operational amplifier 411 is connected to the gates of the transistors 412 and 413.

トランジスタ412は、ソースにバッテリ電圧VBATが印加され、ドレインが抵抗214の一端と接続されている。トランジスタ413は、ソースにバッテリ電圧VBATが印加され、ドレインが制御電圧生成回路403に接続されている。 In the transistor 412, the battery voltage V BAT is applied to the source, and the drain is connected to one end of the resistor 214. In the transistor 413, the battery voltage V BAT is applied to the source, and the drain is connected to the control voltage generation circuit 403.

調整電流生成回路402では、オペアンプ411の非反転入力端子と反転入力端子との間のイマジナリショートにより、オペアンプ411の反転入力端子の電圧がVBGとなる。抵抗214の抵抗値をRADJ、トランジスタ412に流れる電流をI41とすると、I41=VBG/RADJとなる。トランジスタ412,413のサイズ(ゲート幅とゲート長の専有面積)の比をm41:m42とすると、トランジスタ413に流れるバイアス調整電流IADJは、(m42/m41)×(VBG/RADJ)となる。 In the adjustment current generation circuit 402, the voltage at the inverting input terminal of the operational amplifier 411 becomes V BG due to an imaginary short between the non-inverting input terminal and the inverting input terminal of the operational amplifier 411. Assuming that the resistance value of the resistor 214 is R ADJ and the current flowing through the transistor 412 is I 41 , I 41 = V BG / R ADJ . When the ratio of the sizes of the transistors 412 and 413 (the exclusive area of the gate width and the gate length) is m 41 : m 42 , the bias adjustment current I ADJ flowing through the transistor 413 is (m 42 / m 41 ) × (V BG / R ADJ ).

制御電圧生成回路403は、オペアンプ421、抵抗422(第4の抵抗)及び抵抗423(第5の抵抗)を含む。   The control voltage generation circuit 403 includes an operational amplifier 421, a resistor 422 (fourth resistor), and a resistor 423 (fifth resistor).

オペアンプ421の非反転入力端子には、バンドギャップ電圧VBG(第2の基準電圧)が印加される。抵抗422は、一端がオペアンプ421の反転入力端子に接続され、他端が接地されている。抵抗423は、一端がオペアンプ421の反転入力端子に接続され、他端がオペアンプ421の出力端子に接続されている。また、抵抗422,423の接続点に、バイアス調整電流IADJが供給される。 A band gap voltage V BG (second reference voltage) is applied to the non-inverting input terminal of the operational amplifier 421. The resistor 422 has one end connected to the inverting input terminal of the operational amplifier 421 and the other end grounded. The resistor 423 has one end connected to the inverting input terminal of the operational amplifier 421 and the other end connected to the output terminal of the operational amplifier 421. Further, the bias adjustment current I ADJ is supplied to the connection point between the resistors 422 and 423.

オペアンプ421及び抵抗422,423は非反転増幅回路を構成している。抵抗422,423の抵抗値を、それぞれ、R41,R42とすると、オペアンプ421の出力端子から出力されるバイアス制御電圧VBIASは、{1+(R42/R41)}×VBG−IADJ×R42={1+(R42/R41)}×VBG−(m42/m41)×(VBG/RADJ)×R42となる。従って、バイアス制御電圧VBIASは、抵抗214の抵抗値RADJに伴って増減する。即ち、製造ばらつきによる抵抗値RADJの変化に伴って、バイアス制御電圧VBIASも変化する。なお、抵抗214は、RF増幅回路201を構成する集積回路の基板上に設けられている。そのため、抵抗214の抵抗値RADJの変化率と、バイアス回路211の抵抗302の抵抗値の変化率は、同程度である。従って、製造ばらつきによって抵抗302の抵抗値に変化が生じると、バイアス制御電圧VBIASが抵抗302の抵抗値の変化に応じて調整される。これにより、バイアス電流の変動を抑制することができる。 The operational amplifier 421 and the resistors 422 and 423 constitute a non-inverting amplifier circuit. When the resistance values of the resistors 422 and 423 are R 41 and R 42 , respectively, the bias control voltage V BIAS output from the output terminal of the operational amplifier 421 is {1+ (R 42 / R 41 )} × V BG −I ADJ × R 42 = {1+ (R 42 / R 41 )} × V BG − (m 42 / m 41 ) × (V BG / R ADJ ) × R 42 Therefore, the bias control voltage V BIAS increases or decreases with the resistance value R ADJ of the resistor 214. That is, as the resistance value R ADJ changes due to manufacturing variations, the bias control voltage V BIAS also changes. The resistor 214 is provided on a substrate of an integrated circuit that constitutes the RF amplifier circuit 201. Therefore, the change rate of the resistance value R ADJ of the resistor 214 and the change rate of the resistance value of the resistor 302 of the bias circuit 211 are approximately the same. Therefore, when the resistance value of the resistor 302 changes due to manufacturing variations, the bias control voltage V BIAS is adjusted according to the change in the resistance value of the resistor 302. Thereby, the fluctuation | variation of a bias current can be suppressed.

図5及び図6は、抵抗302の抵抗値の変化率と、バイアス制御電圧VBIAS及び電圧VBとの関係の一例を示すシミュレーション結果である。なお、抵抗214の抵抗値も、抵抗302の抵抗値と同様に変化する。図6における電圧VBは、図3に示すように、トランジスタ301のベースに接続された抵抗303の一端に印加される電圧である。図5及び図6には、バイアス調整電流IADJによる調整がない場合とある場合のシミュレーション結果が示されている。 5 and 6 are simulation results showing an example of the relationship between the change rate of the resistance value of the resistor 302 and the bias control voltage V BIAS and the voltage V B. Note that the resistance value of the resistor 214 also changes in the same manner as the resistance value of the resistor 302. The voltage V B in FIG. 6 is a voltage applied to one end of the resistor 303 connected to the base of the transistor 301 as shown in FIG. FIG. 5 and FIG. 6 show simulation results when there is no adjustment with the bias adjustment current I ADJ and when there is no adjustment.

図5において、横軸は、抵抗302の抵抗値の変化率(%)を示し、縦軸は、バイアス制御電圧VBIAS(V)を示している。バイアス調整電流IADJによる調整がない場合、制御電圧生成回路403の電圧増幅率は一定であるため、バイアス制御電圧VBIASは一定である。一方、バイアス調整電流IADJによる調整がある場合、抵抗302の抵抗値が大きくなるに従って、バイアス制御電圧VBIASも大きくなっている。 In FIG. 5, the horizontal axis represents the rate of change (%) of the resistance value of the resistor 302, and the vertical axis represents the bias control voltage V BIAS (V). When there is no adjustment by the bias adjustment current I ADJ , the bias control voltage V BIAS is constant because the voltage amplification factor of the control voltage generation circuit 403 is constant. On the other hand, when there is adjustment by the bias adjustment current I ADJ , the bias control voltage V BIAS increases as the resistance value of the resistor 302 increases.

図6において、横軸は、抵抗302の抵抗値の変化率(%)を示し、縦軸は、電圧VB(V)を示している。バイアス調整電流IADJによる調整がない場合、バイアス制御電圧VBIASが図5に示したように一定であるため、抵抗302の抵抗値が大きくなるに従って、電圧VBは小さくなっている。一方、バイアス調整電流IADJによる調整がある場合、バイアス制御電圧VBIASが図5に示したように抵抗302の抵抗値の変化に従って変化するため、電圧VBはほぼ一定となっている。 In FIG. 6, the horizontal axis indicates the rate of change (%) of the resistance value of the resistor 302, and the vertical axis indicates the voltage V B (V). When there is no adjustment by the bias adjustment current I ADJ , the bias control voltage V BIAS is constant as shown in FIG. 5, so the voltage V B decreases as the resistance value of the resistor 302 increases. On the other hand, when there is adjustment by the bias adjustment current I ADJ , the bias control voltage V BIAS changes according to the change in the resistance value of the resistor 302 as shown in FIG. 5, and therefore the voltage V B is substantially constant.

このように、製造ばらつきによる抵抗302の抵抗値の変化に応じてバイアス制御電圧VBIASを調整することにより、電圧VBの変動を抑制し、バイアス電流の変動を抑制することができる。また、バイアス制御電圧VBIASを調整するための調整電流生成回路402を増幅回路ごとに設ける必要はないため、回路規模の増大を抑制することが可能である。 As described above, by adjusting the bias control voltage V BIAS according to the change in the resistance value of the resistor 302 due to manufacturing variations, the fluctuation of the voltage V B can be suppressed and the fluctuation of the bias current can be suppressed. Further, since it is not necessary to provide the adjustment current generating circuit 402 for adjusting the bias control voltage V BIAS for each amplifier circuit, it is possible to suppress an increase in circuit scale.

図7は、バイアス制御回路202の構成の他の一例(バイアス制御回路202B)を示す図である。なお、図4に示した構成と同一の要素には、同一の符号を付して説明を省略する。バイアス制御回路202Bは、図4に示した構成に加えて、温度補償回路701を含む。   FIG. 7 is a diagram showing another example of the configuration of the bias control circuit 202 (bias control circuit 202B). It should be noted that the same elements as those shown in FIG. Bias control circuit 202B includes a temperature compensation circuit 701 in addition to the configuration shown in FIG.

温度補償回路701は、バイアス電流の温度による変化を抑制するための回路であり、バンドギャップ電圧VBG(第4の基準電圧)に基づいて、基準電圧VT(第2の基準電圧)を生成する。バイアス回路211を図3に示した構成とする場合、バイアス電流は、ダイオード305,306の順方向電圧の温度特性の影響を受けることがある。具体的には、低温時に、ダイオード305,306の順方向電圧が上昇すると、トランジスタ301のベース電流が減少し、結果的に、バイアス回路211から出力されるバイアス電流も減少してしまう。 The temperature compensation circuit 701 is a circuit for suppressing a change in bias current due to temperature, and generates a reference voltage V T (second reference voltage) based on the band gap voltage V BG (fourth reference voltage). To do. When the bias circuit 211 has the configuration shown in FIG. 3, the bias current may be affected by the temperature characteristics of the forward voltage of the diodes 305 and 306. Specifically, when the forward voltage of the diodes 305 and 306 increases at a low temperature, the base current of the transistor 301 decreases, and as a result, the bias current output from the bias circuit 211 also decreases.

そこで、温度補償回路701は、ダイオード305,306の順方向電圧の温度特性に応じて変化する基準電圧VTを生成する。図8は、温度Tと基準電圧VTとの関係の一例を示す図である。なお、図8では、温度Tと基準電圧VTとの関係が直線で示されているが、温度Tと基準電圧VTとの関係はこれに限られず、例えば曲線であってもよい。 Therefore, the temperature compensation circuit 701 generates a reference voltage V T that changes according to the temperature characteristics of the forward voltage of the diodes 305 and 306. FIG. 8 is a diagram illustrating an example of the relationship between the temperature T and the reference voltage V T. In FIG. 8, the relationship between the temperature T and the reference voltage V T is indicated by a straight line, but the relationship between the temperature T and the reference voltage V T is not limited to this, and may be a curve, for example.

図9は、温度補償回路701の構成の一例(温度補償回路701A)を示す図である。温度補償回路701Aは、定電流生成回路901、補償電流生成回路902、及び電流電圧変換回路903を含む。定電流生成回路901は、温度によらず一定の電流を生成する回路である。補償電流生成回路902は、温度に応じて変化する補償電流を生成する回路である。そして、電流電圧変換回路903は、定電流生成回路901によって生成される定電流と、補償電流生成回路902によって生成される補償電流とに応じて変化する電流ITを基準電圧VTに変換する回路である。 FIG. 9 is a diagram illustrating an example of the configuration of the temperature compensation circuit 701 (temperature compensation circuit 701A). The temperature compensation circuit 701A includes a constant current generation circuit 901, a compensation current generation circuit 902, and a current-voltage conversion circuit 903. The constant current generation circuit 901 is a circuit that generates a constant current regardless of temperature. The compensation current generation circuit 902 is a circuit that generates a compensation current that changes according to temperature. The current-voltage conversion circuit 903 converts the current I T that changes according to the constant current generated by the constant current generation circuit 901 and the compensation current generated by the compensation current generation circuit 902 into a reference voltage V T. Circuit.

定電流生成回路901は、オペアンプ911、トランジスタ(PチャネルMOSFET)912,913、及び抵抗914を含む。オペアンプ911は、非反転入力端子にバンドギャップ電圧VBGが印加され、反転入力端子がトランジスタ912と抵抗914との接続点に接続され、出力端子がトランジスタ912,913のゲートに接続されている。 The constant current generation circuit 901 includes an operational amplifier 911, transistors (P channel MOSFETs) 912 and 913, and a resistor 914. The operational amplifier 911 has a band gap voltage V BG applied to a non-inverting input terminal, an inverting input terminal connected to a connection point between the transistor 912 and the resistor 914, and an output terminal connected to the gates of the transistors 912 and 913.

補償電流生成回路902は、オペアンプ921、トランジスタ(PチャネルMOSFET)922,923、トランジスタ(NチャネルMOSFET)924,925、抵抗926、及びダイオード927を含む。オペアンプ921は、非反転入力端子にバンドギャップ電圧VBGが印加され、反転入力端子がトランジスタ922と抵抗926との接続点に接続され、出力端子がトランジスタ922,923のゲートに接続されている。トランジスタ924は、トランジスタ923と直列にダイオード接続されるとともに、トランジスタ925と電流ミラー接続されている。トランジスタ925のドレインは、定電流生成回路901のトランジスタ913のドレインと接続されている。抵抗926は、一端が、トランジスタ922のドレインと接続され、他端が、ダイオード927を介して接地されている。なお、ダイオード927の温度特性は、ダイオード305,306の温度特性と同等である。 The compensation current generation circuit 902 includes an operational amplifier 921, transistors (P-channel MOSFETs) 922 and 923, transistors (N-channel MOSFETs) 924 and 925, a resistor 926, and a diode 927. In the operational amplifier 921, the band gap voltage V BG is applied to the non-inverting input terminal, the inverting input terminal is connected to the connection point between the transistor 922 and the resistor 926, and the output terminal is connected to the gates of the transistors 922 and 923. The transistor 924 is diode-connected in series with the transistor 923 and is current-mirror connected to the transistor 925. The drain of the transistor 925 is connected to the drain of the transistor 913 of the constant current generation circuit 901. The resistor 926 has one end connected to the drain of the transistor 922 and the other end grounded via a diode 927. Note that the temperature characteristics of the diode 927 are equivalent to the temperature characteristics of the diodes 305 and 306.

電流電圧変換回路903は、抵抗931を含む。抵抗931は、一端が、定電流生成回路901のトランジスタ913のドレインと、補償電流生成回路902のトランジスタ925のドレインとに接続され、他端が接地されている。   The current / voltage conversion circuit 903 includes a resistor 931. One end of the resistor 931 is connected to the drain of the transistor 913 of the constant current generation circuit 901 and the drain of the transistor 925 of the compensation current generation circuit 902, and the other end is grounded.

図9に示す構成において、抵抗914の抵抗値をR90とすると、トランジスタ912に流れる電流I90はVBG/R90(定電流)となる。そして、トランジスタ913に流れる電流I91は、k1×I90(定電流)となる。なお、k1は、トランジスタ912,913のサイズ比に応じた係数である。 In the configuration shown in FIG. 9, when the resistance value of the resistor 914 is R 90 , the current I 90 flowing through the transistor 912 is V BG / R 90 (constant current). The current I 91 flowing through the transistor 913 is k 1 × I 90 (constant current). Note that k 1 is a coefficient corresponding to the size ratio of the transistors 912 and 913.

また、抵抗926の抵抗値をR91、ダイオード927の順方向電圧をVFとすると、トランジスタ922に流れる電流It0は、(VBG−VF)/R91となる。そして、トランジスタ923に流れる電流I t1は、k2×It0となる。なお、k2は、トランジスタ922,923のサイズ比に応じた係数である。さらに、トランジスタ925に流れる電流は、It2=k3×It1となる。なお、k3は、トランジスタ924,925のサイズ比に応じた係数である。ここで、VFは温度に応じて変化するから、電流It0〜It2も温度に応じて変化することとなる。 Further, when the resistance value of the resistor 926 R 91, the forward voltage of the diode 927 and V F, a current I t0 flowing through the transistor 922 becomes (V BG -V F) / R 91. The current I t1 flowing through the transistor 923 is k 2 × I t0 . Note that k 2 is a coefficient corresponding to the size ratio of the transistors 922 and 923. Further, the current flowing through the transistor 925 is I t2 = k 3 × I t1 . Note that k 3 is a coefficient corresponding to the size ratio of the transistors 924 and 925. Here, V F is because changes according to temperature, so that the current I t0 ~I t2 also changes depending on the temperature.

図10は、電流ITの変化の一例を示す図である。ダイオード927の順方向電圧VFが、温度の上昇に応じて低くなることとすると、電流It2は、温度の上昇に応じて増加することとなる。なお、電流It2は、抵抗931に流れる電流ITとは向きが逆であるため、図10において、電流It2は負の温度特性で示されている。そして、抵抗R92に流れる電流ITは、電流I91から電流It2を引いたものであるため、図10に示すように、温度の上昇に応じて減少することとなる。このような電流ITが抵抗931によって電圧に変換されることにより、図8に示したように、温度の上昇に応じて低くなる基準電圧VTを生成することができる。すなわち、ダイオード305,306の順方向電圧の温度特性に応じて変化する基準電圧VTを生成することができる。 Figure 10 is a diagram showing an example of a change in current I T. Forward voltage V F of the diode 927 is, when it becomes lower with an increase in temperature, current I t2 becomes possible to increase with increasing temperature. Note that since the current I t2 is opposite in direction to the current I T flowing through the resistor 931, the current I t2 is shown by a negative temperature characteristic in FIG. Since the current I T flowing through the resistor R 92 is obtained by subtracting the current I t2 from the current I 91 , the current I T decreases as the temperature rises as shown in FIG. By converting such a current I T into a voltage by the resistor 931, as shown in FIG. 8, it is possible to generate a reference voltage V T that decreases as the temperature rises. That is, the reference voltage V T that changes according to the temperature characteristics of the forward voltage of the diodes 305 and 306 can be generated.

図7に戻り、バイアス制御回路202Bでは、このように生成される基準電圧VTに基づいてバイアス制御電圧VBIASが生成される。従って、バイアス制御電圧VBIASは、ダイオード305,306の順方向電圧の温度特性に応じて変化することとなる。これにより、温度変化によってダイオード305,306の順方向電圧が変動しても、バイアス制御電圧VBIASも連動して変化するため、バイアス電流の変動を抑制することができる。 Returning to FIG. 7, in the bias control circuit 202B, the bias control voltage V BIAS is generated based on the reference voltage V T generated in this way. Therefore, the bias control voltage V BIAS changes according to the temperature characteristics of the forward voltage of the diodes 305 and 306. Thereby, even if the forward voltage of the diodes 305 and 306 fluctuates due to temperature change, the bias control voltage V BIAS also changes in conjunction with it, so that fluctuation of the bias current can be suppressed.

図9には、基準電圧VTを一次(直線)の変化特性で変化させるための構成の一例を示したが、基準電圧VTの変化特性は二次以上であってもよい。図11は、基準電圧VTを二次の変化特性で変化させる場合の、温度補償回路701の構成の一例(温度補償回路701B)を示す図である。なお、図9に示した構成と同一の要素には同一の符号を付して説明を省略する。温度補償回路701Bは、図9に示した構成に加えて、二次補正回路1101を含む。 Although FIG. 9 shows an example of a configuration for changing the reference voltage V T with a primary (straight line) change characteristic, the change characteristic of the reference voltage V T may be secondary or higher. FIG. 11 is a diagram illustrating an example of the configuration of the temperature compensation circuit 701 (temperature compensation circuit 701B) when the reference voltage V T is changed with a secondary change characteristic. In addition, the same code | symbol is attached | subjected to the element same as the structure shown in FIG. 9, and description is abbreviate | omitted. The temperature compensation circuit 701B includes a secondary correction circuit 1101 in addition to the configuration shown in FIG.

二次補正回路1101は、トランジスタ(PチャネルMOSFET)1111〜1113及びトランジスタ1114(NチャネルMOSFET)を含む。トランジスタ1111は、ゲートがオペアンプ911の出力端子に接続され、ドレインがトランジスタ1114のドレインに接続されている。トランジスタ1112は、ダイオード接続されるとともに、トランジスタ1113と電流ミラー接続されている。また、トランジスタ1112は、ドレインが、トランジスタ1111のドレインと接続されている。トランジスタ1113は、ドレインが抵抗931の一端に接続されている。トランジスタ1114は、トランジスタ924と電流ミラー接続されている。   The secondary correction circuit 1101 includes transistors (P-channel MOSFETs) 1111 to 1113 and a transistor 1114 (N-channel MOSFET). The transistor 1111 has a gate connected to the output terminal of the operational amplifier 911 and a drain connected to the drain of the transistor 1114. The transistor 1112 is diode-connected and also connected to the transistor 1113 in a current mirror. The drain of the transistor 1112 is connected to the drain of the transistor 1111. The drain of the transistor 1113 is connected to one end of the resistor 931. The transistor 1114 is current-mirror connected to the transistor 924.

温度補償回路701Bにおいて、トランジスタ1114に流れる電流は、It3=k4×It1となる。なお、k4は、トランジスタ924,1114のサイズ比に応じた係数である。また、トランジスタ1111に流れる電流は、I111=k5×I90となる。なお、k5は、トランジスタ912,1111のサイズ比に応じた係数である。そして、トランジスタ1112に流れる電流は、Iht0=It3−I111となる(ただし、Iht0≧0)。また、トランジスタ1113に流れる電流は、Iht1=k6×Iht0となる。なお、k6は、トランジスタ1112,1113のサイズ比に応じた係数である。 In the temperature compensation circuit 701B, the current flowing through the transistor 1114 is I t3 = k 4 × I t1 . Note that k 4 is a coefficient corresponding to the size ratio of the transistors 924 and 1114. Further, the current flowing through the transistor 1111 is I 111 = k 5 × I 90 . Note that k 5 is a coefficient corresponding to the size ratio of the transistors 912 and 1111. The current flowing in the transistor 1112 is I ht0 = I t3 −I 111 (where I ht0 ≧ 0). The current flowing through the transistor 1113 is I ht1 = k 6 × I ht0 . Note that k 6 is a coefficient corresponding to the size ratio of the transistors 1112 and 1113.

図12は、電流It3と電流I111との関係の一例を示す図である。また、図13は、電流Iht0の変化の一例を示す図である。図12に示す例では、定電流I111は、25℃における電流It3の値に設定されている。温度が25℃より低い場合、定電流I111が電流It3より大きいため、トランジスタ1111は飽和動作となり、トランジスタ1112には電流が流れない(Iht0=0)。一方、温度が25℃より高い場合、定電流I111が電流It3より小さいため、トランジスタ1112には差分の電流Iht0が流れる。したがって、図13に示すように、電流Iht0(=It3−I111)は、25℃までゼロであり、25℃以上では温度の上昇に伴って増加することとなる。 Figure 12 is a diagram showing an example of the relationship between the current I t3 and the current I 111. FIG. 13 is a diagram illustrating an example of a change in the current Iht0 . In the example shown in FIG. 12, constant current I 111 is set to the value of the current I t3 at 25 ° C.. If the temperature is lower than 25 ° C., for a constant current I 111 is larger than the current I t3, the transistor 1111 becomes saturated operation, no current flows through the transistor 1112 (I ht0 = 0). On the other hand, if the temperature is higher than 25 ° C., for a constant current I 111 is less than the current I t3, current I ht0 the difference flows through the transistor 1112. Therefore, as shown in FIG. 13, the current I ht0 (= I t3 −I 111 ) is zero up to 25 ° C., and increases as the temperature rises above 25 ° C.

図14は、電流Iht1と電流ITとの関係の一例を示す図である。電流Iht0が図13に示すように変化する場合、電流Iht1も同様に変化する。したがって、図14に示すように、電流IT(=(I91−It2)+Iht1)は、ある温度(例えば25℃)において傾きが変化することとなる。すなわち、電流ITは、二次の変化特性で変化することとなる。したがって、電流ITに応じた基準電圧VTも、図15に示すように、二次の変化特性で変化することとなる。これにより、ダイオード305,306の順方向電圧の温度特性に応じた基準電圧VBIASの調整を、より高精度に行うことが可能となる。 Figure 14 is a diagram showing an example of the relationship between the current I ht1 and the current I T. When the current I ht0 changes as shown in FIG. 13, the current I ht1 changes similarly. Therefore, as shown in FIG. 14, the slope of the current I T (= (I 91 −I t2 ) + I ht1 ) changes at a certain temperature (for example, 25 ° C.). That is, the current I T changes with secondary change characteristics. Therefore, the reference voltage V T corresponding to the current I T also changes with secondary change characteristics as shown in FIG. This makes it possible to adjust the reference voltage V BIAS in accordance with the temperature characteristics of the forward voltage of the diodes 305 and 306 with higher accuracy.

図16は、バイアス制御回路202の構成の他の一例(バイアス制御回路202C)を示す図である。なお、図7に示した構成と同一の要素には、同一の符号を付して説明を省略する。バイアス制御回路202Cは、図7に示した調整電流生成回路402及び温度補償回路701の代わりに、調整電流生成回路1601及び温度補償回路1602を備えている。また、図7に示した構成と異なり、調整電流生成回路1601から出力されるバイアス調整電流IADJは、温度補償回路1602に供給されている。 FIG. 16 is a diagram illustrating another example of the configuration of the bias control circuit 202 (bias control circuit 202C). Note that the same elements as those shown in FIG. 7 are denoted by the same reference numerals and description thereof is omitted. The bias control circuit 202C includes an adjustment current generation circuit 1601 and a temperature compensation circuit 1602 instead of the adjustment current generation circuit 402 and the temperature compensation circuit 701 shown in FIG. Unlike the configuration shown in FIG. 7, the bias adjustment current I ADJ output from the adjustment current generation circuit 1601 is supplied to the temperature compensation circuit 1602.

調整電流生成回路1601は、図7に示した調整電流生成回路402の構成に加えて、トランジスタ(NチャネルMOSFET)1611,1612を含む。トランジスタ1611は、トランジスタ413と直列にダイオード接続されるとともに、トランジスタ1612と電流ミラー接続されている。トランジスタ1612のドレインは、温度補償回路1602と接続されている。なお、トランジスタ1612に流れるバイアス調整電流IADJの特性は、図7の場合と同様である。 Adjustment current generation circuit 1601 includes transistors (N-channel MOSFETs) 1611 and 1612 in addition to the configuration of adjustment current generation circuit 402 shown in FIG. The transistor 1611 is diode-connected in series with the transistor 413 and is current-mirror connected to the transistor 1612. The drain of the transistor 1612 is connected to the temperature compensation circuit 1602. Note that the characteristics of the bias adjustment current I ADJ flowing in the transistor 1612 are the same as those in FIG.

温度補償回路1602は、バンドギャップ電圧VBG(第4の基準電圧)及びバイアス調整電流IADJに基づいて、基準電圧VT(第3の基準電圧)を生成する。図17は、温度補償回路1602の構成の一例を示す図である。なお、図11に示した温度補償回路701Bにおける構成と同一の要素には、同一の符号を付して説明を省略する。温度補償回路1602は、電流ITを減少させる電流としてバイアス調整電流IADJが供給される点を除いて、温度補償回路701Bと同一の構成である。 The temperature compensation circuit 1602 generates a reference voltage V T (third reference voltage) based on the band gap voltage V BG (fourth reference voltage) and the bias adjustment current I ADJ . FIG. 17 is a diagram illustrating an example of the configuration of the temperature compensation circuit 1602. Note that the same components as those in the temperature compensation circuit 701B shown in FIG. Temperature compensation circuit 1602, except that the bias adjustment current I ADJ as the current to reduce the current I T supplied, the same configuration as the temperature compensation circuit 701B.

図17に示す構成においては、バイアス調整電流IADJの増加に伴って電流ITが減少する。即ち、バイアス調整電流IADJの増加に伴って基準電圧VTが減少する。図16に示すバイアス制御回路202Cでは、このようにバイアス調整電流IADJに応じて変化する基準電圧VTが制御電圧生成回路403で増幅され、バイアス制御電圧VBIASが出力される。ここで、抵抗302の抵抗値が大きくなると、バイアス調整電流IADJは減少し、電流IT及び基準電圧VTが増加する。従って、図5に示したシミュレーション結果と同様に、抵抗302の抵抗値が大きくなるにつれて、バイアス制御電圧VBIASも大きくなる。これにより、図7の場合と同様の効果を得ることができる。 In the structure shown in FIG. 17, a current I T decreases with increasing bias adjustment current I ADJ. That is, the reference voltage V T decreases as the bias adjustment current I ADJ increases. In the bias control circuit 202C shown in FIG. 16, the reference voltage V T that changes in accordance with the bias adjustment current I ADJ in this way is amplified by the control voltage generation circuit 403, and the bias control voltage V BIAS is output. Here, as the resistance value of the resistor 302 increases, the bias adjustment current I ADJ decreases and the current I T and the reference voltage V T increase. Therefore, similarly to the simulation result shown in FIG. 5, the bias control voltage V BIAS increases as the resistance value of the resistor 302 increases. Thereby, the same effect as the case of FIG. 7 can be acquired.

図18は、バイアス制御回路202の他の構成の一例(バイアス制御回路202D)を示す図である。なお、図4に示した構成と同一の要素には、同一の符号を付して説明を省略する。バイアス制御回路202Dは、図4に示した制御電圧生成回路403の代わりに、制御電圧生成回路1801を備えている。制御電圧生成回路1801は、図4に示した制御電圧生成回路403の構成に加えて、抵抗1811,1812及び増幅率制御回路1820を含む。そして、増幅率制御回路1820は、スイッチ1821〜1823を含む。   FIG. 18 is a diagram illustrating an example of another configuration of the bias control circuit 202 (bias control circuit 202D). It should be noted that the same elements as those shown in FIG. The bias control circuit 202D includes a control voltage generation circuit 1801 instead of the control voltage generation circuit 403 shown in FIG. The control voltage generation circuit 1801 includes resistors 1811 and 1812 and an amplification factor control circuit 1820 in addition to the configuration of the control voltage generation circuit 403 shown in FIG. The amplification factor control circuit 1820 includes switches 1821 to 1823.

抵抗422の一端は、オペアンプ421の反転入力端子に接続され、抵抗422の他端はスイッチ1821を介して接地される。抵抗1811の一端は、抵抗422の他端に接続され、抵抗1811の他端はスイッチ1822を介して接地される。抵抗1812の一端は、抵抗1811の他端に接続され、抵抗1812の他端はスイッチ1823を介して接地される。   One end of the resistor 422 is connected to the inverting input terminal of the operational amplifier 421, and the other end of the resistor 422 is grounded via the switch 1821. One end of the resistor 1811 is connected to the other end of the resistor 422, and the other end of the resistor 1811 is grounded via the switch 1822. One end of the resistor 1812 is connected to the other end of the resistor 1811, and the other end of the resistor 1812 is grounded via the switch 1823.

増幅率制御回路1820は、電力増幅モジュール103のパワーモードを制御するパワーモード制御信号に基づいて、スイッチ1821〜1823のオンオフを制御することにより、オペアンプ421における電圧増幅率を制御する。例えば、低パワーモードの場合、増幅率制御回路1820は、スイッチ1821,1822をオフ、スイッチ1823をオンとすることによって電圧増幅率を小さくすることができる。また、例えば、高パワーモードの場合、増幅率制御回路1820は、スイッチ1822,1823をオフ、スイッチ1821をオンとすることによって電圧増幅率を大きくすることができる。同様に、例えば、中パワーモードの場合、増幅率制御回路1820は、スイッチ1821,1823をオフ、スイッチ1822をオンとすることができる。   The amplification factor control circuit 1820 controls the voltage amplification factor in the operational amplifier 421 by controlling on / off of the switches 1821 to 1823 based on a power mode control signal for controlling the power mode of the power amplification module 103. For example, in the low power mode, the amplification factor control circuit 1820 can reduce the voltage amplification factor by turning off the switches 1821 and 1822 and turning on the switch 1823. For example, in the high power mode, the amplification factor control circuit 1820 can increase the voltage amplification factor by turning off the switches 1822 and 1823 and turning on the switch 1821. Similarly, for example, in the middle power mode, the amplification factor control circuit 1820 can turn off the switches 1821 and 1823 and turn on the switch 1822.

なお、図18に示した抵抗及びスイッチの接続形態は一例であり、抵抗値を変更可能な任意の構成を採用することができる。また、図7及び図16に示した温度補償を行う構成においても、電圧増幅率を制御する構成を採用可能である。   Note that the connection form of the resistor and the switch illustrated in FIG. 18 is an example, and any configuration that can change the resistance value can be employed. In addition, in the configuration for performing temperature compensation shown in FIGS. 7 and 16, a configuration for controlling the voltage amplification factor can be employed.

図19は、電力増幅モジュール103の他の構成の一例(電力増幅モジュール103B)を示す図である。なお、図2に示した構成と同一の要素には、同一の符号を付して説明を省略する。電力増幅モジュール103Bは、図2に示した電力増幅モジュール103AのRF増幅回路201の代わりに、RF増幅回路1901を含む。RF増幅回路1901は、RF増幅回路201の構成に加えて、バイアス回路1911(第2のバイアス回路)、増幅回路1912、及び整合回路1913を含む。   FIG. 19 is a diagram illustrating an example of another configuration of the power amplification module 103 (power amplification module 103B). Note that the same elements as those shown in FIG. 2 are denoted by the same reference numerals and description thereof is omitted. The power amplification module 103B includes an RF amplification circuit 1901 instead of the RF amplification circuit 201 of the power amplification module 103A shown in FIG. The RF amplifier circuit 1901 includes a bias circuit 1911 (second bias circuit), an amplifier circuit 1912, and a matching circuit 1913 in addition to the configuration of the RF amplifier circuit 201.

バイアス回路1911は、バイアス回路211と同等の構成である。即ち、バイアス回路1911は、バイアス回路211の抵抗302と同様に、バイアス制御電圧VBIASが供給される抵抗(第3の抵抗)を含み、増幅回路1912にバイアス電流(第2のバイアス電流)を供給する。また、増幅回路1912は、増幅回路212と同等の構成である。即ち、増幅回路1912は、増幅回路212のトランジスタ311と同様に、増幅用のトランジスタ(第2のトランジスタ)を含む。整合回路1913は、増幅回路212,1912間のインピーダンスを整合させるために設けられている。 The bias circuit 1911 has a configuration equivalent to that of the bias circuit 211. That is, the bias circuit 1911 includes a resistor (third resistor) to which the bias control voltage V BIAS is supplied, like the resistor 302 of the bias circuit 211, and supplies a bias current (second bias current) to the amplifier circuit 1912. Supply. The amplifier circuit 1912 has a configuration equivalent to that of the amplifier circuit 212. That is, the amplifier circuit 1912 includes an amplifying transistor (second transistor) similarly to the transistor 311 of the amplifier circuit 212. The matching circuit 1913 is provided to match the impedance between the amplifier circuits 212 and 1912.

図19に示すように、RF増幅回路1901は、二段の増幅回路を構成している。このような構成においても、バイアス制御回路202から出力されるバイアス制御電圧VBIASにより、バイアス回路211,1911から出力されるバイアス電流の変動を抑制することができる。なお、図19には、二段の増幅回路の例を示したが、増幅回路の段数は三段以上であってもよい。 As shown in FIG. 19, the RF amplifier circuit 1901 forms a two-stage amplifier circuit. Even in such a configuration, fluctuations in the bias current output from the bias circuits 211 and 1911 can be suppressed by the bias control voltage V BIAS output from the bias control circuit 202. Although FIG. 19 shows an example of a two-stage amplifier circuit, the number of stages of amplifier circuits may be three or more.

以上、本実施形態について説明した。本実施形態によれば、バイアス回路211に含まれる抵抗302の製造ばらつきによる抵抗値の変化を、抵抗214の抵抗値によって検出することができる。そして、抵抗214の抵抗値に応じてバイアス制御電圧VBIASを調整することにより、バイアス電流の変動を抑制することが可能となる。また、本実施形態によれば、バイアス制御電圧VBIASを調整するための回路を増幅回路ごとに設ける必要はないため、回路規模の増大を抑制することが可能である。 The present embodiment has been described above. According to the present embodiment, a change in resistance value due to manufacturing variation of the resistor 302 included in the bias circuit 211 can be detected by the resistance value of the resistor 214. Then, by adjusting the bias control voltage V BIAS according to the resistance value of the resistor 214, it is possible to suppress fluctuations in the bias current. Further, according to the present embodiment, it is not necessary to provide a circuit for adjusting the bias control voltage V BIAS for each amplifier circuit, so that an increase in circuit scale can be suppressed.

本実施形態では、抵抗214がRF増幅回路201またはRF増幅回路1901を構成する集積回路内に設けられる例を示したが、抵抗214は、例えば、表面実装部品であってもよい。抵抗214を表面実装部品とする場合、集積回路内の抵抗302の抵抗値の変化に応じて、抵抗214の抵抗値を設定すればよい。   In the present embodiment, an example is shown in which the resistor 214 is provided in the integrated circuit constituting the RF amplifier circuit 201 or the RF amplifier circuit 1901. However, the resistor 214 may be, for example, a surface mount component. In the case where the resistor 214 is a surface mount component, the resistance value of the resistor 214 may be set in accordance with a change in the resistance value of the resistor 302 in the integrated circuit.

なお、本実施形態に示したように、抵抗214をRF増幅回路201またはRF増幅回路1901を構成する集積回路内に設けることにより、抵抗214の抵抗値の調整が不要となり、製造コストを削減することが可能となる。   Note that, as shown in this embodiment, by providing the resistor 214 in the integrated circuit constituting the RF amplifier circuit 201 or the RF amplifier circuit 1901, adjustment of the resistance value of the resistor 214 is not necessary, and the manufacturing cost is reduced. It becomes possible.

また、本実施形態では、抵抗302を構成する抵抗素子のサイズ及び形状と、抵抗214を構成する抵抗素子のサイズ及び形状とを同一とすることができる。これにより、製造ばらつきによる抵抗302の抵抗値の変化率と、抵抗214の抵抗値の変化率とのズレを小さくすることができる。   In the present embodiment, the size and shape of the resistance element that configures the resistor 302 can be the same as the size and shape of the resistance element that configures the resistor 214. Thereby, the deviation between the change rate of the resistance value of the resistor 302 and the change rate of the resistance value of the resistor 214 due to manufacturing variations can be reduced.

また、本実施形態では、バイアス回路211に含まれるダイオード305,306の温度特性に応じて、バイアス制御電圧VBIASを調整することができる。これにより、ダイオード305,306の温度特性によるバイアス電流の変動を抑制することができる。 In the present embodiment, the bias control voltage V BIAS can be adjusted according to the temperature characteristics of the diodes 305 and 306 included in the bias circuit 211. Thereby, the fluctuation | variation of the bias current by the temperature characteristic of the diodes 305 and 306 can be suppressed.

また、本実施形態では、バイアス制御電圧VBIASを生成する際の電圧増幅率を、パワーモードに応じて制御する構成においても、バイアス電流の変動を抑制することができる。 Further, in the present embodiment, even in a configuration in which the voltage amplification factor when generating the bias control voltage V BIAS is controlled according to the power mode, fluctuations in the bias current can be suppressed.

なお、本実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。   Note that this embodiment is intended to facilitate understanding of the present invention and is not intended to limit the present invention. The present invention can be changed / improved without departing from the spirit thereof, and the present invention includes equivalents thereof.

100 送信ユニット
101 変調部
102 送信電力制御部
103 電力増幅モジュール
104 フロントエンド部
105 アンテナ
201,1901 RF増幅回路
202 バイアス制御回路
203,213,1913 整合回路
211,1911 バイアス回路
212,1912 増幅回路
214,302,303,304,312,422,423,914,926,931,1811,1812 抵抗
301,311,412,413,912,913,922,923,924,925,1111,1112,1113,1114,1611,1612 トランジスタ
305,306,927 ダイオード
313 インダクタ
401 バンドギャップ回路
402,1601 調整電流生成回路
403 制御電圧生成回路
411,421,911,921 オペアンプ
701 温度補償回路
901 定電流生成回路
902 補償電流生成回路
903 電流電圧変換回路
1101 二次補正回路
1820 増幅率制御回路
1821,1822,1823 スイッチ
DESCRIPTION OF SYMBOLS 100 Transmission unit 101 Modulation part 102 Transmission power control part 103 Power amplification module 104 Front end part 105 Antenna 201, 1901 RF amplification circuit 202 Bias control circuit 203, 213, 1913 Matching circuit 211, 1911 Bias circuit 212, 1912 Amplification circuit 214, 302,303,304,312,422,423,914,926,931,1811,1812 resistance 301,311,412,413,912,913,922,923,924,925,1111,1112,1113,1114 1611, 1612 Transistors 305, 306, 927 Diode 313 Inductor 401 Band gap circuit 402, 1601 Adjustment current generation circuit 403 Control voltage generation circuit 411, 421, 91 , 921 operational amplifier 701 the temperature compensation circuit 901 constant current generation circuit 902 compensating current generating circuit 903 current-voltage conversion circuit 1101 secondary correction circuit 1820 gain control circuit 1821,1822,1823 switch

Claims (9)

無線周波数信号を増幅して出力する第1のトランジスタと、
一端にバイアス制御電圧が供給される第1の抵抗を含み、前記第1の抵抗の他端の電圧に応じた第1のバイアス電流を前記第1のトランジスタに供給する第1のバイアス回路と、
を含む無線周波数増幅回路と、
一端が接地された第2の抵抗と、
前記第2の抵抗の他端に第1の基準電圧を供給することにより前記第2の抵抗に流れる電流に基づいて、前記第2の抵抗の抵抗値に応じたバイアス調整電流を生成する調整電流生成回路と、
前記バイアス調整電流に応じた前記バイアス制御電圧を生成する制御電圧生成回路と、
を含むバイアス制御回路と、
を備える電力増幅モジュール。
A first transistor for amplifying and outputting a radio frequency signal;
A first bias circuit including a first resistor to which a bias control voltage is supplied at one end, and supplying a first bias current to the first transistor according to a voltage at the other end of the first resistor;
A radio frequency amplifier circuit including:
A second resistor having one end grounded;
An adjustment current that generates a bias adjustment current according to a resistance value of the second resistor based on a current flowing through the second resistor by supplying a first reference voltage to the other end of the second resistor. A generation circuit;
A control voltage generation circuit for generating the bias control voltage according to the bias adjustment current;
A bias control circuit including:
A power amplification module comprising:
請求項1に記載の電力増幅モジュールであって、
前記無線周波数増幅回路は、前記第2の抵抗を含む集積回路である、
電力増幅モジュール。
The power amplification module according to claim 1,
The radio frequency amplifier circuit is an integrated circuit including the second resistor.
Power amplification module.
請求項1または2に記載の電力増幅モジュールであって、
前記第1の抵抗を構成する抵抗素子と、前記第2の抵抗を構成する抵抗素子とは、サイズ及び形状が同一である、
電力増幅モジュール。
The power amplification module according to claim 1 or 2,
The resistive element that constitutes the first resistor and the resistive element that constitutes the second resistor have the same size and shape.
Power amplification module.
請求項1〜3の何れか一項に記載の電力増幅モジュールであって、
前記無線周波数増幅回路は、
前記第1のトランジスタによって増幅された前記無線周波数信号を増幅して出力する第2のトランジスタと、
一端に前記バイアス制御電圧が供給される第3の抵抗を含み、前記第3の抵抗の他端の電圧に応じた第2のバイアス電流を前記第2のトランジスタに供給する第2のバイアス回路と、
をさらに含む電力増幅モジュール。
The power amplification module according to any one of claims 1 to 3,
The radio frequency amplifier circuit includes:
A second transistor for amplifying and outputting the radio frequency signal amplified by the first transistor;
A second bias circuit including a third resistor to which the bias control voltage is supplied at one end, and supplying a second bias current to the second transistor according to the voltage at the other end of the third resistor; ,
A power amplification module further comprising:
請求項1〜4の何れか一項に記載の電力増幅モジュールであって、
前記制御電圧生成回路は、オペアンプ、第4の抵抗及び第5の抵抗を含み、
前記オペアンプの非反転入力端子に第2の基準電圧が供給され、
前記第4の抵抗は、一端が前記オペアンプの反転入力端子に接続され、他端が接地され、
前記第5の抵抗は、一端が前記オペアンプの反転入力端子に接続され、他端が前記オペアンプの出力端子に接続され、
前記第4及び第5の抵抗の接続点に前記バイアス調整電流が供給される、
電力増幅モジュール。
The power amplification module according to any one of claims 1 to 4,
The control voltage generation circuit includes an operational amplifier, a fourth resistor, and a fifth resistor,
A second reference voltage is supplied to a non-inverting input terminal of the operational amplifier;
The fourth resistor has one end connected to the inverting input terminal of the operational amplifier and the other end grounded.
The fifth resistor has one end connected to the inverting input terminal of the operational amplifier and the other end connected to the output terminal of the operational amplifier.
The bias adjustment current is supplied to a connection point between the fourth and fifth resistors.
Power amplification module.
請求項1〜4の何れか一項に記載の電力増幅モジュールであって、
前記制御電圧生成回路は、オペアンプ、第4の抵抗及び第5の抵抗を含み、
前記オペアンプの非反転入力端子に、前記バイアス調整電流に応じたレベルの第3の基準電圧が供給され、
前記第4の抵抗は、一端が前記オペアンプの反転入力端子に接続され、他端が接地され、
前記第5の抵抗は、一端が前記オペアンプの反転入力端子に接続され、他端が前記オペアンプの出力端子に接続される、
電力増幅モジュール。
The power amplification module according to any one of claims 1 to 4,
The control voltage generation circuit includes an operational amplifier, a fourth resistor, and a fifth resistor,
A third reference voltage of a level corresponding to the bias adjustment current is supplied to a non-inverting input terminal of the operational amplifier;
The fourth resistor has one end connected to the inverting input terminal of the operational amplifier and the other end grounded.
The fifth resistor has one end connected to the inverting input terminal of the operational amplifier and the other end connected to the output terminal of the operational amplifier.
Power amplification module.
請求項5に記載の電力増幅モジュールであって、
前記第1のバイアス回路は、
前記第1の抵抗の他端の電圧がベースに供給され、エミッタから前記第1のバイアス電流を出力する第3のトランジスタと、
前記第3のトランジスタのベースと接地との間に設けられるダイオードと、
をさらに含み、
前記バイアス制御回路は、
第4の基準電圧に基づいて、前記ダイオードの温度特性に応じて変化する前記第2の基準電圧を生成する温度補償回路をさらに含む、
電力増幅モジュール。
The power amplification module according to claim 5,
The first bias circuit includes:
A third transistor for supplying a voltage at the other end of the first resistor to a base and outputting the first bias current from an emitter;
A diode provided between the base of the third transistor and ground;
Further including
The bias control circuit includes:
A temperature compensation circuit for generating the second reference voltage that changes according to a temperature characteristic of the diode based on a fourth reference voltage;
Power amplification module.
請求項6に記載の電力増幅モジュールであって、
前記第1のバイアス回路は、
前記第1の抵抗の他端の電圧がベースに供給され、エミッタから前記第1のバイアス電流を出力する第3のトランジスタと、
前記第3のトランジスタのベースと接地との間に設けられるダイオードと、
をさらに含み、
前記バイアス制御回路は、
第4の基準電圧及び前記バイアス調整電流に基づいて、前記バイアス調整電流に応じたレベルであり、前記ダイオードの温度特性に応じて変化する前記第3の基準電圧を生成する温度補償回路をさらに含む、
電力増幅モジュール。
The power amplification module according to claim 6,
The first bias circuit includes:
A third transistor for supplying a voltage at the other end of the first resistor to a base and outputting the first bias current from an emitter;
A diode provided between the base of the third transistor and ground;
Further including
The bias control circuit includes:
A temperature compensation circuit for generating the third reference voltage that is at a level corresponding to the bias adjustment current and changes according to a temperature characteristic of the diode, based on a fourth reference voltage and the bias adjustment current; ,
Power amplification module.
請求項5〜8の何れか一項に記載の電力増幅モジュールであって、
前記制御電圧生成回路は、
前記オペアンプにおける電圧増幅率をパワーモード制御信号に基づいて制御する増幅率制御回路をさらに含む、
電力増幅モジュール。
The power amplification module according to any one of claims 5 to 8,
The control voltage generation circuit includes:
An amplification factor control circuit for controlling a voltage amplification factor in the operational amplifier based on a power mode control signal;
Power amplification module.
JP2014106535A 2014-05-22 2014-05-22 Power amplification module Active JP6288607B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014106535A JP6288607B2 (en) 2014-05-22 2014-05-22 Power amplification module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014106535A JP6288607B2 (en) 2014-05-22 2014-05-22 Power amplification module

Publications (2)

Publication Number Publication Date
JP2015222878A JP2015222878A (en) 2015-12-10
JP6288607B2 true JP6288607B2 (en) 2018-03-07

Family

ID=54785705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014106535A Active JP6288607B2 (en) 2014-05-22 2014-05-22 Power amplification module

Country Status (1)

Country Link
JP (1) JP6288607B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10715093B2 (en) * 2018-03-09 2020-07-14 Murata Manufacturing Co., Ltd. Power amplifier module
GB2577602B (en) * 2018-08-01 2023-01-18 Skyworks Solutions Inc Variable power amplifier bias impedance
CN111917385B (en) * 2019-05-08 2024-12-20 立积电子股份有限公司 Amplifier device
CN111294004B (en) * 2020-05-13 2020-08-28 锐石创芯(深圳)科技有限公司 Gain compensation device and bias circuit device
JP2022039806A (en) 2020-08-28 2022-03-10 株式会社村田製作所 Amplification device
CN113037233A (en) * 2021-04-15 2021-06-25 晋江三伍微电子有限公司 Radio frequency power amplifying circuit and electronic equipment

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057290A (en) * 2000-08-10 2002-02-22 Sharp Corp Optical receiving device and optical link device using it
KR100547236B1 (en) * 2003-03-25 2006-01-31 학교법인 한국정보통신학원 Bias Stabilization Circuit in Power Amplifier
JP4683468B2 (en) * 2005-03-22 2011-05-18 ルネサスエレクトロニクス株式会社 High frequency power amplifier circuit
JP2007243688A (en) * 2006-03-09 2007-09-20 Renesas Technology Corp Rf power amplifier
JP5200853B2 (en) * 2008-10-24 2013-06-05 株式会社村田製作所 Electronic components for high frequency power amplification
JP5858281B2 (en) * 2011-12-21 2016-02-10 株式会社村田製作所 Semiconductor device
JP5758795B2 (en) * 2011-12-22 2015-08-05 ルネサスエレクトロニクス株式会社 Wireless communication device
KR101944337B1 (en) * 2012-06-14 2019-02-01 스카이워크스 솔루션즈, 인코포레이티드 Process-compensated hbt power amplifier bias circuits and mehtods
JP2014057154A (en) * 2012-09-11 2014-03-27 Mitsubishi Electric Corp Power amplifier

Also Published As

Publication number Publication date
JP2015222878A (en) 2015-12-10

Similar Documents

Publication Publication Date Title
JP5854372B2 (en) Power amplification module
JP5821876B2 (en) Power amplification module
JP6288607B2 (en) Power amplification module
US9461594B2 (en) Power amplifier module
US9602059B2 (en) Amplifier topology for envelope tracking
US10171036B2 (en) Power amplification circuit
US11398805B2 (en) Power amplification module
JP5939404B2 (en) Radio frequency amplifier circuit and power amplifier module
US11038469B2 (en) Power amplification module
US9923533B2 (en) Power amplifier module
US20180006608A1 (en) Bias circuit
US20180034426A1 (en) Amplification circuit
CN108900167B (en) Impedance compensation circuit and power amplification compensation circuit
US10396718B2 (en) Bias control circuit and power amplification module
JP2005123861A (en) High frequency power amplifier circuit and electronic component for high frequency power amplification
JP2017022685A (en) Power amplification module
JP6061267B2 (en) Bias circuit and amplifier using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180115

R150 Certificate of patent or registration of utility model

Ref document number: 6288607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180128