[go: up one dir, main page]

JP6243136B2 - スイッチングコンバータ - Google Patents

スイッチングコンバータ Download PDF

Info

Publication number
JP6243136B2
JP6243136B2 JP2013096158A JP2013096158A JP6243136B2 JP 6243136 B2 JP6243136 B2 JP 6243136B2 JP 2013096158 A JP2013096158 A JP 2013096158A JP 2013096158 A JP2013096158 A JP 2013096158A JP 6243136 B2 JP6243136 B2 JP 6243136B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
circuit
control circuit
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013096158A
Other languages
English (en)
Other versions
JP2014197973A (ja
JP2014197973A5 (ja
Inventor
野村　真澄
真澄 野村
耕生 野田
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013096158A priority Critical patent/JP6243136B2/ja
Publication of JP2014197973A publication Critical patent/JP2014197973A/ja
Publication of JP2014197973A5 publication Critical patent/JP2014197973A5/ja
Application granted granted Critical
Publication of JP6243136B2 publication Critical patent/JP6243136B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/517—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with special starting equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチングコンバータ及び半導体装置に関する。
スイッチングコンバータは、入力電圧の値に係わらず、一定の出力電圧を得ることができる定電圧回路であり、整流回路などと共に電源回路に用いられている。特に、スイッチン１６９７０グ方式のスイッチングコンバータを用いた電源回路は、スイッチング電源またはスイッチングレギュレータとも呼ばれている。
スイッチング方式のスイッチングコンバータは、スイッチング素子により入力電圧からパルス状の波形を有する電圧を形成し、当該電圧をコイルや容量素子などにおいて平滑化或いは保持することで、所望の大きさの出力電圧を得るものである。スイッチング方式は、抵抗による電圧降下を利用するリニア方式よりも、スイッチングコンバータにおける電力の内部損失を理論的に小さくすることができるため、電力変換効率が高く、電力損失に伴う発熱量を小さく抑えることができる。そのため、マイクロプロセッサなどの大きな出力電圧を必要とする半導体装置では、スイッチング方式のスイッチングコンバータを用いた電源回路が多用されている。
また、メインスイッチ、メインスイッチのスイッチングを制御するスタータスイッチ、及びスタータスイッチの起動のために設けられる起動抵抗を有する高圧部と、小電圧信号を処理する制御部とを備えるスイッチングレギュレータがある（特許文献１参照。）。
特開２０００−３２３７０７号公報
しかしながら、スタータスイッチ、メインスイッチ、起動抵抗等は、電源供給部から高電圧が印加されるため、劣化及び破壊が問題となっている。特に、トランジスタを用いたスタータスイッチは、電源供給部から高電圧が印加されると共に、大電流を流すためにチャネル幅をより大きくすることが好ましいが、それによるスタータスイッチの劣化及び破壊の問題が深刻となる。
また、スタータ回路に含まれるスタータスイッチと制御回路を同じ半導体基板に作製すると、スイッチングコンバータへの電力供給時に、スタータ回路に含まれるスタータスイッチに大電流が流れてしまい、半導体基板の電圧が変動してしまう。即ち、ノイズが発生してしまう。このため、スタータスイッチに発生するノイズの影響を抑制するため、スタータスイッチの周囲にガードリングを設ける必要がある。しかしながら、ガードリングをスイッチングコンバータに設けると、スタータ回路、及びそれを有するスイッチングコンバータの占有面積が非常に大きくなってしまう。
上述の課題に鑑み、本発明の一態様は、劣化及び破壊を抑制することが可能なスイッチングコンバータを提供する。また、本発明の一態様は、面積の縮小化が可能なスイッチングコンバータを提供する。
本発明の一態様は、電源供給部と接続するスイッチ、電源供給部と接続する変圧器と、少なくとも変圧器と接続する第１の整流平滑回路及び第２の整流平滑回路と、第１の整流平滑回路及び第２の整流平滑回路と接続し、且つスイッチの動作を制御するスイッチング制御回路を有するスイッチングコンバータであって、スイッチング制御回路はスイッチのオン／オフ、及びスタータ回路の動作を制御する制御回路と、制御回路の起動を制御するスタータ回路を有し、スタータ回路は、ワイドギャップ半導体を用いて構成されるトランジスタ及び抵抗素子を有することを特徴とする。
本発明の一態様は、電源供給部と接続する変圧器と、変圧器と接続するスイッチと、スイッチと接続するスイッチング制御回路と変圧器及び出力部と接続する第１の整流平滑回路と、変圧器及びスイッチング制御回路と接続する第２の整流平滑回路と、を有するスイッチングコンバータであって、スイッチング制御回路は、制御回路及びスタータ回路を有し、スタータ回路は、ワイドギャップ半導体を用いて構成される第１のトランジスタ及び第２のトランジスタ、並びに第１の端子及び第２の端子の間にワイドギャップ半導体を有する抵抗素子を備えることを特徴とする。
本発明の一態様は、電源供給部と接続するスイッチと、スイッチと接続する変圧器と、電源供給部、スイッチと接続するスイッチング制御回路とスイッチ、変圧器、及び出力部と接続する第１の整流平滑回路と、変圧器及びスイッチング制御回路と接続する第２の整流平滑回路と、を有するスイッチングコンバータであって、スイッチング制御回路は、制御回路及びスタータ回路を有し、スタータ回路は、ワイドギャップ半導体を用いて構成される第１のトランジスタ及び第２のトランジスタ、並びに第１の端子及び第２の端子の間にワイドギャップ半導体を有する抵抗素子を備えることを特徴とする。
本発明の一態様は、電源供給部と接続する第１の変圧器及び第２の変圧器と、第１の変圧器及び第２の変圧器と接続するスイッチと、スイッチと接続するスイッチング制御回路と、第１の変圧器及び出力部と接続する第１の整流平滑回路と、第２の変圧器及びスイッチング制御回路と接続する第２の整流平滑回路と、を有するスイッチングコンバータであって、スイッチング制御回路は、制御回路及びスタータ回路を有し、スタータ回路は、ワイドギャップ半導体を用いて構成される第１のトランジスタ及び第２のトランジスタ、並びに第１の端子及び第２の端子の間にワイドギャップ半導体を有する抵抗素子を備えることを特徴とする。
なお、制御回路に含まれる素子は第１の素子層に形成され、スタータ回路に含まれるトランジスタ及び抵抗素子は第２の素子層に形成される。また、第１の素子層上に第２の素子層が形成される。また、第１の素子層は半導体基板を用いて形成される。第１の素子層に含まれる半導体基板は接地され、第２の素子層に含まれる端子は導電部材を介して接地されてもよい。
本発明の一態様では、制御回路の起動を制御するスタータ回路を構成するトランジスタ及び抵抗素子として、ワイドギャップ半導体を有するトランジスタ及びワイドギャップ半導体を有する抵抗素子を用いることで、電源供給部からの高電圧の印加によるスタータ回路及び制御回路の劣化及び破壊を抑制することができると共に、ガードリングをスタータ回路に設けなくともよいため、スイッチングコンバータの小型化が可能である。
スイッチングコンバータの一形態を説明するブロック図、トランジスタの構造を説明する断面図、及び抵抗素子の構造を説明する断面図である。 スイッチングコンバータの一形態を説明する回路図である。 スイッチングコンバータの一形態を説明するブロック図である。 スイッチングコンバータの一形態を説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの一形態を説明する回路図である。 スイッチングコンバータの一形態を説明するブロック図である。 スイッチングコンバータを説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの動作を説明する回路図である。 スイッチングコンバータの一形態を説明する回路図である。 スイッチングコンバータの一形態を説明する断面図である。 照明装置の構成を説明するブロック図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れかわることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることができるものとする。また、ソース及びドレインの一方を「第１の端子」、ソース及びドレインの他方を「第２の端子」と表記する場合もある。
また、ソース、ドレイン、ゲートをそれぞれソース電極、ドレイン電極、及びゲート電極と表記する場合もある。
また、ダイオードの２つの電極をそれぞれ「第１の端子」「第２の端子」とするが、「第１の電極」、「第２の電極」と置き換えることができる。
また、コイルの２つの端子をそれぞれ「第１の端子」「第２の端子」と表記する。
（実施の形態１）
図１乃至図４を用いて、本発明の一態様に係るスイッチングコンバータの構成を説明する。本実施の形態では、非絶縁型のスイッチングコンバータの構造について、説明する。
図１（Ａ）に示すスイッチングコンバータ１００ａは、電源供給部１０１から与えられる電圧（入力電圧）を用いて、一定の電圧（出力電圧）を生成し、出力部１０９から一定の電圧を出力する。
スイッチングコンバータ１００ａは、変圧器１０５と、整流平滑回路１０７ａと、整流平滑回路１０７ｂと、スイッチ１１１と、スイッチング制御回路１１３とを有する。なお、変圧器１０５は電源供給部１０１と接続する。また、整流平滑回路１０７ａは出力部１０９と接続する。
スイッチング制御回路１１３は、スタータ回路１１５及び制御回路１１７を有する。
変圧器１０５は、整流平滑回路１０７ａ、整流平滑回路１０７ｂ、及びスイッチ１１１と接続する。
整流平滑回路１０７ａは、変圧器１０５、出力部１０９、及びスタータ回路１１５と接続する。整流平滑回路１０７ｂは、変圧器１０５、スタータ回路１１５、及び制御回路１１７と接続する。
スタータ回路１１５は、整流平滑回路１０７ｂ、スイッチ１１１、及び制御回路１１７と接続する。制御回路１１７は、整流平滑回路１０７ｂ、スイッチ１１１、及びスタータ回路１１５と接続する。
電源供給部１０１は、出力部１０９に電力を供給する機構であり、代表的には、ＡＣ（ａｌｔｅｒｎａｔｉｎｇ ｃｕｒｒｅｎｔ）電源、ＤＣ（Ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）電源、発電装置、一次電池、二次電池、キャパシタ等の電源装置を有する。また、電源装置が交流電源の場合は、電源装置及びスイッチングコンバータの間に整流平滑回路を設ける。
スイッチ１１１は、電源供給部１０１から出力された直流電流をパルス電流に変換して変圧器１０５から出力する機能を有する。スイッチ１１１のオンオフの切り替えを行うことによって、変圧器からパルス電流を出力することができる。スイッチ１１１の代表例としては、トランジスタがある。トランジスタとしては、シリコン、ゲルマニウム、シリコンゲルマニウム等の単結晶半導体基板または多結晶半導体基板を用いて形成されるトランジスタがある。また、後述するスタータ回路１１５に含まれるワイドギャップ半導体を用いて形成されるトランジスタがある。
変圧器１０５は、スイッチ１１１から出力されたパルス電流を利用して、電源供給部１０１から入力された電圧を所望の電圧に変換し、出力部１０９及びスイッチング制御回路１１３に出力する機能を有する。
変圧器１０５の代表例としては、第１のコイル、第２のコイル、及び磁芯で構成される変圧器がある。なお、変圧器を構成する第１のコイルの巻き数と、第２のコイルの巻き数との比により、出力部１０９及びスイッチング制御回路１１３に出力する電圧を変えることができる。例えば、第１のコイルの巻き数に対して、第２のコイルの巻き数を少なくすることで、入力電圧に対して小さい出力電圧が得られる降圧型とすることができる。一方、第１のコイルの巻き数に対して、第２のコイルの巻き数を多くすることで、入力電圧に対して大きい出力電圧が得られる昇圧型とすることができる。
整流平滑回路１０７ａは、変圧器１０５から出力されるパルス電流を整流し平滑化し、出力部１０９に出力する回路であり、代表的には、少なくとも整流素子及びコンデンサを有し、さらに抵抗素子を有してもよい。
整流平滑回路１０７ｂは、変圧器１０５から出力されるパルス電流を整流し平滑化し、スイッチング制御回路１１３に出力する回路であり、代表的には、少なくとも整流素子及びコンデンサを有し、さらに抵抗素子を有してもよい。
変圧器１０５は整流平滑回路１０７ａ及び整流平滑回路１０７ｂと接続する。このため、電源供給部１０１から出力された電圧を変換して出力部１０９及びスイッチング制御回路１１３に電圧を出力することが可能であり、スイッチング制御回路１１３を動作させるための電源供給部を別途設ける必要がなく、部品数の削減が可能である。
スタータ回路１１５は、整流平滑回路１０７ｂから出力された直流電流を用いて整流平滑回路１０７ｂに含まれるコンデンサに充電を行い、素早く制御回路１１７を動作状態とする機能を有する。即ち、制御回路１１７の起動を制御する機能を有する。また、制御回路１１７を動作状態とした後、高電流が制御回路１１７へ流れ込み、制御回路１１７が破壊されることを防ぐ機能を有する。スタータ回路１１５は、ワイドギャップ半導体を有するトランジスタ及びワイドギャップ半導体を有する抵抗素子を備える。
ワイドギャップ半導体とは、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である半導体であり、代表的には、窒化ガリウム、窒化アルミニウム、窒化インジウム等の化合物半導体、シリコンカーバイド、酸化物半導体等がある。酸化物半導体の代表例としては、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体、酸化インジウム、インジウム錫酸化物、インジウムガリウム酸化物、インジウム亜鉛酸化物、酸化錫、酸化亜鉛、酸化ガリウムなどを用いることができる。
ここで、ワイドギャップ半導体の一例として酸化物半導体を有するトランジスタ及び抵抗素子の構造について、図１（Ｂ）及び図１（Ｃ）を用いて説明する。
図１（Ｂ）は、酸化物半導体膜を有するトランジスタ２００の断面図である。基板２０１上に設けられる絶縁膜２０３と、絶縁膜２０３上に形成される酸化物半導体膜２０５と、酸化物半導体膜２０５に接する一対の電極２０７と、絶縁膜２０３、酸化物半導体膜２０５、及び一対の電極２０７に接するゲート絶縁膜２０９と、ゲート絶縁膜２０９を介して酸化物半導体膜２０５と重なるゲート電極２１１とを有する。また、ゲート絶縁膜２０９及びゲート電極２１１を覆う絶縁膜２１３を有する。
図１（Ｃ）は、酸化物半導体膜を有する抵抗素子２２０の断面図である。基板２０１上に設けられる絶縁膜２０３と、絶縁膜２０３上に形成される酸化物半導体膜２２５と、酸化物半導体膜２２５に接する一対の電極２２７とを有する。また、酸化物半導体膜２２５及び一対の電極２２７を覆うゲート絶縁膜２０９及び絶縁膜２１３を有してもよい。
なお、酸化物半導体膜を有するトランジスタ及び酸化物半導体膜を有する抵抗素子の構成の詳細については、後述する。
トランジスタのチャネル領域がワイドギャップ半導体で形成されることで、トランジスタのソースまたはドレインに高電圧が印加されても、トランジスタの劣化及び破壊を抑えることができる。また、抵抗素子の一対の端子の間にワイドギャップ半導体を設けることで、一対の端子の一方に高電圧が印加されても、抵抗素子の劣化及び破壊を抑えることができる。この結果、スイッチングコンバータの劣化及び破壊を低減することができる。また、スタータ回路に含まれるトランジスタを、制御回路を構成する素子に用いられる半導体とは異なる半導体を用いたトランジスタ、代表的にはワイドギャップ半導体を用いたトランジスタを用いて作製することで、制御回路を構成する素子とスタータ回路に含まれるトランジスタを絶縁することが可能である。このため、ノイズカットのためのガードリングをスタータ回路に設ける必要がなく、スタータ回路及び該スタータ回路を有するスイッチングコンバータの小型化が可能である。
制御回路１１７は、スイッチ１１１のオン／オフの制御、及びスタータ回路１１５の動作状態の制御を行う回路である。
ここで、図１（Ａ）に示すスイッチングコンバータ１００ａの具体的な回路構成について、図２を用いて説明する。
図２は、スイッチングコンバータ１００ａの一構成であるブーストコンバータ（昇圧型のコンバータ）の回路図である。なお、トランジスタ及び抵抗素子において、ワイドギャップ半導体の一例として酸化物半導体膜を用いた素子は、図２に示す回路図においてＯＳと付している。
電源供給部１０１として、ここでは交流電源装置１２１及び整流平滑回路１０３を有する。整流平滑回路１０３として、整流素子１２３及びコンデンサ１２５を有する。ここでは、整流素子１２３の例としてダイオードブリッジを示す。
スイッチ１１１は、ここではトランジスタ１７１を用いる。
変圧器１０５は、ここでは、対となるコイル１２６及びコイル１２９並びに磁芯（図示しない。）で構成される。
整流平滑回路１０７ａは、ここでは、ダイオード１７３及びコンデンサ１７５を有する。整流平滑回路１０７ｂは、ここでは、ダイオード１６６及びコンデンサ１６７を有する。
スタータ回路１１５は、ここでは、ワイドギャップ半導体を有するトランジスタ１５１、ワイドギャップ半導体を有するトランジスタ１５３、及びワイドギャップ半導体を有する抵抗素子１５５、及びダイオード１５７を有する。
整流素子１２３の第１の端子及び第２の端子は交流電源装置１２１と接続する。整流素子１２３の第３の端子は、コンデンサ１２５の第１の端子と接続し、整流素子１２３の第４の端子はコンデンサ１２５の第２の端子及びグラウンドと接続する。コンデンサ１２５の第１の端子は、コイル１２６の第１の端子と接続する。
コイル１２６の第２の端子はトランジスタ１７１の第１の端子、ダイオード１７３の第１の端子、トランジスタ１５１の第１の端子、及び抵抗素子１５５の第１の端子と接続する。
ダイオード１７３の第２の端子は、コンデンサ１７５の第１の端子及び出力端子１４１と接続する。コンデンサ１７５の第２の端子は、トランジスタ１７１の第２の端子、出力端子１４３、コンデンサ１２５の第２の端子、整流素子１２３の第４の端子、及びグラウンドと接続する。
トランジスタ１７１のゲートは、制御回路１１７の出力端子ＯＵＴ２と接続する。
コイル１２９の第１の端子は、ダイオード１６６の第１の端子と接続し、コイル１２９の第２の端子はグラウンドと接続する。ダイオード１６６の第２の端子はコンデンサ１６７の第１の端子と接続する。
トランジスタ１５１の第２の端子はダイオード１５７の第１の端子と接続し、トランジスタ１５１のゲートはトランジスタ１５３の第１の端子及び抵抗素子１５５の第２の端子と接続する。トランジスタ１５３のゲートは制御回路１１７の出力端子ＯＵＴ１と接続し、トランジスタ１５３の第２の端子はグラウンドと接続する。ダイオード１５７の第２の端子は、制御回路１１７の端子Ｖｃｃ、ダイオード１６６の第２の端子、及びコンデンサ１６７の第１の端子と接続する。
制御回路１１７はグラウンドと接続する。
コンデンサ１６７の第２の端子はグラウンドと接続する。
図１及び図２と異なる構造のスイッチングコンバータの構造について、図３及び図４を用いて説明する。
図３に示すスイッチングコンバータ１００ｂは、電源供給部１０１と接続するスイッチ１１１と、スイッチ１１１と接続する変圧器１０５と、スイッチ１１１、変圧器１０５、出力部１０９、スイッチング制御回路１１３と接続する整流平滑回路１０７ａと、変圧器１０５及びスイッチング制御回路１１３と接続する整流平滑回路１０７ｂと、電源供給部１０１、スイッチ１１１、整流平滑回路１０７ａ、及び整流平滑回路１０７ｂと接続するスイッチング制御回路１１３とを有する。
なお、図３に示すスイッチングコンバータ１００ｂは、図１（Ａ）とスイッチ１１１及び変圧器１０５の接続が異なるのみで、各回路、スイッチ、変圧器の構成は図１（Ａ）と同様とすることができるため、詳細な説明を省略する。
ここで、図３に示すスイッチングコンバータ１００ｂの具体的な回路構成について、図４を用いて説明する。
図４は、図３に示すスイッチングコンバータ１００ｂの一構成であるバックコンバータ（降圧型のコンバータ）の回路図である。なお、トランジスタ及び抵抗素子において、ワイドギャップ半導体の一例として酸化物半導体膜を用いた素子は、図４に示す回路図においてＯＳと付している。
電源供給部１０１として、ここでは交流電源装置１２１及び整流平滑回路１０３を有する。
整流平滑回路１０３として、整流素子１２３及びコンデンサ１２５を有する。ここでは、整流素子１２３としてダイオードブリッジの例を示す。
スイッチ１１１は、ここではトランジスタ１６３を用いる。
変圧器１０５は、ここでは、対となるコイル１２６及びコイル１２９、並びに磁芯（図示しない。）で構成される。
整流平滑回路１０７ａは、ここでは、ダイオード１６４及びコンデンサ１６５を有する。整流平滑回路１０７ｂは、ここでは、ダイオード１６６及びコンデンサ１６７を有する。
スタータ回路１１５は、ここでは、ワイドギャップ半導体を有するトランジスタ１５１、ワイドギャップ半導体を有するトランジスタ１５３、及びワイドギャップ半導体を有する抵抗素子１５５、及びダイオード１５７を有する。
整流素子１２３の第１の端子及び第２の端子は交流電源装置１２１と接続する。整流素子１２３の第３の端子は、コンデンサ１２５の第１の端子と接続し、整流素子１２３の第４の端子はコンデンサ１２５の第２の端子及びグラウンドと接続する。コンデンサ１２５の第１の端子は、抵抗素子１６１の第１の端子、トランジスタ１６３の第１の端子と接続する。
抵抗素子１６１の第２の端子は、トランジスタ１６３のゲートと接続する。トランジスタ１６３の第２の端子は、トランジスタ１５１の第１の端子、及び抵抗素子１５５の第１の端子と接続する。トランジスタ１６３の第２の端子は、ダイオード１６４の第１の端子及びコイル１２６の第１の端子と接続する。トランジスタ１６３のゲートは、制御回路１１７の出力端子ＯＵＴ２と接続する。
ダイオード１６４の第１の端子はコイル１２６の第１の端子と接続し、ダイオード１６４の第２の端子はコンデンサ１６５の第２の端子及びグラウンドと接続する。
コイル１２６の第１の端子はダイオード１６４の第１の端子と接続し、コイル１２６の第２の端子はコンデンサ１６５の第１の端子及び出力端子１４１と接続する。
コンデンサ１６５の第１の端子は出力端子１４１と接続し、コンデンサ１６５の第２の端子は出力端子１４３、及びダイオード１６４の第２の端子と接続する。
コイル１２９の第１の端子はダイオード１６６の第１の端子と接続し、コイル１２９の第２の端子はグラウンドと接続する。
トランジスタ１５１の第２の端子はダイオード１５７の第１の端子と接続し、トランジスタ１５１のゲートはトランジスタ１５３の第１の端子及び抵抗素子１５５の第２の端子と接続する。トランジスタ１５３のゲートは制御回路１１７の出力端子ＯＵＴ１と接続し、トランジスタ１５３の第２の端子はグラウンドと接続する。ダイオード１５７の第２の端子は、制御回路１１７の端子Ｖｃｃ、ダイオード１６６の第２の端子、及びコンデンサ１６７の第１の端子と接続する。
制御回路１１７はグラウンドと接続する。
コンデンサ１６７の第２の端子はグラウンドと接続する。
次に、スイッチングコンバータの動作方法について、図５乃至図９を用いて説明する。ここでは、図２に示すスイッチングコンバータ１００ａを用いて説明する。なお、図５乃至図９において、電源供給部１０１から整流素子１２３に出力される交流電流を一点破線矢印で示し、整流素子１２３で変換された直流電流を実線矢印を用いて説明する。
図５は、電源供給部１０１の電力供給時の様子を示す。
電源供給部１０１の交流電源装置１２１から出力された交流電流は、整流平滑回路１０３において、整流素子１２３によって整流され、コンデンサ１２５によって平滑化される。この結果、整流平滑回路１０３から、変圧器１０５に含まれるコイル１２６に直流電流が出力される。
変圧器１０５のコイル１２６を流れる直流電流は、スイッチング制御回路１１３に含まれるスタータ回路１１５に出力される。このとき、スタータ回路１１５の抵抗素子１５５及びトランジスタ１５１の第１の端子には高電位が印加され、抵抗素子１５５に電荷が蓄積される。この結果、抵抗素子１５５の第２の端子と接続するトランジスタ１５１のゲートに高電位が印加され、トランジスタ１５１がオン状態となる。なお、抵抗素子１５５を介してトランジスタ１５１のゲートに出力される直流電流は、抵抗素子１５５に出力される直流電流と比較して、電流値が低いため、トランジスタ１５１のゲートに出力される直流電流を破線矢印で示す。また、トランジスタ１５３のゲートは制御回路１１７と接続されているが、制御回路１１７の端子Ｖｃｃに電圧が印加されていないため制御回路１１７は動作しない。そのため、制御回路１１７の出力端子ＯＵＴ１及び出力端子ＯＵＴ２からは電流が出力されず、トランジスタ１５３及びトランジスタ１７１のゲートは低電位（Ｌ）である。このため、トランジスタ１５３及びトランジスタ１７１はオフ状態である。
トランジスタ１５１がオン状態となると、スタータ回路１１５のダイオード１５７で整流された直流電流は、整流平滑回路１０７ｂのコンデンサ１６７に出力され、コンデンサ１６７が充電される。
図６は、制御回路１１７の立ち上げ時の様子を示す。
整流平滑回路１０７ｂのコンデンサ１６７が充電されると、制御回路１１７の端子Ｖｃｃの電位が制御回路１１７の動作電位まで上昇する。この結果、制御回路１１７の出力端子ＯＵＴ１からスタータ回路１１５のトランジスタ１５３をオン状態とさせる電流が出力され、トランジスタ１５３のゲートに高電位（Ｈ）が印加され、スタータ回路１１５のトランジスタ１５３がオン状態となる。なお、ここで、出力端子ＯＵＴ２から高速にオン／オフするＣＬＫ信号をスイッチ１１１のトランジスタ１７１のゲートに出力すると、コンデンサ１６７で充電された電荷が消滅してしまうため、出力端子ＯＵＴ２からトランジスタ１７１のゲートには低電位（Ｌ）が印加される。
図７は、スタータ回路１１５の停止時の様子を示す。
スタータ回路１１５のトランジスタ１５３がオン状態となると、トランジスタ１５３の第２の端子はグラウンドと接続されているため、トランジスタ１５３の第１の端子がグラウンドと同電位となり、トランジスタ１５１のゲートがグラウンドと同電位となり、トランジスタ１５１がオフ状態となる。この結果、変圧器１０５から出力される電流がトランジスタ１５１で遮断され、スタータ回路１１５の動作が停止する。
なお、このときトランジスタ１５１の第１の端子には、コイル１２６の電位と同等の高電位が印加され、トランジスタ１５１の第２の端子は制御回路１１７の動作電位と同電位が印加される。また、スタータ回路１１５の抵抗素子１５５の第１の端子には、コイル１２６の電位と同等の高電位が印加され、抵抗素子１５５の第２の端子はオン状態のトランジスタ１５３を介してグラウンドと同電位である。このため、トランジスタ１５１及び抵抗素子１５５をワイドギャップ半導体、ここでは酸化物半導体膜を用いて高耐圧の装置を形成することで、トランジスタ１５１及び抵抗素子１５５の破壊及び劣化を抑制することができる。また、トランジスタ１５１を、制御回路を構成する素子に用いられる半導体とは異なる半導体を用いたトランジスタ、代表的にはワイドギャップ半導体を用いたトランジスタを用いて作製することで、制御回路を構成する素子とトランジスタ１５１を絶縁することが可能である。このため、ノイズカットのためのガードリングをスタータ回路に設ける必要がなく、スタータ回路及び該スタータ回路を有するスイッチングコンバータの小型化が可能である。
図８は、スイッチ１１１のトランジスタ１７１へのＣＬＫ信号供給開始時の様子を示す。
スタータ回路１１５のトランジスタ１５１がオフ状態となることで、整流平滑回路１０７ｂのコンデンサ１６７への充電が停止するが、整流平滑回路１０７ｂのコンデンサ１６７からの充電により、コンデンサ１６７から制御回路１１７に直流電流が流れ、制御回路１１７の端子Ｖｃｃの電位が動作電位にまで上昇し、制御回路１１７が動作状態となる。この結果、制御回路１１７からスタータ回路１１５のトランジスタ１７１のゲートにＣＬＫ信号が出力されるため、トランジスタ１７１を高速にスイッチングすることができる。
図９は、スイッチングコンバータ１００ａの定常動作時の様子を示す。
スイッチ１１１のトランジスタ１７１のオン／オフの繰り返しにより、整流平滑回路１０３から変圧器１０５にパルス状の直流電流が流れる。この結果、整流平滑回路１０７ａに直流電流が出力されると共に、整流平滑回路１０７ｂに、直流電流が出力される。整流平滑回路１０７ａでは、ダイオード１７３で整流された後、コンデンサ１７５で平滑化され、出力部１０９の出力端子１４１に出力される。また、整流平滑回路１０７ｂでは、ダイオード１６６で整流されたのち、コンデンサ１６７で平滑化され、制御回路１１７に出力される。この結果、出力部１０９に電圧値が変換された電圧を出力することができる。また、変圧器１０５から制御回路１１７に電圧値が変換された電圧を出力することができる。このため、別途電源供給部を設けずとも、制御回路１１７を動作させることができる。
スタータ回路に含まれるトランジスタのチャネル領域がワイドギャップ半導体で形成されることで、トランジスタのソースまたはドレインに高電圧が印加されても、トランジスタの劣化及び破壊を抑えることができる。また、抵抗素子の一対の端子の間にワイドギャップ半導体を設けることで、一対の端子の一方に高電圧が印加されても、抵抗素子の劣化及び破壊を抑えることができる。この結果、スイッチングコンバータの劣化及び破壊を低減することができる。また、スタータ回路に含まれるトランジスタを、制御回路を構成する素子に用いられる半導体とは異なる半導体を用いたトランジスタ、代表的にはワイドギャップ半導体を用いたトランジスタを用いて作製することで、制御回路を構成する素子とスタータ回路に含まれるトランジスタを絶縁することが可能である。このため、ノイズカットのためのガードリングをスタータ回路に設ける必要がなく、スタータ回路及び該スタータ回路を有するスイッチングコンバータの小型化が可能である。
なお、スイッチ１１１としてワイドギャップ半導体を有するトランジスタを用いたスイッチングコンバータ１１０の回路図を図１０に示す。ここでは、図４に示すスイッチングコンバータ１００ｂを用いて説明するが、適宜図２に示すスイッチングコンバータ１００ａを用いてもよい。また、ワイドギャップ半導体の一例として酸化物半導体膜を用いたトランジスタ１７０をスイッチ１１１に設けたため、図１０に示す回路図においてトランジスタ１７０にＯＳと付している。
スイッチング制御回路１１３に含まれるスタータ回路１１５と同様に、ワイドギャップ半導体を用いてトランジスタ１７０は形成されるため、スイッチング制御回路１１３にスイッチ１１１を設けることができる。この結果、スイッチングコンバータ１１０の部品数を削減することが可能である。
また、ワイドギャップ半導体を有するトランジスタは、オフ電流が極めて低く、なおかつ高耐圧である。このため、トランジスタ１７０として、ワイドギャップ半導体を有するトランジスタを用いることで、電源供給部からの高電圧の印加によるオフ電流を低減することが可能であり、スイッチングコンバータの電力変換効率を向上させることができる。また、スイッチングコンバータの電力変換効率を向上させることで、スイッチングコンバータを用いた半導体装置の消費電力を抑えることができる。
（実施の形態２）
図１１及び図１２を用いて、本発明の一態様に係るスイッチングコンバータの構成を説明する。本実施の形態では、絶縁型のスイッチングコンバータの構造について説明する。
図１１に示すスイッチングコンバータ１８０は、変圧器１０５と、整流平滑回路１０７ａと、整流平滑回路１０７ｂと、スイッチ１１１と、スイッチング制御回路１１３とを有する。なお、変圧器１０５は電源供給部１０１と接続する。また、整流平滑回路１０７ａは出力部１０９と接続する。
変圧器１０５は、変圧器１０５ａ及び変圧器１０５ｂを有する。スイッチング制御回路１１３は、スタータ回路１１５及び制御回路１１７を有する。
変圧器１０５ａは、整流平滑回路１０７ａ、及びスイッチ１１１と接続する。変圧器１０５ｂは、整流平滑回路１０７ｂ、及びスイッチ１１１と接続する。
整流平滑回路１０７ａは、変圧器１０５ａ及び出力部１０９と接続する。整流平滑回路１０７ｂは、変圧器１０５ｂ、スタータ回路１１５、及び制御回路１１７と接続する。
スタータ回路１１５は、整流平滑回路１０７ｂ、スイッチ１１１、及び制御回路１１７と接続する。制御回路１１７は、整流平滑回路１０７ｂ、スイッチ１１１、及びスタータ回路１１５と接続する。
図１１に示すスイッチングコンバータ１８０の各回路、スイッチ、変圧器の構成は図１（Ａ）と同様とすることができるため、既出の構成の詳細な説明を省略する。
変圧器１０５ａは、スイッチ１１１から出力されたパルス電流を利用して、電源供給部１０１から入力された電圧を所望の電圧に変換し、出力部１０９に出力する機能を有する。変圧器１０５ａの代表例としては、第１のコイル、第２のコイル、及び磁芯で構成される変圧器がある。
変圧器１０５ｂは、スイッチ１１１から出力されたパルス電流を利用して、電源供給部１０１から入力された電圧を所望の電圧に変換し、スイッチング制御回路１１３に出力する機能を有する。変圧器１０５ｂの代表例としては、第１のコイル、第３のコイル、及び磁芯で構成される変圧器がある。
変圧器１０５ａは第１のコイル及び第２のコイルを有し、変圧器１０５ｂは第１のコイル及び第３のコイルを有するため、電源供給部１０１から出力された電圧を変換して出力部１０９及びスイッチング制御回路１１３に電圧を出力することが可能であり、スイッチング制御回路１１３を動作させるための電源供給部を別途設ける必要がない。また、第１のコイルの巻き数と、第２のコイル及び第３のコイルの巻き数との比により、出力部１０９及びスイッチング制御回路１１３に出力する電圧を変えることができる。例えば、第１のコイルの巻き数に対して、第２のコイル及び第３のコイルのそれぞれの巻き数を少なくすることで、入力電圧に対して小さい出力電圧が得られる降圧型とすることができる。一方、第１のコイルの巻き数に対して、第２のコイル及び第３のコイルのそれぞれの巻き数を多くすることで、入力電圧に対して大きい出力電圧が得られる昇圧型とすることができる。
スタータ回路１１５は、電源供給部１０１から出力された直流電流を用いて整流平滑回路１０７ｂに含まれるコンデンサに充電を行い、素早く制御回路１１７を動作状態とするための回路である。即ち、制御回路１１７の起動を制御する機能を有する。また、制御回路１１７を動作状態とした後、高電流が制御回路１１７へ流れ込み、制御回路１１７が破壊されることを防ぐ機能を有する回路である。スタータ回路１１５は、ワイドギャップ半導体を有するトランジスタ及びワイドギャップ半導体を有する抵抗素子を備える。
ワイドギャップ半導体を有するトランジスタ及びワイドギャップ半導体を有する抵抗素子は、実施の形態１に示す酸化物半導体膜を有するトランジスタ２００及び抵抗素子２２０を適宜用いることができる。
トランジスタのチャネル領域がワイドギャップ半導体で形成されることで、トランジスタのソースまたはドレインに高電圧が印加されても、トランジスタの劣化及び破壊を抑えることができる。また、抵抗素子の一対の端子の間にワイドギャップ半導体を設けることで、一対の端子の一方に高電圧が印加されても、抵抗素子の劣化及び破壊を抑えることができる。この結果、スイッチングコンバータの劣化及び破壊を低減することができる。また、スタータ回路に含まれるトランジスタを、制御回路を構成する素子に用いられる半導体とは異なる半導体を用いたトランジスタ、代表的にはワイドギャップ半導体を用いたトランジスタを用いて作製することで、制御回路を構成する素子とスタータ回路に含まれるトランジスタを絶縁することが可能である。このため、ノイズカットのためのガードリングをスタータ回路に設ける必要がなく、スタータ回路及び該スタータ回路を有するスイッチングコンバータの小型化が可能である。
ここで、図１１に示すスイッチングコンバータ１８０の具体的な回路構成について、図１２を用いて説明する。
図１２は、スイッチングコンバータ１８０の一構成であるフライバックコンバータの回路図である。なお、トランジスタ及び抵抗素子において、ワイドギャップ半導体の一例として酸化物半導体膜を用いた素子は、図１２に示す回路図においてＯＳと付している。
電源供給部１０１として、ここでは交流電源装置１２１及び整流平滑回路１０３を示す。整流平滑回路１０３として、整流素子１２３及びコンデンサ１２５を有する。ここでは、整流素子１２３としてダイオードブリッジを示す。
変圧器１０５ａは、ここでは、対となるコイル１２６及びコイル１２７で構成される。変圧器１０５ｂは、ここでは、対となるコイル１２６及びコイル１２９で構成される。
整流平滑回路１０７ａは、ここでは、ダイオード１３１及びコンデンサ１３３を有する。整流平滑回路１０７ｂは、ここでは、ダイオード１３７、及びコンデンサ１３９を有する。
スイッチ１１１は、ここではトランジスタ１５９を用いる。
スタータ回路１１５は、ここでは、ワイドギャップ半導体を有するトランジスタ１５１、ワイドギャップ半導体を有するトランジスタ１５３、及びワイドギャップ半導体を有する抵抗素子１５５、及びダイオード１５７を有する。
整流素子１２３の第１の端子及び第２の端子は交流電源装置１２１と接続する。整流素子１２３の第３の端子は、コンデンサ１２５の第１の端子と接続し、整流素子１２３の第４の端子はコンデンサ１２５の第２の端子及びグラウンドと接続する。コンデンサ１２５の第１の端子はコイル１２６の第１の端子と接続する。コイル１２６の第２の端子は、トランジスタ１５９の第１の端子、トランジスタ１５１の第１の端子、及び抵抗素子１５５の第１の端子と接続する。
トランジスタ１５９の第２の端子はグラウンドと接続し、ゲートは制御回路１１７の出力端子ＯＵＴ２と接続する。
コイル１２７の第１の端子はダイオード１３１の第１の端子と接続する。ダイオード１３１の第２の端子はコンデンサ１３３の第１の端子と接続する。コイル１２７の第２の端子はコンデンサ１３３の第２の端子と接続する。コンデンサ１３３の第１の端子は出力部１０９の出力端子１４１と接続し、コンデンサ１３３の第２の端子は出力端子１４３に接続する。
コイル１２９の第１の端子はダイオード１３７の第１の端子と接続し、第２の端子はグラウンドと接続する。ダイオード１３７の第２の端子はコンデンサ１３９の第１の端子と接続する。
コンデンサ１３９の第２の端子はグラウンドと接続する。
トランジスタ１５１の第２の端子はダイオード１５７の第１の端子と接続し、トランジスタ１５１のゲートはトランジスタ１５３の第１の端子及び抵抗素子１５５の第２の端子と接続する。トランジスタ１５３のゲートは制御回路１１７の出力端子ＯＵＴ１と接続し、トランジスタ１５３の第２の端子はグラウンドと接続する。ダイオード１５７の第２の端子は、制御回路１１７の端子Ｖｃｃ及びコンデンサ１３９の第１の端子と接続する。
制御回路１１７はグラウンドと接続する。
次に、スイッチングコンバータの動作方法について、図１３乃至図１７を用いて説明する。なお、図１３乃至図１７において、電源供給部１０１からスイッチングコンバータ１８０に出力される交流電流を一点破線矢印で示し、整流素子１２３で変換された直流電流を実線矢印を用いて説明する。
図１３は、電源供給部１０１の電力供給時の様子を示す。
電源供給部１０１の交流電源装置１２１から出力された交流電流は、整流平滑回路１０３の整流素子１２３によって整流され、コンデンサ１２５によって平滑化される。この結果、整流平滑回路１０３から、変圧器１０５ａ及び変圧器１０５ｂに含まれるコイル１２６に直流電流が出力される。
変圧器１０５ａ及び変圧器１０５ｂのコイル１２６を流れる直流電流は、スイッチング制御回路１１３に含まれるスタータ回路１１５に出力される。このとき、スタータ回路１１５の抵抗素子１５５及びトランジスタ１５１の第１の端子には高電位が印加され、抵抗素子１５５の第２の端子と接続するトランジスタ１５１のゲートに高電位が印加され、トランジスタ１５１がオン状態となる。なお、抵抗素子１５５を介してトランジスタ１５１のゲートに供給される直流電流は、抵抗素子１５５に入力される直流電流と比較して、電流値が低いため、直流電流を破線矢印で示す。また、トランジスタ１５３のゲートは制御回路１１７と接続されているが、制御回路１１７の端子Ｖｃｃが０Ｖであるため、出力端子ＯＵＴ１及び出力端子ＯＵＴ２からは電流が出力されず、トランジスタ１５３及びトランジスタ１５９のゲートは低電位（Ｌ）である。このため、トランジスタ１５３及びトランジスタ１５９はオフ状態である。
トランジスタ１５１がオン状態となると、スタータ回路１１５のダイオード１５７で整流された直流電流は、整流平滑回路１０７ｂのコンデンサ１３９に出力され、コンデンサ１３９が充電される。
なお、破線矢印は、変圧器１０５ｂから整流平滑回路１０７ｂのコンデンサ１３９に流れる電流を表す。コイル１２６及びコイル１２９を有する変圧器１０５ｂにおいて電圧が発生するが、当該電圧が低いため、変圧器１０５ｂからコンデンサ１３９に流れる電流を破線矢印で示す。
図１４は、制御回路１１７の立ち上げ時の様子を示す。
整流平滑回路１０７ｂのコンデンサ１３９が充電されると、制御回路１１７の端子Ｖｃｃの電位が制御回路１１７の動作電位まで上昇する。この結果、制御回路１１７の出力端子ＯＵＴ１からスタータ回路１１５のトランジスタ１５３のゲートにトランジスタ１５３をオン状態とする電流が出力され、トランジスタ１５３のゲートに高電位（Ｈ）が印加され、スタータ回路１１５のトランジスタ１５３がオン状態となる。なお、ここで、出力端子ＯＵＴ２からトランジスタ１５９を高速にオン／オフするＣＬＫ信号をスイッチ１１１のトランジスタ１５９のゲートに出力すると、コンデンサ１３９で充電された電荷が消滅してしまうため、トランジスタ１５９のゲートは低電位（Ｌ）である。
図１５は、スタータ回路１１５の停止時の様子を示す。
スタータ回路１１５のトランジスタ１５３がオン状態となると、トランジスタ１５３の第２の端子はグラウンドと接続されているため、トランジスタ１５３の第１の端子がグラウンドと同電位となり、トランジスタ１５１のゲートがグラウンドと同電位となり、トランジスタ１５１がオフ状態となる。この結果、変圧器１０５ａから出力される電流がトランジスタ１５１で遮断され、スタータ回路１１５の動作が停止する。
なお、このときトランジスタ１５１の第１の端子には、コイル１２６の電位と同等の高電位が印加され、トランジスタ１５１の第２の端子は制御回路１１７の動作電位と同電位が印加される。また、スタータ回路１１５の抵抗素子１５５の第１の端子には、コイル１２６の電位と同等の高電位が印加され、抵抗素子１５５の第２の端子はオン状態のトランジスタ１５３を介してグラウンドと同電位である。このため、トランジスタ１５１及び抵抗素子１５５を高耐圧のワイドギャップ半導体、ここでは酸化物半導体膜を用いてデバイスを形成することで、トランジスタ１５１及び抵抗素子１５５の破壊及び劣化を抑制することができる。また、トランジスタ１５１を、制御回路を構成する素子に用いられる半導体とは異なる半導体を用いたトランジスタ、代表的にはワイドギャップ半導体を用いたトランジスタを用いて作製することで、制御回路を構成する素子とトランジスタ１５１を絶縁することが可能である。このため、ノイズカットのためのガードリングをスタータ回路に設ける必要がなく、スタータ回路及び該スタータ回路を有するスイッチングコンバータの小型化が可能である。
図１６は、スイッチ１１１のトランジスタ１５９へのＣＬＫ信号供給開始時の様子を示す。
スタータ回路１１５のトランジスタ１５１がオフ状態となることで、整流平滑回路１０７ｂのコンデンサ１３９への充電が停止するが、整流平滑回路１０７ｂのコンデンサ１３９からの充電により、コンデンサ１３９から制御回路１１７に直流電流が流れ、制御回路１１７の端子Ｖｃｃの電位が動作電位にまで上昇し、制御回路１１７が動作状態となる。この結果、制御回路１１７からスタータ回路１１５のトランジスタ１５９のゲートにＣＬＫ信号が出力されるため、トランジスタ１５９を高速にスイッチングすることができる。
図１７は、スイッチングコンバータ１８０の定常動作時の様子を示す。
スイッチ１１１のトランジスタ１５９のオン／オフの繰り返しにより、整流平滑回路１０３から変圧器１０５ａ及び変圧器１０５ｂにパルス状の直流電流が流れる。また、整流平滑回路１０７ａに直流電流が出力されると共に、整流平滑回路１０７ｂに、直流電流が出力される。整流平滑回路１０７ａでは、ダイオード１３１で整流された後、コンデンサ１３３で平滑化され、出力部１０９の出力端子１４１及び出力端子１４３に出力される。整流平滑回路１０７ｂでは、ダイオード１３７で整流され、コンデンサ１３９で平滑化され、制御回路１１７に出力される。この結果、変圧器１０５ａから出力部１０９に電圧値が変換された電圧を出力することができる。また、変圧器１０５ｂから制御回路１１７に電圧値が変換された電圧を出力することができる。このため、別途電源供給部を設けずとも、制御回路１１７を動作させることができる。
なお、スイッチ１１１としてワイドギャップ半導体を有するトランジスタを用いたスイッチングコンバータ１９０の回路図を図１８に示す。ここでは、ワイドギャップ半導体の一例として酸化物半導体膜を用いたトランジスタ１６９をスイッチ１１１に設けたため、図１８に示す回路図においてトランジスタ１６９にＯＳと付している。
スイッチング制御回路１１３に含まれるスタータ回路１１５と同様に、ワイドギャップ半導体を用いてトランジスタ１６９は形成されるため、スイッチング制御回路１１３にスイッチ１１１を設けることができる。この結果、スイッチングコンバータ１６０の部品数を削減することが可能である。
また、トランジスタ１７０として、ワイドギャップ半導体を有するトランジスタを用いることで、電源供給部からの高電圧の印加によるオフ電流を低減することが可能であり、スイッチングコンバータの電力変換効率を向上させることができる。また、スイッチングコンバータの電力変換効率を向上させることで、スイッチングコンバータを用いた半導体装置の消費電力を抑えることができる。
なお、本実施の形態では、絶縁型のスイッチングコンバータの一例としてフライバックコンバータを用いて説明したが、適宜、フォワードコンバータ、ハーフブリッジコンバータ、フルブリッジコンバータを適用することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、スイッチングコンバータ１８０に含まれるスイッチング制御回路１１３の構造について、図１９を用いて説明する。なお、図１９は、図１２に示すスイッチング制御回路１１３のトランジスタ１５１、トランジスタ１５３、抵抗素子１５５、ダイオード１５７、及び制御回路１１７に含まれるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路の断面図である。
図１９（Ａ）は、スイッチング制御回路７６０の断面図である。接地された部材７６１上にスタータ回路１１５及び制御回路１１７を有するスイッチング制御回路７６０が設けられる。スイッチング制御回路７６０は、半導体基板で形成されたトランジスタ、ダイオード（代表的には、実施の形態１及び実施の形態２に示すスタータ回路１１５に含まれるダイオード１５７）等を有する素子層７６３ａと、素子層７６３ａ上に設けられたワイドギャップ半導体を有するトランジスタ及び抵抗素子（代表的には、実施の形態１及び実施の形態２に示すスタータ回路１１５に含まれるトランジスタ１５１、トランジスタ１５３、及び抵抗素子１５５）を有する素子層７６３ｂを有する。
素子層７６３ｂ上には、端子７６５、７７５が形成されており、端子７６５、７７５と接地された部材７６１とが、それぞれ導電部材７６９、７７９で接続されている。端子７６５、７７５は、アルミニウムまたはアルミニウム合金で形成されている。導電部材７６９、７７９として、ここでは、金、金を含む合金、銅、または銅を含む合金で形成された金属の細線（ワイヤー）を用いる。
図１９（Ｂ）は、スイッチング制御回路７６０の一部の拡大断面図である。素子層７６３ａに設けられる半導体基板７０１は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素を用いた単結晶半導体または多結晶半導体を用いることが好ましい。単結晶半導体を用いたトランジスタは、高速動作が容易である。一方、素子層７６３ｂに設けられるトランジスタ７５０及び抵抗素子７５１は、ワイドギャップ半導体を有する。このため、トランジスタ７５０及び抵抗素子７５１に高電圧が印加されても、トランジスタ７５０及び抵抗素子７５１の劣化及び破壊を抑えることができる。また、トランジスタ７５０のチャネル領域がワイドギャップ半導体で形成されることで、トランジスタ７５０のオフ電流を低減することが可能であり、スイッチングコンバータの電力損失を小さく抑え、電力変換効率の低減を防ぐことができる。
素子層７６３ｂには、図１２に示すスタータ回路１１５に含まれる素子が形成される。スイッチングコンバータ１８０が定常動作している場合、スイッチ１１１のオン／オフと共に、抵抗素子１５５の第１の端子に高電位及び低電位が交互に印加される。この結果、抵抗素子１５５の第２の端子と接続するトランジスタ１５３の第１の端子の電位が上下してしまう。ここで、トランジスタ１５３はオン状態であるため、トランジスタ１５３に接続するグラウンドにノイズが発生する。当該グラウンドと、制御回路１１７が接続するグラウンドを直接接続すると、ノイズが制御回路１１７に入力され、制御回路１１７の動作に不具合が生じる。一方、図１９に示すスイッチング制御回路７６０は、素子層７６３ａが、接地された部材７６１と直接接続する。または、素子層７６３ａが、接地された部材７６１と導電性部材を介して電気的に接続する。また、素子層７６３ｂが、導電部材７６９、７７９を介して接地された部材７６１と電気的に接続する。制御回路１１７が形成される素子層７６３ａ、及びトランジスタ１５３が形成される素子層７６３ｂの両方が、接地された部材７６１と直接接続せず、少なくとも一方が導電部材を介して接地された部材７６１と電気的に接続する。ここでは、素子層７６３ｂが導電部材７６９、７７９を介して接地された部材７６１と電気的に接続している。このため、同一の半導体基板に制御回路１１７及びトランジスタ１５３が形成される場合と比較して、トランジスタ１５３で発生するノイズが制御回路１１７に伝達することを抑制することができる。
素子層７６３ａに含まれるトランジスタ７０４ａ及びトランジスタ７０４ｂは、それぞれｎチャネル型トランジスタ（ＮＭＯＳＦＥＴ）及びｐチャネル型トランジスタ（ＰＭＯＳＦＥＴ）である。ここでは、トランジスタ７０４ａとしてｎチャネル型のトランジスタを示し、トランジスタ７０４ｂとしてｐチャネル型のトランジスタを示す。図１９（Ｂ）に示す例においては、トランジスタ７０４ａ及びトランジスタ７０４ｂは、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）７０２によって他の素子と絶縁分離されている。ＳＴＩ７０２を用いることにより、ＬＯＣＯＳによる素子分離法で発生した素子分離部のバーズビークを抑制することができ、素子分離部の縮小等が可能となる。一方で、構造の微細化小型化が要求されない半導体装置においてはＳＴＩ７０２の形成は必ずしも必要ではなく、ＬＯＣＯＳ等の素子分離手段を用いることもできる。
トランジスタ７０４ａ及びトランジスタ７０４ｂは、それぞれ半導体基板７０１中に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物領域７０５（ソース領域及びドレイン領域ともいう）と、チャネル形成領域上に設けられたゲート絶縁膜７０６と、ゲート絶縁膜７０６上にチャネル形成領域と重畳するように設けられたゲート電極７０７とを有する。ゲート電極７０７は単層または多層とすることができる。なお、ゲート電極７０７を、加工精度を高めるための第１の材料からなる第１の導電膜と、低抵抗化を目的とした第２の材料からなる第２の導電膜との積層構造としてもよい。
また、半導体基板７０１中に設けられた不純物領域７０５には、コンタクトプラグ７１４が接続されている。ここでコンタクトプラグ７１４は、トランジスタ７０４ａ、７０４ｂのソース電極やドレイン電極としても機能する。また、不純物領域７０５とチャネル領域の間には、不純物領域７０５と異なる不純物領域が設けられている。該不純物領域は、導入された不純物の濃度によって、ＬＤＤ領域やエクステンション領域としてチャネル形成領域近傍の電界分布を制御する機能を果たす。ゲート電極７０７の側壁にはサイドウォール絶縁膜７１０を有する。サイドウォール絶縁膜７１０を用いることで、ＬＤＤ領域やエクステンション領域を形成することができる。
また、トランジスタ７０４ａ及びトランジスタ７０４ｂは、絶縁膜７１１により被覆されている。絶縁膜７１１には保護膜としての機能を持たせることができ、外部からチャネル形成領域への不純物の侵入を防止することができる。また、絶縁膜７１１をＣＶＤ法による窒化シリコン等の材料とすることで、チャネル形成領域に単結晶シリコンを用いた場合には加熱処理によって脱水素化を行うことができる。また、絶縁膜７１１に引張応力または圧縮応力を有する絶縁膜を用いることで、チャネル形成領域を構成する半導体材料に歪みを与えることができる。ｎチャネル型のトランジスタの場合にはチャネル形成領域となるシリコン材料に引張応力を、ｐチャネル型のトランジスタの場合にはチャネル形成領域となるシリコン材料に圧縮応力を付加することで、各トランジスタの移動度を向上させることができる。
ダイオード７０４ｃは、ｐ型またはｎ型の一方を呈する不純物領域７１７と、ｐ型またはｎ型の他方を呈する不純物領域７１８とが接合するダイオードである。不純物領域７１７、不純物領域７１８は、トランジスタ７０４ａ、トランジスタ７０４ｂの不純物領域を形成するときに、同時に形成することができる。ダイオード７０４ｃの不純物領域７１７、不純物領域７１８のそれぞれには、コンタクトプラグ７１４が接続される。
素子層７６３ｂには、素子層７６３ａに接するバリア膜７２４、バリア膜７２４上に形成される絶縁膜７２５、絶縁膜７２５上に形成されるトランジスタ７５０及び抵抗素子７５１を有する。
バリア膜７２４は、水素、水、及び酸素のブロッキング効果を有する絶縁膜で形成することが好ましく、代表的には酸化アルミニウム膜で形成する。
絶縁膜７２５は、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成することが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜としては、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いることが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜は、加熱処理により酸化物半導体膜に酸素を拡散させることができる。絶縁膜７２５の代表例としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。
絶縁膜７２５は、５０ｎｍ以上、好ましくは２００ｎｍ以上３０００ｎｍ以下、好ましくは３００ｎｍ以上１０００ｎｍ以下とする。絶縁膜７２５を厚くすることで、絶縁膜７２５の酸素脱離量を増加させることができると共に、絶縁膜７２５及び後に形成される酸化物半導体膜との界面における界面準位を低減することが可能である。
ここで、「加熱により酸素の一部が脱離する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
上記構成において、加熱により酸素放出される絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。
トランジスタ７５０は、図１（Ｂ）に示すトランジスタ２００と同様の構造のトランジスタを用いることができる。抵抗素子７５１は図１（Ｃ）に示す抵抗素子２２０と同様の構造の抵抗素子２２０を用いることができる。
トランジスタ２００の詳細な構造を、図１（Ｂ）を用いて説明する。なお、図１９（Ｂ）に示す絶縁膜７２５は図１（Ｂ）の絶縁膜２０３に相当する。
トランジスタ２００は、絶縁膜２０３上に形成される酸化物半導体膜２０５と、酸化物半導体膜２０５に接する一対の電極２０７と、絶縁膜２０３、酸化物半導体膜２０５、及び一対の電極２０７に接するゲート絶縁膜２０９と、ゲート絶縁膜２０９を介して酸化物半導体膜２０５と重なるゲート電極２１１とを有する。また、ゲート絶縁膜２０９及びゲート電極２１１を覆う絶縁膜２１３を有する。
酸化物半導体膜２０５は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一または複数を有することが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるＩｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｚｎ系金属酸化物、Ａｌ−Ｚｎ系金属酸化物、Ｚｎ−Ｍｇ系金属酸化物、Ｓｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物、Ｉｎ−Ｗ系金属酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系金属酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｌａ−Ｚｎ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ系金属酸化物、Ｉｎ−Ｐｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｄｙ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｌｕ−Ｚｎ系金属酸化物、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系金属酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
また、酸化物半導体膜２０５に形成することが可能な金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタを高耐圧とすることができると共に、オフ電流を低減することができる。
また、酸化物半導体膜２０５は、非晶質構造、単結晶構造、または多結晶構造であってもよい。
また、酸化物半導体膜２０５として、複数の結晶部を有するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう。）膜を用いてもよい。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
また、酸化物半導体膜２０５は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜２０５を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に二元系金属酸化物乃至四元系金属酸化物の一を用い、第２の酸化物半導体膜に第１の酸化物半導体膜と異なる二元系金属酸化物乃至四元系金属酸化物を用いてもよい。
また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの電界効果移動度および信頼性をさらに高めることが可能となる。
また、第１の酸化物半導体膜と第２の酸化物半導体膜に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜と第２の酸化物半導体膜の少なくともどちらか一方に非晶質酸化物半導体を適用すると、酸化物半導体膜２０５の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
酸化物半導体膜２０５の厚さは、１ｎｍ以上１００ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることが好ましい。
酸化物半導体膜２０５において、アルカリ金属またはアルカリ土類金属の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となるためである。
酸化物半導体膜２０５には、５×１０１８ａｔｏｍｓ／ｃｍ３以下の窒素が含まれてもよい。
一対の電極２０７は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ゲート絶縁膜２０９は、酸化シリコン、酸化窒化シリコン、Ｇａ−Ｚｎ系金属酸化物膜、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いればよく、積層または単層で設ける。なお、図１９（Ｂ）において、ゲート絶縁膜７２６が図１（Ｂ）に示すゲート絶縁膜２０９に相当する。
ゲート電極２１１は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極２１１は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極２１１は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極２１１とゲート絶縁膜２０９との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けることが好ましい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラス方向にシフトすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜２０５より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
絶縁膜２１３は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。なお、図１９（Ｂ）において、絶縁膜７２７が図１（Ｂ）に示す絶縁膜２１３に相当する。
次に、抵抗素子２２０の詳細な構造を、図１（Ｃ）を用いて説明する。絶縁膜２０３上に形成される酸化物半導体膜２２５と、酸化物半導体膜２２５に接する一対の電極２２７とを有する。また、酸化物半導体膜２２５及び一対の電極２２７を覆うゲート絶縁膜２０９及び絶縁膜２１３を有する。
酸化物半導体膜２２５は、トランジスタ２００の酸化物半導体膜２０５と同様に形成することができる。
なお、抵抗素子２２０の抵抗値を制御するために、酸化物半導体膜２２５にドーパントを添加してもよい。ドーパントとしては、ホウ素、窒素、リン、及びヒ素の一以上がある。または、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上がある。なお、ドーパントとして、ホウ素、窒素、リン、及びヒ素の一以上と、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンの一以上とが適宜組み合わされて含まれていてもよい。
酸化物半導体膜２２５に含まれるドーパントの濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３未満とする。
酸化物半導体膜２２５はドーパントを含む場合、キャリア密度または欠陥密度を増加させることができる。このため、導電性を高めることができる。
一対の電極２２７は、トランジスタ２００の一対の電極２０７と同様に形成することができる。
なお、ここでは、トランジスタの構造として、図１（Ｂ）に示す構造を用いて説明したが、適宜他の構造とすることができる。例えば、図１（Ｂ）に示す一対の電極２０７の代わりに絶縁膜２０３及び酸化物半導体膜２０５の間に、一対の電極を有する構造がある。また、図１（Ｂ）に示すゲート絶縁膜２０９及びゲート電極２１１の代わりに、絶縁膜２０３上にゲート電極を有し、ゲート電極上にゲート絶縁膜を有し、ゲート絶縁膜上に酸化物半導体膜２０５を有する構造がある。また、図１（Ｂ）に示す一対の電極２０７、ゲート絶縁膜２０９、及びゲート電極２１１の代わりに、絶縁膜２０３上にゲート電極を有し、ゲート電極上にゲート絶縁膜を有し、ゲート絶縁膜上に一対の電極を形成し、ゲート絶縁膜及び一対の電極上に酸化物半導体膜２０５を有する構造がある。また、一対の電極を設けず、酸化物半導体膜２０５に直接コンタクトプラグを接続する構造がある。
トランジスタ７５０の一対の電極７２９の一方が、バリア膜７２４、絶縁膜７２５に形成されるコンタクトホールにおいて、コンタクトプラグ７１４、配線７１９を介してダイオード７０４ｃと電気的に接続する。
トランジスタ７５０のゲート電極７３１は、トランジスタ７５０のゲート絶縁膜７２６、絶縁膜７２７、絶縁膜７２８を貫通するコンタクトプラグ７３５、トランジスタ７５０よりも上方に形成された配線７３７を介して、抵抗素子の端子７３３と電気的に接続する。コンタクトプラグ７３５は、一対の電極と同様の材料を用いて形成することができる。
配線７３７は、絶縁膜７３０中に埋め込まれている。配線７３７は、例えば銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。低抵抗な導電性材料を用いることで、配線７３７を伝播する信号のＲＣ遅延を低減することができる。配線７３７に銅を用いる場合には、銅のチャネル形成領域への拡散を防止するため、絶縁膜７３０及び配線７３７の間にバリア膜を形成することが好ましい。バリア膜として、例えば窒化タンタル、窒化タンタルとタンタルとの積層、窒化チタン、窒化チタンとチタンとの積層等による膜を用いることができるが、配線材料の拡散防止機能、及び配線材料や下地膜等との密着性が確保される程度においてこれらの材料からなる膜に限られない。
なお、コンタクトプラグ７３５及び配線７３７をデュアルダマシン法を用いて、同一の材料を用いて形成してもよい。
絶縁膜７２８及び絶縁膜７３０には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、Ｓｉ（ＯＣ２Ｈ５）４を原料とした酸化シリコンであるＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＯＳＧ（Ｏｒｇａｎｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、有機ポリマー系の材料等の絶縁体を用いることができる。特に半導体装置の微細化を進める場合には、配線間の寄生容量が顕著になり信号遅延が増大するため酸化シリコンの比誘電率（ｋ＝４．０〜４．５）では高く、ｋが３．０以下の材料を用いることが好ましい。また該絶縁膜に配線を埋め込んだ後にＣＭＰ処理を行うため、絶縁膜には機械的強度が要求される。この機械的強度が確保できる限りにおいて、これらを多孔質（ポーラス）化させて低誘電率化することができる。絶縁膜７３０は、スパッタリング法、ＣＶＤ法、スピンコート法（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ：ＳＯＧともいう）を含む塗布法等により形成する。
配線７３７上には、バリア膜７４０が設けられている。バリア膜７４０は、バリア膜７２４と同様に形成することができる。
トランジスタ７５０の一対の電極７２９の一方が接続する配線７１９は、配線７３７と同様の構成により形成することができる。トランジスタ７０４ａ、トランジスタ７０４ｂ、ダイオード７０４ｃはそれぞれ、絶縁膜７１１、絶縁膜７１２を貫通するコンタクトプラグ７１４を介して配線７１９と接続する。絶縁膜７１２は、絶縁膜７２８と同様に形成することができる。コンタクトプラグ７１４はコンタクトプラグ７３５と同様に形成することができる。配線７１９は、既述した配線７３７と同様に、絶縁膜７１５中に埋め込まれて設けられている。絶縁膜７１５は、絶縁膜７３０と同様に形成することができる。なお、絶縁膜７１５及び配線７１９の間に、バリア膜を設けてもよい。絶縁膜７１５上には、ＣＭＰ等による平坦化処理を行う際のエッチングストッパとして機能する絶縁膜を設けてもよい。
以上のように、素子層７６３ａと素子層７６３ｂに設けられるトランジスタ、ダイオード、抵抗素子等の素子は、複数のコンタクトプラグ及び複数の配線を介して電気的に接続する。半導体装置を以上のような構成とすることで、高速動作性能を有する第１の半導体材料を用いたトランジスタと、オフ電流が極めて小さい第２の半導体材料を用いたトランジスタとを組み合わせ、低消費電力化が可能な高速動作の論理回路を有する半導体装置、一例としては記憶装置、中央演算処理装置（ＣＰＵ）等を作製することができる。
このような半導体装置は、既述の構成に限らず、発明の趣旨を逸脱しない範囲において、任意に変更が可能である。例えば、図１９（Ｂ）においては、素子層７６３ａ、素子層７６３ｂそれぞれにおいて、配線を有する層を１層としたが、これを２層以上とすることができる。または、配線を用いず、コンタクトプラグのみによって素子層７６３ａ及び素子層７６３ｂに設けられる素子を直接接続することができる。この場合、例えばシリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）技術を用いることもできる。また、配線は銅等の材料を絶縁膜中に埋め込むことで形成する場合について説明したが、例えばバリア膜、配線材料層、及びバリア膜の三層構造としてフォトリソグラフィ工程により配線パターンに加工したものを用いてもよい。
また、実施の形態１乃至実施の形態３に示すスイッチとしてワイドギャップ半導体を有するトランジスタを用いる場合、素子層７６３ｂに、スイッチを作製してもよい。この結果、スイッチングコンバータを構成する部品数を削減することができる。
また、素子層を３層以上の積層構造としてもよい。例えば、図１９（Ｂ）に示す素子層７６３ｂ上に、スイッチ１１１としてワイドギャップ半導体を有するトランジスタを含む素子層を形成してもよい。この結果、図１２に示すスイッチングコンバータ１８０において、スタータ回路１１５に含まれるトランジスタ１５３が接続するグラウンドと、スイッチ１１１が接続するグラウンドとが、それぞれ別の導電部材を介して接地された部材と電気的に接続するため、スイッチ１１１及びスタータ回路１１５それぞれで発生するノイズの影響を抑制することができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、実施の形態１及び実施の形態３に示すスイッチングコンバータを備える半導体装置、及びそれを有する電子機器について説明する。なお、マイクロプロセッサ、画像処理回路などの集積回路や、ＲＦタグ、記憶媒体、太陽電池、発光素子を用いた照明装置、表示装置などのありとあらゆる半導体装置が、本発明の範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）など、スイッチングコンバータを有している表示装置が、その範疇に含まれる。
本実施の形態では、半導体装置の一例として、照明装置を用いて説明する。
はじめに、図２０を用いて、照明装置の一構成を説明する。
図２０に示す照明装置は、交流電源８０１と、整流平滑回路８０２と、スイッチングコンバータ１８０と、発光素子８０３とを有している。
図２０に示すスイッチングコンバータ１８０は、実施の形態２に示す降圧型のスイッチングコンバータを用いる。なお、実施の形態１または実施の形態２に示すスイッチングコンバータを適宜用いることができる。図２０に示す照明装置では、交流電源８０１からの交流電流が、整流平滑回路８０２を経た後、スイッチングコンバータ１８０によって所定の電流値の直流電流に変換される。即ち、スイッチングコンバータ１８０において、入力された電圧が降圧され、出力される。
そして、スイッチングコンバータ１８０から出力された電圧が、発光素子８０３に与えられることで、発光素子８０３は発光する。発光素子８０３には、発光ダイオード（ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ））、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子など、様々な光源を用いることができる。
また、図２０では、電源である交流電源８０１を有している照明装置の構成を示しているが、本発明の一態様に係る照明装置は、必ずしも電源をその構成要素に含める必要はない。
本実施の形態に示す半導体装置に、実施の形態１乃至実施の形態３に示すスイッチングコンバータを用いることで、スイッチングコンバータの電力変換効率を向上させることができる。また、スイッチングコンバータの電力変換効率を向上させることで、半導体装置の消費電力を抑えることができる。
なお、半導体装置の一例である太陽電池は、図１１に示す電源供給部１０１としてフォトダイオード等を用いる。また、スイッチングコンバータ１８０として昇圧型のスイッチングコンバータを用いる。このような構成とすることで、フォトダイオードで発生した起動電圧を増幅させて出力部１０９へ出力することが可能である。
また、上記半導体装置をさまざまな電子機器に適用することができる。電子機器としては、例えば、表示装置、照明装置、パーソナルコンピュータ、ワードプロセッサ、画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、時計、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、スマートフォン、電子書籍、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器、空調設備、食器洗浄器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、工具、煙感知器、医療機器、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電気自動車、ハイブリッド車、プラグインハイブリッド車、装軌車両、原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船等がある。
上記半導体装置を電子機器に用いることで、電子機器の消費電力を抑えることができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。

Claims (7)

  1. 電源供給部と電気的に接続する変圧器と、
    前記変圧器と電気的に接続するスイッチと、
    前記スイッチと電気的に接続するスイッチング制御回路と
    前記変圧器及び出力部と電気的に接続する第１の整流平滑回路と、
    前記変圧器及び前記スイッチング制御回路と電気的に接続する第２の整流平滑回路と、を有し、
    前記スイッチング制御回路は、制御回路及びスタータ回路を有し、
    前記スタータ回路は、
    ダイオード、チャネル領域が形成される酸化物半導体膜を有する第１のトランジスタ及び第２のトランジスタ、並びに第１の端子及び第２の端子の間に酸化物半導体膜を有する抵抗素子を備え、
    前記制御回路に含まれる素子、及び前記スタータ回路に含まれる前記ダイオードは第１の素子層に形成され、
    前記スタータ回路に含まれる前記第１のトランジスタ、前記第２のトランジスタ、及び前記抵抗素子は、第２の素子層に形成され、
    前記第２の素子層は、前記第１の素子層上に設けられ、
    前記第１の素子層は、半導体基板を用いて形成され、
    前記第１の素子層に含まれる半導体基板は、接地され、
    前記第２の素子層に含まれる端子は、導電部材を介して接地される
    ことを特徴とするスイッチングコンバータ。
  2. 電源供給部と電気的に接続するスイッチと、
    前記スイッチと電気的に接続する変圧器と、
    前記電源供給部及び前記スイッチと電気的に接続するスイッチング制御回路と、
    前記スイッチ、前記変圧器、及び出力部と電気的に接続する第１の整流平滑回路と、
    前記変圧器及び前記スイッチング制御回路と電気的に接続する第２の整流平滑回路と、を有し、
    前記スイッチング制御回路は、制御回路及びスタータ回路を有し、
    前記スタータ回路は、
    ダイオード、チャネル領域が形成される酸化物半導体膜を有する第１のトランジスタ及び第２のトランジスタ、並びに第１の端子及び第２の端子の間に酸化物半導体膜を有する抵抗素子を備え、
    前記制御回路に含まれる素子、及び前記スタータ回路に含まれる前記ダイオードは第１の素子層に形成され、
    前記スタータ回路に含まれる前記第１のトランジスタ、前記第２のトランジスタ、及び前記抵抗素子は、第２の素子層に形成され、
    前記第２の素子層は、前記第１の素子層上に設けられ、
    前記第１の素子層は、半導体基板を用いて形成され、
    前記第１の素子層に含まれる半導体基板は、接地され、
    前記第２の素子層に含まれる端子は、導電部材を介して接地される
    ことを特徴とするスイッチングコンバータ。
  3. 電源供給部と電気的に接続する第１の変圧器及び第２の変圧器と、
    前記第１の変圧器及び前記第２の変圧器と電気的に接続するスイッチと、
    前記スイッチと電気的に接続するスイッチング制御回路と、
    前記第１の変圧器及び出力部と電気的に接続する第１の整流平滑回路と、
    前記第２の変圧器及び前記スイッチング制御回路と電気的に接続する第２の整流平滑回路と、を有し、
    前記スイッチング制御回路は、制御回路及びスタータ回路を有し、
    前記スタータ回路は、
    ダイオード、チャネル領域が形成される酸化物半導体膜を有する第１のトランジスタ及び第２のトランジスタ、並びに第１の端子及び第２の端子の間に酸化物半導体膜を有する抵抗素子を備え、
    前記制御回路に含まれる素子、及び前記スタータ回路に含まれる前記ダイオードは第１の素子層に形成され、
    前記スタータ回路に含まれる前記第１のトランジスタ、前記第２のトランジスタ、及び前記抵抗素子は、第２の素子層に形成され、
    前記第２の素子層は、前記第１の素子層上に設けられ、
    前記第１の素子層は、半導体基板を用いて形成され、
    前記第１の素子層に含まれる半導体基板は、接地され、
    前記第２の素子層に含まれる端子は、導電部材を介して接地される
    ことを特徴とするスイッチングコンバータ。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記スイッチは、ゲート、ソース及びドレインを有し、
    前記第１のトランジスタのソース及びドレインの一方と、前記抵抗素子の第１の端子とが、前記スイッチのソース及びドレインの一方と電気的に接続し、
    前記第１のトランジスタのゲートと、前記抵抗素子の第２の端子とが、前記第２のトランジスタのソース及びドレインの一方と電気的に接続し、
    前記第１のトランジスタのソース及びドレインの他方と、前記ダイオードの第１の端子とが電気的に接続し、
    前記ダイオードの第２の端子が、前記制御回路の第１の端子と電気的に接続し、
    前記第２のトランジスタのソース及びドレインの他方が接地され、
    前記第２のトランジスタのゲートが前記制御回路の第２の端子と電気的に接続し、
    前記スイッチのゲートが、前記制御回路の第３の端子と電気的に接続する
    ことを特徴とするスイッチングコンバータ。
  5. 請求項４において、前記スイッチのソース及びドレインの他方が、前記出力部に含まれる端子と電気的に接続することを特徴とするスイッチングコンバータ。
  6. 請求項４において、前記スイッチのソース及びドレインの他方が、前記第１の整流平滑回路の端子及び前記変圧器の端子と電気的に接続することを特徴とするスイッチングコンバータ。
  7. 請求項４において、前記スイッチのソース及びドレインの他方が接地されることを特徴とするスイッチングコンバータ。
JP2013096158A 2012-05-02 2013-05-01 スイッチングコンバータ Expired - Fee Related JP6243136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013096158A JP6243136B2 (ja) 2012-05-02 2013-05-01 スイッチングコンバータ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012105359 2012-05-02
JP2012105359 2012-05-02
JP2013042517 2013-03-05
JP2013042517 2013-03-05
JP2013096158A JP6243136B2 (ja) 2012-05-02 2013-05-01 スイッチングコンバータ

Publications (3)

Publication Number Publication Date
JP2014197973A JP2014197973A (ja) 2014-10-16
JP2014197973A5 JP2014197973A5 (ja) 2016-06-09
JP6243136B2 true JP6243136B2 (ja) 2017-12-06

Family

ID=49512389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013096158A Expired - Fee Related JP6243136B2 (ja) 2012-05-02 2013-05-01 スイッチングコンバータ

Country Status (2)

Country Link
US (1) US9660518B2 (ja)
JP (1) JP6243136B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013011141A1 (de) * 2013-07-03 2015-01-08 Dräger Medical GmbH Messvorrichtung zur Messung einer Körperfunktion und Verfahren zum Betrieb einer solchen Messvorrichtung
JP6541398B2 (ja) * 2014-04-11 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
JP6511992B2 (ja) * 2015-06-30 2019-05-15 オムロン株式会社 電力変換装置
LU92983B1 (de) * 2016-03-02 2017-09-19 Leica Microsystems Licht/Spannungs-Wandlerschaltung zur Wandlung von Intensitätsschwankungen von Licht in ein Wechselspannungmesssignal
US10148186B2 (en) * 2016-04-12 2018-12-04 Dialog Semiconductor Inc. Switching power converter with efficient VCC charging
US20180233321A1 (en) * 2017-02-16 2018-08-16 Lam Research Corporation Ion directionality esc
US10680069B2 (en) 2018-08-03 2020-06-09 Infineon Technologies Austria Ag System and method for a GaN-based start-up circuit

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5014178A (en) * 1990-05-14 1991-05-07 Power Integrations, Inc. Self powering technique for integrated switched mode power supply
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5640317A (en) * 1995-06-15 1997-06-17 Supertax, Inc. High voltage start-up circuit and method therefor
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3929643B2 (ja) * 1999-05-07 2007-06-13 株式会社ルネサステクノロジ 半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002078340A (ja) * 2000-08-23 2002-03-15 Fuji Xerox Co Ltd 電源装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4723716B2 (ja) 2000-10-24 2011-07-13 シヤチハタ株式会社 多孔性印判の製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
WO2003071607A1 (en) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. GaN FIELD-EFFECT TRANSISTOR
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6906934B2 (en) * 2003-09-04 2005-06-14 System General Corp. Integrated start-up circuit with reduced power consumption
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7169661B2 (en) * 2004-04-12 2007-01-30 System General Corp. Process of fabricating high resistance CMOS resistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7723972B1 (en) * 2008-03-19 2010-05-25 Fairchild Semiconductor Corporation Reducing soft start delay and providing soft recovery in power system controllers
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101751712B1 (ko) 2009-10-30 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR20220166361A (ko) * 2009-10-30 2022-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065244A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011125132A (ja) * 2009-12-10 2011-06-23 Yokogawa Electric Corp スイッチング電源
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8471405B2 (en) * 2010-06-04 2013-06-25 International Business Machines Corporation High efficiency standby power generation
JP5440465B2 (ja) * 2010-09-28 2014-03-12 富士電機株式会社 スイッチング電源の制御用半導体装置
JP5975907B2 (ja) 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US9660518B2 (en) 2017-05-23
US20130294120A1 (en) 2013-11-07
JP2014197973A (ja) 2014-10-16

Similar Documents

Publication Publication Date Title
JP6243136B2 (ja) スイッチングコンバータ
KR102686210B1 (ko) 반도체 장치
JP6663964B2 (ja) 半導体装置
TWI588999B (zh) 半導體裝置
JP6340405B2 (ja) 半導体装置
KR102229728B1 (ko) 반도체 장치 및 그 제작 방법
JP6418783B2 (ja) 半導体装置
KR102107255B1 (ko) 반도체 장치
JP6937419B2 (ja) 表示装置の作製方法
JP6184155B2 (ja) 電源回路
TW201501316A (zh) 半導體裝置
JP2013179286A (ja) 半導体装置の作製方法
JP2015046576A (ja) 半導体装置
JP6246518B2 (ja) トランジスタ
JP6250955B2 (ja) 半導体装置の駆動方法
JP6356525B2 (ja) 半導体装置
JP6211287B2 (ja) 半導体装置の作製方法
JP2019117882A (ja) 半導体装置および当該半導体装置を有する電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171109

R150 Certificate of patent or registration of utility model

Ref document number: 6243136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees