JP6234393B2 - 電力用半導体装置および電力変換装置 - Google Patents

Description

本発明は、電力用半導体装置および電力変換装置に関し、特に、３値以上を取り得る端子電圧を出力する電力用半導体装置および電力変換装置に関するものである。

電力用変換装置の１種であるインバータはその内部にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などの半導体素子（チップ）を有している。大容量のインバータにおいては、多くのチップを配置する構造が必要であり、また電力損失によって発生する多量の熱に対処するための高い冷却性能も求められる。このような場合に適用可能な技術として、圧接型パッケージを用いる技術がある。圧接型パッケージを用いることにより、半導体素子を両面から冷却することができるため、冷却効率が高められる。さらに、エミッタ電極から電流を取り出すためのワイヤボンドが不要となるため、ワイヤボンドの断線に起因した故障を避けることにより信頼性を高めることができ、またインダクタンスを低減することにより損失を抑えることができる。

特開平１１−２９７９２９号公報（特許文献１）によれば、ＩＧＢＴとそれに逆並列に接続されたダイオードとを回路構成として有する圧接型半導体装置が開示されている。ＩＧＢＴおよびダイオードの各々は並列に接続された多数のチップにより構成される。この構成を各々有する複数の圧接型半導体装置が水冷電極を挟んで直列接続されることにより、スタック構造が構成される。そしてスタック全体が一括で加圧される。

また特開２０１４−１２７５３８号公報（特許文献２）によれば、各々がソース面およびドレイン面を有する２つの半導体素子を含む、両面冷却圧接型の半導体モジュールが開示されている。２つの半導体素子は、ソース面とドレイン面とが互いに反転された関係で配置されている。一方の半導体素子のドレイン面にはコンタクト層を介して陽極部が配置されており、他方の半導体素子のソース面にはコンタクト層を介して陰極部が配置されている。また一方の半導体素子のソース面と、他方の半導体素子のドレイン面との各々は、コンタクト層を介して交流電極部に接続されている。

上記のように陽極部、陰極部および交流電極部が設けられることで、２値の端子電圧を出力する２レベルインバータを構成することができる。一方で、３値以上の端子電圧を出力するものである多レベルインバータも広く用いられている。多レベルインバータは、２レベルインバータに比して高調波成分が少ないという利点を有する一方で、より複雑な電気回路を有する。このため、２レベルインバータの構造を単純に多レベルインバータに適用することはできない。

特開２０００−３４１９６１号公報（特許文献３）は３レベルインバータの構造をいくつか例示している。第１の例では、４つのスイッチング素子および２つの結合ダイオードがヒートシンクを挟んで積層されることにより、１つのアームとして機能する１つのスタックが構成されている。また第２の例では、第１のスタックおよび第２のスタックにより１つのアームが構成されている。第１のスタックにおいては、複数の半導体素子と複数のヒートシンクとが交互に積層されている。また第２のスタックにおいては、２つの結合ダイオードがヒートシンクを介して積層されている。第１のスタックと第２のスタックとの間は、第１の導体および第２の導体により接続されている。

特開平１１−２９７９２９号公報 特開２０１４−１２７５３８号公報 特開２０００−３４１９６１号公報

第１に、上記特開２０００−３４１９６１号公報の技術では、１つのアームを構成するだけでも、４つのスイッチング素子および２つの結合ダイオードのそれぞれに対応する６つの平型圧接モジュールが必要である。特に２相以上のインバータの場合、相の数に応じた数のアームを構成するために、さらに多くの平型圧接モジュールが必要となる。平型圧接モジュールの数が多くなるほど、装置全体をコンパクトに構成することが困難となり、また平型圧接モジュールを組み立てる作業負荷も大きくなる。

第２に、各アームの電力容量を増やす場合、６つの平型圧接モジュールを単位としてその倍数の数の平型圧接モジュールを用いるか、あるいは、平型圧接モジュールの各々の電力容量を調整する必要がある。前者では、６つの平型圧接モジュールにより構成されるインバータ構造の容量を単位とした粗いステップでの調整しかできず、微調整が困難である。後者は、平型圧接モジュールの設計変更を要し、それには通常大きな負担が伴う。このように上記従来の技術では電力容量の調整が行い難い。

第３に、構造が大きく相違する第１のスタックと第２のスタックとの間に配線としての接続部が設けられると、スタック間の熱膨張係数の差異または製造誤差などに起因して、接続部に大きなストレスが加わりやすい。このストレスに起因してスタック間の接続部が断線し得る。よって、構造が大きく相違するスタックを互いにつなぐことは信頼性の確保の上で好ましくない。

本発明は以上のような課題を解決するためになされたものであり、その一の目的は、多レベルインバータの基本的な構造を１つの平型圧接モジュールによって構成することができる電力用半導体装置を提供することである。また本発明の他の目的は、電力容量を容易に調整することができる電力変換装置を提供することである。本発明のさらに他の目的は、複数の平型圧接モジュールを用いることで容量を大きくしつつ高い信頼性を有する電力変換装置を提供することである。

本発明の電力用半導体装置は、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、３値以上を取り得る少なくとも１つの端子電圧を出力するものである。電力用半導体装置は、第１の加圧板と、第２の加圧板と、複数の半導体素子とを有する。第１の加圧板は、第１の電極部と、第１の電極部を保持する第１の絶縁基板とを有する。第２の加圧板は、第１の加圧板に対して空間を空けて対向しており、第２の電極部と、第２の電極部を保持する第２の絶縁基板とを有する。半導体素子は、第１の加圧板と第２の加圧板との間に各々挟まれている。半導体素子は複数の半導体スイッチング素子を含む。第１の電極部および第２の電極部によって半導体スイッチング素子を互いに接続する配線構造が設けられている。配線構造が設けられた半導体スイッチング素子は、一方端および他方端を有する第１の直列接続構造を含む。配線構造は、正極側直流端子と、負極側直流端子と、中性点電位端子と、第１の交流出力端子とを含む。正極側直流端子は、第１の直列接続構造の一方端に電気的に接続されており、正極側電位が入力されるものである。負極側直流端子は、第１の直列接続構造の他方端に電気的に接続されており、負極側電位が入力されるものである。中性点電位端子は、第１の直列接続構造において半導体スイッチング素子の少なくともいずれかによって一方端と他方端との各々から隔てられており、第１の直列接続構造に電気的に接続されており、中性点電位が入力されるものである。第１の交流出力端子は、半導体スイッチング素子の少なくともいずれかによって第１の直列接続構造の一方端と他方端と中性点電位端子との各々から隔てられており、第１の直列接続構造に電気的に接続されており、端子電圧として第１の端子電圧を出力するものである。

本発明の一の局面に従う電力変換装置は、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、３値以上を取り得る少なくとも１つの端子電圧を出力するものである。電力変換装置は、複数の電力用半導体装置と、複数の冷却装置と、加圧機構とを有する。電力用半導体装置の各々は、第１の加圧板と、第２の加圧板と、複数の半導体素子とを有する。第１の加圧板は、第１の電極部と、第１の電極部を保持する第１の絶縁基板とを有する。第２の加圧板は、第１の加圧板に対して空間を空けて対向しており、第２の電極部と、第２の電極部を保持する第２の絶縁基板とを有する。半導体素子は、第１の加圧板と第２の加圧板との間に各々挟まれている。半導体素子は複数の半導体スイッチング素子を含む。第１の電極部および第２の電極部によって半導体スイッチング素子を互いに接続する配線構造が設けられている。配線構造が設けられた半導体スイッチング素子は、一方端および他方端を有する直列接続構造を含む。配線構造は、正極側直流端子と、負極側直流端子と、中性点電位端子と、交流出力端子とを含む。正極側直流端子は、直列接続構造の一方端に電気的に接続されており、正極側電位が入力されるものである。負極側直流端子は、直列接続構造の他方端に電気的に接続されており、負極側電位が入力されるものである。中性点電位端子は、直列接続構造において半導体スイッチング素子の少なくともいずれかによって一方端と他方端との各々から隔てられており、直列接続構造に電気的に接続されており、中性点電位が入力されるものである。交流出力端子は、半導体スイッチング素子の少なくともいずれかによって直列接続構造の一方端と他方端と中性点電位端子との各々から隔てられており、直列接続構造に電気的に接続されており、端子電圧として端子電圧を出力するものである。電力用半導体装置および冷却装置は一の方向において交互に積層されることによって積層体をなしている。電力用半導体装置は互いに電気的に並列に接続されている。加圧機構は一の方向において積層体を加圧している。

本発明の他の局面に従う電力変換装置は、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、３値以上を取り得る少なくとも１つの端子電圧を出力するものである。電力変換装置は、互いに電気的に並列に接続された複数の電力変換部を有する。電力変換部の各々は、複数の電力用半導体装置と、複数の冷却装置と、加圧機構とを含む。電力用半導体装置の各々は、第１の加圧板と、第２の加圧板と、複数の半導体素子とを有する。第１の加圧板は、第１の電極部と、第１の電極部を保持する第１の絶縁基板とを有する。第２の加圧板は、第１の加圧板に対して空間を空けて対向しており、第２の電極部と、第２の電極部を保持する第２の絶縁基板とを有する。半導体素子は、第１の加圧板と第２の加圧板との間に各々挟まれている。半導体素子は複数の半導体スイッチング素子を含む。第１の電極部および第２の電極部によって半導体スイッチング素子を互いに接続する配線構造が設けられている。配線構造が設けられた半導体スイッチング素子は、一方端および他方端を有する第１の直列接続構造を含む。配線構造は、正極側直流端子と、負極側直流端子と、中性点電位端子と、第１の交流出力端子とを含む。正極側直流端子は、第１の直列接続構造の一方端に電気的に接続されており、正極側電位が入力されるものである。負極側直流端子は、第１の直列接続構造の他方端に電気的に接続されており、負極側電位が入力されるものである。中性点電位端子は、第１の直列接続構造において半導体スイッチング素子の少なくともいずれかによって一方端と他方端との各々から隔てられており、第１の直列接続構造に電気的に接続されており、中性点電位が入力されるものである。第１の交流出力端子は、半導体スイッチング素子の少なくともいずれかによって第１の直列接続構造の一方端と他方端と中性点電位端子との各々から隔てられており、第１の直列接続構造に電気的に接続されており、端子電圧として第１の端子電圧を出力するものである。電力用半導体装置および冷却装置は一の方向において交互に積層されることによって積層体をなしている。電力用半導体装置は互いに電気的に並列に接続されている。加圧機構は一の方向において積層体を加圧している。

本発明の電力用半導体装置によれば、第１の加圧板および第２の加圧板の間に各々挟まれた半導体スイッチング素子による直列接続構造に中性点電位端子が電気的に接続される。これにより多レベルインバータの基本的な構造を１つの平型圧接モジュールによって構成することができる。

本発明の一の局面に従う電力変換装置によれば、積層される電力用半導体装置の数に比例して電力変換装置の容量を大きくすることができる。これにより、電力変換装置の容量を、比較的小さな単位で、容易に調整することができる。

本発明の他の局面に従う電力変換装置によれば、同様の構成を有する複数の電力変換部が併存する。仮にこれらすべてが１つのスタックに積層されたとすると、スタック中央付近が冷却されにくく、よってその温度が上昇しやすい。本発明の他の局面に従う電力変換装置によれば、そのような温度上昇を避けることができる。また各スタックは同様の複数の平型圧接モジュールによって構成される。これにより、スタック間の熱膨張係数の差異または製造誤差などに起因してスタック間の接続部に大きなストレスが加わることを避けることができる。

本発明の実施の形態１における電力変換装置の構成を概略的に示す正面図である。 本発明の実施の形態１における電力用半導体装置の構成を概略的に示す斜視図である。 本発明の実施の形態１における電力用半導体装置の構成を電源と共に概略的に示す回路図である。 本発明の実施の形態１における電力用半導体装置が有する半導体スイッチング素子の直列接続構造の１つの構成を概略的に示す断面図である。 本発明の実施の形態１における電力用半導体装置が有するアームの１つの構成を概略的に示す分解斜視図である。 本発明の実施の形態１における第２の加圧板の構成を概略的に示す分解斜視図である。 本発明の実施の形態２における電力用半導体装置の構成を電源と共に概略的に示す回路図である。 本発明の実施の形態３における電力変換装置の構成を概略的に示す正面図である。 本発明の実施の形態３における電力変換装置の構成を概略的に示す側面図である。 本発明の実施の形態４における電力変換装置の構成を概略的に示す斜視図である。 本発明の実施の形態５における電力変換装置の構成を周辺回路と共に概略的に示すブロック図である。

以下、図面に基づいて本発明の実施の形態について説明する。なお、各図面において、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。図面間においても同様である。

＜実施の形態１＞
（構成）
図１を参照して、本実施の形態のインバータ１ａ（電力変換装置）は、平型圧接モジュール２（電力用半導体装置）と、冷却装置３と、ばね部材５（加圧機構）と、１対の加圧支持板６と、支柱１３とを有する。平型圧接モジュール２は、加圧板２４（第１の加圧板）と、加圧板２３（第２の加圧板）と、筐体７とを有する。加圧板２３は、加圧板２４に対して空間を空けて対向している。筐体７は、加圧板２４および加圧板２３をつないでおり、加圧板２４および加圧板２３の間の空間を取り囲む外周面を有する。この空間内の構成については後述する。

平型圧接モジュール２および冷却装置３は一の方向（図中、縦方向）において交互に積層されることによって積層体をなしている。具体的には、平型圧接モジュール２を挟む２つの冷却装置３のそれぞれが加圧板２３および２４に接している。１対の加圧支持板６は互いに間隔を空けて配置されている。この間隔は、１対の加圧支持板６を互いにつなぐ支柱１３によって保持されている。ばね部材５は一の方向において加圧支持板６の各々と積層体との間に設けられている。これにより積層体は一の方向に加圧されている（図中、矢印参照）。よって加圧板２３および２４の間の内部構造が加圧板２３および２４によって一の方向において圧縮されている。さらに、冷却装置３と平型圧接モジュール２とが互いに押し付けられている。

図２を参照して、筐体７の外周面は側面ＳＤ１〜ＳＤ４（第１〜第４の側面）を有する。側面ＳＤ１およびＳＤ２は互いに対向している。また側面ＳＤ３およびＳＤ４は互いに対向している。筐体７の外周面上には、正極側直流端子１１と、負極側直流端子１２と、中性点電位端子１０と、交流出力端子９と、ゲート端子２２とが、露出されるように固定されている。交流出力端子９としては、具体的には、Ｕ相出力端子９ｕ（第１の交流出力端子）、Ｖ相出力端子９ｖ（第２の交流出力端子）、およびＷ相出力端子９ｗ（第３の交流出力端子）とが露出されている。正極側直流端子１１は側面ＳＤ１に露出されており、負極側直流端子１２は側面ＳＤ２に露出されている。また交流出力端子９は側面ＳＤ３に露出されており、中性点電位端子１０は側面ＳＤ４に露出されている。よって交流出力端子９および中性点電位端子１０は、側面ＳＤ１および側面ＳＤ２から離れて外周面に露出されている。ゲート端子２２は側面ＳＤ４に露出されている。

さらに図３を参照して、正極側直流端子１１は正極側電位の入力を受けるものであり、正極側直流端子１１ｕ〜１１ｗへ分岐されている。負極側直流端子１２は、正極側電位よりも低い負極側電位の入力を受けるものであり、負極側直流端子１２ｕ〜１２ｗに分岐されている。中性点電位端子１０は、正極側電位よりも低く負極側電位よりも高い中性点電位の入力を受けるものである。たとえば、正極側直流端子１１に正電位が入力され、中性点電位端子１０にアース電位が入力され、負極側直流端子１２に負電位が入力される。上記のような入力が得られるよう、正極側直流端子１１および中性点電位端子１０の間と、中性点電位端子１０および負極側直流端子１２の間との各々に、直流電源８１が電気的に接続される。

ゲート端子２２は外部からのゲート信号を受けるものである。Ｕ相出力端子９ｕ、Ｖ相出力端子９ｖ、およびＷ相出力端子９ｗのそれぞれは、ゲート信号に対応して、端子電圧として、Ｕ相電圧（第１の端子電圧）、Ｕ相電圧（第２の端子電圧）、およびＷ相電圧（第３の端子電圧）を出力するものである。つまり平型圧接モジュール２は３相インバータである。またＵ相電圧、Ｕ相電圧、およびＷ相電圧の各々は、３値を取り得る。つまり平型圧接モジュール２は３レベルインバータである。３相出力を行うために平型圧接モジュール２は３つのアームを有する。たとえば、図中、アームＡＭｕはＵ相電圧を出力するためのものである。

平型圧接モジュール２は、複数のＩＧＢＴチップ（半導体スイッチング素子）を含む複数の半導体素子を有する。具体的には平型圧接モジュール２の各アームは、ＩＧＢＴチップ１４ａ〜１４ｄと、複数のＩＧＢＴチップ１４ａ〜１４ｄのそれぞれに逆並列に接続された還流ダイオード１５Ｆと、クランプダイオード１５Ｃとを有する。各アームのＩＧＢＴチップ１４ａ〜１４ｄの各々は、上述したゲート信号の大きさに応じて、オン状態とオフ状態とが切り替わるものである。半導体素子の各々は加圧板２３および２４（図１）の間に挟まれている。

３つのアームのそれぞれにおいて、配線構造（詳しくは後述する）が設けられたＩＧＢＴチップ１４ａ〜１４ｄは、この順に直列に接続されることで、一方端（図中、上端）および他方端（図中、下端）を有する直列接続構造ＳＣｕ〜ＳＣｗ（第１〜第３の直列接続構造）を有する。一方端はＩＧＢＴチップ１４ａのコレクタ側であり、他方端はＩＧＢＴチップ１４ｄのエミッタ側である。また、ＩＧＢＴチップ１４ａのエミッタ側とＩＧＢＴチップ１４ｂのコレクタ側とが互いに電気的に接続されており、ＩＧＢＴチップ１４ｂのエミッタ側とＩＧＢＴチップ１４ｃのコレクタ側とが互いに電気的に接続されており、ＩＧＢＴチップ１４ｃのエミッタ側とＩＧＢＴチップ１４ｄのコレクタ側とが互いに電気的に接続されている。

正極側直流端子１１ｕ〜１１ｗのそれぞれは直列接続構造ＳＣｕ〜ＳＣｗの各々の一方端に電気的に接続されており、負極側直流端子１２ｕ〜１２ｗのそれぞれは直列接続構造ＳＣｕ〜ＳＣｗの各々の他方端に電気的に接続されている。中性点電位端子１０は直列接続構造ＳＣｕ〜ＳＣｗの各々に電気的に接続されている。直列接続構造ＳＣｕ〜ＳＣｗの各々において中性点電位端子１０はＩＧＢＴチップ１４ａ〜１４ｄの少なくともいずれかによって、上述した一方端および他方端の各々から隔てられている。本実施の形態においては中性点電位端子１０は、ＩＧＢＴチップ１４ａおよび１４ｂにより一方端から隔てられており、ＩＧＢＴチップ１４ｃおよび１４ｄにより他方端から隔てられている。

Ｕ相出力端子９ｕ、Ｖ相出力端子９ｖおよびＷ相出力端子９ｗのそれぞれは、直列接続構造ＳＣｕ〜ＳＣｗに電気的に接続されている。Ｕ相出力端子９ｕは、ＩＧＢＴチップ１４ａ〜１４ｄの少なくともいずれかによって、直列接続構造ＳＣｕの一方端と他方端と中性点電位端子１０との各々から隔てられている。具体的にはＵ相出力端子９ｕは直列接続構造ＳＣｕにおけるＩＧＢＴチップ１４ｂおよび１４ｃの間に接続されている。同様に、Ｖ相出力端子９ｖは、ＩＧＢＴチップ１４ａ〜１４ｄの少なくともいずれかによって、直列接続構造ＳＣｖの一方端と他方端と中性点電位端子１０との各々から隔てられている。具体的にはＶ相出力端子９ｖは直列接続構造ＳＣｖにおけるＩＧＢＴチップ１４ｂおよび１４ｃの間に接続されている。また、Ｗ相出力端子９ｗは、ＩＧＢＴチップ１４ａ〜１４ｄの少なくともいずれかによって、直列接続構造ＳＣｗの一方端と他方端と中性点電位端子１０との各々から隔てられている。具体的にはＷ相出力端子９ｗは直列接続構造ＳＣｗにおけるＩＧＢＴチップ１４ｂおよび１４ｃの間に接続されている。

クランプダイオード１５Ｃは、中性点電位端子１０と、直列接続構造ＳＣｕ〜ＳＣｗの各々とを互いにつないでいる。具体的には、各アームに、ＩＧＢＴチップ１４ａおよび１４ｂの間につながるクランプダイオード１５Ｃと、ＩＧＢＴチップ１４ｃおよび１４ｄの間につながるクランプダイオード１５Ｃとが設けられている。

図４は、直列接続構造ＳＣｕ（図３）の構成を概略的に示す断面図である。

ＩＧＢＴチップ１４ａ〜１４ｄの各々は、本体部１４０と、コレクタ電極層１４１と、エミッタ電極層１４２と、ゲートパッドＧＰとを有する。本体部１４０は、互いに対向する一方面および他方面を有する。コレクタ電極層１４１はこの一方面上に設けられている。エミッタ電極層１４２およびゲートパッドＧＰはこの他方面上に設けられている。ＩＧＢＴチップ１４ａおよび１４ｃに関しては、一方面は加圧板２３を向いており他方面は加圧板２４を向いている。ＩＧＢＴチップ１４ｂおよび１４ｄに関しては、一方面は加圧板２４を向いており他方面は加圧板２３を向いている。つまり直列接続構造ＳＣｕにおいてＩＧＢＴチップ１４ａ〜１４ｄの面の向きが交互に反転されている。なお他の直列接続構造ＳＣｖおよびＳＣｗ（図３）も同様の構造を有する。

加圧板２４は、電極部５４（第１の電極部）と、電極部５４を保持する絶縁基板４４（第１の絶縁基板）とを有する。加圧板２３は、電極部５３（第２の電極部）と、電極部５３を保持する絶縁基板４３（第２の絶縁基板）とを有する。電極部５３および５４によって、ＩＧＢＴチップ１４ａ〜１４ｄを互いに接続する、上述した配線構造が設けられている。配線構造は、正極側直流端子１１ｕと、負極側直流端子１２ｕと、中性点電位端子１０と、Ｕ相出力端子９ｕとを構成する部分を含む。また配線構造は、図４においては図示されていないが、正極側直流端子１１ｖ、１１ｗ、負極側直流端子１２ｖ、１２ｗ、Ｖ相出力端子９ｖ、およびＷ相出力端子９ｗを構成する部分を含む。

平型圧接モジュール２は金属スペーサ１８を有する。金属スペーサ１８は、加圧板２４の電極部５４と半導体素子の各々との間、および加圧板２３の電極部５３と半導体素子の各々との間に設けられている。これにより各半導体素子は金属スペーサ１８を介して、加圧板２３の電極部５３、または加圧板２４の電極部５４に接している。特にＩＧＢＴチップ１４ａ〜１４ｄの各々について説明すると、コレクタ電極層１４１およびエミッタ電極層１４２のそれぞれに金属スペーサ１８が配置されている。コレクタ電極層１４１に配置された金属スペーサ１８はコレクタ電極層１４１の全体と接触していることが好ましい。エミッタ電極層１４２に配置された金属スペーサ１８は、ゲートパッドＧＰからは離れている。金属スペーサ１８は、電極部５３および５４の各々の材料と異なる材料から作られており、Ｓｉの線膨張係数に近い線膨張係数を有する材料から作られていることが好ましく、たとえばモリブデンまたはタングステンから作られている。なお金属スペーサ１８の形状は、加圧板２３または２４と接する面が平滑であれば任意であり、たとえば直方体形状であってもよい。

平型圧接モジュール２は、複数のゲート端子２２と、複数のゲートピン２１とを有する。ゲート端子２２は、直列接続構造ＳＣｕにおけるＩＧＢＴチップ１４ａ〜１４ｄの配列方向（図中、横方向）とほぼ垂直の方向（図中、紙面に垂直な方向）に延びている。ゲートピン２１はゲート端子２２のそれぞれに接続されている。またゲートピン２１のそれぞれはゲートパッドＧＰ上に立てられている。ゲートピン２１およびゲート端子２２の合計高さは、ばね部材５（図１）による加圧時において加圧板２３または２４と接するような高さ以下であればよい。つまりゲート端子２２は、加圧板２３または２４に接していてもよく接していなくてもよい。ゲート端子２２の、加圧板２３または２４に対する面は、絶縁被覆されていてもよい。

図５は、平型圧接モジュール２のうちアームＡＭｕ（図３）を構成する部分を概略的に示す分解斜視図である。また図６は加圧板２３の構成を概略的に示す分解斜視図である。なお図５と図６とでは位置関係が反転されている。

図５および図６を参照して、加圧板２３の絶縁基板４３は、内側絶縁層４３ａ（第１の絶縁層）と、外側絶縁層４３ｂ（第２の絶縁層）とを有する。内側絶縁層４３ａは、加圧板２４に対向する凹部を有する。内側絶縁層４３ａの凹部には部分的に貫通孔Ｈ９ｕ〜Ｈ９ｗおよびＨ１０ｕ〜Ｈ１０ｗが設けられている。貫通孔の形状は特に限定されない。外側絶縁層４３ｂは、内側絶縁層４３ａ上に積層されており、内側絶縁層４３ａに対向する凹部を有する。

加圧板２３の電極部５３は、内側電極層５３ａ（第１の電極層）と、外側電極層５３ｂ（第２の電極層）とを有する。内側電極層５３ａは内側絶縁層４３ａの凹部に設けられている。外側電極層５３ｂは外側絶縁層４３ｂの凹部に設けられている。外側電極層５３ｂは、外側絶縁層４３ｂによって内側電極層５３ａから隔てられた部分と、内側絶縁層４３ａの貫通孔Ｈ９ｕ〜Ｈ９ｗおよびＨ１０ｕ〜Ｈ１０ｗを介して内側電極層５３ａに接続された部分とを有する。このような接続が可能となるよう、外側電極層５３ｂには、貫通孔Ｈ９ｕ〜Ｈ９ｗおよびＨ１０ｕ〜Ｈ１０ｗのそれぞれにはめ込まれる突起Ｐ９ｕ〜Ｐ９ｗおよびＰ１０ｕ〜Ｐ１０ｗが設けられている。なお突起Ｐ９ｕ〜Ｐ９ｗおよびＰ１０ｕ〜Ｐ１０ｗの各々と内側電極層５３ａとは、ばね部材５（図１）による加圧時に接触すればよく、非加圧時には必ずしも接触している必要はない。

ＩＧＢＴチップ１４ａ〜１４ｄの配列と並走して、ＩＧＢＴチップ１４ａ〜１４ｄのそれぞれのための還流ダイオード１５Ｆ（図５）が配列されている。還流ダイオード１５Ｆの各々は、互いに対向するカソード電極面およびアノード電極面（図示せず）を有する。ＩＧＢＴチップ１４ａおよび１４ｃのための還流ダイオード１５Ｆに関しては、カソード電極面は電極部５３を向いておりアノード電極面は電極部５４を向いている。ＩＧＢＴチップ１４ｂおよび１４ｄのための還流ダイオード１５Ｆに関しては、カソード電極面は電極部５４を向いておりアノード電極面は電極部５３を向いている。つまりＩＧＢＴチップ１４ａ〜１４ｄの配列に並走する還流ダイオード１５Ｆの面の向きは、交互に反転されている。

アームＡＭｕ（図５）において、ＩＧＢＴチップ１４ａのコレクタ電極層と、その還流ダイオード１５Ｆのカソード電極面との接続は、内側電極層５３ａの一部である正極側直流端子１１ｕにより行われている。ＩＧＢＴチップ１４ａのエミッタ電極層と、その還流ダイオード１５Ｆのアノード電極面と、ＩＧＢＴチップ１４ｂのコレクタ電極層と、その還流ダイオード１５Ｆのカソード電極面との接続は、電極部５４の一部である部分電極５４ｐにより行われている。ＩＧＢＴチップ１４ｂのエミッタ電極層と、その還流ダイオード１５Ｆのアノード電極面と、ＩＧＢＴチップ１４ｃのコレクタ電極層と、その還流ダイオード１５Ｆのカソード電極面との接続は、内側電極層５３ａの一部である部分電極層３９ｕにより行われている。ＩＧＢＴチップ１４ｃのエミッタ電極層と、その還流ダイオード１５Ｆのカソード電極面と、ＩＧＢＴチップ１４ｄのコレクタ電極層と、その還流ダイオード１５Ｆのカソード電極面との接続は、電極部５４の一部である部分電極５４ｎにより行われている。ＩＧＢＴチップ１４ｄのコレクタ電極層と、その還流ダイオード１５Ｆのアノード電極面との接続は、内側電極層５３ａの一部である負極側直流端子１２ｕにより行われている。クランプダイオード１５Ｃは、部分電極５４ｐおよび５４ｎの各々の上に配置されている。部分電極５４ｐにはクランプダイオード１５Ｃのカソード電極面が面しており、部分電極５４ｎにはクランプダイオード１５Ｃのアノード電極面が面している。つまり２つのクランプダイオード１５Ｃは互いに反対面を向いている。部分電極５４ｐ上のクランプダイオード１５Ｃのアノード電極面と、部分電極５４ｎ上のクランプダイオード１５Ｃのカソード電極面との接続は、内側電極層５３aの一部である部分電極層３０ｕにより行われている。なお各接続は金属スペーサ１８を介して行われている。また各接続はばね部材５（図１）によって加圧された際に確保されていればよく、加圧されていない際には必ずしも接続されている必要はない。

外側電極層５３ｂは、Ｕ相出力端子９ｕと、Ｖ相出力端子９ｖと、Ｗ相出力端子９ｗと、中性点電位端子１０とを有する。Ｕ相出力端子９ｕは、貫通孔Ｈ９ｕを介して部分電極層３９ｕに接続されており、よってＩＧＢＴチップ１４ｂおよび１４ｃの間に接続されている。中性点電位端子１０は、貫通孔Ｈ１０ｕを介して部分電極層３０ｕに接続されており、よって、一方のクランプダイオード１５Ｃを介してＩＧＢＴチップ１４ａおよび１４ｂの間に接続されており、かつ他方のクランプダイオード１５Ｃを介してＩＧＢＴチップ１４ｃおよび１４ｄの間に接続されている。

部分電極５４ｐおよび５４ｎの各々は絶縁基板４４の凹部に配置されている。これにより部分電極５４ｐおよび５４ｎは絶縁基板４４の凸部によって互いに絶縁されている。また、正極側直流端子１１ｕと、負極側直流端子１２ｕと、部分電極層３０ｕおよび３９ｕとの各々は、内側絶縁層４３ａの凹部に配置されている。これにより、正極側直流端子１１ｕと、負極側直流端子１２ｕと、部分電極層３０ｕおよび３９ｕとは、内側絶縁層４３ａの凸部によって互いに絶縁されている。これら凹部および凸部は、半導体素子の位置決めのためのガイドとしても機能し得る。

Ｕ相出力端子９ｕと、Ｖ相出力端子９ｖと、Ｗ相出力端子９ｗと、中性点電位端子１０との各々は、外側絶縁層４３ｂの凹部として延びる溝に沿って配置されている。これにより、Ｕ相出力端子９ｕと、Ｖ相出力端子９ｖと、Ｗ相出力端子９ｗと、中性点電位端子１０とは、外側絶縁層４３ｂの凸部によって互いに絶縁されている。

以上のように、直列接続構造ＳＣｕを有するアームＡＭｕ（図３）が構成されている。他の直列接続構造ＳＣｖまたはＳＣｗ（図３）を有するアームも、ほぼ同様に構成されている。

（比較例）
本比較例のインバータにおいては、ＩＧＢＴチップ１４ａ〜１４ｄ（図３）のそれぞれが４つの平型圧接モジュールに別個に実装され、これら複数の平型圧接モジュールが直列に接続されることによりＩＧＢＴチップ１４ａ〜１４ｄの直列接続構造が形成されているものとする。また各平型圧接モジュールにおいては、電力容量を大きくするために、多数のＩＧＢＴチップが並列に接続されているものとする。

本比較例では、３レベルインバータを構成するのに、ＩＧＢＴチップ１４ａ〜１４ｄだけを考慮しても、４つの平型圧接モジュールによるスタックを必要とする。またさらにこのスタックへ、別個に準備されたクランプダイオード１５Ｃ（図３）を接続する必要がある。このように必要な部品点数が多いため、インバータのサイズを小さくすることが困難であり、また組立て作業の負担も大きい。その上、ＩＧＢＴチップを有する平型圧接モジュールと、クランプダイオード１５Ｃのモジュールとの接続は、構成が大きく異なるモジュール間の接続であることから、熱膨張率差または製造誤差に起因して、高い信頼性での接続が困難である。またモジュール間の接続は電力損失の原因となり得る。また平型圧接モジュールの各々に設けられた多数のＩＧＢＴチップのオン状態およびオフ状態の切り替えのタイミングを高い精度でそろえる必要があり、このタイミングのずれは、特定のＩＧＢＴチップへの電流集中による破壊につながりやすい。さらに１つのスタックによるインバータの許容電力容量は、各平型圧接モジュール内に並列に設けられる素子数で規定され、この数を増減することは、設計上および製造工程上の負担が大きい。また大容量化のために複数のスタックが並列配置される場合は、用いられる電圧に応じた十分な絶縁距離が確保されるようにスタック間の距離を設ける必要があり、装置の設置に必要な面積が大きくなってしまう。

（効果）
本実施の形態によれば、加圧板２３および２４の間に各々挟まれたＩＧＢＴチップ１４ａ〜１４ｄによる直列接続構造ＳＣｕに中性点電位端子１０が電気的に接続される。これにより多レベルインバータの基本的な構造を１つの平型圧接モジュール２によって構成することができる。また３つの直列接続構造ＳＣｕ〜ＳＣｗにより３つのアームが構成されることでＵ相〜Ｗ相の３相交流出力が得られる。つまり、３相インバータの基本的な構造を１つの平型圧接モジュール２によって構成することができる。

なお、１つの平型圧接モジュール２だけでは電力容量が不足する場合は、後述する他の実施の形態を適用することで、電力容量を調整することができる。

上記のような多レベルインバータの配線構造は、２レベルインバータの配線構造に比して複雑である。本実施の形態においては、加圧板２３の多層構造により、加圧板２３に複雑な配線構造を設けることができる。特に、平面レイアウトにおいて互いに交差する配線構造を設けることができる。よって複雑な配線構造が可能とされている。

また図２に示すように、正極側直流端子１１は側面ＳＤ１に露出されており、負極側直流端子１２は側面ＳＤ２に露出されており、中性点電位端子１０および交流出力端子９は側面ＳＤ１および側面ＳＤ２から離れて外周面に露出されている。これにより配線構造の寄生インダクタンスを小さくすることができる。よってスイッチング時の損失を低減することができる。また配線長を短くすることで平型圧接モジュール２を小型化することができる。

またゲート端子２２およびゲートピン２１を用いることで、ゲート配線の長さを短くし、かつ確実に接続することができる。よってＩＧＢＴチップ１４ａ〜１４ｄ間のスイッチング速度のばらつきを低減することができる。

金属スペーサ１８により、加圧板２４と加圧板２３とにより挟まれる部分の高さを調整することができる。また半導体素子に加わる応力を緩和し得る。また半導体素子からの放熱を促進させ得る。

なお電力用半導体装置としての平型圧接モジュール２は３相インバータであるが、アームの数を変更することにより相の数は任意に変更し得る。また電力用半導体装置としての平型圧接モジュール２は、３値を取り得る端子電圧を出力する３レベルインバータであるが、電力用半導体装置は、３値以上を取り得る端子電圧を出力する多レベルインバータであり得る。またＩＧＢＴチップとそれに逆並列に接続された還流ダイオードとの組が、たとえば逆導通ＩＧＢＴのようにＩＧＢＴに寄生して形成されたダイオードを利用することにより、１素子で構成されてもよい。また半導体スイッチング素子はＩＧＢＴに限定されるものではなく、たとえば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などのＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が用いられてもよい。また半導体素子間の厚さの相違（典型的には半導体スイッチングの厚さとダイオードの厚さとの相違）は小さい方が好ましいが、この差異は金属スペーサ１８の厚さを調整することにより解消することができる。金属スペーサ１８は、このように必要に応じて設けられればよく、半導体素子の両面に必ずしも配置される必要はなく、片面にのみ設けられてもよく、まったく設けられなくてもよい。また半導体素子の基材としては、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ₂Ｏ₃）、ダイヤモンドなど、各種半導体材料を１種類または複数種類を組み合わせて用い得る。たとえば、ＩＧＢＴにＳｉを用いダイオードにＳｉＣを用いることでハイブリッドインバータを構成し得る。

＜実施の形態２＞
図７を参照して、本実施の形態の平型圧接モジュール２Ｖ（電力用半導体装置）が有する複数の半導体素子は、ＩＧＢＴチップ１４ａ〜１４ｄのそれぞれに並列に接続された追加のＩＧＢＴチップ１４ｐ（半導体スイッチング素子）と、還流ダイオード１５Ｆに並列に接続された追加の還流ダイオード１５ｐとを含む。これにより、平型圧接モジュール２Ｖの電力容量を平型圧接モジュール２（図３）の電力容量よりも大きくすることができる。

ＩＧＢＴチップ１４ａ〜１４ｄの各々に追加されるＩＧＢＴチップ１４ｐの数は任意である。また還流ダイオード１５Ｆの各々に追加される還流ダイオード１５ｐの数は任意である。またＩＧＢＴチップ１４ａ〜１４ｄの各々に追加されるＩＧＢＴチップ１４ｐの数と、還流ダイオード１５Ｆの各々に追加される還流ダイオード１５ｐの数とは、異なっていてもよい。またＩＧＢＴチップ１４ｐおよび還流ダイオード１５ｐの一方のみが追加されてもよい。

なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。以下の実施の形態でも同様である。

＜実施の形態３＞
図８および図９を参照して、本実施の形態のスタック型インバータ１ｂ（電力変換装置）は、実施の形態１のインバータ１ａ（図１）と同様に、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、３値以上を取り得る少なくとも１つの端子電圧を出力するものである。スタック型インバータ１ｂは、複数の平型圧接モジュール２と、複数の冷却装置３と、ばね部材５と、１対の加圧支持板６と、支柱１３と、締結部材４とを有する。

平型圧接モジュール２および冷却装置３は一の方向（図中、縦方向）において交互に積層されることによって積層体をなしている。ばね部材５は一の方向（図中、縦方向）において積層体を加圧している。１対の加圧支持板６は支柱１３によって互いに間隔を空けて配置されている。この間隔は締結部材４の締め付けにより調整可能とされている。ばね部材５は一の方向において加圧支持板６の各々と積層体との間に設けられている。これにより積層体は一の方向に加圧されている。

複数の平型圧接モジュール２は配線（図示せず）によって互いに電気的に並列に接続されている。具体的には、複数の平型圧接モジュール２の各々の交流出力端子９が結線されており、各々の中性点電位端子１０が結線されており、各々の正極側直流端子１１が結線されており、各々の負極側直流端子１２が結線されている。平型圧接モジュール２の各々のゲート端子２２は、スタック構造に外付されたゲート駆動回路８に接続されている。

本実施の形態によれば、積層される平型圧接モジュール２の数に比例してスタック型インバータ１ｂの容量を大きくすることができる。これにより、スタック型インバータ１ｂの容量を、１つの平型圧接モジュールに対応する容量を単位として、容易に調整することができる。１つの平型圧接モジュールの容量が比較的小さい場合、積層される平型圧接モジュール２の数を変更するだけで、容量を細かく調整することができる。

なお前述した比較例においては、平型圧接モジュールの設計変更を避けつつ容量を大きくするには、スタックの数を増やす必要がある。この場合、複数のスタックが間隔を空けて配列される必要があり、よって装置が著しく大型化してしまう。また電力変換装置を複数のスタックにより構成するための部材が必要となる。また容量調整の単位が大きくなりやすいため、所望の容量よりも相当に大きい容量を有する電力変換装置を用いなければならない場合がある。この場合、必要以上に多くの半導体素子が用いられることになる。これに対して本実施の形態によれば、上記のような部材および半導体素子の使用数の増大を避けることができる。これにより、平型圧接モジュールの製造工程、およびそれを用いた電力変換装置の組立工程における環境負荷を低減することができる。

なお図８および図９においては３つの平型圧接モジュール２が積層されているが、積層される平型圧接モジュール２の数は任意である。また平型圧接モジュール２（実施の形態１）の代わりに、平型圧接モジュール２Ｖ（実施の形態２）が用いられてもよい。

＜実施の形態４＞
図１０は、本実施の形態のスタック型インバータ１ｃ（電力変換装置）の構成を概略的に示す斜視図である。なお図１０においては、冷却装置３、ばね部材５、加圧支持板６および締結部材４（図８および図９：実施の形態３）の図示を省略している。これら図示されていない部材の配置は、実施の形態３における配置とほぼ同様とし得る。

スタック型インバータ１ｃは、スタック型インバータ１ｂ（図８および図９）における支柱１３の一部または全部に代わり、導電性を有する支柱１３ａ〜１３ｄを含む。支柱１３ａ〜１３ｄは、支柱１３と同様に積層体を支持するものであり、さらに、積層体中の平型圧接モジュール２を互いに電気的に接続している。具体的には、支柱１３ａが中性点電位端子１０を互いに電気的に接続している。また支柱１３ｂが正極側直流端子１１を互いに電気的に接続している。また支柱１３ｃが負極側直流端子１２を互いに電気的に接続している。また支柱１３ｄが交流出力端子９を互いに電気的に接続している。これにより、支柱１３ａ〜１３ｄのそれぞれが、スタック型インバータ１ｃの中性点電位端子、正極側直流端子、負極側直流端子および交流出力端子としての機能を有する。

本実施の形態によれば、支柱１３ａ〜１３ｄが、支持部材としての機能に加えて、平型圧接モジュール２間の電気的接続のための共通電極としての機能を有する。よってスタック型インバータ１ｃに必要な部品数を削減することができる。またスタック型インバータ１ｃの組立作業を省力化し得る。

＜実施の形態５＞
図１１を参照して、本実施の形態の多スタック型インバータ１ｄ（電力変換装置）は、実施の形態３のスタック型インバータ１ｂと同様に、正極側電位と、正極側電位よりも低い負極側電位と、正極側電位よりも低く負極側電位よりも高い中性点電位との入力を受け、３値以上を取り得る少なくとも１つの端子電圧を出力するものである。多スタック型インバータ１ｄは、互いに電気的に並列に接続された複数のスタック型インバータ１ｂ（電力変換部）を有する。スタック型インバータ１ｂの各々にはゲート駆動回路８が接続される。ゲート駆動回路８の各々に電源を供給するゲート電源５１は共通化し得る。

本実施の形態によれば、同様の構成を有する複数のスタック型インバータ１ｂが併存する。仮にこれらすべてが１つのスタックに積層されたとすると、スタック中央付近が冷却されにくく、よってその温度が上昇しやすい。本実施の形態によれば、そのような温度上昇を避けることができる。また各スタックは同様の複数の平型圧接モジュール２によって構成される。これにより、スタック間の熱膨張係数の差異または製造誤差などに起因してスタック間の接続部に大きなストレスが加わることを避けることができる。

なお図１１においては２つのスタック型インバータ１ｂが互いに電気的に並列に接続されているが、スタック型インバータ１ｂの数は任意である。またスタック型インバータ１ｂ（実施の形態３）の代わりに、スタック型インバータ１ｃ（実施の形態４）が用いられてもよい。

なお、前述した各実施の形態が有する各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施の形態の特徴を含む限り実施の形態の範囲に包含される。その他、実施の形態の思想の範疇において、当業者であれば、各種の変形例を想到し得るものであり、それら変形例についても実施の形態の範囲に属するものとする。

たとえば、上記実施の形態１から実施の形態５またはそれぞれに示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決できる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、上記実施の形態１から実施の形態５にわたる構成要件を適宜組み合わせてもよい。

本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＧＰ ゲートパッド、ＳＤ１〜ＳＤ４ 側面、Ｈ９ｕ〜Ｈ９ｗ，Ｈ１０ｕ〜Ｈ１０ｗ 貫通孔、ＡＭｕ アーム、ＳＣｕ〜ＳＣｗ 直列接続構造（第１〜第３の直列接続構造）、Ｐ９ｕ〜Ｐ９ｗ 突起、１ａ インバータ（電力変換装置）、１ｂ，１ｃ スタック型インバータ（電力変換装置）、１ｄ 多スタック型インバータ（電力変換装置）、２，２Ｖ 平型圧接モジュール（電力用半導体装置）、３ 冷却装置、４ 締結部材、５ ばね部材（加圧機構）、６ 加圧支持板、７ 筐体、８ ゲート駆動回路、９ 交流出力端子、９ｕ Ｕ相出力端子（第１の交流出力端子）、９ｖ Ｖ相出力端子（第２の交流出力端子）、９ｗ Ｗ相出力端子（第３の交流出力端子）、１０ 中性点電位端子、１１，１１ｕ〜１１ｗ 正極側直流端子、１２，１２ｕ〜１２ｗ 負極側直流端子、１３，１３ａ〜１３ｄ 支柱、１４ａ〜１４ｄ ＩＧＢＴチップ（半導体スイッチング素子）、１５Ｃ クランプダイオード、１５Ｆ，１５ｐ 還流ダイオード、１８ 金属スペーサ、２１ ゲートピン、２２ ゲート端子、２３ 加圧板（第２の加圧板）、２４ 加圧板（第１の加圧板）、３０ｕ，３９ｕ 部分電極層、４３ 絶縁基板（第２の絶縁基板）、４３ａ 内側絶縁層（第１の絶縁層）、４３ｂ 外側絶縁層（第２の絶縁層）、４４ 絶縁基板（第１の絶縁基板）、５１ ゲート電源、５３ 電極部（第２の電極部）、５３ａ 内側電極層（第１の電極層）、５３ｂ 外側電極層（第２の電極層）、５４ 電極部（第１の電極部）、５４ｎ，５４ｐ 部分電極、８１ 直流電源、１４０ 本体部、１４１ コレクタ電極層、１４２ エミッタ電極層。

Claims (12)

1. 正極側電位と、前記正極側電位よりも低い負極側電位と、前記正極側電位よりも低く前記負極側電位よりも高い中性点電位との入力を受け、３値以上を取り得る少なくとも１つの端子電圧を出力する電力用半導体装置であって、
   第１の電極部および前記第１の電極部を保持する第１の絶縁基板を有する第１の加圧板と、
   前記第１の加圧板に対して空間を空けて対向し、第２の電極部および前記第２の電極部を保持する第２の絶縁基板を有する第２の加圧板と、
   前記第１の加圧板と前記第２の加圧板との間に各々挟まれた複数の半導体素子とを備え、前記半導体素子は複数の半導体スイッチング素子を含み、前記第１の電極部および前記第２の電極部によって前記複数の半導体スイッチング素子を互いに接続する配線構造が設けられ、前記配線構造が設けられた前記複数の半導体スイッチング素子は、一方端および他方端を有する第１の直列接続構造を含み、前記配線構造は、
   前記第１の直列接続構造の前記一方端に電気的に接続され、前記正極側電位が入力される正極側直流端子と、
   前記第１の直列接続構造の前記他方端に電気的に接続され、前記負極側電位が入力される負極側直流端子と、
   前記第１の直列接続構造において前記複数の半導体スイッチング素子の少なくともいずれかによって前記一方端と前記他方端との各々から隔てられて前記第１の直列接続構造に電気的に接続され、前記中性点電位が入力される中性点電位端子と、
   前記複数の半導体スイッチング素子の少なくともいずれかによって前記第１の直列接続構造の前記一方端と前記他方端と前記中性点電位端子との各々から隔てられて前記第１の直列接続構造に電気的に接続され前記端子電圧として第１の端子電圧を出力する第１の交流出力端子とを含む、電力用半導体装置。
2. 前記第２の加圧板の前記第２の絶縁基板は、
   前記第１の加圧板に対向する凹部を有する第１の絶縁層を含み、前記凹部には部分的に貫通孔が設けられており、前記第２の絶縁基板はさらに
   前記第１の絶縁層上に積層され、前記第１の絶縁層に対向する凹部を有する第２の絶縁層を含み、
   前記第２の加圧板の前記第２の電極部は、
   前記第１の絶縁層の前記凹部に設けられた第１の電極層と、
   前記第２の絶縁層の前記凹部に設けられた第２の電極層とを含み、前記第２の電極層は、前記第２の絶縁層によって前記第１の電極層から隔てられた部分と、前記第１の絶縁層の前記貫通孔を介して前記第１の電極層に接続された部分とを有する、
   請求項１に記載の電力用半導体装置。
3. 前記第１の加圧板および前記第２の加圧板の少なくともいずれかと前記半導体素子の各々との間に設けられ、前記第１の電極部および前記第２の電極部の各々の材料と異なる材料から作られた金属スペーサをさらに備える、請求項１または２に記載の電力用半導体装置。
4. 前記半導体素子は、前記複数の半導体スイッチング素子のそれぞれに逆並列に接続された還流ダイオードを含む、請求項１から３のいずれか１項に記載の電力用半導体装置。
5. 前記半導体素子は、前記中性点電位端子と前記第１の直列接続構造とを互いにつなぐクランプダイオードを含む、請求項１から４のいずれか１項に記載の電力用半導体装置。
6. 前記第１の加圧板および前記第２の加圧板をつなぎ、前記空間を取り囲む外周面を有する筐体をさらに備え、前記外周面は、互いに対向する第１の側面および第２の側面を含み、前記正極側直流端子は前記第１の側面に露出され、前記負極側直流端子は前記第２の側面に露出され、前記中性点電位端子および前記交流出力端子は前記第１の側面および前記第２の側面から離れて前記外周面に露出されている、請求項１から５のいずれか１項に記載の電力用半導体装置。
7. 前記半導体スイッチング素子のそれぞれはゲートパッドを有し、
   前記筐体の前記外周面に露出された複数のゲート端子と、前記ゲート端子のそれぞれに接続されたゲートピンとをさらに備え、前記ゲートピンのそれぞれは前記ゲートパッド上に立てられている、請求項６に記載の電力用半導体装置。
8. 前記複数の半導体素子は、前記複数の半導体スイッチング素子のそれぞれに並列に接続された半導体スイッチング素子を含む、請求項１から７のいずれか１項に記載の電力用半導体装置。
9. 前記配線構造が設けられた前記複数の半導体スイッチング素子は、一方端および他方端を有する第２の直列接続構造を含み、
   前記正極側直流端子は前記第２の直列接続構造の前記一方端に電気的に接続されており、
   前記負極側直流端子は前記第２の直列接続構造の前記他方端に電気的に接続されており、
   前記中性点電位端子は、前記第２の直列接続構造において前記複数の半導体スイッチング素子の少なくともいずれかによって前記一方端と前記他方端との各々から隔てられて前記第２の直列接続構造に電気的に接続されており、
   前記配線構造は、前記複数の半導体スイッチング素子の少なくともいずれかによって前記第２の直列接続構造の前記一方端と前記他方端と前記中性点電位端子との各々から隔てられて前記第２の直列接続構造に電気的に接続され前記端子電圧として第２の端子電圧を出力する第２の交流出力端子とを含む、請求項１から８のいずれか１項に記載の電力用半導体装置。
10. 正極側電位と、前記正極側電位よりも低い負極側電位と、前記正極側電位よりも低く前記負極側電位よりも高い中性点電位との入力を受け、３値以上を取り得る少なくとも１つの端子電圧を出力する電力変換装置であって、
    複数の電力用半導体装置を備え、前記電力用半導体装置の各々は、
    第１の電極部および前記第１の電極部を保持する第１の絶縁基板を有する第１の加圧板と、
    前記第１の加圧板に対して空間を空けて対向し、第２の電極部および前記第２の電極部を保持する第２の絶縁基板を有する第２の加圧板と、
    前記第１の加圧板と前記第２の加圧板との間に各々挟まれた複数の半導体素子とを含み、前記半導体素子は複数の半導体スイッチング素子を含み、前記第１の電極部および前記第２の電極部によって前記複数の半導体スイッチング素子を互いに接続する配線構造が設けられ、前記配線構造が設けられた前記複数の半導体スイッチング素子は、一方端および他方端を有する直列接続構造を含み、前記配線構造は、
    前記直列接続構造の前記一方端に電気的に接続され、前記正極側電位が入力される正極側直流端子と、
    前記直列接続構造の前記他方端に電気的に接続され、前記負極側電位が入力される負極側直流端子と、
    前記直列接続構造において前記複数の半導体スイッチング素子の少なくともいずれかによって前記一方端と前記他方端との各々から隔てられて前記直列接続構造に電気的に接続され、前記中性点電位が入力される中性点電位端子と、
    前記複数の半導体スイッチング素子の少なくともいずれかによって前記直列接続構造の前記一方端と前記他方端と前記中性点電位端子との各々から隔てられて前記直列接続構造に電気的に接続され前記端子電圧として端子電圧を出力する交流出力端子とを含み、前記電力変換装置はさらに
    複数の冷却装置を備え、前記電力用半導体装置および前記冷却装置は一の方向において交互に積層されることによって積層体をなし、前記電力用半導体装置は互いに電気的に並列に接続されており、前記電力変換装置はさらに
    前記一の方向において前記積層体を加圧する加圧機構を備える、電力変換装置。
11. 導電性を有し前記積層体を支持する少なくとも１つの支柱をさらに備え、前記電力用半導体装置は前記支柱によって互いに電気的に接続されている、請求項１０に記載の電力変換装置。
12. 正極側電位と、前記正極側電位よりも低い負極側電位と、前記正極側電位よりも低く前記負極側電位よりも高い中性点電位との入力を受け、３値以上を取り得る少なくとも１つの端子電圧を出力する電力変換装置であって、
    互いに電気的に並列に接続された複数の電力変換部を備え、前記電力変換部の各々は、
    複数の電力用半導体装置を含み、前記電力用半導体装置の各々は、
    第１の電極部および前記第１の電極部を保持する第１の絶縁基板を有する第１の加圧板と、
    前記第１の加圧板に対して空間を空けて対向し、第２の電極部および前記第２の電極部を保持する第２の絶縁基板を有する第２の加圧板と、
    前記第１の加圧板と前記第２の加圧板との間に各々挟まれた複数の半導体素子とを含み、前記半導体素子は複数の半導体スイッチング素子を含み、前記第１の電極部および前記第２の電極部によって前記複数の半導体スイッチング素子を互いに接続する配線構造が設けられ、前記配線構造が設けられた前記複数の半導体スイッチング素子は、一方端および他方端を有する直列接続構造を含み、前記配線構造は、
    前記直列接続構造の前記一方端に電気的に接続され、前記正極側電位が入力される正極側直流端子と、
    前記直列接続構造の前記他方端に電気的に接続され、前記負極側電位が入力される負極側直流端子と、
    前記直列接続構造において前記複数の半導体スイッチング素子の少なくともいずれかによって前記一方端と前記他方端との各々から隔てられて前記直列接続構造に電気的に接続され、前記中性点電位が入力される中性点電位端子と、
    前記複数の半導体スイッチング素子の少なくともいずれかによって前記直列接続構造の前記一方端と前記他方端と前記中性点電位端子との各々から隔てられて前記直列接続構造に電気的に接続され前記端子電圧として端子電圧を出力する交流出力端子とを含み、前記電力変換部の各々はさらに
    複数の冷却装置を備え、前記電力用半導体装置および前記冷却装置は一の方向において交互に積層されることによって積層体をなし、前記電力用半導体装置は互いに電気的に並列に接続されており、前記電力変換部の各々はさらに
    前記一の方向において前記積層体を加圧する加圧機構を含む、電力変換装置。

Images