[go: up one dir, main page]

JP6166878B2 - 配線基板、及び、配線基板の製造方法 - Google Patents

配線基板、及び、配線基板の製造方法 Download PDF

Info

Publication number
JP6166878B2
JP6166878B2 JP2012190381A JP2012190381A JP6166878B2 JP 6166878 B2 JP6166878 B2 JP 6166878B2 JP 2012190381 A JP2012190381 A JP 2012190381A JP 2012190381 A JP2012190381 A JP 2012190381A JP 6166878 B2 JP6166878 B2 JP 6166878B2
Authority
JP
Japan
Prior art keywords
opening
hole
wiring
layer
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012190381A
Other languages
English (en)
Other versions
JP2014049558A (ja
JP2014049558A5 (ja
Inventor
淳史 佐藤
淳史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012190381A priority Critical patent/JP6166878B2/ja
Priority to KR1020130097016A priority patent/KR101925864B1/ko
Priority to US13/973,346 priority patent/US8867225B2/en
Publication of JP2014049558A publication Critical patent/JP2014049558A/ja
Publication of JP2014049558A5 publication Critical patent/JP2014049558A5/ja
Application granted granted Critical
Publication of JP6166878B2 publication Critical patent/JP6166878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板、及び、配線基板の製造方法に関する。
従来より、セラミック副コア及びコア本体の第1主面側から樹脂ペーストをゴムスキージにより圧入印刷して、セラミック副コアとコア本体の隙間に樹脂ペーストを充填することにより、充填樹脂を形成する配線基板の製造方法があった(例えば、特許文献1参照)。
特開2006−339482号公報
ところで、セラミック副コアは、コア本体に形成した副コア収容部の一方の開口をシート材で塞ぎ、他方の開口から副コア収納部の内部に収納され、シート材に固着された状態で、樹脂ペーストをキュアすることによってコア本体に固定される。
しかしながら、樹脂ペーストをキュアして得る充填樹脂でセラミック副コアをコア本体に固定した後にシート材を取り除く際に、充填樹脂による固定力が不足することにより、セラミック副コアがシート材とともに、コア本体から外れる場合があった。
このような問題は、充填樹脂による固定力がシート材の固着力よりも劣ることによって生じる場合があった。すなわち、充填樹脂によるセラミック副コアの保持強度が十分でない場合に、上述のような問題が生じる場合があった。
このように保持強度が不十分になる問題は、配線基板において、セラミック副コアの代わりに、例えば、チップコンデンサのような電子部品を、コアに形成した開口部に充填樹脂で固定する場合にも同様に生じうる。
そこで、電子部品の保持強度を向上させた配線基板、及び、配線基板の製造方法を提供することを目的とする。
本発明の実施の形態の配線基板は、貫通孔を有するコア層と、平面視で前記貫通孔よりも大きく開口され、平面視で前記貫通孔を内包する第1開口部を有し、前記コア層の一方の面に形成される第1配線層と、前記コア層の前記一方の面側に配設される第1の面と、前記第1の面とは反対側に位置する第2の面とを有するとともに、少なくとも前記第1の面に配設される一対の端子を有し、前記貫通孔と前記第1開口部の内部に配設される電子部品と、前記貫通孔と前記第1開口部との内部に充填され、前記電子部品の側面及び前記第2の面を保持するとともに、前記一対の端子の間の第1溝部の内部に形成される第1樹脂層とを含み、前記電子部品の前記第1の面に形成される前記一対の端子は、前記第1の面を覆う金属膜が前記第1溝部によって離間されて形成された一対の端子であり、前記第1配線層は、前記第1開口部に連続して形成され、平面視で前記第1開口部から外側に延出し、前記第1開口部から所定の長さ延出した位置で終端される第2溝部を有し、前記第1溝部と前記第2溝部が形成される方向は、対応しており、前記第2溝部の前記第1開口部から延出する部分は、前記第1溝部の延長線上に位置する。
電子部品の保持強度を向上させた配線基板、及び、配線基板の製造方法を提供することができる。
比較例の配線基板50を示す図である。 比較例の配線基板の製造工程を示す図である。 比較例の配線基板の製造工程を示す図である。 比較例の配線基板の製造工程を示す図である。 比較例の配線基板50の製造工程における問題点を説明する図である。 比較例の配線基板50の製造工程における他の問題点を説明する図である。 実施の形態の配線基板100を示す断面図である。 実施の形態の配線基板100の製造工程を示す図である。 実施の形態の配線基板100の製造工程を示す図である。 実施の形態の配線基板100の製造工程を示す図である。 実施の形態の配線基板100の製造工程において得られる効果を説明する図である。 実施の形態の配線基板100の他の効果を説明する図である。 実施の形態の変形例の配線基板100の一部分を示す断面図である。
以下、本発明の配線基板、及び、配線基板の製造方法を適用した実施の形態について説明するにあたり、まず、図1を用いて比較例の配線基板、及び、配線基板の製造方法について説明する。
<比較例>
図1は、比較例の配線基板50を示す図である。図1(A)に示す断面は、図1(B)におけるA1−A1矢視断面である。
図1(A)に示すように、比較例の配線基板50は、コア10、配線層11A、11B、配線層12A、12B、12C、12D、スルーホール13A、埋め込み樹脂13B、チップコンデンサ14、及び絶縁層15を含む。
配線基板50は、さらに、絶縁層16、ビア17A、17B、17C、配線層18A、18B、18C、18D、ビア19A、19B、及び配線層20A、20B、20C、20Dを含む。
なお、以下では、説明の便宜上、図中で上側に位置する面を上面と称し、下側に位置する面を下面と称す。また、説明の便宜上、上方及び下方という表現を用いる。しかしながら、ここで説明する上面、下面、上方、下方、上側、下側は、普遍的な上下関係を示すものではなく、図中における上下関係を表すために用いる用語である。
コア10は、例えば、ガラス布基材をエポキシ樹脂に含浸させ、両面に銅箔を貼り付けたものである。コア10の両面に形成される銅箔は、パターニングされることにより、配線層11A、11B、12A、12B、12C、12Dになる。
コア10の幅方向(図中の横方向)の中央部には、貫通孔10Pが形成される。貫通孔10Pは、コア10を厚さ方向(図1中の縦方向)に貫通する開口部である。貫通孔10Pの上側には、開口部11Pが連続的に形成されており、貫通孔10Pの下側には、開口部12Pが連続的に形成されている。開口部11Pは、配線層11Aに形成されており、開口部12Pは、配線層12Bに形成されている。
配線層11A、11Bは、コア10の上面に形成されている金属層である。配線層11A、11Bは、例えば、コア10の上面に貼り付けられた銅箔をパターニングすることによって形成される。
配線層11Aの幅方向(図中の横方向)の中央部には、開口部11Pが形成される。開口部11Pは、貫通孔10Pの上側に連続的に形成されており、平面視で貫通孔10Pと同じ大きさであり、平面視で貫通孔10Pと位置が合わせられている。
配線層11Bは、下側にスルーホール13Aが接続されており、上側にビア17Aが接続されている。配線層11Bは、スルーホール13Aを介して配線層12Aに接続され、ビア17Aを介して、配線層18Aに接続されている。図1(B)には、ビア17Aと配線層11Bとの接続部11B1を示す。
配線層12A、12B、12C、12Dは、コア10の下面に形成されている金属層である。配線層12A、12B、12C、12Dは、例えば、コア10の下面に貼り付けられた銅箔をパターニングすることによって形成される。
配線層12Aは、上側にスルーホール13Aが接続されており、下側にビア19Aが接続されている。配線層12Aは、スルーホール13Aを介して配線層11Bに接続され、ビア19Aを介して配線層20Aに接続される。
配線層12Bの幅方向(図中の横方向)の中央部には、開口部12Pが形成される。開口部12Pは、貫通孔10Pの下側に連続的に形成されており、平面視で貫通孔10P及び開口部11Pと同じ大きさであり、平面視で貫通孔10P及び開口部11Pと位置が合わせられている。
配線層12Cは、下側にビア19Bが接続されており、ビア19Bを介して配線層20Dに接続されている。
スルーホール13Aは、コア10を厚さ方向に貫通し、上側の配線層11Bと下側の配線層12Aとを接続している。スルーホール13Aは、例えば、コア10に形成される貫通孔の内壁部に、銅めっき膜を形成することによって形成される。
埋め込み樹脂13Bは、スルーホール13Aの内部に樹脂を充填することによって形成される。
チップコンデンサ14は、チップ本体14A、端子14B、14Cを有するチップ状のコンデンサである。チップコンデンサ14は、端子14B、14Cがそれぞれ一対の電極に接続されており、所定の静電容量を有する。チップ本体14Aは、内部にある一対の電極(図示せず)を樹脂で覆ったものである。
チップコンデンサ14の端子14B、14Cは、それぞれ、上面、側面、及び下面に連続的に形成されており、互いに絶縁されている。チップ本体14Aの上面には、端子14Bと端子14Cとの間の隙間が溝を形成しており、この溝には絶縁層16Dが形成されている。
端子14B、14Cの上面側には、それぞれ、ビア17B、17Cが2つずつ接続される。図1(B)には、2つのビア17Bがそれぞれ端子14Bに接続される接続部14B1、14B2を示す。また、2つのビア17Cがそれぞれ端子14Cに接続される接続部14C1、14C2を示す。
図1(B)に示すビア17B、17Cの輪郭は、円錐台形のビア17B、17Cの上面の輪郭であり、接続部14B1、14B2の輪郭は、円錐台形のビア17B、17Cの下面の輪郭である。
絶縁層15は、コア10の下面に形成される配線12A、12B、12C、12Dの下面を覆うように形成されるとともに、貫通孔10Pと開口部11P及び12Pとの内部に充填されている。
絶縁層15は、加熱溶融した樹脂を貫通孔10Pと開口部11P及び12Pとの内部に充填するとともに、配線12A、12B、12C、12Dの下面を覆うことによって形成される。絶縁層15は、例えば、エポキシ系又はポリイミド系等の樹脂材料を加熱及び加圧することにより、熱硬化させることによって形成される。
絶縁層15には、ビア19A、19Bを形成するためのビアホールが形成される。
なお、絶縁層15には、ビルドアップ基板用の充填樹脂材料を用いてもよい。
絶縁層16は、コア10、配線層11A、11B、及びチップコンデンサ14の上に形成される。絶縁層16は、例えば、絶縁層15を形成するエポキシ系又はポリイミド系等の樹脂材料と同一の樹脂材料を用いることができる。
また、絶縁層15、16としてはプリプレグを用いてもよい。プリプレグとしては、例えば、所謂B−ステージ(半硬化状態)のものが使用される。プリプレグは、例えば、ガラス繊維や炭素繊維等の織布や不織布に、エポキシやポリイミド等の絶縁性樹脂を含浸させたプリプレグである。絶縁性樹脂は、熱硬化性樹脂が好適である。
絶縁層16には、ビア17A、17B、17Cを形成するためのビアホールが形成される。
絶縁層16の一部は、絶縁層16Aとして、チップコンデンサ14のチップ本体14Aの上面のうち、端子14Bと端子14Cとの間の溝(隙間)に形成される。
ビア17A、17B、17Cは、絶縁層16に形成されるビアホールの内部に形成され、それぞれ、配線層11B、端子14B、14Cに接続される。ビア17A、17B、17Cの上面側には、配線層18A、18C、18Dがそれぞれ接続される。ビア17A、17B、17Cは、例えば、銅めっき膜によって形成される。
ビア17B、17Cは、端子14B、14Cの上面側に、それぞれ、2つずつ接続される。図1(B)には、2つのビア17Bがそれぞれ端子14Bに接続される接続部14B1、14B2を示す。また、2つのビア17Cがそれぞれ端子14Cに接続される接続部14C1、14C2を示す。図1(A)には、2つずつ形成されるビア17B、17Cのうちの一方を通る断面(図1(B)におけるA1−A1矢視断面)を示す。
配線層18A、18B、18C、18Dは、絶縁層16の上面に形成される。これらのうち、配線層18A、18C、18Dは、それぞれ、ビア17A、17B、17Cに接続される。配線層18A、18B、18C、18Dは、例えば、銅めっき膜によって形成される。
なお、配線層18C、18Dは、それぞれ、ビア17B、17Cを介して、チップコンデンサ14の端子14B、14Cに接続されている。このため、配線層18C、18Dは、チップコンデンサ14のチップ本体14Aに内蔵される一対の電極に接続されており、チップコンデンサ14の充放電を行うための配線又は端子として用いられる配線層である。
ビア19A、19Bは、絶縁層15の下面に形成されるビアホールの内部に形成され、それぞれ、配線層12A、12Cに接続される。ビア19A、19Bの下面側には、それぞれ、配線層20A、20Dが接続される。ビア19A、19Bは、例えば、銅めっき膜によって形成される。
配線層20A、20B、20C、20Dは、絶縁層15の下面に形成される。これらのうち、配線層20A、20Dは、それぞれ、ビア19A、19Bに接続される。配線層20A、20B、20C、20Dは、例えば、銅めっき膜によって形成される。
以上のような比較例の配線基板50は、所謂ビルドアップ基板であり、コア10の内部にチップコンデンサ14を内蔵している。
次に、比較例の配線基板50の製造方法について説明する。
図2乃至図4は、比較例の配線基板50の製造工程を示す図である。
まず、比較例の配線基板50は、図2(A1)、(A2)に示すように、コア10にスルーホール13Aを形成し、スルーホール13Aの内部に埋め込み樹脂13Bを充填する。コア10の上面には配線層11が形成されており、コア10の下面には配線層12が貼り付けられている。ここでは、配線層11、12として、銅箔を用いる。
次に、図2(B1)、(B2)に示すように、コア10、配線層11、12に、それぞれ、貫通孔10P、開口部11P、12Pを形成する。貫通孔10P、開口部11P、12Pは、それぞれ、コア10、配線層11、12を貫通する孔部であり、例えば、ルーター又は金型プレス機による加工により、コア10、配線層11、12に孔部を形成することによって一度の処理で同時に形成される。このため、貫通孔10P、開口部11P、12Pは、平面視で同一のサイズを有し、開口の位置は一致している。
次に、図2(C1)、(C2)に示すように、配線層11、12をパターニングし、それぞれ、配線層11A、11B、配線層12A、12B、12C、12Dを形成する。ここで、配線層11Bは、図2(C2)に示すように、平面視で円形の配線層である。配線層11Bの下面は、スルーホール13Aに接続されている。
次に、図3(A1)、(A2)に示すように、配線層11A、11Bの上に仮付けテープ30を貼り付ける。仮付けテープ30は、下面に接着層30Aを有する。そして、さらに、コア10の下面側の開口部12Pから貫通孔10P及び開口部11Pの内部にチップコンデンサ14を挿入し、仮付けテープ30の下面にチップコンデンサ14を貼り付ける。ここで、接着層30Aは、配線層11A、11B、端子14B、14Cの厚さよりも厚い接着層である。
この状態で、チップコンデンサ14の端子14B、14Cの上面は、配線層11A、11Bの上面と同じ高さになっている。配線層11A、11B、端子14B、14Cは、接着層30Aの厚さの半分程度まで埋没された状態になっている。また、チップ本体14Aの上面のうち、端子14Bと端子14Bとの間の部分は、溝14Dになっている。溝14Dは、端子14Bと端子14Cの隙間であり、チップ本体14Aの上面に位置する。溝14Dの内部は、接着層30Aが充填された状態になっている。
次に、図3(B1)、(B2)に示すように、貫通孔10P及び開口部11P、12Pの内部と、配線層12A、12B、12C、12Dの下面とに、エポキシ系又はポリイミド系等の樹脂材料を供給し、エポキシ系又はポリイミド系等の樹脂材料を加熱及び加圧する。これにより、エポキシ系又はポリイミド系等の樹脂材料は熱硬化され、絶縁層15が形成される。
この工程により、絶縁層15は、貫通孔10P及び開口部11P、12Pの内部に充填される。
次に、図3(C1)、(C2)に示すように、仮付けテープ30を除去する。仮付けテープを除去すると、図3(C2)に示すように、配線層11A、11B、コア10の一部(配線層11Aと11Bの間の部分)、絶縁層15の一部(チップコンデンサ14の周囲の部分)、及びチップコンデンサ14の一部(端子14B、14Cの間の溝14Dの部分)が露出する。
次に、図4(A1)、(A2)に示すように、配線層11A、11B、コア10の一部(配線層11Aと11Bの間の部分)、絶縁層15の一部(チップコンデンサ14の周囲の部分)、及びチップコンデンサ14の一部(端子14B、14Cの間の溝14Dの部分)の上に、エポキシ系又はポリイミド系等の樹脂材料を貼り付けることにより、絶縁層16を形成する。絶縁層16の一部である絶縁層16Dは、チップコンデンサ14の溝14Dの内部に形成される。また、チップコンデンサ14の端子14B、14Cと配線層11Aの間(開口部11Pの内部のうち配線層11Aと略同じ厚さの部分)にも絶縁層16が形成される。
絶縁層16の形成は、エポキシ系又はポリイミド系等の樹脂材料を加熱及び加圧することによって行われる。
次に、図4(B1)、(B2)に示すように、絶縁層16に、ビアホール16A、16B、16Cを形成するとともに、絶縁層15に、ビアホール15B、15Cを形成する。
ビアホール15B、15C、16A、16B、16Cの形成は、例えば、レーザ加工によって行えばよい。
次に、図4(C1)、(C2)に示すように、ビア17A、17B、17C、配線層18A、18B、18C、18D、ビア19A、19B、及び配線層20A、20B、20C、20Dを形成する。この工程は、銅めっき膜を形成するめっき処理によって行えばよく、より具体的には、例えば、セミアディティブ法によって行えばよい。
ビア17A、17B、17Cは、それぞれ、セミアディティブ法によってビアホール16A、16B、16C内に形成される。配線層18A、18B、18C、18Dは、ビア17A、17B、17Cを形成するめっき処理に連続して形成される。
また、ビア19A、19Bは、それぞれ、セミアディティブ法によってビアホール15B、15C内に形成される。配線層20A、20B、20C、20Dは、ビア19A、19Bを形成するめっき処理に連続して形成される。
以上のようにして、比較例の配線基板50が完成する。
ところで、比較例の配線基板50の製造工程において、図3(B1)に示す状態から仮付けテープ30を除去して図3(C1)に示す状態に移行する際には、次のような問題が生じうる。ここでは、図5を用いてこの問題を説明する。
図5は、比較例の配線基板50の製造工程における問題点を説明する図である。
図5(A)は、図3(B1)に示すチップコンデンサ14と、その周囲を拡大して示す断面図である。
図5(A)に示すように、チップコンデンサ14を仮付けテープ30に接着し、開口部11P、貫通孔10P、及び開口部12Pを絶縁層15で封止した状態で、仮付けテープ30を配線層11A、11Bの表面から剥がす。
このとき、チップコンデンサ14は、上面側が接着層30Aに接着されるとともに、側面側が開口部11P及び貫通孔10Pの内部に封止される絶縁層15によって保持されている状態である。すなわち、チップコンデンサ14は、図5(A)に破線で示す3つの楕円で囲む部分のうち両端の楕円で囲む部分において、絶縁層15によって保持されるとともに、中央の楕円で囲む部分において接着層30Aに接着されている。
この状態で、仮付けテープ30を配線層11A、11Bの表面から剥がすと、絶縁層15によってチップコンデンサ14が保持される力よりも接着層30Aの接着力が大きい場合には、次のような問題が生じる場合がある。
すなわち、チップコンデンサ14が絶縁層15によって保持されずに、図5(B)に示すように、仮付けテープ30に保持(接着)された状態で絶縁層15から抜けてしまう場合がある。このようなことが生じるのは、絶縁層15によってチップコンデンサ14が保持される力よりも接着層30Aの接着力が大きいからである。
ここで、絶縁層15のうちチップコンデンサ14の側面を保持している部分は、開口部11Pと貫通孔10Pの中に形成されている。そして、開口部11Pの開口は、貫通孔10Pの開口と同一サイズである。このため、開口部11Pの周囲において、絶縁層15がチップコンデンサ14を保持する力が不足する虞がある。
従って、絶縁層15がチップコンデンサ14を保持する力が、仮付けテープ30の接着層30Aとチップコンデンサ14との間に生じる接着力よりも弱いと、仮付けテープ30を取り除く際に、図5(B)に示すように、チップコンデンサ14が絶縁層15から抜けてしまう場合がある。
このようにチップコンデンサ14が絶縁層15から抜けてしまうと、配線基板50は使用不能であり、不良品となる。このため、比較例の配線基板50は、製造工程で不良品が生じる可能性があった。
また、このような問題は、チップコンデンサ14の代わりに、半導体素子等の電子部品を用いる場合にも同様に生じる可能性がある。
以上のように、比較例の配線基板50は、電子部品の保持強度が不足する場合があるという問題がある。
また、比較例の配線基板50では、開口部11P及び貫通孔10Pの内部におけるチップコンデンサ14の位置がずれると、電気的な接続に問題が生じる虞がある。この問題については、図6を用いて説明する。
図6は、比較例の配線基板50の製造工程における他の問題点を説明する図である。
図6は、図4(C1)に示す製造段階と同一の製造段階において、チップコンデンサ14の電気的接続に問題が生じた場合おけるチップコンデンサ14とその周囲の状態を拡大して示す図である。
ここでは、図5(B)に示すような問題は生じずに、仮付けテープ30は正しく取り除かれ、チップコンデンサ14は、開口部11Pと貫通孔10Pの内部で、絶縁層15によって保持されている。
しかしながら、図6では、チップコンデンサ14は、図4(C1)に示す場合よりも図中右側にオフセットしており、端子14Cは、破線で示す円の内部で、配線層11Aに接触している。端子14Cは、本来は、図4(C1)に示すようにビア17Cに接続されるものであり、配線層11Aには接続されない。
このようにチップコンデンサ14の位置がずれて、端子14Cが配線層11Aに接続されると、チップコンデンサ14の充放電を正しく行うことができず、配線基板50の信頼性が低下するという問題が生じる。
以上のように、比較例の配線基板50は、電子部品の保持強度が不足する場合があるという問題と、信頼性が低下するという問題とが生じる可能性がある。
従って、以下で説明する実施の形態では、電子部品の保持強度の向上と、信頼性の向上とを図った配線基板を提供することを目的とする。
<実施の形態>
図7は、実施の形態の配線基板100を示す断面図である。図7(A)に示す断面は、図7(B)におけるB1−B1矢視断面である。図7(C)は、図7(A)にソルダーレジストを追加した断面図である。図7(D)は、図7(C)にLSI(Large Scale Integrated circuit:大規模集積回路)チップを追加した断面図である。
実施の形態の配線基板100は、比較例の配線基板50の配線層11Aに対応する配線層111Aの開口部111Pを、平面視でコア10の貫通孔10Pの開口よりも大きくし、平面視で開口部111Pの内部に貫通孔10Pの開口が収まるようにしたものである。
また、同様に、比較例の配線基板50の配線層12Bに対応する配線層112Bの開口部112Pを、平面視でコア10の貫通孔10Pの開口よりも大きくし、平面視で開口部112Pの内部に貫通孔10Pの開口が収まるようにしたものである。
その他の構成要素は、比較例の配線基板50と同様であるため、比較例の配線基板50と同様の構成要素には同一符号を付し、その説明を省略する。
配線基板100は、コア10、配線層111A、111B、配線層112A、112B、112C、112D、スルーホール13A、埋め込み樹脂13B、チップコンデンサ14、及び絶縁層115を含む。
また、配線基板100は、さらに、絶縁層16、ビア17A、17B、17C、配線層18A、18B、18C、18D、ビア19A、19B、及び配線層20A、20B、20C、20Dを含む。
以下では、説明の便宜上、図中で上側に位置する面を上面と称し、下側に位置する面を下面と称す。また、説明の便宜上、上方及び下方という表現を用いる。しかしながら、ここで説明する上面、下面、上方、下方、上側、下側は、普遍的な上下関係を示すものではなく、図中における上下関係を表すために用いる用語である。
コア10は、例えば、ガラス布基材をエポキシ樹脂に含浸させ、両面に銅箔を貼り付けたものである。コア10の両面に形成される銅箔は、パターニングされることにより、配線層111A、111B、112A、112B、112C、112Dになる。
ここで、コア10は、コア層の一例である。配線層111A、111Bは、第1配線層の一例である。配線層112A、112B、112C、112Dは、第2配線層の一例である。
貫通孔10Pの上側には、開口部111Pが形成されており、貫通孔10Pの下側には、開口部112Pが形成されている。開口部111Pは、配線層111Aに形成されており、開口部112Pは、配線層112Bに形成されている。
開口部111Pは、平面視でコア10の貫通孔10Pの開口よりも大きく、平面視で貫通孔10Pの開口を内包する。開口部111Pは、第1開口部の一例である。
また、開口部112Pは、平面視でコア10の貫通孔10Pの開口よりも大きく、平面視で貫通孔10Pの開口を内包する。開口部112Pは、第2開口部の一例である。
配線層111A、111Bは、コア10の上面に形成されている金属層である。配線層111A、111Bは、例えば、コア10の上面に貼り付けられた銅箔をパターニングすることによって形成される。
配線層111A、111Bのうち、配線層111Bは、比較例の配線基板50の配線層11Bと同様である。
配線層111Aの幅方向(図中の横方向)の中央部には、開口部111Pが形成される。開口部111Pは、上述のように、平面視でコア10の貫通孔10Pの開口よりも大きく、平面視で貫通孔10Pの開口を内包する。すなわち、開口部111Pは、平面視で貫通孔10Pを内包している。
配線層111Bは、下側にスルーホール13Aが接続されており、上側にビア17Aが接続されている。配線層111Bは、スルーホール13Aを介して配線層112Aに接続され、ビア17Aを介して、配線層18Aに接続されている。図7(B)には、ビア17Aと配線層111Bとの接続部111B1を示す。なお、開口部111Pと貫通孔10Pの平面視での大きさの違いについては、製造工程の説明と併せて後述する。
配線層112A、112B、112C、112Dは、コア10の下面に形成されている金属層である。配線層112A、112B、112C、112Dは、例えば、コア10の下面に貼り付けられた銅箔をパターニングすることによって形成される。
配線層112A、112B、112C、112Dのうち、配線層112A、112C、112Dは、それぞれ、比較例の配線基板50の配線層12A、12C、12Dと同様である。
配線層112Aは、スルーホール13Aを介して配線層111Bに接続され、ビア19Aを介して配線層20Aに接続される。
配線層112Bの幅方向(図中の横方向)の中央部には、開口部112Pが形成される。開口部112Pは、貫通孔10Pの下側に形成されており、平面視でコア10の貫通孔10Pの開口よりも大きく、平面視で貫通孔10Pの開口を内包する。
配線層112Cは、下側にビア19Bが接続されており、ビア19Bを介して配線層20Dに接続されている。
スルーホール13Aは、コア10を厚さ方向に貫通し、上側の配線層111Bと下側の配線層112Aとを接続している。
絶縁層115は、コア10の下面に形成される配線112A、112B、112C、112Dの下面を覆うように形成されるとともに、貫通孔10Pと開口部111P及び112Pとの内部に充填されている。すなわち、貫通孔10Pと開口部111P及び112Pは、絶縁層115によって閉塞されている。
絶縁層115は、加熱溶融した樹脂を貫通孔10Pと開口部111P及び112Pとの内部に充填するとともに、配線112A、112B、112C、112Dの下面を覆うことによって形成される。絶縁層115は、例えば、エポキシ系又はポリイミド系等の樹脂材料を加熱及び加圧することにより、熱硬化させることによって形成される。
絶縁層115の一部は、絶縁層115Aとして、チップコンデンサ14のチップ本体14Aの上面のうち、端子14Bと端子14Cとの間の溝14D(隙間)に形成される。なお、チップコンデンサ14の上面は第1の面の一例であり、チップコンデンサ14の下面は、第2の面の一例である。
また、実施の形態では、開口部111Pを平面視で貫通孔10Pよりも大きくし、かつ、開口部111Pが平面視で貫通孔10Pを内包するようにしている。このため、絶縁層115の一部(延出部115D)は、開口部111Pの外周に沿って、平面視で矩形環状に外側に延出している。この延出する部分を延出部115Dとして示す。延出部115Dは、平面視で、貫通孔10Pの開口よりも外側に位置する部分である。絶縁層115、115A、及び延出部115Dは、第1樹脂層の一例である。
なお、絶縁層115には、ビア19A、19Bを形成するためのビアホールが形成される。
絶縁層16は、コア10、配線層111A、111B、及びチップコンデンサ14の上に形成される。絶縁層16は、例えば、エポキシ系又はポリイミド系等の樹脂材料を用いることができる。エポキシ系又はポリイミド系等の樹脂材料は、接着層の一例であるとともに、第2樹脂層の一例である。第2樹脂層の一例である絶縁層16は、第1樹脂層の一例であるである絶縁層115とは異なる樹脂で形成される。
また、絶縁層16としては、プリプレグを用いてもよい。プリプレグとしては、例えば、所謂B−ステージ(半硬化状態)のものが使用される。プリプレグは、例えば、ガラス繊維や炭素繊維等の織布や不織布に、エポキシやポリイミド等の絶縁性樹脂を含浸させたプリプレグである。絶縁性樹脂は、熱硬化性樹脂が好適である。なお、絶縁層16は、ガラス繊維や炭素繊維等の織布や不織布を含まなくてもよい。
絶縁層16には、ビア17A、17B、17Cを形成するためのビアホールが形成される。
ビア17A、17B、17Cは、絶縁層16に形成されるビアホールの内部に形成され、それぞれ、配線層111B、端子14B、14Cに接続される。ビア17A、17B、17Cの上面側には、配線層18A、18C、18Dがそれぞれ接続される。ビア17A、17B、17Cは、例えば、銅めっき膜によって形成される。
ビア19A、19Bは、絶縁層115の下面に形成されるビアホールの内部に形成され、それぞれ、配線層112A、112Cに接続される。ビア19A、19Bの下面側には、それぞれ、配線層20A、20Dが接続される。ビア19A、19Bは、例えば、銅めっき膜によって形成される。
配線層20A、20B、20C、20Dは、絶縁層115の下面に形成される。これらのうち、配線層20A、20Dは、それぞれ、ビア19A、19Bに接続される。配線層20A、20B、20C、20Dは、例えば、銅めっき膜によって形成される。
以上のような実施の形態の配線基板100は、所謂ビルドアップ基板であり、コア10の内部にチップコンデンサ14を内蔵している。
なお、配線基板100は、図7(C)に示すように、ソルダーレジスト40A、40Bをさらに含んでもよい。ソルダーレジスト40A、40Bは、それぞれ、配線層18A、18B、18C、18Dの表面(図中の上面)と、配線層20A、20B、20C、20Dの表面(図中の下面)に形成されている。
ソルダーレジスト40Aは、配線層18A、18B、18C、18Dの表面(図中の上面)の一部を表出するように形成されている。配線層18A、18B、18C、18Dのうちソルダーレジスト40Aから表出する部分は、端子として用いられる。
また、ソルダーレジスト40Bは、配線層20A、20B、20C、20Dの表面(図中の下面)の一部とを表出するように形成されている。配線層20A、20B、20C、20Dのうちソルダーレジスト40Bから表出する部分は、端子として用いられる。
図7(D)に示すように、配線層18A、18B、18C、18Dのうちソルダーレジスト40Aから表出する端子の部分には、バンプ41Aを介して、LSIチップ42が実装される。
また、図7(D)では、配線層20A、20B、20C、20Dのうちソルダーレジスト40Bから表出する端子の部分には、バンプ41Bが接続される。
このように、実施の形態の配線基板100には、LSIチップ42を実装することができる。
次に、実施の形態の配線基板100の製造方法について説明する。
図8乃至図10は、実施の形態の配線基板100の製造工程を示す図である。
まず、実施の形態の配線基板100は、図8(A1)、(A2)に示すように、コア10にスルーホール13Aを形成し、スルーホール13Aの内部に埋め込み樹脂13Bを充填する。コア10の上面には配線層111が形成されており、コア10の下面には配線層112が貼り付けられている。ここでは、配線層111、112として、銅箔を用いる。
次に、図8(B1)、(B2)に示すように、配線層111、112をパターニングし、それぞれ、配線層111A、111B、配線層112A、112B、112C、112Dを形成する。
また、このときに、配線層111A、112Bに、それぞれ、開口部111P、112Pを形成する。開口部111P、112Pの平面視での大きさは互いに等しく、平面視で位置を合わせて形成される。
ここで、配線層111Bは、図8(B2)に示すように、平面視で円形の配線層である。配線層111Bの下面は、スルーホール13Aに接続されている。
なお、配線層111A、111B、配線層112A、112B、112C、112D、開口部111P、112Pのパターニングは、例えば、フォトレジストを用いて配線層111、112をウェットエッチングすることによって行えばよい。
次に、図8(C1)、(C2)に示すように、コア10に、貫通孔10Pを形成する。貫通孔10Pは、コア10を厚さ方向に貫通する孔部であり、例えば、ルーター又は金型プレス機による加工により、コア10に孔部を形成することによって形成される。
貫通孔10Pは、平面視で、開口部111P、112Pより小さく、平面視で開口部111P、112Pに内包される位置に形成される。貫通孔10P、及び開口部111P、112Pは、キャビティの一例である。
次に、図9(A1)、(A2)に示すように、配線層111A、111Bの上に仮付けテープ30を貼り付ける。仮付けテープ30は、下面に接着層30Bを有する。仮付けテープ30は、テープ部材の一例である。なお、接着層30Bは、比較例の接着層30Aよりも薄い接着層である。接着層30Bは、下面にチップコンデンサ14が貼り付けられることによって接着剤が厚さ方向に押圧されても、チップコンデンサ14の溝部14Dに接着層30Bが流入しない程度の量の接着剤が仮付けテープ30の下面に塗布されることによって形成される。接着層30Bの厚さは、例えば、配線層11A、11B、端子14B、14Cの厚さよりも薄い。接着層30Bの厚さは、例えば、比較例の接着層30Aの厚さの半分程度でよい。
配線層111A、111Bの上に仮付けテープ30を貼り付けた後に、さらに、コア10の下面側の開口部112Pから貫通孔10P及び開口部111Pの内部にチップコンデンサ14を挿入し、仮付けテープ30の下面にチップコンデンサ14を貼り付ける。
この状態で、チップコンデンサ14の端子14B、14Cの上面は、配線層111A、111Bの上面と同じ高さになっている。また、チップ本体14Aの上面のうち、端子14Bと端子14Bとの間の部分は、溝14Dになっている。溝14Dは、端子14Bと端子14Cの隙間であり、チップ本体14Aの上面に位置する。溝14Dは、第1溝部の一例である。図9(A1)、(A2)に示す状態では、接着層30Bは溝部14Dに流入しておらず、溝部14Bの内部は何も形成されておらず、空洞になっている。
次に、図9(B1)、(B2)に示すように、貫通孔10P及び開口部111P、112Pの内部と、配線層112A、112B、112C、112Dの下面とに、エポキシ系又はポリイミド系等の樹脂材料を供給し、エポキシ系又はポリイミド系等の樹脂材料を加熱及び加圧する。これにより、エポキシ系又はポリイミド系等の樹脂材料は熱硬化され、絶縁層115が形成される。
この工程により、絶縁層115は、貫通孔10P及び開口部111P、112Pの内部に充填されるとともに、チップコンデンサ14の上面にある溝14D(図9(A1)参照)には絶縁層115Aが充填される。
このため、溝14D内には、加圧によってエポキシ系又はポリイミド系等の樹脂材料が充填され、絶縁層115Aが形成される。絶縁層115Aは、チップ本体14Aの上面側の端子14Bと端子14Cの間で、ブリッジ状に形成される。
実施の形態では、開口部111Pを平面視で貫通孔10Pよりも大きくし、かつ、開口部111Pが平面視で貫通孔10Pを内包するようにしている。このため、絶縁層115の一部である延出部115Dは、開口部111Pの外周に沿って、平面視で矩形環状に外側に延出する。延出部115Dは、平面視で、貫通孔10Pの開口よりも外側に位置する部分である。
なお、図9(B1)、(B2)に示す工程では、貫通孔10P、開口部111P、112Pは、平面視で周囲がコア10、配線層111A、112Bによって閉じており、上方は仮付けテープ30によって閉じている。このため、エポキシ系又はポリイミド系等の樹脂材料が配線層111A、111Bの上に漏れ出ることはない。
次に、図9(C1)、(C2)に示すように、仮付けテープ30を除去する。仮付けテープを除去すると、図9(C2)に示すように、配線層111A、111B、コア10の一部(配線層111Aと111Bの間の部分)、絶縁層115の一部(チップコンデンサ14の周囲の部分)、絶縁層115A、及び延出部115Dが露出する。
次に、図10(A1)、(A2)に示すように、配線層111A、111B、コア10の一部(配線層111Aと111Bの間の部分)、絶縁層115の一部(チップコンデンサ14の周囲の部分)、絶縁層115A、及び延出部115Dの上に、エポキシ系又はポリイミド系等の樹脂材料を貼り付けることにより、絶縁層16を形成する。
絶縁層16の形成は、エポキシ系又はポリイミド系等の樹脂材料を加熱及び加圧することによって行われる。
次に、図10(B1)、(B2)に示すように、絶縁層16に、ビアホール16A、16B、16Cを形成するとともに、絶縁層115に、ビアホール115B、115Cを形成する。
ビアホール115B、115C、16A、16B、16Cの形成は、例えば、レーザ加工によって行えばよい。
次に、図10(C1)、(C2)に示すように、ビア17A、17B、17C、配線層18A、18B、18C、18D、ビア19A、19B、及び配線層20A、20B、20C、20Dを形成する。この工程は、銅めっき膜を形成するめっき処理によって行えばよく、より具体的には、例えば、セミアディティブ法によって行えばよい。
ビア17A、17B、17Cは、それぞれ、セミアディティブ法によってビアホール16A、16B、16C内に形成される。配線層18A、18B、18C、18Dは、ビア17A、17B、17Cを形成するめっき処理に連続して形成される。
また、ビア19A、19Bは、それぞれ、セミアディティブ法によってビアホール115B、115C内に形成される。配線層20A、20B、20C、20Dは、ビア19A、19Bを形成するめっき処理に連続して形成される。
以上のようにして、実施の形態の配線基板100が完成する。
ここで、図11及び図12を用いて、実施の形態の配線基板100の効果について説明する。
図11は、実施の形態の配線基板100の製造工程において得られる効果を説明する図である。図11(A)は、図9(B1)に示すチップコンデンサ14と、その周囲を拡大して示す断面図である。図11(B)は、仮付けテープ30を剥がした状態を示す図である。
図11(A)に示すように、チップコンデンサ14を仮付けテープ30に接着し、開口部111P、貫通孔10P、及び開口部112Pを絶縁層115で封止した状態で、仮付けテープ30を配線層111A、111Bの表面から剥がす。
このとき、チップコンデンサ14は、上面側が絶縁層115Aに保持されるとともに、側面側が開口部111P及び貫通孔10Pの内部に封止される絶縁層15によって保持されている状態である。
開口部111Pは、貫通孔10Pの開口よりも平面視で大きく、かつ、平面視で貫通孔10Pを内包している。このため、絶縁層115は、開口部111Pの外周部に(平面視で貫通孔10Pよりも外側の部分に)延出部115Dを有する。
すなわち、チップコンデンサ14の側面は、絶縁層115、115A、及び延出部115Dによって保持されている。これは、チップコンデンサ14が、図11(A)に破線で示す5つの楕円で囲む部分において、絶縁層115、115A、及び延出部115Dによって保持されていることを表す。
平面視で矩形環状の延出部115Dがあることにより、チップコンデンサ14の上部の側面は、比較例のチップコンデンサ14よりも、強力に保持されている。
なお、延出部115Dが平面視で貫通孔10Pよりも外側に延出する長さと、延出部115Dの厚さは、絶縁層115、115A、及び延出部115Dがチップコンデンサ14を保持する力が、仮付けテープ30の接着力に負けない程度の保持力になるように、適切な長さ及び厚さに設定すればよい。
従って、この状態で、仮付けテープ30を配線層111A、111Bの表面から剥がしても、絶縁層115、115A、及び延出部115Dがチップコンデンサ14を保持する力は、仮付けテープ30の接着力に負けることはない。
このため、図9(B1)に示す状態から仮付けテープ30を剥がすと、図9(C1)及び図11(B)に示すように、チップコンデンサ14が絶縁層115、115A、及び延出部115Dによって保持された状態で、仮付けテープ30のみを剥がすことが可能になる。
すなわち、比較例のように、仮付けテープ30にチップコンデンサ14が接着された状態で、チップコンデンサ14が絶縁層15から抜けてしまうことを抑制することができる。これは、図11(B)に破線で示す5つの楕円で囲む部分において、チップコンデンサ14が絶縁層115、115A、及び延出部115Dによって保持されているからである。
実施の形態の配線基板100では、延出部115Dによってチップコンデンサ14の上部側の側面にある絶縁層115を補強することにより、ブリッジ状に形成される絶縁層115Aが補強される。
絶縁層115Aは、チップコンデンサ14の上面の溝部14Dの内部にブリッジ状に渡されており、また、チップコンデンサ14の側面及び下面は、絶縁層115によって保持されている。すなわち、絶縁層115、115Aによってチップコンデンサ14は、下面、両側面、及び上面の全周にわたって保持されている。このことは、製造工程において、仮付けテープ30を剥がす際にチップコンデンサ14が引き抜かれることを抑制できる。
従って、実施の形態の配線基板100は、絶縁層115、115A、及び延出部115Dによるチップコンデンサ14の保持強度が十分に得られる。また、これにより、実施の形態の配線基板100の製造方法では、不良品の発生を抑制することができる。
次に、図12を用いて、実施の形態の配線基板100の他の効果について説明する。
図12は、実施の形態の配線基板100の他の効果を説明する図である。
チップコンデンサ14は、開口部11Pと貫通孔10Pの内部で、絶縁層115、115A、及び延出部115Dによって保持されている。
図12では、比較例で図6を用いて説明した場合と同様に、チップコンデンサ14は、図10(C1)に示す場合よりも図中右側にオフセットしている。
しかしながら、実施の形態の配線基板100は、配線層111Aに形成される開口部111Pが貫通孔10Pよりも平面視で大きく、かつ、平面視で貫通孔10Pを内包している。
このため、貫通孔10Pに対して開口部111Pがオフセットした部分には、絶縁層115の延出部115Dが形成されており、図12に示すようにチップコンデンサ14の位置が右側にずれても、チップコンデンサ14の端子14Cが配線層111Aに接触することは抑制される。
なお、これは、チップコンデンサ14の位置が図12中で左側にずれた場合にも同様であり、端子14Bが配線層111Aに接触することは抑制される。また、チップコンデンサ14の位置が図12中で図面の手前側又は奥側にずれた場合にも、端子14B又は端子14Cが配線層111Aに接触することは抑制される。
従って、実施の形態の配線基板100では、チップコンデンサ14の位置がずれた場合でも、比較例の配線基板50のようにチップコンデンサ14の電気的接続に問題が生じることはない。これにより、実施の形態によれば、信頼性の高い配線基板100を提供することができる。
以上、実施の形態の配線基板100は、比較例の配線基板50に比べて、電子部品の十分な保持強度を確保できるという効果と、高い信頼性を確保できるという効果が得られる。
このため、実施の形態によれば、電子部品の保持強度の向上と、信頼性の向上とを図った配線基板100を提供することができる。
また、実施の形態の配線基板100は、製造工程において、仮付けテープ30の接着層30Bの厚さが、比較例の接着層30Aの厚さの半分程度で足りる。このように薄い接着層30Bを用いることは製造コストの削減に寄与する。
なお、以上では、配線基板100が電子部品の一例としてのチップコンデンサ14を内蔵する形態について説明したが、配線基板100は、チップコンデンサ14の代わりに、半導体素子等の電子部品を内蔵してもよい。
また、以上では、開口部112Pが、平面視でコア10の貫通孔10Pの開口よりも大きく、平面視で貫通孔10Pの開口を内包する形態について説明した。しかしながら、図7(A)に示すように、チップコンデンサ14が貫通孔10Pの高さに収まり、端子14B、14Cの下端が配線層112Bよりも高い位置にある場合には、開口部112Pは、平面視で貫通孔10Pと同一の大きさであって、平面視で貫通孔10Pと位置が合わせられていてもよい。
また、以上では、仮付けテープ30を剥がす方向については特に言及しなかった。仮付けテープ30は、例えば、平面視で矩形状のテープのいずれか一辺から捲るようにして剥がせばよい。仮付けテープ30を剥がす場合には、端子14B、14Cを介して、仮付けテープ30からチップコンデンサ14に引っ張る力が働くことになる。
この場合に、仮付けテープ30は、チップコンデンサ14の端子14Bと端子14Cとの間で絶縁層115Aが延在する方向(図9(B2)における縦方向)に沿って剥がす方が、図9(B2)における横方向に剥がす場合よりも好ましい。
これは、仮付けテープ30が絶縁層115、115A、及び延出部115Dの上面に触れている区間では、絶縁層115Aが延在する方向(図9(B2)における縦方向)に沿って剥がせば、仮付けテープ30からチップコンデンサ14にかかる力を略一定にすることができるからである。
これに対して、仮付けテープ30が絶縁層115、115A、及び延出部115Dの上面に触れている区間において、図9(B2)における横方向に剥がす場合には、絶縁層115Aの有無により、仮付けテープ30からチップコンデンサ14にかかる力が比較的大きく変動するからである。
従って、仮付けテープ30を剥がす方向と、絶縁層115Aが延在する方向とが一致するように、配線基板100を設計することが好ましい。
ただし、仮付けテープ30を剥がす方向が問題にならない程度に、絶縁層115、115A、及び延出部115Dによるチップコンデンサ14の保持力が得られる場合は、仮付けテープ30を剥がす方向と、絶縁層115Aが延在する方向とを一致させなくてよい。
また、仮付けテープ30を剥がす方向において、端子14B、14Cの面積に対する、絶縁層115、115A、及び延出部115Dの面積の比が、なるべく大きくなるように配線基板100を設計することが好ましい。又は、仮付けテープ30を剥がす方向において、絶縁層115、115A、及び延出部115Dの面積がなるべく大きく得られるように配線基板100を設計することが好ましい。
絶縁層115、115A、及び延出部115Dの面積が大きく得られる方向であれば、仮付けテープ30からチップコンデンサ14にかかる力を低減でき、仮付けテープ30によってチップコンデンサ14が引き抜かれることを抑制できるからである。
例えば、図9(B2)に示すように絶縁層115と延出部115Dの縦と横の長さの比が異なる場合には、短辺が延在する方向に仮付けテープ30を剥がせばよい。
ただし、仮付けテープ30を剥がす方向が問題にならない程度に、絶縁層115、115A、及び延出部115Dによるチップコンデンサ14の保持力が得られる場合は、上述の面積比が大きくなるようにしなくてよい。
また、絶縁層115、115A、及び延出部115Dを形成するためのエポキシ系又はポリイミド系等の樹脂材料と、絶縁層16を形成するためのエポキシ系又はポリイミド系等の樹脂材料とは、溶融粘度又は熱膨張係数(CTE)の異なる樹脂であってもよい。
例えば、絶縁層16を形成するためのエポキシ系又はポリイミド系等の樹脂材料として、絶縁層115、115A、及び延出部115Dを形成するためのエポキシ系又はポリイミド系等の樹脂材料よりも溶融粘度が低く、かつ、熱膨張係数(CTE)の高いものを用いてもよい。
この場合には、エポキシ系又はポリイミド系等の樹脂材料で、絶縁層115、115A、及び延出部115Dを形成した後に、エポキシ系又はポリイミド系等の樹脂材料で絶縁層16を形成する際に、絶縁層115、115A、及び延出部115Dと、開口部111P及び溝部14D等との間に生じうる隙間を効率よく埋めることができる。
また、絶縁層115、115A、及び延出部115Dを形成した後に、より柔らかく、かつ、膨張率の大きいエポキシ系又はポリイミド系等の樹脂材料で絶縁層16を形成するので、配線基板100の全体としての平坦性をより良好なものにすることができる。
また、実施の形態の配線基板100では、チップコンデンサ14がコア10の一方の面(ここでは上面)に偏った状態で配置されている。LSIチップ42がコア10の一方の面に実装されることで、チップコンデンサ14とLSIチップ42との距離を短く保つことができ、LSIチップ42の性能を向上させることができる。
また、配線層111Aに、開口部111Pに連通する溝部を設けてもよい。この溝部については図13を用いて説明する。
図13は、実施の形態の変形例の配線基板100の一部分を示す断面図である。図13は、製造工程を示す図8(C2)に対応する図である。
図13に示すように、配線層111Aの開口部111Pの四辺の各々に連通する溝部111C1、111C2、111D1、111D2を形成してもよい。溝部111C1、111C2、111D1、111D2の底部には、コア10の上面が表出する。溝部111C1、111C2、111D1、111D2は、第2溝部の一例である。
溝部111C1、111C2は、それぞれ、平面視で矩形の開口部111Pの2つの短辺から平面視で外側に直角な方向に直線的に延在するように形成されている。
溝部111D1、111D2は、それぞれ、平面視で矩形の開口部111Pの2つの長辺からL字型に延在するように形成されている。
溝部111D1、111D2が開口部111Pに接続される付け根の部分111D1A、111D2Aは、図9(A1)、(A2)に示す工程で、チップコンデンサ14の溝部14Dと直線状に並ぶ位置に形成されている。
すなわち、溝部111D1、111D2の付け根の部分111D1A、111D2Aは、溝部14Dの延長線上に位置するように形成されている。換言すれば、溝部111D1、111D2の付け根の部分111D1A、111D2Aと、溝部14Dとは、形成される方向が対応している。
このような溝部111C1、111C2、111D1、111D2を設けることにより、図9(B1)、(B2)に示すようにエポキシ系又はポリイミド系等の樹脂材料で絶縁層115、115A、及び延出部115Dを形成する際に、開口部111Pと仮付けテープ30で閉じられた空間に、加圧によって充填されるエポキシ系又はポリイミド系等の樹脂材料の余剰分を吸収する空間を設けることができる。
チップコンデンサ14の端子14B、14Cの間の溝14Dに樹脂15が充填される際、溝14Dに高い充填圧力が印加されると、チップコンデンサ14が仮止めテープ30から直接押し上げられるため、チップコンデンサ14が仮止めテープ30から剥離し易くなる。
このような場合に、溝14Dの内部に印加される圧力を逃がし易くするために、溝14Dの近傍に溝部111D1及び111D2を形成する。
また、絶縁層15は図13に矢印で示す縦方向から溝14D内に浸入するため、この方向に沿って溝14Dが形成されることで、より圧力を逃がし易くすることができる。
すなわち、エポキシ系又はポリイミド系等の樹脂材料を開口部111Pの内部に加圧によって充填する際に、エポキシ系又はポリイミド系等の樹脂材料の余剰分を溝部111C1、111C2、111D1、111D2で吸収することができる。
また、この際に、溝部111C1、111C2は、チップコンデンサ14の溝部14Dから最も遠くなる位置に配設されているため、開口部111Pの2つの短辺において、効率よくエポキシ系又はポリイミド系等の樹脂材料の余剰分を吸収することができる。
また、この際に、溝部111D1、111D2の付け根の部分111D1A、111D2Aは、溝部14Dの延長線上に位置するように形成されているので、効率よくエポキシ系又はポリイミド系等の樹脂材料の余剰分を吸収することができる。
なお、図13には、溝部111C1、111C2、111D1、111D2が一番奥で終端されており、それぞれが独立的に形成されている形態を示す。しかしながら、溝部111C1、111C2、111D1、111D2のうちの少なくとも2つ、あるいは3つは、連通されていてもよい。また、溝部111C1、111C2、111D1、111D2がすべて連通されていてもよい。
以上、本発明の例示的な実施の形態の配線基板、及び、配線基板の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
100 配線基板
10 コア
111A、111B 配線層
112A、112B、112C、112D 配線層
13A スルーホール
13B 埋め込み樹脂
14 チップコンデンサ
115、115A、16 絶縁層
115D 延出部
17A、17B、17C ビア
18A、18B、18C、18D 配線層
19A、19B ビア
20A、20B、20C、20D 配線層

Claims (7)

  1. 貫通孔を有するコア層と、
    平面視で前記貫通孔よりも大きく開口され、平面視で前記貫通孔を内包する第1開口部を有し、前記コア層の一方の面に形成される第1配線層と、
    前記コア層の前記一方の面側に配設される第1の面と、前記第1の面とは反対側に位置する第2の面とを有するとともに、少なくとも前記第1の面に配設される一対の端子を有し、前記貫通孔と前記第1開口部の内部に配設される電子部品と、
    前記貫通孔と前記第1開口部との内部に充填され、前記電子部品の側面及び前記第2の面を保持するとともに、前記一対の端子の間の第1溝部の内部に形成される第1樹脂層と
    を含み、
    前記電子部品の前記第1の面に形成される前記一対の端子は、前記第1の面を覆う金属膜が前記第1溝部によって離間されて形成された一対の端子であり、
    前記第1配線層は、前記第1開口部に連続して形成され、平面視で前記第1開口部から外側に延出し、前記第1開口部から所定の長さ延出した位置で終端される第2溝部を有し、
    前記第1溝部と前記第2溝部が形成される方向は、対応しており、
    前記第2溝部の前記第1開口部から延出する部分は、前記第1溝部の延長線上に位置する、配線基板。
  2. 前記コア層の前記一方の面、前記第1配線層の表面、及び前記電子部品の前記一対の端子の上面に形成される第2樹脂層をさらに含む、請求項1記載の配線基板。
  3. 前記第2樹脂層は、前記第1樹脂層とは異なる樹脂で形成される、請求項2記載の配線基板。
  4. 貫通孔を有するコア層と、
    平面視で前記貫通孔よりも大きく開口され、平面視で前記貫通孔を内包する第1開口部を有し、前記コア層の一方の面に形成される第1配線層と、
    前記コア層の前記一方の面側に配設される第1の面と、前記第1の面とは反対側に位置する第2の面とを有するとともに、少なくとも前記第1の面に配設される一対の端子を有し、前記貫通孔と前記第1開口部の内部に配設される電子部品と、
    前記貫通孔と前記第1開口部との内部に充填され、前記電子部品の側面及び前記第2の面を保持するとともに、前記一対の端子の間の第1溝部の内部に形成される第1樹脂層と、
    前記コア層の一方の面側に配設される半導体素子と
    を含み、
    前記電子部品の前記第1の面に形成される前記一対の端子は、前記第1の面を覆う金属膜が前記第1溝部によって離間されて形成された一対の端子であり、
    前記第1配線層は、前記第1開口部に連続して形成され、平面視で前記第1開口部から外側に延出し、前記第1開口部から所定の長さ延出した位置で終端される第2溝部を有し、
    前記第1溝部と前記第2溝部が形成される方向は、対応しており、
    前記第2溝部の前記第1開口部から延出する部分は、前記第1溝部の延長線上に位置する、配線基板。
  5. 前記コア層の前記一方の面、前記第1配線層の表面、及び前記電子部品の前記一対の端子の上面に形成される第2樹脂層をさらに含む、請求項4記載の配線基板。
  6. 前記第2樹脂層は、前記第1樹脂層とは異なる樹脂で形成される、請求項5記載の配線基板。
  7. コア層の一方の面に積層される配線層に、開口部と、前記開口部に連続して平面視で前記開口部から外側に延出し、前記開口部から所定の長さ延出した位置で終端される配線層溝部とを形成する工程と、
    前記開口部よりも平面視で内側に位置する開口を有する貫通孔を前記コア層に形成する工程と、
    前記コア層の前記一方の面側に配設される第1の面と、前記第1の面とは反対側に位置する第2の面とを有するとともに、少なくとも前記第1の面に配設される一対の端子と、前記一対の端子の間の端子間溝部とを有する電子部品を貼り付けたテープ部材を前記配線層に貼り付けることにより、前記開口部と貫通孔との内部に電子部品を載置する工程と、
    前記開口部と貫通孔との内部に電子部品を載置した状態で、前記コア層の他方の面側から、前記電子部品の側面を覆うように、前記開口部と前記貫通孔との内部に樹脂を充填する工程と、
    前記テープ部材を除去する工程と
    を含み、
    前記開口部は、平面視で前記貫通孔を内包するように配置されており、
    前記電子部品は、前記端子間溝部と前記配線層溝部との方向が対応した状態で、かつ、前記配線層溝部の前記開口部から延出する部分を前記端子間溝部の延長線上に位置させた状態で、前記テープ部材に貼り付けられており、
    前記電子部品の前記第1の面に配設される前記一対の端子は、前記第1の面を覆う金属膜が前記端子間溝部によって離間されて形成された一対の端子である、配線基板の製造方法。
JP2012190381A 2012-08-30 2012-08-30 配線基板、及び、配線基板の製造方法 Active JP6166878B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012190381A JP6166878B2 (ja) 2012-08-30 2012-08-30 配線基板、及び、配線基板の製造方法
KR1020130097016A KR101925864B1 (ko) 2012-08-30 2013-08-16 배선 기판
US13/973,346 US8867225B2 (en) 2012-08-30 2013-08-22 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012190381A JP6166878B2 (ja) 2012-08-30 2012-08-30 配線基板、及び、配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2014049558A JP2014049558A (ja) 2014-03-17
JP2014049558A5 JP2014049558A5 (ja) 2015-10-08
JP6166878B2 true JP6166878B2 (ja) 2017-07-19

Family

ID=50187322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012190381A Active JP6166878B2 (ja) 2012-08-30 2012-08-30 配線基板、及び、配線基板の製造方法

Country Status (3)

Country Link
US (1) US8867225B2 (ja)
JP (1) JP6166878B2 (ja)
KR (1) KR101925864B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6460439B2 (ja) * 2014-03-31 2019-01-30 京セラ株式会社 印刷配線板およびその製造方法
US9640521B2 (en) * 2014-09-30 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die package with bridge layer and method for making the same
JP6490412B2 (ja) * 2014-12-01 2019-03-27 株式会社東芝 電子機器
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP6487257B2 (ja) * 2015-03-31 2019-03-20 出光ユニテック株式会社 ジッパーテープ体およびジッパーテープ付袋体の製造方法
JP6487256B2 (ja) * 2015-03-31 2019-03-20 出光ユニテック株式会社 ジッパーテープ付袋体の製造方法
JP6639934B2 (ja) 2016-02-08 2020-02-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6637608B2 (ja) * 2016-09-09 2020-01-29 株式会社フジクラ 部品内蔵基板及びその製造方法
US11270920B2 (en) * 2018-08-14 2022-03-08 Medtronic, Inc. Integrated circuit package and method of forming same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
EP1729552A3 (en) 2005-06-03 2009-01-07 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP4726546B2 (ja) 2005-06-03 2011-07-20 日本特殊陶業株式会社 配線基板の製造方法
WO2010018708A1 (ja) * 2008-08-12 2010-02-18 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2014049558A (ja) 2014-03-17
US20140063763A1 (en) 2014-03-06
KR20140029193A (ko) 2014-03-10
US8867225B2 (en) 2014-10-21
KR101925864B1 (ko) 2018-12-06

Similar Documents

Publication Publication Date Title
JP6166878B2 (ja) 配線基板、及び、配線基板の製造方法
US10798822B2 (en) Method of manufacturing a component embedded package carrier
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US9773747B2 (en) Wiring substrate and method for manufacturing wiring subtrate
US8559184B2 (en) Electronic component built-in substrate and method of manufacturing the same
JP5191889B2 (ja) 部品内蔵配線板の製造方法
KR20130135097A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR102295108B1 (ko) 리지드-플렉시블 기판 및 그 제조방법
JP2019145673A (ja) 配線基板及びその製造方法
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
JP5454681B2 (ja) モジュール基板およびその製造方法
TWI586232B (zh) 印刷電路板及其製造方法
JP2006156669A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US20160189979A1 (en) Method for producing wiring board
JP2012216879A (ja) プリント基板製造用キャリアの製造方法、及びプリント基板の製造方法
KR102199413B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP5860303B2 (ja) 配線基板およびその製造方法
JP5340622B2 (ja) 多層配線基板
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
WO2018096830A1 (ja) 電子部品及びその製造方法
JP5223893B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6266908B2 (ja) 電子部品内蔵基板の製造方法
TWI513392B (zh) 內埋電子元件的線路結構的製作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6166878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150