[go: up one dir, main page]

JP6133023B2 - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
JP6133023B2
JP6133023B2 JP2012176231A JP2012176231A JP6133023B2 JP 6133023 B2 JP6133023 B2 JP 6133023B2 JP 2012176231 A JP2012176231 A JP 2012176231A JP 2012176231 A JP2012176231 A JP 2012176231A JP 6133023 B2 JP6133023 B2 JP 6133023B2
Authority
JP
Japan
Prior art keywords
ground
wire
line
lines
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012176231A
Other languages
English (en)
Other versions
JP2014036100A (ja
Inventor
和哉 長島
和哉 長島
石川 陽三
陽三 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2012176231A priority Critical patent/JP6133023B2/ja
Publication of JP2014036100A publication Critical patent/JP2014036100A/ja
Application granted granted Critical
Publication of JP6133023B2 publication Critical patent/JP6133023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/4917Crossed wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、複数の光素子を含む光デバイスと制御デバイスとを配線で接続する構造を備える光モジュールに関するものである。
近年、光通信の高速化および大容量化が求められており、それを実現するために複数の光ファイバまたは光導波路を用いて光信号を並列に伝送する並列光伝送方式が用いられている。
集積化され、小型化、高密度化された回路においては、近接する配線の間で相互インダクタンスが増大し、信号間にクロストークが発生する。さらに、高周波信号を使用する場合にはクロストークが増大する。そのため、高周波信号を用いる光素子においてはクロストークの発生が特に問題となっており、光モジュールの小型化、高密度化を進めるためにクロストークの低減が求められている。
信号間のクロストークを低減するために、特許文献1に記載の技術では、光電素子とICとを接続する配線において、光電素子およびICを結ぶ信号線と、グランドに接続されたグランド線とを交互に配置している。グランド線は、グランド線の途中に形成されているビアを介してグランド層に接続されている。この構成により、信号線がグランド線に挟まれた構造となり、かつグランド線の途中に形成されたビアを介したグランド接続によってグランド電位が強化されるため、信号線間のクロストークを低減できる。
特開2007−249194号公報
特許文献1に記載された技術は、グランド接続のためのビアを形成することによってクロストークを低減する構成であるが、ビアに一定の大きさが必要となり、さらにビア周囲にクリアランスが必要となる。そのため、近年求められている小型化、高密度化された光モジュールに適用することは難しい。
本発明は、小型化、高密度化が可能であり、従来よりもクロストークを低減できる光モジュールを提供することを目的とする。
本発明の一態様は、光モジュールであって、それぞれアノード端子とカソード端子とを有する複数の光素子と、前記光素子と信号の授受を行う制御デバイスと、前記アノード端子と前記制御デバイスとを接続する複数の信号線と、前記カソード端子と前記制御デバイスとを接続する複数のグランド線と、前記グランド線をグランドに電気的に接続するための導線と、を備え、前記複数の信号線のそれぞれと前記複数のグランド線のそれぞれとが交互に並列して配置されており、前記カソード端子のそれぞれと該カソード端子に接続されている前記グランド線とのいずれか一部が、前記導線に接続されており、該導線を介して前記グランドに電気的に接続されていることを特徴とする。
本発明に係る光モジュールは、小型化、高密度化が可能であり、従来よりもクロストークを低減することができる。
第1の実施形態に係る光モジュールの概略図である。 第1の実施形態に係る光モジュールの断面図である。 (a)実施例に係る信号波形を示す図である。(b)比較例に係る信号波形を示す図である。 実施例および比較例に係るPJrmsのグラフを示す図である。 第2の実施形態に係る光モジュールの概略図である。 第3の実施形態に係る光モジュールの概略図である。 比較例の光モジュールの概略図である。
以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。なお、以下で説明する図面で、同機能を有するものは同一符号を付け、その繰り返しの説明は省略することもある。
(第1の実施形態)
図1は、本実施形態に係る光モジュール100の概略図である。光モジュール100は、複数の発光素子101を有する光デバイス102と、光デバイス102と信号の授受を行う制御デバイス103と、信号を通す複数の線路104a、104bおよびグランドパターン107を有する基板104とを備える。
光デバイス102は複数の発光素子101を有しており、発光素子101はレーザを基板の面方向に出射させる垂直共振器面発光レーザ(VCSEL)である。発光素子101としては、高周波信号に対応する任意の発光素子を用いることができる。発光素子101のそれぞれは、アノード端子106aとカソード端子106bとを光デバイス102の表面に有する。本明細書では、個々の発光素子101に係る信号の経路をチャネルと呼ぶ。図1には合計3つのチャネルが示されているが、この数に限定されない。
本実施形態では、光デバイス102は基板104上に載置されているが、基板104に一体化して設けられてもよい。光デバイス102としては、並列光伝送方式が実現できるように複数の光素子が並列に配置されているものであれば、任意の構成を用いることできる。
基板104は、プリント基板であり、表面に導電性の複数の線路104a、104bを有する。線路104aと線路104bとは並列に配置されており、互いに隣接して交互に設けられている。線路104aは少なくともアノード端子106aと同じ数が設けられており、線路104bは、少なくともカソード端子106bと同じ数が設けられている。
さらに、基板104は、グランドとしてのグランドパターン107(ベタグランドともいう)を表面に有する。グランドパターン107は、複数の線路104a、104bに近接しており、かつ複数の線路104a、104bの長軸方向に延在するように両側に設けられている。
制御デバイス103は、発光素子101に高周波電圧を印加してレーザを発生させる集積回路(IC)である。制御デバイス103は、少なくともアノード端子106aおよびカソード端子106bの合計の数の端子(不図示)を有する。制御デバイス103の端子がそれぞれ別々の線路104a、104bに接するように、制御デバイス103は基板104上に載置される。制御デバイス103は、基板104に一体化して設けられてもよい。
制御デバイス103としては、光素子のアノード端子およびカソード端子に配線で接続されて信号の授受を行うものであれば、任意の構成を用いることができる。
複数の発光素子101のそれぞれのアノード端子106aは、第1のワイヤ105により、別々の線路104aに接続される。このように接続されたアノード端子106a、第1のワイヤ105および線路104aは、信号線として機能する。また、複数の発光素子101のそれぞれのカソード端子106bは、第1のワイヤ105により、別々の線路104bに接続される。このように接続されたカソード端子106b、第1のワイヤ105および線路104bは、グランド線として機能する。
1つの発光素子101が有する、つまり同一のチャネルに係るアノード端子106aおよびカソード端子106bは、互いに隣接する2つの線路104a、104bに接続される。
図2は、第2のワイヤ108の接続関係を説明するための、図1をA−A線で切断した断面図である。カソード端子106bに接続されている複数の線路104bは、該線路104bの長手方向と垂直な方向に配列されており、該配列方向において、線路104b群を挟むようにグランドパターン107が設けられている。上記線路104b群の上記配列方向の一方端に位置する線路104bは、第2のワイヤ108により上記一方端側に設けられたグランドパターン107に接続されている。同様に、上記線路104b群の上記配列方向の他方端に位置する線路104bは、第2のワイヤ108により上記他方端側に設けられたグランドパターン107に接続されている。
上記線路104b同士についても、第2のワイヤ108により互いに接続されている。このとき、線路104aと線路104bとが交互に配置されているため、1つの線路104aを挟んだ2つの線路104bが第2のワイヤ108により接続されることになる。この構成により、複数の線路104bは、全てが互いに導通しており、かつグランドパターン107に接続されて共通のグランド電位に維持される。
なお、本実施形態では、線路104bとグランドパターン107との接続構造は上記に限らず、複数の線路104bの各々が、直接的、間接的に関係なく、グランドパターン107に電気的に接続される構造であればいずれを用いてもよい。直接的とは、線路104bがグランドパターン107に第2のワイヤ108により直接接続されることを指す。間接的とは、1つの線路104bが第2のワイヤ108により別の線路104bに接続され、該別の線路104b(または該別の線路104bに電気的に接続されたさらに別の線路104b)が第2のワイヤ108によりグランドパターン107に接続される(つまり、該1つの線路104bは直接的にはグランドパターン107に接続されていないが、電気的にはグランドパターン107に接続されている)ことを指す。
例えば、線路104bの各々とグランドパターン107とを第2のワイヤ108により直接接続する構造であってもよい。あるいは、複数の線路104bとグランドパターン107とを第2のワイヤ108により直接接続する構造と、線路104b同士を第2のワイヤ108により接続し、該互いに接続された線路104bの少なくとも1つを、グランドパターン107に接続された線路104bに接続する構造とを混合した構造であってもよい。
本実施形態では、線路104bをグランドに接続するための第2のワイヤ108は、線路104b上において、線路104bの光デバイス102側の端の近傍に接続されている。
第2のワイヤ108と線路104bの接続位置は、充分なクロストークの低減効果を得るために、線路104bの長手方向の中心よりも光デバイス102側であることが好ましく、より光デバイス102側の端に近い方がさらに好ましい。
図7は、第2のワイヤ108およびグランドパターン107を有さない光モジュールの概略図である。光モジュールは、複数の光素子1を有する光デバイス2と、光デバイス2の制御を行う制御デバイス3と、複数の線路4a、4bを表面に有する基板4を備える。制御デバイス3は、複数の線路4a、4bに接するように基板4上に配置されている。複数の線路4a、4bのそれぞれはワイヤ5の一端に接続されており、ワイヤ5の他端は複数の光素子1のそれぞれに付設されるアノード端子6a、カソード端子6bに接続される。線路4aおよびアノード端子6aを結ぶ配線と、線路4bおよびカソード端子6bを結ぶ配線とは、基板4の表面に沿って交互に配置される。この構成により、線路4a、4b、ワイヤ5および端子6a、6bを介して、複数の光素子1と制御デバイス3との間で信号の授受が行われる。この構成は、光素子1として発光素子および受光素子のどちらを用いる場合にも適用できる。
図7に示す光モジュールの場合、カソード電極6bに接続された線路4bは制御デバイス3側でグランドに接続されているため、カソード電極6bから制御デバイス3まで電気信号が流れる。そのため、カソード電極6bからの電気信号が線路4bにおいて電磁波を発生させ、近接する線路に対するクロストークの原因となることが考えられる。
それに対して、本実施形態に係る光モジュール100では、線路104bの光デバイス102側の端の近傍において、グランドパターン107への導通が形成されている。それにより、カソード電極106bから制御デバイス103への電気信号の少なくとも一部は、線路104bの途中でグランドパターン107に流れる。その結果、線路104bにおいて、第2のワイヤ108との接続位置から制御デバイス103側に流れる電気信号が低減され、これにより線路104bにおいて発生する電磁波が低減され、近接する線路におけるクロストークが低減される。また、信号線とグランド線とが交互に配置されることによるクロストーク低減効果も同時に発生する。

また、ワイヤ接続により線路104b同士および線路104bとグランドパターン107との間を接続しているため、従来では適用が難しかった微小な光モジュール、具体的には線路104b間のピッチ(間隔)が250μm以下の微小な回路に適用できる。
特に、本実施形態の構成では、最も近接する線路104b同士を接続するため、接続が簡単であり、かつ安定な接続となる。また、複数の線路104bの両側においてグランドパターン107に接続するため、カソード端子106bからの信号をグランドパターン107に効率的に流すことができ、その結果、高いクロストーク低減効果を得ることができる。
本実施形態では、光デバイス102と制御デバイス103とを電気的に接続するための、線路104a群および線路104b群を高密度に配置しつつもクロストークを低減することが重要である。このために、複数の線路104bの少なくとも1つを第2のワイヤ108によりグランドパターン107に接続し、グランドパターン107に接続されていない104b同士も第2のワイヤ108で接続し、その中の少なくとも1つをグランドパターン107に接続された線路104bに第2のワイヤ108で接続している。よって、各線路104bにおいて、第2のワイヤ108に接続された位置以降(制御デバイス103側)に流れる電気信号を低減することができ、従来よりもクロストークを低減することができる。このように、線路104bにおいて、グランドパターン107に電気的に接続させるための第2のワイヤ108を接続することにより、その接続点以降の電気信号によるクロストークを低減できるので、カソード端子106bからの電気信号をグランドパターン107に流してクロストーク低減効果を高めるために、線路104b上において第2のワイヤ108が接続される位置は、線路104bの光デバイス102側の端の近傍であることが望ましい。例えば、線路104bの中点よりも光デバイス102側であるとよい。
しかしながら、線路104bにおける第2のワイヤとの接続点以降の電気信号によるクロストークを低減できるので、グランド線上に第2のワイヤ108との接続点が存在すれば、本実施形態のクロストーク低減効果を得ることができる。よって、例えば、線路104bの制御デバイス103側の端の近傍に第2のワイヤ108を接続する場合であっても、少なくとも制御デバイス103から離間した位置で第2のワイヤ108を接続すれば、従来のように制御デバイス103内部でグランド接続するよりも高いクロストーク低減効果が得られる。
(実施例)
実験により伝送特性を計測することにより、本発明によるクロストークの低減効果の検証を行った。
実施例として、第1の実施形態の構成を有する光モジュールを作製した。ただし、チャネル数(発光素子の数)は12個とした。線路104aと線路104bとの間のピッチは125μmとした。それぞれのチャネルにおける第2のワイヤ108は、線路104b上において、第1のワイヤ105が接続された地点から制御デバイス103の方向に向かって100μm以内の地点に接続した。
また、比較例として、図7に示す構成を有する光モジュールを作製した。グランド線が途中でグランドパターンに接続されていないこと以外の条件、つまりチャネル数および線路間のピッチ等は、実施例の構成と同一である。
まず、実施例および比較例において信号波形のアイパターンを測定した。信号波形のアイパターンが明瞭であると、ノイズが少ない状態にあるといえる。図3(a)は実施例の1つのチャネルにおける信号波形のアイパターンであり、図3(b)は比較例の同じチャネルにおける信号波形のアイパターンである。図3(a)、(b)の横軸は時間であり、縦軸は電圧である。
図3(a)、(b)から、比較例よりも実施例のアイパターンの方が明瞭になっていることがわかる。したがって、実施例に係る構成により、比較例よりもノイズが低減される、つまりクロストークが低減されることが確認された。
次に、実施例のクロストーク低減効果を定量的に検証するために、PJrmsを測定した。PJrmsは周知の手法で測定することができる。PJrmsは周期的ジッタ(PJ)のrms値であり、クロストークノイズの指標として用いられる。クロストークが小さいほど、PJrmsの値は小さくなる。
上述の実施例の条件で2つのサンプルを作製し、また上述の比較例の条件で6つのサンプルを作製し、それぞれPJrmsの測定を行った。図4は、PJrms測定結果のグラフである。図4の横軸はチャネル番号であり、縦軸はPJrmsの値である。実施例の結果は図4中に実線で示し、比較例の結果は図4中に破線で示している。チャネルは各モジュールに12個(CH1〜CH12)存在するが、差異がわかりやすいようにそのうち4つのチャネル(CH6〜CH9)を示している。
比較例においてPJrmsの値が1.7前後であるのに対して、実施例においてはPJrmsの値が1.2前後に低減されている。したがって、実施例に係る構成により、比較例よりも顕著にクロストークが低減されることが確認された。
なお、図4に示した4つのチャネル以外のいずれにおいても、チャネルごとに特性が異なるため低減効果に違いがあるものの、クロストーク低減効果が確認された。
(第2の実施形態)
図5は、本実施形態に係る光モジュール200の概略図である。第1の実施形態に係る光モジュール100では、線路104bにおいて第2のワイヤ108によりグランドパターン107に接続されている。それに対して、本実施形態に係る光モジュール200は、発光素子101のカソード端子106b上で、第2のワイヤ108によりグランドパターン107に接続されている。このような構成でも、グランド線中の信号の少なくとも一部をグランドパターン107に流し、クロストークを低減する効果を得ることができる。
光モジュール200は、第1の実施形態に係る光モジュール100と共通の構成要素を備えており、第2のワイヤ108の接続位置のみが異なっている。
光モジュール200においては、発光素子101のカソード端子106bは、互いに第2のワイヤ108により接続され、さらに第2のワイヤ108によりグランドパターン107に接続される。
1つのカソード端子106bは、最も近い2つのカソード端子106bに第2のワイヤ108により接続される。すなわち、アノード端子106aとカソード端子106bとが交互に配置されているため、1つのアノード端子106aを挟んだ2つのカソード端子106bが第2のワイヤ108により接続されることになる。ただし、複数のカソード端子106bのうち最も外側に位置するものは、最も近い1つのカソード端子106bに第2のワイヤ108により接続され、さらにグランドパターン107に第2のワイヤ108により接続される。この構成により、複数のカソード端子106bは、全てが互いに導通しており、かつグランドパターン107に接続されてグランド電位に維持される。
(第3の実施形態)
図6は、本実施形態に係る光モジュール300の概略図である。第1の実施形態に係る光モジュール100では、線路104bにおいて第2のワイヤ108によりグランドパターン107に接続されている。それに対して、本実施形態に係る光モジュール300は、カソード端子106bと線路104bとを接続する第1のワイヤ105上で、第2のワイヤ108によりグランドパターン107に接続されている。このような構成でも、グランド線中の信号の少なくとも一部をグランドパターン107に流し、クロストークを低減する効果を得ることができる。
光モジュール300は、第1の実施形態に係る光モジュール100と共通の構成要素を備えており、第2のワイヤ108の接続位置のみが異なっている。
光モジュール300においては、カソード端子106bと線路104bとを接続する第1のワイヤ105は、互いに第2のワイヤ108により接続され、さらに第2のワイヤ108によりグランドパターン107に接続される。
1つのカソード端子106bに係る第1のワイヤ105は、最も近い2つのカソード端子106bに係る第1のワイヤ105に第2のワイヤ108により接続される。すなわち、アノード端子106aとカソード端子106bとが交互に配置されているため、1つのアノード端子106aを挟んだ2つのカソード端子106bに係る第1のワイヤ105同士が、第2のワイヤ108により接続されることになる。ただし、複数のカソード端子106bのうち最も外側に位置するものに係る第1のワイヤ105は、最も近い1つのカソード端子106bに係る第1のワイヤ105に第2のワイヤ108により接続され、さらにグランドパターン107に第2のワイヤ108により接続される。この構成により、複数のカソード端子106bに係る第1のワイヤ105は、全てが互いに導通しており、かつグランドパターン107に接続されてグランド電位に維持される。
本発明は、上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において適宜変更可能である。
本発明の本質は、光モジュール中の光デバイスと制御デバイスとを結ぶグランド線(カソード端子上を含む)の上で、電気的にグランドパターンに接続することにある。したがって、上述の実施形態に記載した線路の途中、カソード端子上、またはワイヤ上でグランドパターンに接続する接続方法を、互いに組み合わせてもよい。
基板上の線路を介さずに、カソード端子と制御デバイスの端子とを直接第1のワイヤによって接続し、その途中で第1のワイヤ同士および第1のワイヤとグランドパターンとの間を第2のワイヤによって接続してもよい。
グランド線とグランドパターンとを結ぶ配線は、ワイヤに限られず、任意の導線を用いることができる。また、線路(またはカソード端子)およびグランドパターンの上にバンプを形成し、該バンプ間を導電体で結んで配線を形成してもよい。
光モジュールを受光モジュールとして機能させる場合には、発光素子の代わりにフォトダイオードなどの受光素子を用いればよい。その場合には、制御デバイスは、ワイヤおよび端子を介して、受光素子からの高周波信号を受信して処理する。
本発明に係る光モジュールには、アノード端子およびカソード端子を介した高周波信号の授受により発光または受光の少なくとも一方を行う光素子であれば、任意のものを用いることができる。
100、200、300 光モジュール
101 発光素子
102 光デバイス
103 制御デバイス
104 基板
104a、104b 線路
105 第1のワイヤ
106a、106b 光デバイスの端子
107 グランドパターン
108 第2のワイヤ

Claims (4)

  1. 表面に複数の導電性の線路が並列して形成されている基板と、
    それぞれアノード端子とカソード端子とを有する複数の光素子と、
    前記光素子と信号の授受を行う制御デバイスと、
    前記アノード端子と前記制御デバイスとを接続する複数の信号線と、
    前記カソード端子と前記制御デバイスとを接続する複数のグランド線と、
    前記グランド線をグランドに電気的に接続するための導線と、
    前記複数の線路のそれぞれの一方端と、前記アノード端子または前記カソード端子とを接続する第2の導線と、
    を備え、
    前記信号線および前記グランド線は、前記線路と前記第2の導線とからなり、
    記複数の信号線のそれぞれと前記複数のグランド線のそれぞれとが交互に並列して配置されており、
    記グランド線のいずれか一部が、前記導線に接続されており、該導線を介して前記グランドに電気的に接続されており、
    全ての隣接する2つの前記グランド線同士が互いに前記導線により接続されており、
    前記複数のグランド線のうち、最も外側に位置する2つのグランド線が前記導線により前記グランドに接続されていることを特徴とする光モジュール。
  2. 前記制御デバイスは前記複数の線路のそれぞれの他方端に接触して設けられており、
    前記複数の線路のそれぞれの長手方向の中心よりも前記光素子に近い位置に、前記導線が接続されていることを特徴とする請求項1に記載の光モジュール。
  3. 表面に複数の導電性の線路が並列して形成されている基板と、
    それぞれアノード端子とカソード端子とを有する複数の光素子と、
    前記光素子と信号の授受を行う制御デバイスと、
    複数の前記アノード端子と前記制御デバイスとを接続する複数の信号線と、
    複数の前記カソード端子と前記制御デバイスとを接続する複数のグランド線と、
    前記グランド線をグランドに電気的に接続するための導線と、
    を備え、
    前記複数のアノード端子のそれぞれと前記複数のカソード端子のそれぞれとが交互に一列に配置されており、
    前記カソード端子が、前記導線に接続されており、該導線を介して前記グランドに電気的に接続されており、
    全ての隣接する2つの前記カソード端子同士が互いに前記導線により接続されており、
    前記複数のカソード端子のうち、最も外側に位置する2つのカソード端子が前記導線により前記グランドに接続されていることを特徴とする光モジュール。
  4. 前記光素子および前記制御デバイスを表面上に有し、表面にグランドパターンが形成されている基板をさらに備え、
    前記グランドは、前記グランドパターンであることを特徴とする請求項1〜のいずれか1に記載の光モジュール。
JP2012176231A 2012-08-08 2012-08-08 光モジュール Active JP6133023B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012176231A JP6133023B2 (ja) 2012-08-08 2012-08-08 光モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012176231A JP6133023B2 (ja) 2012-08-08 2012-08-08 光モジュール

Publications (2)

Publication Number Publication Date
JP2014036100A JP2014036100A (ja) 2014-02-24
JP6133023B2 true JP6133023B2 (ja) 2017-05-24

Family

ID=50284908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012176231A Active JP6133023B2 (ja) 2012-08-08 2012-08-08 光モジュール

Country Status (1)

Country Link
JP (1) JP6133023B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017017955A1 (ja) * 2015-07-28 2017-02-02 日本電信電話株式会社 光モジュール
JP7059865B2 (ja) * 2018-08-10 2022-04-26 富士通株式会社 光送信器
JP7495359B2 (ja) * 2019-02-14 2024-06-04 古河電気工業株式会社 光モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172283A (ja) * 1983-03-18 1984-09-28 Agency Of Ind Science & Technol ジヨセフソン回路装置
JPH05121632A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体装置
JP2716005B2 (ja) * 1995-07-04 1998-02-18 日本電気株式会社 ワイヤボンド型半導体装置
JPH09232470A (ja) * 1996-02-23 1997-09-05 Hitachi Ltd 半導体装置
JP3434473B2 (ja) * 1999-07-23 2003-08-11 古河電気工業株式会社 光モジュール用シリコンプラットフォーム
JP3672831B2 (ja) * 2001-02-27 2005-07-20 住友電気工業株式会社 搭載基板及び光モジュール
JP2005150692A (ja) * 2003-10-21 2005-06-09 Sharp Corp 半導体レーザ装置
JP2012069571A (ja) * 2010-09-21 2012-04-05 Panasonic Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JP2014036100A (ja) 2014-02-24

Similar Documents

Publication Publication Date Title
US9110234B2 (en) Optical module and optical wiring board
US10129983B2 (en) Optical module and flexible printed circuit board
US8823177B2 (en) Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal
US9159634B2 (en) Transistor outline housing and method for producing same
US10444452B2 (en) Optical module and optical transmission equipment
JP2013008887A (ja) 光モジュール
US8989531B2 (en) Optical-electrical wiring board and optical module
US20130101251A1 (en) Optical Module and Multilayer Substrate
US9033592B2 (en) Optical connector module
JP6055661B2 (ja) 光モジュール及び光送受信装置
EP3201663A1 (de) Optoelektronisches bauelement
US9891396B2 (en) Optical module
CN105425350A (zh) 一种光模块
JP6133023B2 (ja) 光モジュール
US20050208789A1 (en) Printed wiring board, method of manufacturing the printed wiring board, lead frame package, and optical module
JP2007207803A (ja) 光送信モジュール
JP2010160199A (ja) 光モジュール
JP6541528B2 (ja) 光受信モジュール及び光受信モジュールの製造方法
US8585432B2 (en) Connector and optical transmission apparatus
US9655233B2 (en) Wiring board to mount a semiconductor element
US10978392B2 (en) Electrical chip and optical module
JP6773216B2 (ja) 光変調装置
US9729242B2 (en) Optical module for reducing crosstalk
JP5330846B2 (ja) 並列伝送モジュール
JP2014038972A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170419

R151 Written notification of patent or utility model registration

Ref document number: 6133023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350