[go: up one dir, main page]

JP3434473B2 - 光モジュール用シリコンプラットフォーム - Google Patents

光モジュール用シリコンプラットフォーム

Info

Publication number
JP3434473B2
JP3434473B2 JP20916399A JP20916399A JP3434473B2 JP 3434473 B2 JP3434473 B2 JP 3434473B2 JP 20916399 A JP20916399 A JP 20916399A JP 20916399 A JP20916399 A JP 20916399A JP 3434473 B2 JP3434473 B2 JP 3434473B2
Authority
JP
Japan
Prior art keywords
optical module
lead
silicon
dielectric film
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20916399A
Other languages
English (en)
Other versions
JP2001036182A (ja
Inventor
剛彦 野村
正幸 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP20916399A priority Critical patent/JP3434473B2/ja
Priority to CA002331970A priority patent/CA2331970A1/en
Publication of JP2001036182A publication Critical patent/JP2001036182A/ja
Application granted granted Critical
Publication of JP3434473B2 publication Critical patent/JP3434473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4244—Mounting of the optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光デバイス実装用
の光モジュール用シリコンプラットフォームに関し、更
に詳しくは、シリコン基板上に導体配線が施された受発
光素子等の素子を搭載する光モジュール用シリコンプラ
ットフォームに関する。
【０００２】
【従来の技術】光通信システムや光データ通信システム
においては、レーザダイオード等の発光素子を組み込ん
だ光モジュールが用いられる。この光モジュールは、近
年のコンピュータハードウェア、通信ネットワークの発
展に伴い、家庭にまで設置されるなど、小型化、高集積
化、低コスト等の要求が高まっている。
【０００３】光モジュールの小型化、高集積化、低コス
ト化の要求を実現するための手段の一つとして、必要に
より導体配線が施された基板を使用し、この基板上に受
光素子、発光素子を搭載したものを一部品として構成
し、これをパッケージに組み込んで通信用の光ファイバ
や光導波路部品と接続する方式が、上記の要求に沿うも
のとして開発が進められている。
【０００４】この場合、発光素子、受光素子を搭載する
ための基板としては、シリコン基板が好適である。シリ
コン（Ｓｉ）は品質の安定した素材を安価に入手でき、
放熱性が優れると伴に、加工性に優れているので、受発
光素子を搭載する際の位置決めをするためのアライメン
トマークや、光ファイバーなどとの位置決めをするため
のＶ溝の形成が容易であるなどの利点があるためであ
る。
【０００５】本発明では、このような目的に用いるシリ
コン基板、あるいは、該シリコン基板上に受発光素子及
び導体配線を搭載し、必要によって位置決めのためのア
ライメントマークやＶ溝を形成したものを、光モジュー
ル用シリコンプラットフォームと呼ぶ。
【０００６】図５に、光モジュール用シリコンプラット
フォームの概念図を示す。図中の５０５は厚さ１ｍｍの
シリコン基板であり、ＳｉＯ２絶縁層（５０７）を介し
て導体パターン（５０６）が形成されている。発光素子
（５０４）、受光素子（５０１）は、光モジュール用シ
リコンプラットフォーム上に搭載され、ハンダ及びボン
ディングワイヤ（５０２）により、光モジュール用シリ
コンプラットフォーム上の導体パターン（５０６）に接
続されている。図５において、５０８は発光素子（５０
４）または受光素子（５０１）の引き出し配線部、５０
９はポリイミド膜よりなる誘電体膜である。
【０００７】上記のように構成された光モジュール用シ
リコンプラットフォームは、図６に示すように必要に応
じてプリアンプＩＣ（６０３）やドライバーＩＣ、外部
接続端子、あるいは、光フェルール（６１３）のような
外部光ファイバ（６１２）との接続構造とともにパッケ
ージされて、双方向通信用の光モジュールとして完成さ
れる。図６において、６０８はグラウンド、６１１はリ
ードフレームである。
【０００８】以下、図６において、図５と同一部分には
同一符号を付して詳細な説明は省略する。
【０００９】また、図６では受発光素子を搭載した双方
向通信用モジュールを例にとったが、図７に示すように
伝送レートの増大を目的として、発光素子、または受光
素子をアレイ（７０１）上に配置した発光素子アレイモ
ジュール、受光素子アレイモジュールも注目されてい
る。
【００１０】以下、図７において、図５と同１部分には
同一符号を付して詳細な説明は省略する。
【００１１】
【発明が解決しようとする課題】ところで、上記の光モ
ジュール用シリコンプラットフォームは、データの伝送
速度が高速化するにつれ、ボンディングワイヤー（５０
２）や引き出し配線部（５０８）で発生する伝送信号の
劣化が問題となっている。
【００１２】この伝送信号の劣化をおさえるためには、
ボンディングワイヤー（５０２）を短くして寄生インダ
クタンス成分を抑えること、発光素子（５０１）と引き
出し配線部（５０８）分のインピーダンス整合を取るこ
とが重要となる。
【００１３】一般に発光素子（５０１）として用いられ
るレーザダイオードの直列抵抗は５〜１０Ω程度であ
り、発光素子（５０１）側の引き出し配線部（５０８）
分の特性インピーダンスＺｏも５〜１０Ω程度にするこ
とが望ましい。
【００１４】引き出し配線部分のインピーダンス整合を
取るために引き出し配線部分をマイクロストリップライ
ンで形成する場合、たとえば特性インピーダンスＺｏ＝
１０Ωにするためには、配線幅Ｗと配線下の誘電体膜の
厚さＨの比Ｗ／Ｈ＝１６．５となり、誘電体膜厚Ｈに比
べて配線幅Ｗがかなり大きくなってしまう。
【００１５】一方、光モジュールの小型化を図る上で
は、受発光素子を搭載する基板のサイズを小型化するこ
とが好ましい。例えば、現在の光ファイバテープの規格
は光ファイバ間のピッチが２５０μｍであり、現状の光
ファイバーテープとの接続を前提とすれば、発光素子や
受光素子を２５０μｍピッチで配置したアプリケーショ
ンが構成できれば最も理想的である。
【００１６】ここで、隣接チャンネル間のクロストーク
を考慮に入れると、引き出し配線の配線幅Ｗは１００μ
ｍを超えない程度にすることが望ましい。この場合、誘
電体膜の厚さはおおよそ５μｍ以下にする必要がある。
【００１７】ところが、誘電体膜の厚さが薄いと、誘電
体膜上に形成した配線にワイヤーをボンディングする際
の衝撃で配線が剥がれてしまうという問題が発生する。
誘電体膜上の配線が剥がれないようにするには、誘電体
膜の厚さが２０〜３０μｍ以上必要に成るという問題が
ある。
【００１８】本発明は、上記従来の課題を解決するため
になされたものであり、その目的は、高速伝送可能な小
型光モジュールを、低コストに供給することが可能にな
る光モジュール用シリコンプラットフォームを提供する
ことにある。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は次のような構成をもって課題を解決する手
段としている。すなわち、本第１の発明の光モジュール
用シリコンプラットフォームは、シリコン基板上に受発
光素子を搭載する光モジュール用シリコンプラットフォ
ームであって、前記シリコン基板上に誘電体膜が形成さ
れ、前記誘電体膜上に前記受発光素子の引き出し配線部
が設けられ、前記引き出し配線部のボンディングパッド
部はシリコン基板上の誘電体膜が除去された状態で形成
されている構成をもって課題を解決する手段としてい
る。
【００２０】本第１の発明は、配線電極のボンディング
パッド部分の直下の誘電体膜を除去した状態にして、ボ
ンディングパッド部分のみ基板上に形成することによっ
て、ワイヤーボンディング時の剥がれの問題を回避する
ものである。
【００２１】かかる構成の本第１の発明によれば、受発
光素子の引き出し配線部の配線電極のボンディングパッ
ド以外の部分は、厚さ数μｍ程度の誘電体膜上に形成す
ることができるので、配線幅を１００μｍ以下にして
も、レーザーダイオードの直列抵抗と引き出し配線部分
の特性インピーダンスの整合を取ることができる。
【００２２】一方、基板上に形成したボンディングパッ
ド部分は、ワイヤーボンディングする際に衝撃を受けて
も誘電体膜と異なり剥がれることが無いので、引き出し
配線部の損傷がなくなり実装・組み立てが容易となる。
【００２３】よって、小型、かつ高集積化した高速伝送
可能な光モジュールが低コストに提供される。
【００２４】また、本第２の発明の光モジュール用シリ
コンプラットフォームは、引き出し配線部分が、マイク
ロストリップライン構造となっている構成をもって課題
を解決する手段としている。
【００２５】かかる構成の本第２の発明によれば、受発
光素子と引き出し配線部間の特性インピーダンスの整合
をより容易に取ることができる。
【００２６】したがって、より小型、かつ高集積化した
高速伝送可能な光モジュールが低コストに提供される。
【００２７】第１の実施形態例 図１は、本発明に係る第１の実施形態例の光モジュール
用シリコンプラットフォームを用いた光モジュールの一
部を示す模式図である。
【００２８】図１において、１００は光モジュール用シ
リコンプラットフォーム、１０１はレーザーダイオード
アレイである。本実施の形態例では、レーザーダイオー
ドアレイ（１０１）はレーザーダイオードが６個配置さ
れたものである。１０２はレーザーダイオードアレイド
（１０１）を搭載するための、厚さ１ｍｍで比抵抗が２
０００Ωｃｍ、６×３ｍｍのサイズのシリコン基板であ
る。
【００２９】シリコン基板（１０２）表面全体にＳｉＯ
２酸化絶縁膜（１０３）が熱酸化法により形成されてい
る。その上に、銅または金よりなる配線パターン（１０
４）およびグラウンド（１０５）が蒸着および、フォト
リソグラフィーを用いた周知のリフトオフ法により所定
の形状に形成されている。その上に更に、厚さ２μｍの
ポリイミド膜よりなる誘電体膜（１０６）が形成されて
いる。
【００３０】ポリイミド膜の形成にあたってポリイミド
を塗布後、引き出し配線部のマイクロストリップライン
を構成する部分を残して、フォトリソグラフィーおよび
ドライエッチングを用いてパターニングした。
【００３１】このパターニングで、ボンディングパッド
（１０８）が形成される場所の誘電体膜（１０６）は除
去され、ＳｉＯ２酸化絶縁膜（１０３）が露出される。
【００３２】誘電体膜（１０６）のその上に引き出し配
線（１０７）が蒸着および、フォトリソグラフィーを用
いた周知のリフトオフ法により形成されている。
【００３３】引き出し配線（１０７）はレーザーダイオ
ードアレイ（１０１）の直列抵抗（５Ω）とインピーダ
ンスが整合するように引き出し配線幅を７０μｍと設定
した。引き出し配線（１０７）のボンディングパッド
（１０８）は、上記したように誘電体膜（１０６）が除
去されたＳｉＯ２酸化絶縁膜（１０３）上に形成されて
いる。
【００３４】レーザーダイオードアレイ（１０１）は、
配線パターン（１０４）をアライメントマークとして用
いて位置決めし、ハンダにより固定した。その後、レー
ザーダイオードアレイ(１０１)、引き出し配線（１０
７）、ドライバーＩＣ（１１０）間をボンディングワイ
ヤー（１０９）によって接続した。
【００３５】本実施の形態例では、レーザーダイオード
アレイ（１０１）として、ＩｎＰ基板上にダブルヘテロ
構造のＩｎＧａＡｓＰ活性層による共振器が形成された
公知の端面出射型の発光素子で、発振波長１．３１μ
ｍ、しきい値電流５ｍＡのものを用いた。
【００３６】レーザーダイオードアレイ（１０１）の光
出射方向は、図１に示す光ファイバ（１１１）と結合す
る方向で、光結合の容易性を考慮して、シリコン基板
（１０２）の端部に設置されている。
【００３７】なお、実際には、シリコン基板上にＶ溝を
形成し、外部光ファイバとの接続における位置合わせと
し、また、光ファイバ（１１１）との接続を行うための
光フェルールが取り付けられている。
【００３８】また、シリコン基板（１０２）、ドライバ
ーＩＣ（１１０）はリードフレーム上に設置され、必要
に応じてドライバーＩＣ（１１０）の端子とリードフレ
ームの外部出力端子が接続される。図１では、作図の都
合上、これらの図示は省略した。
【００３９】更に、リードフレームや各端子、あるいは
光フェルールは、光モジュールの強度や信頼性、外部部
品との接続の便宜などを考慮して、材料、形状などの設
計が行われるが、これらは本発明の必須要件を構成する
ものではないので、詳細についての説明は省略する。
【００４０】第２の実施形態例 図２は、本発明に係る第２の実施形態例の光モジュール
用シリコンプラットフォームを用いた光モジュールの一
部を示す模式図である。
【００４１】図２に示す光モジュールでは、光モジュー
ル用シリコンプラットフォーム（１００）とドライバー
ＩＣ（２０２）間に、配線部分として上記の方法でシリ
コン基板（２０３）上にマイクロストリップライン（２
０５）を形成した光モジュール用シリコンプラットフォ
ーム（２０１）を用いている。
【００４２】マイクロストリップライン（２０５）はシ
リコン基板（２０３）上に形成されたＳｉＯ２酸化絶縁
膜（２０６）およびＳｉＯ２酸化絶縁膜（２０６）の上
に形成されたポリイミド膜からなる誘電体膜（２０７）
の上に形成されているが、そのボンディングパッド（２
０８）は、上記と同様に誘電体膜（２０７）が除去され
たＳｉＯ２酸化絶縁膜（２０６）上に形成されている。
【００４３】図２において２０９は、ボンディングワイ
アーである。
【００４４】図１に示す実施の形態と同様の部分につい
ては詳細な説明は省略する。
【００４５】第３の実施形態例 図３に光送受信モジュールに適用した場合の光モジュー
ル用シリコンプラットフォーム（３００）の模式図を示
す。
【００４６】図３において、３０１は発光素子、３０２
は受光素子である。
【００４７】３０３はシリコン基板、３０４はＳＯＢ
（Silicon Opyical Bench ）配線、３０５はＳｉＯ２酸
化絶縁膜である。ＳＯＢ配線（３０４）、グラウンド
（３０７）はＳｉＯ２酸化絶縁膜（３０５）上に形成さ
れている。
【００４８】一方引出し配線（３０８）は、ＳｉＯ２酸
化絶縁膜（３０５）上に形成されている誘電体膜（３０
９）の上に形成されているが、そのボンディングパッド
（３１０）は、上記と同様に誘電体膜（３０９）が除去
されたＳｉＯ２酸化絶縁膜（３０５）上に形成されてい
る。
【００４９】図３において３１１は、ボンディングワイ
アーである。
【００５０】図１に示す実施の形態と同様の部分につい
ては詳細な説明は省略する。
【００５１】その他の実施形態例 図４に光送受信モジュールに適用した場合のその他の実
施形態例の光モジュール用シリコンプラットフォーム
（４００）の模式図を示す。
【００５２】本実施の形態の光モジュール用シリコンプ
ラットフォーム（４００）の特徴は、発光素子（４０
１）および受光素子（４０２）に接続される引き出し配
線（４０８）がボンディングワイヤーを介さずそれぞれ
の素子直下の部分まで延長したことである。
【００５３】このことにより、上記の実施の形態の光モ
ジュール用シリコンプラットフォームで必要であった引
出し配線（４０８）と発光素子（４０１）および受光素
子（４０２）間のボンディングワイヤーを不要にし、ワ
イヤーの寄生インダクタンスの抑制、製造工程の削減が
可能になることである。
【００５４】本実施の形態では、シリコン基板（４０
３）上のＳｉＯ２酸化絶縁膜（４０５）の一部に高さ調
節のために厚膜ＳｉＯ２酸化絶縁膜（４１１）を設けて
いる。
【００５５】シリコン基板（４０３）に用いているＳｉ
は通常レザーダイオードの放熱用ヒートシンクを兼ねて
おり、あまりＳｉＯ２酸化絶縁膜（４０５）を厚くする
と放熱性が低下するため、ＳｉＯ２酸化絶縁膜の厚さは
せいぜい５００ｎｍ程度である。
【００５６】一方、Ｓｉは導電性であるため、Ｓｉ／Ｓ
ｉＯ２上に形成された配線部分には、寄生容量が付加さ
れる。従って、高周波特性を向上するためには、ＳｉＯ
２は厚いほうがよい。
【００５７】本実施の形態例では、ＳｉＯ２を熱ＣＶＤ
法でシリコン基板全面に２μｍ成膜し、リソグラフィに
よるパターニングとエッチングによって、ボンディング
パッド（４０９）直下と引き出し配線部の厚膜ＳｉＯ２
酸化絶縁膜（４１１）直下以外のＳｉＯ２酸化絶縁膜部
分を５００ｎｍまで薄くした。これによって、放熱性を
損なわずに、寄生容量による高周波特性の劣化を防ぐこ
とができる。
【００５８】図１に示す実施の形態と同様の部分につい
ては詳細な説明は省略する。
【００５９】また、上記の実施の形態では、光素子と外
部の光ファイバを直接結合させる光モジュールを中心に
説明したが、シリコン基板上に受光素子、発光素子と伴
に、平面導波路（ＰＬＣ）を搭載し、該導波路を介して
光ファイバとの結合を行う光モジュールなど、各種の光
モジュールに適用することができることは当然である。
【００６０】なお、本発明は、上記した実施の形態に限
定されるものではなく、例えば、光モジュール用シリコ
ンプラットフォームは光ファイバとの接続を容易にする
ためにリードフレームの端部に設置される。一方、ドラ
イバーＩＣ、リードフレームのピン配置によってはリー
ドフレームの後方に配置したほうが望ましい場合もあり
うる。
【００６１】
【発明の効果】以上説明したように、本発明の光モジュ
ール用シリコンプラットフォームによれば、発光素子と
引き出し配線間のインピーダンス整合を可能にし、高速
伝送可能な小型光モジュールを、低コストに提供され
る。
【００６２】即ち、本第１の発明によれば、受発光素子
の引き出し配線部の配線電極のボンディングパッド以外
の部分は、厚さ数μｍ程度の誘電体膜上に形成すること
ができるので、配線幅を１００μｍ以下にしても、レー
ザーダイオードの直列抵抗と引き出し配線部分の特性イ
ンピーダンスの整合を取ることができる。
【００６３】一方、基板上に形成したボンディングパッ
ド部分は、ワイヤーボンディングする際に衝撃を受けて
も誘電体膜と異なり剥がれることが無いので、引き出し
配線部の損傷がなくなり実装・組み立てが容易となる。
【００６４】よって、小型、かつ高集積化した高速伝送
可能な光モジュールが低コストに提供される。
【００６５】また、本第２の発明の光モジュール用シリ
コンプラットフォームによれば、引き出し配線部分が、
マイクロストリップライン構造となっているので、受発
光素子と引き出し配線部間の特性インピーダンスの整合
をより容易に取ることができる。
【００６６】したがって、より小型、かつ高集積化した
高速伝送可能な光モジュールが低コストに提供される。
【図面の簡単な説明】
【図１】本発明に係る光モジュール用シリコンプラット
フォームの第１の実施形態を示す説明図で、（ａ）は断
面図、（ｂ）は平面図である。
【図２】本発明に係る光モジュール用シリコンプラット
フォームの第２の実施形態を示す説明図で、（ａ）は断
面図、（ｂ）は平面図である。
【図３】本発明に係る光モジュール用シリコンプラット
フォームの第３の実施形態を示す説明図で、（ａ）は断
面図、（ｂ）は平面図である。
【図４】本発明に係る光モジュール用シリコンプラット
フォームのその他の実施形態を示す説明図で、（ａ）は
断面図、（ｂ）は平面図である。
【図５】本発明に係る光モジュール用シリコンプラット
フォームの概念を示す説明図である。
【図６】本発明に係る光モジュール用シリコンプラット
フォームを使用した光送受信モジュールの概念を示す説
明図である。
【図７】本発明に係る光モジュール用シリコンプラット
フォームを使用した発光素子アレイモジュールの概念を
示す説明図である。
【符号の説明】
１００ 光モジュール用シリコンプラットフォーム １０１ レーザーダイオードアレイ １０２ シリコン基板 １０３ ＳｉＯ２酸化絶縁膜 １０６ 誘電体膜 １０７ 引き出し配線 １０８ ボンディングパッド １０９ ボンディングワイヤー
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−38372（ＪＰ，Ａ) 特開 平２−271585（ＪＰ，Ａ) 特開 平４−123481（ＪＰ，Ａ) 特開 平10−275957（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 シリコン基板上に受発光素子を搭載する
    光モジュール用シリコンプラットフォームであって、前
    記シリコン基板上に誘電体膜が形成され、前記誘電体膜
    上に前記受発光素子の引き出し配線部が設けられ、前記
    引き出し配線部のボンディングパッド部はシリコン基板
    上の誘電体膜が除去された状態で形成されていることを
    特徴とする光モジュール用シリコンプラットフォーム。
  2. 【請求項２】 前記引き出し配線部分が、マイクロスト
    リップライン構造となっていることを特徴とする請求項
    １記載の光モジュール用シリコンプラットフォーム。
JP20916399A 1999-07-23 1999-07-23 光モジュール用シリコンプラットフォーム Expired - Fee Related JP3434473B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20916399A JP3434473B2 (ja) 1999-07-23 1999-07-23 光モジュール用シリコンプラットフォーム
CA002331970A CA2331970A1 (en) 1999-07-23 2001-01-19 Silicon platform for optical modules

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20916399A JP3434473B2 (ja) 1999-07-23 1999-07-23 光モジュール用シリコンプラットフォーム
CA002331970A CA2331970A1 (en) 1999-07-23 2001-01-19 Silicon platform for optical modules

Publications (2)

Publication Number Publication Date
JP2001036182A JP2001036182A (ja) 2001-02-09
JP3434473B2 true JP3434473B2 (ja) 2003-08-11

Family

ID=25682346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20916399A Expired - Fee Related JP3434473B2 (ja) 1999-07-23 1999-07-23 光モジュール用シリコンプラットフォーム

Country Status (2)

Country Link
JP (1) JP3434473B2 (ja)
CA (1) CA2331970A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3931703B2 (ja) 2001-12-27 2007-06-20 株式会社日立製作所 光学素子搭載基板及びその製造方法
JP4514709B2 (ja) 2003-03-11 2010-07-28 古河電気工業株式会社 プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール
JP2010157763A (ja) * 2010-03-11 2010-07-15 Sanyo Electric Co Ltd 半導体レーザ装置、光ピックアップ装置および光学記録媒体駆動装置
JP6031785B2 (ja) 2012-03-19 2016-11-24 富士通株式会社 光スイッチ装置およびその制御方法
JP6133023B2 (ja) * 2012-08-08 2017-05-24 古河電気工業株式会社 光モジュール
JP6749807B2 (ja) * 2016-07-26 2020-09-02 新光電気工業株式会社 光半導体装置
JP6915446B2 (ja) * 2017-08-15 2021-08-04 日本電信電話株式会社 光装置

Also Published As

Publication number Publication date
JP2001036182A (ja) 2001-02-09
CA2331970A1 (en) 2002-07-19

Similar Documents

Publication Publication Date Title
JP3803596B2 (ja) パッケージ型半導体装置
US7198412B2 (en) Holder of optical transmission lines and multi-core optical wave-guide
US6836579B2 (en) Surface optical device apparatus, method of fabricating the same, and apparatus using the same
US6164836A (en) Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform
US7317742B2 (en) Optical sub-assembly having a thermo-electric cooler and an optical transceiver using the optical sub-assembly
US6836492B2 (en) Laser-diode module, optical transceiver and fiber transmission system
JP3204355B2 (ja) 光／電子ハイブリッド実装基板およびその製造方法ならびに光／電子ハイブリッド集積回路
JP2006504138A (ja) 光電子パッケージ及びその製造方法
JPH071792B2 (ja) 光学通信システム
JP2004356233A (ja) 半導体レーザモジュールおよび半導体レーザ装置
JP3405402B2 (ja) 並列伝送型光モジュールおよびその製造方法
US20030002820A1 (en) Optical communication module
JP2002343983A (ja) 光素子実装体
JP2001185741A (ja) 光モジュール
JP3847668B2 (ja) 進行波型光変調装置
US6574379B2 (en) Optical device and its manufacturing method
JP3434473B2 (ja) 光モジュール用シリコンプラットフォーム
US6882761B2 (en) Silicon platform for optical modules
JP2003121707A (ja) 光通信モジュール
JP3371954B2 (ja) 光・電気混載モジュール
JP3389226B2 (ja) 光サブモジュール
JP2004031455A (ja) 光インタコネクション装置
JP2003014990A (ja) 光通信モジュール
EP1225667B1 (en) Silicon platform for optical modules and methd of manufacturing
JP2002111110A (ja) 光通信モジュール

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140530

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees