JP6101303B2 - 発光ダイオード、発光ダイオードランプ及び照明装置 - Google Patents
発光ダイオード、発光ダイオードランプ及び照明装置 Download PDFInfo
- Publication number
- JP6101303B2 JP6101303B2 JP2015093608A JP2015093608A JP6101303B2 JP 6101303 B2 JP6101303 B2 JP 6101303B2 JP 2015093608 A JP2015093608 A JP 2015093608A JP 2015093608 A JP2015093608 A JP 2015093608A JP 6101303 B2 JP6101303 B2 JP 6101303B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitting diode
- light emitting
- light
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
それに応じて、赤外光を発光する発光ダイオードに対する要求は、主に高出力性を重視するもの、あるいは、主に高速応答性を重視するものから、それらの両方を重視するものへと変化している。特に、通信用の発光ダイオードでは、大容量の光空間伝送を行うため、高速応答性と高出力性とが必須である。
発光ダイオードは半導体レーザーと異なり、自然放出光を利用しているため、高速応答性と高出力性とはトレードオフの関係にある。従って、例えば、単に発光層の層厚を薄くしてキャリアの閉じ込め効果を増大して電子と正孔の発光再結合確率を高め、高速応答化を図っても、発光出力が低下してしまうという問題がある。
このようなInGaAs井戸層を備えた発光ダイオードにおいても、さらなる性能向上や省エネ、コスト面等から、より発光効率の高いものの開発が望まれている。
(1) 組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層、及び、組成式(AlX2Ga1−X2)As(0≦X2≦1)の化合物半導体からなるバリア層を交互に積層した量子井戸構造の活性層と、該活性層を挟む第1のクラッド層及び第2のクラッド層とを有する発光部と、前記発光部上に形成された電流拡散層と、前記電流拡散層に接合された機能性基板と、を備え、前記第1及び第2のクラッド層が組成式(AlX3Ga1−X3)Y1In1−Y1P(0≦X3≦1,0<Y1≦1)の化合物半導体からなり、前記井戸層及びバリア層のペア数が5以下であることを特徴とする発光ダイオード。
(2) 組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層、及び、組成式(AlX4Ga1−X4)Y2In1−Y2P(0≦X4≦1,0<Y2≦1)の化合物半導体からなるバリア層を交互に積層した量子井戸構造の活性層と、該活性層を挟む第1のクラッド層及び第2のクラッド層とを有する発光部と、前記発光部上に形成された電流拡散層と、前記電流拡散層に接合された機能性基板と、を備え、前記第1及び第2のクラッド層が組成式(AlX5Ga1−X5)Y3In1−Y3P(0≦X5≦1,0<Y3≦1)の化合物半導体からなり、前記井戸層及びバリア層のペア数が5以下であることを特徴とする発光ダイオード。
(3) 前記活性層と前記クラッド層との接合面積が20000〜90000μm2であることを特徴とする前項(1)または(2)のいずれかに記載の発光ダイオード。
なお、「前記活性層と前記クラッド層との接合面積」とは、ガイド層等の層を介して活性層とクラッド層とが接合されている場合には、それらの層と活性層若しくはクラッド層との間の接合面積を含む。
(4) 前記井戸層のIn組成X1を0≦X1≦0.3とし、前記井戸層の厚さが3〜10nmであることを特徴とする前項(1)から(3)のいずれか一項に記載の発光ダイオード。
(5) 前記井戸層のIn組成X1が0.1≦X1≦0.3であることを特徴とする前項(1)から(3)のいずれか一項に記載の発光ダイオード。
(6) 前記機能性基板は発光波長に対して透明であることを特徴とする前項(1)から(5)のいずれか一項に記載の発光ダイオード。
(7) 前記機能性基板はGaP、サファイア又はSiCからなることを特徴とする前項(1)から(6)のいずれか一項に記載の発光ダイオード。
(9) 組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層、及び、組成式(AlX4Ga1−X4)Y2In1−Y2P(0≦X4≦1,0<Y2≦1)の化合物半導体からなるバリア層を交互に積層した量子井戸構造の活性層と、該活性層を挟む第1のクラッド層及び第2のクラッド層とを有する発光部と、前記発光部上に形成された電流拡散層と、前記発光部に対向して配置され、発光波長に対して90%以上の反射率を有する反射層を含み、前記電流拡散層に接合された機能性基板と、を備え、前記第1及び第2のクラッド層が組成式(AlX5Ga1−X5)Y3In1−Y3P(0≦X5≦1,0<Y3≦1)の化合物半導体からなり、前記井戸層及びバリア層のペア数が5以下であることを特徴とする発光ダイオード。
(10) 前記活性層と前記クラッド層との接合面積が20000〜90000μm2であることを特徴とする前項(8)または(9)のいずれかに記載の発光ダイオード。
(11) 前記井戸層のIn組成X1を0≦X1≦0.3とし、前記井戸層の厚さが3〜10nmであることを特徴とする前項(8)から(10)のいずれか一項に発光ダイオード。
(12) 前記井戸層のIn組成X1が0.1≦X1≦0.3であることを特徴とする前項(8)から(10)のいずれか一項に記載の発光ダイオード。
(13) 前記機能性基板はシリコンまたはゲルマニウムからなる層を含むことを特徴とする前項(8)から(12)のいずれか一項に記載の発光ダイオード。
(14) 前記機能性基板は金属基板を含むことを特徴とする前項(8)から(12)のいずれか一項に記載の発光ダイオード。
(15) 前記金属基板は複数の金属層からなることを特徴とする前項(14)に記載の発光ダイオード。
(16) 前記井戸層及びバリア層のペア数が3以下であることを特徴とする前項(1)から(15)のいずれか一項に記載の発光ダイオード。
(17) 前記電流拡散層はGaPからなることを特徴とする前項(1)から(16)のいずれか一項に記載の発光ダイオード。
(18) 前記電流拡散層の厚さは0.5〜20μmの範囲であることを特徴とする前項(1)から(17)のいずれか一項に記載の発光ダイオード。
(19) 前記機能性基板の側面は、前記発光部に近い側においては主たる光取り出し面に対して略垂直である垂直面を有し、前記発光部に遠い側においては前記主たる光取り出し面に対して内側に傾斜した傾斜面を有することを特徴とする前項(1)から(18)のいずれか一項に記載の発光ダイオード。
(20) 前記傾斜面は粗い面を含むことを特徴とする前項(19)に記載の発光ダイオード。
(21) 第1の電極及び第2の電極が発光ダイオードの前記主たる光取り出し面側に設けられていることを特徴とする前項(19)または(20)のいずれかに記載の発光ダイオード。
(22) 前記第1の電極及び前記第2の電極がオーミック電極であることを特徴とする前項(21)に記載の発光ダイオード。
(24) 前項(1)から(22)のいずれか一項に記載の発光ダイオード、および/または、前項(23)に記載の発光ダイオードランプを複数個搭載した照明装置。
また、量子井戸構造内に注入されたキャリアはその波動性のためにトンネル効果によって量子井戸構造内の井戸層間全体に広がることになるが、量子井戸構造の井戸層及びバリア層のペア数を5以下とする構成を採用したので、その広がりによる注入キャリアの閉じ込め効果の低下を極力回避し、高速応答性が担保されている。
さらにまた、量子井戸構造の活性層から発光する構成なので単色性が高い。
さらに、活性層を挟む第1のクラッド層及び第2のクラッド層として、4元混晶のAlGaInPからなる構成を採用したので、バリア層及びクラッド層が3元混晶からなる発光ダイオードに比べてAl濃度が低く、耐湿性が向上する。
図1及び図2は、本発明を適用した一実施形態である発光ダイオードを用いた発光ダイオードランプを説明するための図であり、図1は平面図、図2は図1中に示すA−A’線に沿った断面図である。
より具体的には、マウント基板42の表面には、n電極端子43とp電極端子44とが設けられている。また、発光ダイオード1の第1の電極であるn型オーミック電極4とマウント基板42のn電極端子43とが金線45を用いて接続されている(ワイヤボンディング)。一方、発光ダイオード1の第2の電極であるp型オーミック電極5とマウント基板42のp電極端子44とが金線46を用いて接続されている。そして、マウント基板42の発光ダイオード1が実装された表面は、シリコン樹脂やエポキシ樹脂等の一般的な封止樹脂47によって封止されている。
図3及び図4は、本発明を適用した第1の実施形態に係る発光ダイオードを説明するための図であり、図3は平面図、図4は図3中に示すB−B’線に沿った断面図である。また、図5は井戸層とバリア層の積層構造の断面図である。
第1の実施形態に係る発光ダイオードは、組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層17、及び、組成式(AlX2Ga1−X2)As(0≦X2≦1)の化合物半導体からなるバリア層18を交互に積層した量子井戸構造の活性層11と、該活性層11を挟む第1のクラッド層9と第2のクラッド層13とを有する発光部7と、発光部7上に形成された電流拡散層8と、電流拡散層8に接合された機能性基板3とを備え、第1及び第2のクラッド層9、13が組成式(AlX3Ga1−X3)Y1In1−Y1P(0≦X3≦1,0<Y1≦1)の化合物半導体からなり、井戸層17及びバリア層18のペア数が5以下であることを特徴とするものである。
なお、本実施形態における主たる光取り出し面とは、化合物半導体層2において、機能性基板3を貼り付けた面の反対側の面である。
In組成X1は0≦X1≦0.3であるのが好ましい。In組成X1をこの範囲とすることにより、830〜1000nmの範囲で所望の発光波長を有するものとすることができる。
下記表2に、井戸層17のIn組成(X1)を0.20とした際の、井戸層17の層厚と発光ピーク波長との相関を示す。また、下記表3に、井戸層17のIn組成(X1)を0.05とした際の、井戸層17の層厚と発光ピーク波長との関係を示す。
例えば、井戸層のIn組成X1を0≦X1≦0.3とし、井戸層の厚さを3〜10nmの範囲とし、発光波長が830〜1000nmに設定されてなる発光ダイオードを作製できる。
また、最適なX2の組成は井戸層の組成との関係で決まる。結晶性を向上させて欠陥を少なくすると、光の吸収が抑制され、その結果、発光出力の向上を図ることができる。
図6及び図7に示すグラフに基づくと、活性層11の発光効率が好適な範囲としては井戸層17が1層でも十分である。一方、井戸層17及びバリア層18の間には格子不整が存在する為、ペア数が多すぎると、結晶欠陥の発生により、発光効率が低下してしまう。
このため、本発明では、井戸層17とバリア層18とのペア数は、5ペア以下である。
高速化の観点からすれば、1ペアがもっとも望ましいが、電子および正孔の閉じ込めが非常に狭い範囲で限定されることから、注入電流の増加に対する出力の飽和が発生しやすい。一方、本発明の井戸層には歪が存在することから、3ペア以上の領域ではペア数の増加に伴い、歪による結晶欠陥が拡大し出力が低下する。このことから、応答速度では2ペア以下の構造に劣るが、出力とのバランスを鑑み、3ペアがより望ましい。
一般に応答速度を早くするためにはキャパシタンスが小さい方が望ましいが、本発明の構造では、井戸層17とバリア層18の数を少なくすることにより、キャパシタンスが大きくなるにも関わらず、応答速度が早くなる効果が見出された。これは、井戸層17とバリア層18の数を少なくすることにより、注入キャリアの再結合速度が速くなる効果がより大きいためであるものと推定される。
結晶性の観点から最適なX6の組成は、井戸層17の組成との関係で決まる。結晶性を向上させて欠陥を少なくすると、光の吸収が抑制され、その結果、発光出力の向上を図ることができる。
すなわち、下部ガイド層10、上部ガイド層12及び活性層11のV族構成元素は砒素(As)であるのに対し、本発明では下部クラッド層9及び上部クラッド層13のV族構成元素はリン(P)とするため、界面において欠陥が生じやすい。このような欠陥の活性層11への伝播は、発光ダイオードの性能低下の原因となる。このため、下部ガイド層10及び上部ガイド層12の層厚は10nm以上が好ましく、20nm〜100nmがより好ましい。
なお、下部クラッド層9及び上部クラッド層13の極性は、化合物半導体層2の素子構造を考慮して選択することができる。
また、電流拡散層8は、発光部7(活性層11)からの発光波長に対して透明である材料、例えば、GaPを適用することができる。電流拡散層8にGaPを適用する場合、機能性基板3をGaP基板とすることにより、接合を容易にし、高い接合強度を得ることができる。
また、垂直面3aの幅(厚さ方向)を、30μm〜100μmの範囲内とすることが好ましい。垂直面3aの幅を上記範囲内にすることで、機能性基板3の底部で反射された光を垂直面3aにおいて効率よく発光面に戻すことができ、さらには、主たる光取り出し面から放出させることが可能となる。これにより、発光ダイオード1の発光効率を高めることができる。
すなわち、傾斜面3bを粗面化することにより、傾斜面3bでの全反射を抑制して、光取り出し効率を上げることができる。
すなわち、化合物半導体層2と機能性基板3との間には、図示略の高抵抗層が形成されている場合がある。この高抵抗層は、機能性基板3よりも高い抵抗値を示し、高抵抗層が形成されている場合には化合物半導体層2の電流拡散層8側から機能性基板3側への逆方向の電流を低減する機能を有している。また、機能性基板3側から電流拡散層8側へと不用意に印加される逆方向の電圧に対して耐電圧性を発揮する接合構造を構成しているが、その降伏電圧は、pn接合型の発光部7の逆方向電圧より低値となる様に構成するのが好ましい。
ここで、n型オーミック電極4は、上部クラッド層11の上方に設けられており、例えば、AuGe、Ni合金/Auからなる合金を用いることができる。一方、p型オーミック電極5は、図4に示すように、露出させた電流拡散層8の表面にAuBe/Au、またはAuZn/Auからなる合金を用いることができる。
なお、本実施形態の発光ダイオード1では、n型オーミック電極4を、パッド形状の電極(パッド電極)と幅10μm以下の線状の電極(線状電極)とで構成することが好ましい。このような構成とすることにより、高輝度化をはかることができる。さらに、線状電極の幅を狭くすることにより、光取り出し面の開口面積を上げることができ、高輝度化を達成することができる。
また、電極表面側を、例えば、AuSn等の共晶金属、半田材料にすることで、ダイボンド工程においてペーストを使用する必要がなくなり、工程が簡易化できる。さらに、機能性基板3とn電極端子43との間を、金属からなる第3の電極で接続することにより、熱伝導が向上して発光ダイオードの放熱特性が良好となる。
次に、本実施形態の発光ダイオード1の製造方法について説明する。図8は、本実施形態の発光ダイオード1に用いるエピウェーハの断面図である。また、図9は、本実施形態の発光ダイオード1に用いる接合ウェーハの断面図である。
まず、図8に示すように、化合物半導体層2を作製する。化合物半導体層2は、GaAs基板14上に、GaAsからなる緩衝層15、選択エッチングに利用するために設けられたエッチングストップ層(図示略)、Siをドープしたn型のAlGaAsからなるコンタクト層16、n型の上部クラッド層13、上部ガイド層12、活性層11、下部ガイド層10、p型の下部クラッド層9、Mgドープしたp型GaPからなる電流拡散層8を順次積層して作製する。
また、V族構成元素の原料としては、ホスフィン(PH3)、アルシン(AsH3)等を用いることができる。
また、各層の成長温度としては、電流拡散層8としてp型GaPを用いる場合は、720〜770℃を適用することができ、その他の各層では600〜700℃を適用することができる。
さらに、各層のキャリア濃度及び層厚、温度条件は、適宜選択することができる。
次に、化合物半導体層2と機能性基板3とを接合する。
化合物半導体層2と機能性基板3との接合は、先ず、化合物半導体層2を構成する電流拡散層8の表面を研磨して、鏡面加工する。次に、この電流拡散層8の鏡面研磨した表面に貼付する機能性基板3を用意する。なお、この機能性基板3の表面は、電流拡散層8に接合させる以前に鏡面に研磨する。次に、一般の半導体材料貼付装置に、化合物半導体層2と機能性基板3とを搬入し、真空中で鏡面研磨した双方の表面に電子を衝突させて中性(ニュートラル)化したArビームを照射する。その後、真空を維持した貼付装置内で双方の表面を重ね合わせて荷重をかけることで、室温で接合することができる(図7参照)。接合に関しては、接合条件の安定性から、接合面が同じ材質がより望ましい。
接合(貼り付け)はこのような真空下での常温接合が最適であるが、共晶金属、接着剤を用いて接合することもできる。
次に、第1の電極であるn型オーミック電極4及び第2の電極であるp型オーミック電極5を形成する。
n型オーミック電極4及びp型オーミック電極5の形成の際は、先ず、機能性基板3と接合した化合物半導体層2から、GaAs基板14及び緩衝層15をアンモニア系エッチャントによって選択的に除去する。次に、露出したコンタクト層16の表面にn型オーミック電極4を形成する。具体的には、例えば、AuGe、Ni合金/Pt/Auを任意の厚さとなるように真空蒸着法により積層した後、一般的なフォトリソグラフィー手段を利用してパターニングを行ってn型オーミック電極4の形状を形成する。
上述したような、図示略の第3の電極を設けた構成を採用する場合には、機能性基板3の裏面に第3の電極を形成する。第3の電極には、素子の構造により、オーミック電極、ショットキー電極、反射機能、共晶ダイボンド構造などの機能を組み合わせ付加することができる。また、透明基板(機能性基板)上においては、Au、Ag、Al等の材料を形成し、光を反射可能な構造にする。この際、機能性基板と前記材料の間に、例えば、酸化ケイ素やITO等の透明膜を挿入することができる。また、この際の形成方法としては、スパッタ法、蒸着法等の公知の技術を利用できる。
また、この際の形成方法としては、スパッタ法、蒸着法、めっき、印刷等の公知の技術を利用できる。このように、機能性基板3とn電極端子43との間を金属からなる第3の電極で接続することで、熱伝導性が向上して発光ダイオードの放熱特性が良好となる。また、上述した機能の2つ以上を組み合わせる場合には、金属が拡散しないように、各層の間にバリア金属、酸化物を挿入することも好適な方法である。このようなバリア金属、酸化物としても、素子構造や基板材料に応じて、最適なものを選択すれば良い。
次に、機能性基板3の形状を加工する。
機能性基板3の加工は、先ず、図示略の第3の電極を形成していない表面にV字状の溝入れを行う。この際、V字状の溝の第3の電極側の内側面が発光面に平行な面とのなす角度αを有する傾斜面3bとなる。次に、化合物半導体層2側から所定の間隔でダイシングを行ってチップ化する。なお、チップ化の際のダイシングによって機能性基板3の垂直面3aが形成される。
次に、上記発光ダイオード1を用いた発光ダイオードランプ41の製造方法、すなわち、発光ダイオード1の実装方法について説明する。
図1及び図2に示すように、マウント基板42の表面に所定の数量の発光ダイオード1を実装する。発光ダイオード1の実装は、先ず、マウント基板42と発光ダイオード1との位置合わせを行い、マウント基板42の表面の所定の位置に発光ダイオード1を配置する。次に、Agペーストでダイボンドし、発光ダイオード1がマウント基板42の表面に固定される。次に、発光ダイオード1のn型オーミック電極4とマウント基板42のn電極端子43とを金線45を用いて接続する(ワイヤボンディング)。次に、発光ダイオード1のp型オーミック電極5とマウント基板42のp電極端子44とを金線46を用いて接続する。最後に、マウント基板42の発光ダイオード1が実装された表面を、シリコン樹脂やエポキシ樹脂等の一般的な封止樹脂47によって封止する。このようにして、発光ダイオード1を用いた発光ダイオードランプ41を製造する。
また、量子井戸構造の井戸層17及びバリア層18のペア数を5以下としたので、量子井戸構造内に注入されたキャリアが、その波動性によるトンネル効果で井戸層間全体に広がって注入キャリアの閉じ込め効果が低下するのを極力回避し、高速応答性が担保できる。
本発明を適用した第2の実施形態に係る発光ダイオードは、第1の実施形態に係る発光ダイオードにおけるAlGaAsバリア層18を、組成式(AlX4Ga1−X4)Y2In1−Y2P(0≦X4≦1,0<Y2≦1)の化合物半導体からなるバリア層に置き換えた点が異なる。
Al組成X4は、井戸層17よりもバンドギャップが大きくなる組成とすることが好ましく、具体的には0〜0.2の範囲とすることが好ましい。
また、Y2は、基板との格子不整によるひずみの発生を防止するため、0.4〜0.6の範囲とすることが好ましく、0.45〜0.55の範囲とすることがより好ましい。
バリア層18の層厚は、井戸層17の層厚と等しいか、又は、井戸層17の層厚より厚いことが好ましい。このように、バリア層18の層厚を、トンネル効果が生じる層厚の範囲で十分に厚くすることにより、トンネル効果による井戸層の結合と、広がりの制限を両立することにより、キャリアの閉じ込め効果が増大し、電子と正孔の発光再結合確率が大きくなり、発光出力の向上を図ることができる。
図13(a)、(b)は、本発明を適用した第3の実施形態に係る発光ダイオードを説明するための図であり、図13(a)は平面図、図13(b)は図13(a)中に示すC−C’線に沿った断面図である(ガイド層10及び12は図示省略)。
第3の実施形態に係る発光ダイオード20は、組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層17、及び、組成式(AlX2Ga1−X2)As(0≦X2≦1)の化合物半導体からなるバリア層18を交互に積層した量子井戸構造の活性層11と、該活性層11を挟む下部クラッド層(第1のクラッド層)9及び上部クラッド層(第2のクラッド層)13とを有する発光部7と、発光部7上に形成された電流拡散層8と、発光部7に対向して配置され、発光波長に対して90%以上の反射率を有する反射層23を含み、電流拡散層8に接合された機能性基板31とを備え、下部クラッド層9及び上部クラッド層13が組成式(AlX3Ga1−X3)Y1In1−Y1P(0≦X3≦1,0<Y1≦1)の化合物半導体からなり、井戸層17及びバリア層18のペア数が5以下であることを特徴とする。
図13(a)、(b)に示した例では、機能性基板31は、電流拡散層8の下側の面8bに、第2の電極21を備え、さらにその第2の電極8を覆うように透明導電膜22と反射層23とが積層されてなる反射構造体と、シリコン又はゲルマニウムからなる層(基板)30を備えている。
機能性基板31はさらに、電流拡散層、反射層金属および共晶金属が相互拡散しないよう、例えば、チタン(Ti)、タングステン(W)、白金(Pt)などの高融点金属からなる層を挿入された構成とすることも品質の安定性から望ましい。
図14は、本発明を適用した第4の実施形態に係る発光ダイオードを説明するための図である。
本発明を適用した第4の実施形態に係る発光ダイオードは、組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層、及び、組成式(AlX2Ga1−X2)As(0≦X2≦1)の化合物半導体からなるバリア層を交互に積層した量子井戸構造の活性層11(図5に示す井戸層17、バリア層18、活性層11を参照)と、該活性層11を挟む下部クラッド層(第1のクラッド層)9及び上部クラッド層(第2のクラッド層)13とを有する発光部と、この発光部上に形成された電流拡散層8と、発光部に対向して配置され、発光波長に対して90%以上の反射率を有する反射層53と金属基板50とを含み、電流拡散層8に接合された機能性基板51とを備え、下部クラッド層9及び上部クラッド層13が組成式(AlX5Ga1−X5)Y3In1−Y3P(0≦X5≦1,0<Y3≦1)の化合物半導体からなり、井戸層及びバリア層のペア数が5以下であることを特徴とする。
金属基板50は放熱性が高く、発光ダイオードを高輝度で発光するのに寄与すると共に、発光ダイオードの寿命を長寿命とすることができる。
放熱性の観点からは、金属基板50は熱伝導率が130W/m・K以上の金属からなるのが特に好ましい。熱伝導率が130W/m・K以上の金属としては、例えば、モリブデン(138W/m・K)やタングステン(174W/m・K)がある。
機能性基板51は、電流拡散層8の下側の面8bに、第2の電極57を備え、さらにその第2の電極57を覆うように透明導電膜52と反射層53とが積層されてなる反射構造体と、金属基板50とからなり、反射構造体を構成する反射層53の化合物半導体層2と反対側の面53bに、金属基板50の接合面50aが接合されている。
上記接続用金属は、電気抵抗が低く、低温で溶融する金属である。上記接続用金属を用いることにより、化合物半導体層2に熱ストレスを与えることなく、金属基板50を接続することができる。
接続用金属としては、化学的に安定で、融点の低いAu系の共晶金属などが用いられる。上記Au系の共晶金属としては、例えば、AuSn、AuGe、AuSiなどの合金の共晶組成(Au系の共晶金属)を挙げることができる。
また、接続用金属には、チタン、クロム、タングステンなどの金属を添加することが好ましい。これにより、チタン、クロム、タングステンなどの金属がバリア金属として機能して、金属基板50に含まれる不純物などが反射層53側に拡散して、反応することを抑制できる。
また、透明導電膜52の代わりに、または、透明導電膜52とともに、透明な材料の屈折率差を利用したいわゆるコールドミラー、例えば、酸化チタン膜、酸化ケイ素膜の多層膜や白色のアルミナ、AlNを用いて、反射層53に組み合わせてもよい。
複数の金属層の構成としては、図14に示す例のように、2種類の金属層、即ち、第1の金属層50Aと第2の金属層50Bとが交互に積層されてなるものが好ましい。特に、第1の金属層50Aと第2の金属層50Bの層数は、合わせて奇数とすることがより好ましい。
同様に、第2の金属層50Bとして化合物半導体層2よりも熱膨張係数が大きい材料を用いる際は、第1の金属層50Aとして化合物半導体層2より熱膨張係数が小さい材料からなるものを用いることが好ましい。これも、上記同様、金属基板全体としての熱膨張係数が化合物半導体層の熱膨張係数に近いものとなるため、化合物半導体層と金属基板とを接合する際の金属基板の反りや割れを抑制でき、発光ダイオードの製造歩留まりを向上できるからである。
以上の観点からは、2種類の金属層は、何れが第1の金属層でも第2の金属層でも構わない。
金属基板50の好適な例としては、Cu/Mo/Cuの3層からなるものが挙げられる。また、上記の観点ではMo/Cu/Moの3層からなる金属基板でも同様な効果が得られるが、Cu/Mo/Cuの3層からなる金属基板は、機械的強度が高いMoを、加工しやすいCuで挟んだ構成なので、Mo/Cu/Moの3層からなる金属基板よりも切断等の加工が容易であるという利点がある。
例えば、金属基板としては、銀(熱伝導率=420W/m・K)、銅(熱伝導率=398W/m・K)、金(熱伝導率=320W/m・K)、アルミニウム(熱伝導率=236W/m・K)、モリブデン(熱伝導率=138W/m・K)、タングステン(熱伝導率=174W/m・K)及びこれらの合金等を用いることが好ましい。また、金属基板は、各金属層の熱膨張係数が、化合物半導体層の熱膨張係数と略等しい材料からなることがさらに好ましい。特に、金属層の材料が、化合物半導体層の熱膨張係数の±1.5ppm/K以内である熱膨張係数を有する材料であることが好ましい。これにより、金属基板と化合物半導体層との接合時の、発光部への熱によるストレスを小さくすることができ、金属基板を化合物半導体層と接続させた際の熱による金属基板の割れを抑制することができ、発光ダイオードの製造歩留まりを向上させることができる。金属基板全体としての熱伝導率は、例えば、Cu(30μm)/Mo(25μm)/Cu(30μm)の3層からなる金属基板では250W/m・Kとなり、また、Mo(25μm)/Cu(70μm)/Mo(25μm)の3層からなる金属基板では220W/m・Kとなる。
本発明を適用した第5の実施形態に係る発光ダイオードは、組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層17と、組成式(AlX4Ga1−X4)Y2In1−Y2P(0≦X4≦1,0<Y2≦1)の化合物半導体からなるバリア層18を交互に積層した量子井戸構造の活性層11と、該活性層11を挟む下部クラッド層(第1のクラッド層)9及び上部クラッド層(第2のクラッド層)13とを有する発光部7と、発光部7上に形成された電流拡散層8と、発光部7に対向して配置され、発光波長に対して90%以上の反射率を有する反射層23を含み、電流拡散層8に接合された機能性基板31とを備え、下部クラッド層9及び上部クラッド層13が組成式(AlX3Ga1−X3)Y1In1−Y1P(0≦X3≦1,0<Y1≦1)の化合物半導体からなり、井戸層17及びバリア層18のペア数が5以下であることを特徴とする。
第5の実施形態に係る発光ダイオードは、第3の実施形態に係る発光ダイオードにおけるAlGaAsバリア層18を、組成式(AlX4Ga1−X4)Y2In1−Y2P(0≦X4≦1,0<Y2≦1)の化合物半導体からなるバリア層に置き換えた構成とされている。
上記組成式におけるAl組成(X4)としては、井戸層17よりもバンドギャップが大きくなる組成とすることが好ましく、具体的には0〜0.2の範囲が好ましい。
また、Y2としては、基板との格子不整によるひずみの発生を防止する為に0.4〜0.6の範囲とすることが好ましく、0.45〜0.55の範囲がより好ましい。
また、バリア層18の層厚は、井戸層17の層厚と等しいか、又は、井戸層17の層厚よりも厚いことが好ましい。バリア層18の層厚を、トンネル効果が生じる層厚の範囲で十分に厚くすることにより、トンネル効果による井戸層の結合と、広がりの制限を両立することにより、キャリアの閉じ込め効果が増大し、電子と正孔の発光再結合確率が大きくなり、発光出力の向上を図ることができる。
また、本実施形態においても、機能性基板として、第3の実施形態で例示したものを用いることができる。
本発明を適用した第6の実施形態に係る発光ダイオードは、組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層17と、組成式(AlX4Ga1−X4)Y2In1−Y2P(0≦X4≦1,0<Y2≦1)の化合物半導体層からなるバリア層18を交互に積層した量子井戸構造の活性層11と、該活性層11を挟む下部クラッド層(第1のクラッド層)9及び上部クラッド層(第2のクラッド層)13とを有する発光部7と、発光部7上に形成された電流拡散層8と、発光部7に対向して配置され、発光波長に対して90%以上の反射率を有する反射層53と金属基板50とを含み、電流拡散層8に接合された機能性基板51とを備え、下部クラッド層9及び上部クラッド層13が組成式(AlX5Ga1−X5)Y3In1−Y3P(0≦X5≦1,0<Y3≦1)の化合物半導体からなり、井戸層17及びバリア層18のペア数が5以下であることを特徴とする。
第6の実施形態に係る発光ダイオードは、第4の実施形態に係る発光ダイオードにおけるAlGaAsバリア層18を、組成式(AlX4Ga1−X4)Y2In1−Y2P(0≦X4≦1,0<Y2≦1)の化合物半導体からなるバリア層に置き換えた構成とされている。
また、本実施形態においても、機能性基板として、第4の実施形態で例示したものを用いることができる。
実施例1の発光ダイオードは、図3、4に示すような第1の実施形態の実施例であり、井戸層とバリア層との接合面積は123000μm2(350μm×350μm)であった。
実施例1の発光ダイオードは、まず、Siをドープしたn型のGaAs単結晶からなるGaAs基板上に、化合物半導体層を順次積層して発光波長920nmのエピタキシャルウェーハを作製した。GaAs基板は、(100)面から(0−1−1)方向に15°傾けた面を成長面とし、キャリア濃度を2×1018cm−3とした。また、GaAs基板の層厚は、約0.5μmとした。化合物半導体層としては、SiをドープしたGaAsからなるn型の緩衝層、Siをドープした(Al0.7Ga0.3)0.5In0.5Pからなるn型のコンタクト層、Siをドープした(Al0.7Ga0.3)0.5In0.5Pからなるn型の上部クラッド層、Al0.3Ga0.7Asからなる上部ガイド層、In0.2Ga0.8As/Al0.1Ga0.9Asの対からなる井戸層/バリア層、Al0.3Ga0.7Asからなる下部ガイド層、Mgをドープした(Al0.7Ga0.3)0.5In0.5Pからなるp型の下部クラッド層、(Al0.5Ga0.5)0.5In0.5Pからなる薄膜の中間層、Mgドープしたp型GaPからなる電流拡散層を用いた。
この鏡面加工によって、電流拡散層の表面の粗さ(二乗平均平方根:rms)を0.18nmとした。
一方、上記の電流拡散層の鏡面研磨した表面に貼付するn型GaPからなる機能性基板を用意した。この貼付用の機能性基板には、キャリア濃度が約2×1017cm−3となるようにSiを添加し、面方位を(111)とした単結晶を用いた。また、機能性基板の直径は76mmで、厚さは250μmであった。この機能性基板の表面は、電流拡散層に接合させる以前に鏡面に研磨し、表面の粗さを、二乗平均平方根(rms)にして0.12nmに仕上げておいた。
実施例2の発光ダイオードは第1の実施形態の実施例であり、井戸層及びバリア層のペア数を3対とした以外は、実施例1と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、18nsec、7.0mW、1.2Vであった。
実施例3の発光ダイオードは第1の実施形態の実施例であり、井戸層及びバリア層のペア数を5対とした以外は、実施例1と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、23nsec、6.9mW、1.22Vであった。
実施例4の発光ダイオードは、活性層とクラッド層との接合面積以外の条件は、実施例1と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、12nsec、7.0mW、1.25Vであった。
実施例5の発光ダイオードは、井戸層及びバリア層のペア数を3対とした点以外は実施例4と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、15nsec、7.1mW、1.26Vであった。
実施例6の発光ダイオードは、井戸層及びバリア層のペア数を5対とした点以外は、実施例4と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、18nsec、7.0mW、1.30Vであった。
実施例7の発光ダイオードも第1の実施形態の実施例であるが、活性層とクラッド層との接合面積を20000μm2(200μm×100μm)とした実施例である。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、14nsec、7.0mW、1.36Vであった。
実施例8の発光ダイオードも第1の実施形態の実施例であるが、井戸層及びバリア層のペア数を3対とした点以外は、実施例7と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、12nsec、7.0mW、1.35Vであった。
実施例9の発光ダイオードも第1の実施形態の実施例であるが、活性層とクラッド層との接合面積を90000μm2(300μm×300μm)とした実施例である。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、21nsec、6.9mW、1.23Vであった。
実施例10の発光ダイオードも第1の実施形態の実施例であるが、井戸層及びバリア層のペア数を3対とした点以外は、実施例9と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、16nsec、7.0mW、1.22Vであった。
実施例11の発光ダイオードは、活性層とクラッド層との接合面積を123000μm2(350μm×350μm)で、発光波長が960nmの実施例である。
実施例11では、Siをドープしたn型のGaAs単結晶からなるGaAs基板上は、(100)面から(0−1−1)方向に15°傾けた面を成長面とし、キャリア濃度を2×1018cm−3とした。化合物半導体層としては、SiをドープしたGaAsからなるn型の緩衝層、Siをドープした(Al0.7Ga0.3)0.5In0.5Pからなるn型のコンタクト層、Siをドープした(Al0.3Ga0.7)0.5In0.5Pからなるn型の上部クラッド層、(Al0.1Ga0.9)0.5In0.5Pからなる上部ガイド層、In0.25Ga0.75As/(Al0.1Ga0.9)0.5In0.5Pの対からなる井戸層/バリア層、(Al0.1Ga0.9)0.5In0.5Pからなる下部ガイド層、Mgをドープした(Al0.3Ga0.7)0.5In0.5Pからなるp型の下部クラッド層、(Al0.5Ga0.5)0.5In0.5Pからなる薄膜の中間層、Mgドープしたp型GaPからなる電流拡散層を用いた。
実施例11の発光ダイオードは、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)が、それぞれ、24nsec、6.7mW、1.26Vであった。
実施例12の発光ダイオードも第2の実施形態の実施例であるが、井戸層及びバリア層のペア数を3対とした点以外は、実施例11と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、18nsec、6.8mW、1.24Vであった。
実施例13の発光ダイオードは、活性層とクラッド層との接合面積を53000μm2(230μm×230μm)とし、井戸層及びバリア層のペア数を3対とした以外は、実施例11と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、14nsec、6.8mW、1.29Vであった。
実施例14の発光ダイオードは、活性層とクラッド層との接合面積を123000μm2(350μm×350μm)とした実施例であり、実施例1等と同様の手順で化合物半導体層を作製した後、電流拡散層に反射層を備えた機能性基板を接合した構成である。この際、井戸層及びバリア層のペア数は5対とした。
以下、実施例14の発光ダイオードの作製方法を、図13(a)、(b)を参照して説明する。
次に、透明導電膜であるITO膜22を0.4μmの厚さでスパッタ法により形成した。さらに、銀合金/Ti/Auでなる層23を0.2μm/0.1μm/1μmの厚さで形成し、反射層23とした。
次に、チップに分離する為の切断予定部分の半導体層と反射層、共晶金属を除去し、シリコン基板31を、ダイシングソーで、350μmピッチで正方形に切断した。
実施例15の発光ダイオードも第3の実施形態の実施例であるが、井戸層及びバリア層のペア数を3対とした点以外は、実施例14と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、20nsec、6.7mW、1.24Vであった。
実施例16の発光ダイオードは、活性層とクラッド層との接合面積を53000μm2(230μm×230μm)とし、井戸層及びバリア層のペア数を3対とした以外は、実施例11と同じ条件で作製し、同様の評価を行った。
実施例17の発光ダイオードは、活性層とクラッド層との接合面積を123000μm2(350μm×350μm)とし、井戸層及びバリア層のペア数は5対とした実施例である。実施例17の発光ダイオードは、実施例11と同様の手順で化合物半導体層を作製した後、実施例14と同様の手順で、電流拡散層に反射層を備えた機能性基板を接合した構成である。
この発光ダイオード(発光ダイオードランプ)の特性を評価した結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、24nsec、6.4mW、1.26Vであった。
実施例18の発光ダイオードも第5の実施形態の実施例であるが、井戸層及びバリア層のペア数を3対とした点以外は、実施例17と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、20nsec、6.5mW、1.25Vであった。
実施例19の発光ダイオードは、活性層とクラッド層との接合面積を53000μm2(230μm×230μm)とし、井戸層及びバリア層のペア数を3対とした以外は、実施例13と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、15nsec、6.5mW、1.29Vであった。
実施例20の発光ダイオードは、活性層とクラッド層との接合面積を123000μm2(350μm×350μm)とし、井戸層及びバリア層のペア数は5対とした実施例である。実施例20の発光ダイオードの作製方法を、図14を参照しながら説明する。
次に、透明導電膜であるITO膜52を0.4μmの厚さでスパッタ法により形成した。さらに、銀合金/Ti/Auでなる層53を0.2μm/0.1μm/1μmの厚さで形成し、反射層53とした。
次に、第1の電極25をマスクとして、コンタクト層16の電極25直下分以外を除去した後、表面を粗面化処理した。
そして、チップに分離する為の切断予定部分の半導体層と反射層、共晶金属を除去し、シリコン基板を、ダイシングソーで、350μmピッチで正方形に切断した。
実施例21の発光ダイオードも第4の実施形態の実施例であるが、井戸層及びバリア層のペア数を3対とした点以外は、実施例20と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、20nsec、6.7mW、1.27Vであった。
実施例22の発光ダイオードは、実施例20の発光ダイオードにおけるAlGaAsバリア層を、組成式(AlX4Ga1−X4)Y2In1−Y2P(0≦X4≦1,0<Y2≦1)の化合物半導体からなるバリア層に置き換えた点が異なる。
この発光ダイオード(発光ダイオードランプ)の特性を評価した結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、25nsec、6.4mW、1.31Vであった。
実施例23の発光ダイオードも第6の実施形態の実施例であるが、井戸層及びバリア層のペア数を3対とした点以外は、実施例22と同じ条件で作製し、同様の評価を行った。
この結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、21nsec、6.5mW、1.30Vであった。
参考例1の発光ダイオードは、井戸層及びバリア層のペア数を10対とした点以外は、実施例1の発光ダイオードと同じ条件で作製し、同様の評価を行った。
この発光ダイオード(発光ダイオードランプ)の特性を評価した結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、32nsec、6.5mW、1.32Vであった。
参考例2の発光ダイオードは、井戸層及びバリア層のペア数を20対とした点以外は、実施例1の発光ダイオードと同じ条件で作製し、同様の評価を行った。
この発光ダイオード(発光ダイオードランプ)の特性を評価した結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、43nsec、5mW、1.38Vであった。
参考例3の発光ダイオードは、井戸層及びバリア層のペア数を10対とした点以外は、実施例4の発光ダイオードと同じ条件で作製し、同様の評価を行った。
この発光ダイオード(発光ダイオードランプ)の特性を評価した結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、23nsec、6.2mW、1.40Vであった。
参考例4の発光ダイオードは、井戸層及びバリア層のペア数を20対とした点以外は、実施例1の発光ダイオードと同じ条件で作製し、同様の評価を行った。
この発光ダイオード(発光ダイオードランプ)の特性を評価した結果、応答速度(tr)、発光出力(P0)及び順方向電圧(VF)は、それぞれ、36nsec、5.2mW、1.51Vであった。
比較例1の発光ダイオードは、従来技術である液相エピタキシャル法を用いて化合物半導体層を形成した比較例である。具体的には、GaAs基板にAl0.01Ga0.99Asを発光層とするダブルヘテロ構造の発光部をエピタキシャル成長させ、発光ダイオードを作製、評価した。
具体的には、まず、スライドボート型成長装置の基板収納溝にn型のGaAs単結晶からなる基板をセットし、各層の成長用に用意したルツボにGaメタル、GaAs多結晶、金属Al、及びドーパントを入れた。成長する層は、透明厚膜層(第1のp型層)、下部クラッド層(p型クラッド層)、活性層、上部クラッド層(n型クラッド層)の4層構造とし、この順序で積層した。
次に、エピタキシャルウェーハ両面に金電極を形成し、長辺が350μmの電極マスクを用いて、n型AlGaAs上部クラッド層の表面に、直径100μmのワイヤボンディング用パッドが中央に配置された表面電極を形成した。また、p型AlGaAs厚膜層の裏面に、裏面電極として、直径20μmのオーミック電極を80μm間隔に形成した。
そして、ダイシングソーにより、ウェーハを350μm間隔で切断した後、破砕層をエッチング除去することにより、n型のAlGaAs層が表面側となるように、比較例1の発光ダイオードチップを作製した。
表5に示すように、比較例1の発光ダイオードのn型及びp型オーミック電極間に電流を流したところ、ピーク波長を940nmとする赤外光が出射された。また、順方向に20ミリアンペア(mA)の電流を通流した際の順方向電圧(VF)は、約1.2ボルト(V)となった。また、順方向電流を20mAとした際の発光出力は、2mWであった。また、応答速度(tr)は、1700nsecであり、比較例1のいずれのサンプルについても、本発明の実施例に比べ、高速応答に劣るものとなった。
2・・・化合物半導体層、
3・・・機能性基板、
3a・・・垂直面、
3b・・・傾斜面、
4・・・n型オーミック電極(第1の電極)、
5・・・p型オーミック電極(第2の電極)、
7・・・発光部、
8・・・電流拡散層、
9・・・下部クラッド層(第1のクラッド層)、
10・・・下部ガイド層、
11・・・活性層、
12・・・上部ガイド層、
13・・・上部クラッド層(第2のクラッド層)、
14・・・GaAs基板、
15・・・緩衝層、
16・・・コンタクト層、
17・・・井戸層、
18・・・バリア層、
20・・・発光ダイオード、
21・・・電極、
22・・・透明導電膜、
23・・・反射層、
25・・・ボンディング電極、
31・・・機能性基板、
41・・・発光ダイオードランプ、
42・・・マウント基板、
43・・・n電極端子、
44・・・p電極端子、
45,46・・・金線、
47・・・エポキシ樹脂、
α・・・傾斜面と発光面に平行な面とのなす角度、
50・・・金属基板、
51・・・機能性基板、
52・・・透明導電膜、
53・・・反射層、
55・・・第1の電極、
56・・・コンタクト層、
57・・・第2の電極。
Claims (22)
- 組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層、及び、組成式(AlX2Ga1−X2)As(0≦X2≦1)の化合物半導体からなるバリア層を交互に積層し、該バリア層を両端に有する量子井戸構造の活性層と、該活性層を挟む第1のガイド層及び第2のガイド層と、前記第1のガイド層及び前記第2のガイド層の外側にそれぞれ設けられた第1のクラッド層及び第2のクラッド層とを有する発光部と、
前記発光部上に形成された電流拡散層と、
前記電流拡散層に接合された機能性基板と、を備え、
前記第1及び第2のクラッド層が組成式(AlX3Ga1−X3)Y1In1−Y1P(0≦X3≦1,0<Y1≦1)の化合物半導体からなり、
前記第1及び第2のガイド層が組成式(Al X6 Ga 1−X6 )As(0<X6≦1)の化合物半導体からなり、
前記第1及び第2のガイド層は、前記第1及び第2のクラッド層と前記活性層との間における欠陥の伝搬を低減する機能を有し、
X2<X6の関係を満たし、
前記井戸層及びバリア層のペア数が5以下であることを特徴とする発光ダイオード。 - 前記活性層と前記第1及び第2のクラッド層との接合面積が20000〜90000μm2であることを特徴とする請求項1に記載の発光ダイオード。
- 前記井戸層のIn組成X1を0≦X1≦0.3とし、前記井戸層の厚さが3〜10nmであることを特徴とする請求項1または2に記載の発光ダイオード。
- 前記井戸層のIn組成X1が0.1≦X1≦0.3であることを特徴とする請求項1または2に記載の発光ダイオード。
- 前記機能性基板は発光波長に対して透明であることを特徴とする請求項1から4のいずれか一項に記載の発光ダイオード。
- 前記機能性基板はGaP、サファイア又はSiCからなることを特徴とする請求項1から5のいずれか一項に記載の発光ダイオード。
- 組成式(InX1Ga1−X1)As(0≦X1≦1)の化合物半導体からなる井戸層、及び、組成式(AlX2Ga1−X2)As(0≦X2≦1)の化合物半導体からなるバリア層を交互に積層し、該バリア層を両端に有する量子井戸構造の活性層と、該活性層を挟む第1のガイド層及び第2のガイド層と、前記第1のガイド層及び前記第2のガイド層の外側にそれぞれ設けられた第1のクラッド層及び第2のクラッド層とを有する発光部と、
前記発光部上に形成された電流拡散層と、
前記発光部に対向して配置され、発光波長に対して90%以上の反射率を有する反射層を含み、前記電流拡散層に接合された機能性基板と、を備え、
前記第1及び第2のクラッド層が組成式(AlX3Ga1−X3)Y1In1−Y1P(0≦X3≦1,0<Y1≦1)の化合物半導体からなり、
前記第1及び第2のガイド層が組成式(Al X6 Ga 1−X6 )As(0<X6≦1)の化合物半導体からなり、
前記第1及び第2のガイド層は、前記第1及び第2のクラッド層と前記活性層との間における欠陥の伝搬を低減する機能を有し、
X2<X6の関係を満たし、
前記井戸層及びバリア層のペア数が5以下であることを特徴とする発光ダイオード。 - 前記活性層と前記第1及び第2のクラッド層との接合面積が20000〜90000μm2であることを特徴とする請求項7に記載の発光ダイオード。
- 前記井戸層のIn組成X1を0≦X1≦0.3とし、前記井戸層の厚さが3〜10nmであることを特徴とする請求項7または8に記載の発光ダイオード。
- 前記井戸層のIn組成X1が0.1≦X1≦0.3であることを特徴とする請求項7または8に記載の発光ダイオード。
- 前記機能性基板はシリコンまたはゲルマニウムからなる層を含むことを特徴とする請求項7から10のいずれか一項に記載の発光ダイオード。
- 前記機能性基板は金属基板を含むことを特徴とする請求項7から10のいずれか一項に記載の発光ダイオード。
- 前記金属基板は複数の金属層からなることを特徴とする請求項12に記載の発光ダイオード。
- 前記井戸層及びバリア層のペア数が3以下であることを特徴とする請求項1から13のいずれか一項に記載の発光ダイオード。
- 前記電流拡散層はGaPからなることを特徴とする請求項1から14のいずれか一項に記載の発光ダイオード。
- 前記電流拡散層の厚さは0.5〜20μmの範囲であることを特徴とする請求項1から15のいずれか一項に記載の発光ダイオード。
- 前記機能性基板の側面は、前記発光部に近い側においては主たる光取り出し面に対して略垂直である垂直面を有し、前記発光部に遠い側においては前記主たる光取り出し面に対して内側に傾斜した傾斜面を有することを特徴とする請求項1から16のいずれか一項に記載の発光ダイオード。
- 前記傾斜面は粗い面を含むことを特徴とする請求項17に記載の発光ダイオード。
- 第1の電極及び第2の電極が発光ダイオードの前記主たる光取り出し面側に設けられていることを特徴とする請求項17または18のいずれかに記載の発光ダイオード。
- 前記第1の電極及び前記第2の電極がオーミック電極であることを特徴とする請求項19に記載の発光ダイオード。
- 請求項1から20のいずれか一項に記載の発光ダイオードを備えることを特徴とする発光ダイオードランプ。
- 請求項1から20のいずれか一項に記載の発光ダイオード、および/または、請求項21に記載の発光ダイオードランプを複数個搭載した照明装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015093608A JP6101303B2 (ja) | 2015-04-30 | 2015-04-30 | 発光ダイオード、発光ダイオードランプ及び照明装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015093608A JP6101303B2 (ja) | 2015-04-30 | 2015-04-30 | 発光ダイオード、発光ダイオードランプ及び照明装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010269709A Division JP2012119585A (ja) | 2010-12-02 | 2010-12-02 | 発光ダイオード、発光ダイオードランプ及び照明装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015167245A JP2015167245A (ja) | 2015-09-24 |
JP6101303B2 true JP6101303B2 (ja) | 2017-03-22 |
Family
ID=54257967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015093608A Expired - Fee Related JP6101303B2 (ja) | 2015-04-30 | 2015-04-30 | 発光ダイオード、発光ダイオードランプ及び照明装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6101303B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021096067A1 (ko) * | 2019-11-14 | 2021-05-20 | (주)오이솔루션 | 반도체 웨이퍼를 가공하기 위한 방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102471670B1 (ko) | 2016-02-11 | 2022-11-29 | 서울바이오시스 주식회사 | 고출력 발광 다이오드 및 그것을 갖는 발광 모듈 |
JP7227357B2 (ja) * | 2019-11-26 | 2023-02-21 | 天津三安光電有限公司 | 赤外線発光ダイオード |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3128788B2 (ja) * | 1991-07-02 | 2001-01-29 | 住友電気工業株式会社 | 半導体レーザ |
BE1007251A3 (nl) * | 1993-06-28 | 1995-05-02 | Philips Electronics Nv | Straling-emitterende halfgeleiderdiode en werkwijze ter vervaardiging daarvan. |
DE19524655A1 (de) * | 1995-07-06 | 1997-01-09 | Huang Kuo Hsin | LED-Struktur |
JP4865186B2 (ja) * | 2002-01-17 | 2012-02-01 | パナソニック株式会社 | Iii−v族化合物半導体装置及びその製造方法 |
JP2003258294A (ja) * | 2002-03-01 | 2003-09-12 | Sharp Corp | Led素子 |
JP3705791B2 (ja) * | 2002-03-14 | 2005-10-12 | 株式会社東芝 | 半導体発光素子および半導体発光装置 |
JP2006261266A (ja) * | 2005-03-16 | 2006-09-28 | Sharp Corp | 半導体発光素子およびその製造方法並びに電子機器 |
JP2007012688A (ja) * | 2005-06-28 | 2007-01-18 | Toshiba Corp | 半導体発光素子 |
JP2008192790A (ja) * | 2007-02-05 | 2008-08-21 | Showa Denko Kk | 発光ダイオード |
JP5018433B2 (ja) * | 2007-11-30 | 2012-09-05 | 日立電線株式会社 | 半導体発光素子用エピタキシャルウェハ及び半導体発光素子 |
JP2009206265A (ja) * | 2008-02-27 | 2009-09-10 | Hitachi Cable Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
JP2010239098A (ja) * | 2009-03-10 | 2010-10-21 | Showa Denko Kk | 発光ダイオード、発光ダイオードランプ及び照明装置 |
-
2015
- 2015-04-30 JP JP2015093608A patent/JP6101303B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021096067A1 (ko) * | 2019-11-14 | 2021-05-20 | (주)오이솔루션 | 반도체 웨이퍼를 가공하기 위한 방법 |
KR20210059151A (ko) * | 2019-11-14 | 2021-05-25 | 주식회사 오이솔루션 | 반도체 웨이퍼를 가공하기 위한 방법 |
KR102366381B1 (ko) | 2019-11-14 | 2022-02-25 | 주식회사 오이솔루션 | 반도체 웨이퍼를 가공하기 위한 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2015167245A (ja) | 2015-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9299885B2 (en) | Light-emitting diode, light-emitting diode lamp, and illumination device | |
CN103430332B (zh) | 发光二极管及其制造方法 | |
KR101449389B1 (ko) | 발광 다이오드, 발광 다이오드 램프 및 조명 장치 | |
JP5557649B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP5586372B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP5586371B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP6101303B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
WO2012117795A1 (ja) | 発光ダイオード | |
JP5557648B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP5801542B2 (ja) | 発光ダイオード及び発光ダイオードランプ | |
JP5876897B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP2014168101A (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
JP2014158057A (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160509 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161205 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6101303 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |