[go: up one dir, main page]

JP6059074B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6059074B2
JP6059074B2 JP2013094349A JP2013094349A JP6059074B2 JP 6059074 B2 JP6059074 B2 JP 6059074B2 JP 2013094349 A JP2013094349 A JP 2013094349A JP 2013094349 A JP2013094349 A JP 2013094349A JP 6059074 B2 JP6059074 B2 JP 6059074B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
semiconductor
protective cover
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013094349A
Other languages
English (en)
Other versions
JP2014216557A (ja
Inventor
崇裕 戎井
崇裕 戎井
昌子 古市
昌子 古市
井上　修二
修二 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013094349A priority Critical patent/JP6059074B2/ja
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to US14/786,777 priority patent/US9570407B2/en
Priority to KR1020157030396A priority patent/KR101943697B1/ko
Priority to CN201480023152.1A priority patent/CN105144358B/zh
Priority to KR1020187036204A priority patent/KR101973350B1/ko
Priority to PCT/JP2014/059280 priority patent/WO2014174995A1/ja
Priority to TW103114490A priority patent/TWI607513B/zh
Publication of JP2014216557A publication Critical patent/JP2014216557A/ja
Application granted granted Critical
Publication of JP6059074B2 publication Critical patent/JP6059074B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
半導体素子をセラミック等の材料中に密封し中空構造となる電子パッケージ部品の製造方法においては、複数の凹部を有する基板を作製し、凹部に半導体素子を収納し、基板全面にわたって板状の封止部材で密封してから凹部の中間部において切断することにより、個々の半導体装置を製造する方法が知られている（たとえば特許文献１参照）。
また、半導体素子を平板状の基板に載置し、凹部を形成した蓋部材で封止することにより中空構造をもった半導体装置を製造する方法も知られている（たとえば特許文献２参照）。
特開平１１−３０７６６４ 特開平４−１４８５５３
従来技術のように、半導体装置の基板や蓋部材に凹部を形成すると、平板状の基板に比べコストが割高となる。また、封止用の蓋部材を貼り付けるための土手部が必要となり、半導体装置が大型になってしまう。
（１）本発明の一態様によれば、半導体装置の製造方法は、機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、前記原基板の前記上面において、前記各半導体チップの周囲に、前記ワイヤの最高高さ位置より高くなるように、熱硬化性の樹脂をポッティングして前記各半導体チップの側方全周を樹脂封止する封止工程と、前記樹脂を加熱して半硬化状態にする半硬化工程と、前記複数の半導体チップを跨るように、前記各半導体チップの保護カバーとなる１枚の保護カバーを前記樹脂の表面に接着する接着工程と、前記保護カバーが接着された前記樹脂を硬化する硬化工程と、前記１枚の保護カバーが前記樹脂を介して前記原基板に接着された半導体装置集合体を個々の半導体装置に切断する切断工程とを備え、前記各半導体チップの前記上面と前記１枚の保護カバーの内面との間に前記ワイヤが一部露出する空間が形成されるように、前記各半導体チップの側方全周を封止する前記樹脂の前記表面に前記１枚の保護カバーが接着される。
（２）本発明の他の態様によれば、半導体装置の製造方法は、機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、前記原基板の前記上面において、前記半導体チップの周囲で前記ワイヤの最高高さ位置より高くなるように熱硬化性の樹脂を、ポッティングして前記各半導体チップの側方全周を樹脂封止する封止工程と、前記樹脂を硬化する硬化工程と、硬化された前記樹脂の表面に接着剤を塗布する接着剤塗布工程と、前記複数の半導体チップを跨るように、前記各半導体チップの保護カバーとなる１枚の保護カバーを前記樹脂の表面に塗布された前記接着剤に接着する接着工程と、前記１枚の保護カバーが前記樹脂を介して前記原基板に接着された半導体装置集合体を個々の半導体装置に切断する切断工程とを備え、前記各半導体チップの上面と前記１枚の保護カバーの内面との間に前記ワイヤが一部露出する空間が形成されるように、前記各半導体チップの側方全周を封止する前記樹脂の前記表面に前記１枚の保護カバーが接着される。
（３）本発明のさらに他の態様によれば、半導体装置の製造方法は、機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、
複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、前記原基板の前記上面において、前記半導体チップの周囲で前記ワイヤの最高高さ位置より高くなるように樹脂をポッティングして前記各半導体チップの側方全周を樹脂封止する封止工程と、支持薄板に前記各半導体チップの保護カバーとなる樹脂層を塗布する塗付工程と、未硬化状態あるいは半硬化状態の前記樹脂の上面に前記樹脂層を介在させて前記支持薄板を押圧する押圧工程と、前記樹脂層と前記樹脂が硬化した後、前記支持薄板を剥がし前記樹脂の上面に前記半導体チップの前記保護カバーとなる樹脂層を接着する剥離/形成工程とを含み、前記剥離/形成工程の後の前記樹脂層の厚さと前記樹脂の厚さの和が、前記原基板の上面から前記ワイヤの最高高さ位置までの寸法よりも大きくなる
（４）本発明のさらに他の態様によれば、半導体装置の製造方法は、機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、
複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、前記原基板の前記上面において、前記半導体チップの周囲で前記ワイヤの最高高さ位置より高くなるように樹脂をポッティングして前記各半導体チップの側方全周を樹脂封止する封止工程と、前記樹脂を半硬化状態にする半硬化工程と、前記原基板に固定された前記各半導体チップの一部に対向する開口を有する１枚の保護カバーを、前記複数の半導体チップを跨るように、半硬化状態とされた前記樹脂の表面に接着する接着工程と、前記１枚の保護カバーが前記樹脂を介して前記原基板に接着された半導体装置集合体を個々の半導体装置に切断する切断工程とを備え、前記切断工程後に、前記各半導体チップの前記一部が前記保護カバーの前記開口から露出されている。
（５）本発明のさらに他の態様によれば、半導体装置の製造方法は、機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、前記原基板の前記上面において、前記各半導体チップの周囲で前記各半導体チップのほぼ上面の高さ位置まで樹脂をポッティングする封止工程と、前記樹脂上に前記原基板の前記電極に接続された前記ワイヤを囲繞する大きさの開口部を有する枠体を接着する枠体接着工程と、前記原基板に固定された前記各半導体チップの一部に対向する開口を有する１枚の保護カバーを、前記複数の半導体チップを跨るように、前記枠体の表面に接着する保護カバー接着工程と、前記半導体チップの間で、前記原基板、前記樹脂、前記枠体および前記保護カバーを切断する切断工程とを備え、前記枠体の厚さと前記樹脂の厚さの和が、前記原基板の上面から前記ワイヤの最高高さ位置までの寸法よりも大きくなるように形成され、前記切断工程後に、前記各半導体チップの前記一部が前記保護カバーの前記開口から露出されている。
本発明によれば、半導体装置に凹部を設けた基板や蓋部材を用いることなく、中空構造を有した半導体装置を作製することができる。また、蓋部材を貼り付けるための土手部も不要となるため、半導体装置の小型化が可能となる。
本発明による半導体装置の実施形態１を示す分解斜視図である。 図１のII-II線断面図である。 図１の半導体装置の製造方法である実施形態１を説明する図である。 本発明による半導体装置の実施形態２を示す図１のII-II線断面に相当する断面図である。 図４の半導体装置の製造方法である実施形態２を説明する図である。 図１の半導体装置の製造方法である実施形態３を説明する図である。 本発明による半導体装置の実施形態４を示す分解斜視図である。 図７のVIII-VIII線断面図である。 図７の半導体装置の製造方法である実施形態４を説明する図である。 本発明による半導体装置の実施形態５を示す図７のVIII-VIII線断面に相当する断面図である。 本発明による半導体装置の実施形態６を示す図７のVIII-VIII線断面に相当する断面図である。 図１１の半導体装置の製造方法である実施形態６を説明する図である。 本発明による半導体装置の実施形態７を示す図７のVIII-VIII線断面に相当する断面図である。 さらに他の半導体装置の製造方法である実施形態８を説明する図である。 （ａ）は、本発明による半導体装置の実施形態９を示す図７のVIII-VIII線断面に相当する断面図、（ｂ）は、本発明による半導体装置の実施形態１０を示す図７のVIII-VIII線断面に相当する断面図である。 本発明による半導体装置の実施形態１１を示す図７のVIII-VIII線断面に相当する断面図である。
図１〜１６を参照して、本発明による半導体装置およびその製造方法の実施形態を説明する。
（実施形態１）
図１は、本発明による半導体装置の実施形態１を示す分解斜視図、図２は図１のII−II線断面図である。
実施形態１の半導体装置１０は、基板２の上面に実装された半導体チップ１と、基板２上の半導体チップ１の周囲を封止する樹脂４と、封止した樹脂４の表面を覆う保護カバー５とを備え、封止樹脂４は開口４Ａを有している。なお、図２〜３から分かるように、開口４Ａの縁部は実際はなだらかな縁部となっている。
半導体チップ１は、たとえば、加速度センサ、ジャイロセンサ等密閉が必要なものが用いられる。また、カバー５は、樹脂で作成された薄い板状の平板である。さらに、半導体チップ１の上面と保護カバー５の内面との間にワイヤ３が一部露出する空間ＳＰが形成されるように、半導体チップ１の側方全周を封止する樹脂４の上面に保護カバー５が接着されている。
図３（ａ）〜（ｄ）は、図１に示した実施形態１の半導体装置１０の製造方法を説明する図である。
（準備工程）
複数個の半導体チップ１と、１枚の大きな原基板２Ａと、不透明な樹脂製の１枚の大きな保護カバー５Ａを準備する。原基板２Ａは絶縁基板であり、上面に電極パターンや配線パターンが形成されている。基板２は、ガラスエポキシ樹脂やセラミック、リードフレーム等を用いて作製される。
（固定工程）
複数の半導体チップ１を原基板２Ａの上面の所定位置に配置して固定し、すなわち実装し、その上面の電極パッドをボンディングワイヤ３で原基板２Ａ上の電極パットと接続する（図３（ａ））。図３（ａ）の中間製品を符号１０Ａで示す。
（ポッティング工程）
図３（ａ）の中間製品１０Ａの複数の半導体チップ１の間に、流動性のある熱硬化性樹脂４をポッティングする。熱硬化性樹脂は、半導体チップ１の高さ以上およびボンディングワイヤ３の高さ以上となるようにポッティングする。ポッティングされた樹脂４は、その表面張力と粘性により、半導体チップ１の側面の最上端から斜めに立ち上がり、断面が略台形の形状となる（図３（ｂ）参照）。熱硬化性樹脂４は、たとえばエポキシ樹脂のように、遮光性のある不透明な樹脂である。
（半硬化工程）
ポッティングした熱硬化性樹脂４をその硬化開始温度以上で所定の時間だけ加熱して半硬化状態にする。樹脂４の硬化温度が１５０℃であれば、１００℃程度の加熱温度にて樹脂４を所定時間加熱して半硬化させる。この中間製品を図３（ｃ）において符号１０Ｂで示す。
（接着工程）
図３（ｂ），（ｃ）の中間製品１０Ｂの樹脂４は半硬化状態であり、その表面は粘着性を有する。この樹脂４の上面から樹脂製の１枚の保護カバー５Ａを押圧する（図３（ｃ））。カバー５Ａの押圧力は半導体装置１が所定の高さ寸法になるように設定される。なお、押圧力は、半硬化状態での樹脂の粘度に依存するので、半硬化にするための加熱温度や加熱時間、すなわち、所定の粘度を得るための加熱温度や加熱時間は、使用される樹脂に応じて適宜決定すればよい。
（硬化工程）
保護カバー５Ａに所定の押圧力を付与した状態あるいは付与しない状態で樹脂４を硬化させる。たとえば、１５０℃以上の温度で所定時間だけ再加熱を行う。保護カバー５Ａが接着された状態で樹脂４が完全に硬化した後、１枚の原基板２Ａ上にマトリクス状に配置した複数個の半導体装置１０を個片化して（図３（ｄ））、図１に示す半導体装置１０を得る。
なお、図３では、原基板２Ａ上に３つの半導体チップ１を実装しているが、実際は、数十〜千個程度の半導体チップ１が原基板２Ａにマトリクス状に戴置されている。したがって、図３は、原基板２Ａおよびこれに戴置された半導体チップ１、薄板樹脂製保護カバー５Ａの一部を例示するものである。また、以下で説明する各実施形態の図でも同様である。
実施形態１の半導体装置１０は、基板２と、基板２上に載置され、加速度センサ、ジャイロセンサ等の半導体チップ１と、半導体チップ１の周囲を封止する樹脂４と、樹脂４の表面に接着された平板状の保護カバー５とを有する。この半導体装置１０の製造方法は、原基板２Ａの上面に複数の半導体チップ１を所定の位置に戴置し固定する固定工程と、複数の半導体チップ１の電極と原基板２Ａの電極とをワイヤ３で接続する接続工程と、原基板２Ａの上面において、複数の半導体チップ１の間に樹脂４をポッティングして半導体チップ１の側方全周を樹脂封止する封止工程と、複数の半導体チップ１を跨るように、１枚の保護カバー５Ａを樹脂４の上面に接着する接着工程と、１枚の保護カバー５Ａが樹脂４を介して接着された原基板２Ａを個々の半導体装置１０に切断する切断工程とを備える。そして、半導体チップ１の上面と保護カバー５Ａの内面との間にワイヤ３が一部露出する空間ＳＰが形成されるように、半導体チップ１の側方全周を封止する樹脂４の上面に保護カバー５が接着される。
接着工程は、半硬化状態の樹脂４の上面に保護カバー５Ａを押圧する押圧工程を含み、保護カバー５Ａの厚さと樹脂４が硬化したときの樹脂４の厚さの和が、原基板２Ａの上面からワイヤ３の最高高さ位置までの寸法よりも大きくなるように設定している。
以上説明した実施形態１の半導体装置の製造方法によれば、以下のような作用効果を奏することができる。
（１）凹部を設けた基板、または蓋部材を作成することなく、中空構造を有する半導体装置を作成することができ、コストを低下させることができる。
（２）凹部を設けた基板、または蓋部材において形成された土手部が不要になることにより、半導体装置をより一層小型化することができる。
上述した実施形態１の半導体装置を次のように変形して実施することもできる。
（１）半導体装置１０は、半導体チップに光学素子を用い、また、保護カバー５を透明な樹脂を用いて作製することにより、光半導体装置を作製することもできる。
（２）上記の実施形態１では、樹脂４が半硬化した状態で保護カバー５Ａを押圧するとしたが、樹脂４が最初から適度な粘性を有している場合は、樹脂４が半硬化していない状態、すなわち樹脂４をポッティングした後にカバー５Ａを接着してもよい。半硬化状態での樹脂４の固さおよび粘着性は、その未硬化状態からの加熱温度や加熱時間、さらに使用される樹脂に応じて異なる。接着の際のカバー５Ａの押圧力は、樹脂４の固さに応じ、またカバー５Ａの押圧によりこのカバー５Ａがボンディングワイヤ３に接触してこれを変形あるいは損傷しないように、あるいは押圧された未硬化の樹脂４が半導体チップ１の上に移動しないように適宜設定する。
（３）樹脂４の硬化が進み、その表面の粘着性が低下した場合であっても、完全に硬化していなければ、保護カバー５Ａを押圧する際にさらに加熱することで表面が軟化して接着性を出すことができる。樹脂表面の接着性は、使用する樹脂の特性と硬化状態に依存するので、樹脂とその硬化状態に合わせて、保護カバー５Ａの貼り付け時の押圧力と温度を設定する。
なお、上記で説明したように半硬化状態での樹脂４の粘着性を利用してカバー５Ａを接着しているが、これ以外に、樹脂４を半硬化することの効果として、以下のようなものがある。
樹脂４を半硬化すると、その形状がある程度安定するので取り扱いが容易である。
また、樹脂４からは有機成分を含むガスが放出される場合があるが、半硬化のために樹脂４をある程度加熱すると、このガス放出が促進される。この加熱によりガスが充分放出されたあとでカバー５Ａを接着することにより、樹脂４から放出されるガスで、密封された上記の中空部にガスが溜まって圧力が上がり、カバーが破損することを防ぐことができる。
また、放出ガスには有機成分が含まれており、この有機成分が半導体チップ１に搭載されたセンサに付着すると、センサによっては特性に影響を与える場合があるが、樹脂４が半硬化した状態で、ガスが充分放出されたあとでカバー５Ａを接着することにより、センサに対する放出ガスの影響を防ぐことができる。
なお、樹脂により放出ガスが少ない場合や、後述する実施形態４〜１１のように保護カバー５が開口部を備える場合は、上記のような樹脂からの放出ガスは問題とならない。
（実施形態２）
図４は、実施形態２の半導体装置１００の断面図である。図４は図１（ａ）のII−II線断面に相当する図である。実施形態１では、半硬化状態の樹脂４の表面に保護カバー５Ａを押圧し樹脂４を硬化させて保護カバー５Ａを樹脂４の表面に接着したが、実施形態２では、樹脂４が完全に硬化した状態で保護カバー５Ａが樹脂４の表面に接着剤６で接着される。接着剤６は、エポキシ系の接着剤でよいが、樹脂４と薄板樹脂製保護カバー５Ａとを接着できるものであれば特に限定するものではない。
図５（ａ）、（ｂ）は本発明による半導体装置の製造方法の実施形態２を示す。
図３の中間製品１０Ｂの半硬化状態の樹脂４を硬化させた中間製品１０Ｄを図５（ａ）に示す。中間製品１０Ｄの樹脂４の表面に接着剤６を塗布し、保護カバー５Ａを樹脂４の表面に接着する（図５（ａ））。接着剤６が完全に硬化して、保護カバー５Ａが樹脂４に接着された後、１枚の原基板２Ａ上にマトリクス状に設けた複数個の半導体装置１０を個片化して（図５（ｂ））、図４に示す半導体装置１０を得る。
実施形態２による半導体装置の製造方法において、封止工程では、半導体チップ１の周囲でワイヤ３の最高高さ位置より高くなるように樹脂４をポッティングしている。そして、製造方法は、樹脂４を硬化する硬化工程と、硬化された樹脂４の表面に接着剤６を塗布する塗付工程とをさらに含み、接着工程では、硬化された樹脂４の表面に接着剤６によって保護カバー５を接着している。
実施形態２においても、実施形態１と同様の作用効果を奏することができる。
（実施形態３）
図６（ａ）〜（ｃ）は、本発明による半導体装置の製造方法の実施形態３を示す。実施形態３の製造方法で作製される半導体装置１０は図１および２に示すものである。
図６（ａ）には、樹脂４が半硬化状態である図３に示した中間製品１０Ｂを示す。可撓性のある金属等の薄い支持板８の上に熱硬化性樹脂を塗布して樹脂層７Ａを形成する。この樹脂層７Ａが半硬化した状態で、図６（ａ），（ｂ）に示すように、樹脂層７Ａを下側にして、中間製品１０Ｂの樹脂４の上方から樹脂層７Ａにより支持薄板８を貼り付ける。
樹脂層７Ａが接着されて完全に硬化したら、支持薄板８を剥がして除去する（図６（ｃ））。これにより、図３（ｄ）と同様の中間製品１０Ｃとが得られる。この中間製品１０Ｃを裁断して図１および図２に示す個々の半導体デバイス１０を作製する。
なお、支持薄板８は、その表面の凹凸が１０μｍ以下程度のものを用いる。これは次の理由による。すなわち、支持薄板８の表面が平坦なほど樹脂層７Ａの離型性が良くなるためである。
実施形態３の半導体装置の製造方法において、封止工程では、半導体チップ１の周囲でワイヤ３の最高高さ位置より高くなるように樹脂４をポッティングしている。そして、製造方法はさらに、支持薄板８に保護カバー５となる樹脂層７を塗布する塗付工程と、半硬化状態の樹脂４の上面に樹脂層７を介在させて支持薄板８を押圧する押圧工程と、樹脂層７と樹脂４が硬化した後、支持薄板８を剥がし樹脂４の上面に保護カバー７Ａを形成する剥離/形成工程とを含む。剥離/形成工程の後の保護カバー７Ａの厚さと樹脂４の厚さの和が、原基板２Ａの上面からワイヤ３の最高高さ位置までの寸法よりも大きくなるように設定した。その後、個々の半導体装置に個片化する。
実施形態３においても、実施形態１と同様の作用効果を奏することができる。また、実施形態３の製造方法によれば、樹脂４と樹脂層７Ａがともに半硬化状態で接着するようにしたので、樹脂４と樹脂層７Ａとの界面が比較的均一な層となる。
（実施形態３の変形例１）
実施形態３では、樹脂４が半硬化状態で樹脂層７Ａを接着剤で樹脂４の表面に接着するようにしたが、樹脂４が硬化した状態で樹脂層７Ａを貼り付けてもよい。
（実施形態３の変形例２）
また、実施形態３では、樹脂層７Ａを半硬化した状態で中間製品１０Ｂの樹脂４に押圧して接着するとした。しかし、樹脂層７Ａの粘度等により、押圧力を充分弱くすれば、この樹脂層７Ａが未硬化状態のまま樹脂４に接着することも可能である。さらには、実施形態１で説明したように、樹脂４が未硬化状態であっても接着は可能である。
樹脂層７Ａが未硬化であれば、押圧により樹脂層７Ａがボンディングワイヤ３に接触しても、樹脂層７Ａが変形するので、ボンディングワイヤ３が変形することはない。
（実施形態４）
図７は、実施形態４の半導体装置２０の外観図、図８は図７のVIII−ＶIII線断面図である。半導体装置２０は、基板２の上面に実装された半導体チップ１と、半導体チップ１を封止する樹脂４と、封止した樹脂４の表面を覆うカバー５０とを備えている。半導体チップ１は、たとえば、フォトダイオード（ＰＤ）や発光ダイオード（ＬＥＤ）等の光学素子のチップであり、封止樹脂４は開口４Ａを有している。また、カバー５０は、樹脂で作成された薄い板状の平板であり、半導体チップ１の平面視形状よりも大きな開口部５１を有している。
図９（ａ）〜（ｃ）は、本発明による半導体装置の製造方法の実施形態４を示す。
上記の実施形態１〜３では、半導体チップ１の上側を全面的に覆うような薄板樹脂製保護カバー５を用いた。実施形態４の半導体装置２０は、保護カバー５に代え、開口部５１と枠部５２とを備える保護カバー５０を用いている。実施形態４の半導体装置２０は、半導体チップ１の開口部を保護カバー５０で塞がないようにしたものである。
実施形態４では、隣り合う２つの半導体チップ１の間に半導体チップ１の高さと同程度となるように樹脂９をポッティングする。この樹脂９は、上記の実施形態１と同様に、熱硬化性の樹脂、たとえばエポキシ樹脂を用い、ポッティングした樹脂９をその硬化温度以上で所定の時間だけ加熱して半硬化の状態にして図９（ａ）の中間製品２０Ａを得る。
次に、半導体チップ１より大きな開口部５１を備える薄板樹脂製の１枚の保護カバー５０Ａを樹脂９の上方から押しつける（図９（ｂ））。その後、加熱して樹脂９を完全に硬化させる（図９（ｃ））。この際の加熱条件は実施形態１〜３の場合と同様である。なお、保護カバー５０Ａの厚さは、枠部上面がボンディングワイヤ３の最高高さ位置より高くなるようにする。またボンディングワイヤ３が当たらないように、開口部５１は十分大きくしておく。
薄板樹脂製保護カバー５０Ａが接着された状態で樹脂９が完全に硬化した中間製品２０Ｂを図９（ｃ）に示す。中間製品２０Ｂを裁断線に沿って切断して個片化して図７および図８に示す半導体装置２０を得る。このような構造を有する半導体装置２０は、より大きなＰＣＢ等にボンディングワイヤに触れないようにマウントすることができる。
このような半導体装置２０がマウントされたＰＣＢは、通常その全体が別のカバーで封止されて、これらの半導体装置の半導体チップが保護される。
なお、上記の実施形態４では、半導体チップ１の高さと同程度となるように樹脂９をポッティングしたが、図９から明らかなように、樹脂９の高さと、薄板樹脂製カバー５０Ａの厚さ、すなわち枠部５２の厚さの和が、基板２の上面からボンディングワイヤ３の最高高さ位置までの寸法より大きければ、ボンディングワイヤ３に触れないように各半導体装置をマウントすることが可能となる。したがって、樹脂９の高さは、半導体チップ１の高さと同一でなくてもよい。
実施形態４の半導体装置の製造方法において、封止工程では、半導体チップ１の周囲で半導体チップ１のほぼ上面の高さ位置まで樹脂９をポッティングする。そして、１枚の保護カバー５０Ａは、原基板２Ａの複数の電極に接続された複数のワイヤを囲繞する大きさの開口部５１を有し、１枚の保護カバー５０の厚さと樹脂９の厚さの和が、原基板２Ａの上面からワイヤ３の最高高さ位置までの寸法よりも大きくなるように設定され、樹脂９が半硬化した状態で１枚の保護カバー５０Ａを樹脂９に押圧して接着する。その後、個々の半導体装置に個片化する。
実施形態４においても、実施形態１と同様の作用効果を奏することができる。
（実施形態５）
なお、図１０に示す半導体装置２００のように、実施形態５で示す薄板樹脂製カバー５０を作製する１枚の大きな保護カバー５０Ａは、実施形態２（図４参照）と同様に、樹脂９の上に接着剤６を塗布して樹脂９に接着してもよい。
なお、この際、薄板樹脂製カバー５０Ａは硬化しているので、接着剤を樹脂９の上でなく、薄板樹脂製カバー５０側に塗布し、この塗布した接着剤の側を樹脂９に押圧するようにしてもよい。
実施形態５の半導体装置の製造方法において、封止工程では、半導体チップ１の周囲で半導体チップ１のほぼ上面の高さ位置まで樹脂９をポッティングし、保護カバー５０Ａは、原基板２Ａの電極に接続されたワイヤ３を囲繞する大きさの開口部５１を有し、保護カバー５０Ａの厚さと樹脂９の厚さの和が、原基板２Ａの上面からワイヤ３の最高高さ位置までの寸法よりも大きくなるように形成され、樹脂９が硬化した後に樹脂９に保護カバー５０Ａを接着剤６で接着するものである。
実施形態５においても、実施形態１と同様の作用効果を奏することができる。
（実施形態６）
図１１は、実施形態６の半導体装置１１０の断面図である。図１１は図１のII−II線断面に相当する図である。実施形態１では、半導体チップ１上方に保護カバー５００で空間ＳＰ１を形成した。実施形態６の半導体装置１１０のカバー５００には開口５０１が設けられている。開口５０１は、たとえば１ｍｍ以下の小さな開口である。
このような構造の半導体装置１１０は、半導体チップ１が外気に触れるような形態での使用に適している。たとえば、ガス検知や音響検出のための機能素子が半導体チップ１に設けられている場合である。
なお、保護カバー５００の開口５０１の大きさは、半導体装置の仕様に合わせて適宜変更される。
実施形態６においても、実施形態１と同様の作用効果を奏することができる。
図１２は、実施形態６による半導体装置の製造方法を説明する図である。
図１２に示すように、図７の保護カバー５０Ａの開口部５１より小さな開口部５０１を備える樹脂製薄板保護カバー５００Ａを、図３に示す中間製品１０Ｂの半硬化状態の樹脂４の表面に押圧して接着したものである。
実施形態６においても、実施形態１と同様の作用効果を奏することができる。
（実施形態７）
図１３は実施形態７の半導体装置１２０を示す断面図であり、図７のVIII−VIII線断面に相当する図である。開口部５０１を有する保護カバー５００は硬化した樹脂４の上面に接着剤６で接着されている。
（実施形態８）
図１４は、実施形態８による半導体装置の製造方法を説明する図である。本実施形態は、実施形態４の中間製品２０Ｂに、図７の保護カバー５０の開口部５１より小さな開口部５０１を備える保護カバー５００Ａを接着したものである。保護カバー５００Ａの、枠部５２への接着は接着剤を用いてよい。
あるいは、図示を省略するが、枠部５２にさらに樹脂をポッティングし、この樹脂が半硬化あるいは未硬化状態で保護カバー５００Ａを押圧して接着してもよい。
（実施形態９，１０）
図１５（ａ）は実施形態９の半導体装置３００を示す断面図であり、図７のVIII−VIII線断面に相当する図である。
図１５（ｂ）は実施形態１０の半導体装置３１０を示す断面図であり、図７のVIII−VIII線断面に相当する図である。
これらの半導体装置３００，３１０では、ボンディングワイヤ３の上部を覆い、半導体チップ１に搭載された素子の上部を開放する程度の大きさの開口部５５１が形成されたカバー５５０を使用している。
（実施形態１１）
図１６は実施形態１１の半導体装置３２０を示す断面図であり、図７のVIII−VIII線断面に相当する図である。半導体装置３２０は、基板２の上面に２つの機能の異なる半導体チップ１ａ，１ｂを搭載している。これらの保護カバー５６０は、半導体チップ１ａの機能素子の上方に開口する開口部５６１ａと、半導体チップ１ｂの機能素子の上方に開口する開口部５６１ｂａとがそれぞれ設けられている。
以上の説明は本発明の実施形態の例であり、本発明はこれらの実施形態や変形例に限定されない。当業者であれば、本発明の特徴を損なわずにこれらの実施形態や変形例を組み合わせるとともに、様々な変形実施を行うことが可能である。
たとえば、実施形態１の密閉構造は、フォトダイオード（ＰＤ）や発光ダイオード（ＬＥＤ）等の光学素子を搭載した半導体チップや、ＥＰＲＯＭ等の半導体チップにも適用することができる。この場合、当然ながらカバー５Ａには透明な樹脂で作成した平板を用いる。
１，１ａ，１ｂ・・・半導体チップ
２・・・基板
２Ａ・・・原基板
３・・・ボンディングワイヤ
４・・・樹脂
５，５０，５００，５５０、５６０・・・薄板樹脂製カバー
５Ａ，５０Ａ，５００Ａ・・・１枚の大面積の保護カバー
６・・・接着剤
７・・・樹脂層
８・・・支持薄板
９・・・樹脂
５１、５０１，５５１，５６１ａ，５６１ｂ・・・開口部
５２・・・枠部
１０，２０，１００，１１０，１２０，２００，３００，３１０、３２０・・・半導体装置

Claims (5)

  1. 機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、
    複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、
    前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、
    前記原基板の前記上面において、前記各半導体チップの周囲に、前記ワイヤの最高高さ位置より高くなるように、熱硬化性の樹脂をポッティングして前記各半導体チップの側方全周を樹脂封止する封止工程と、
    前記樹脂を加熱して半硬化状態にする半硬化工程と、
    前記複数の半導体チップを跨るように、前記各半導体チップの保護カバーとなる１枚の保護カバーを前記樹脂の表面に接着する接着工程と、
    前記保護カバーが接着された前記樹脂を硬化する硬化工程と、
    前記１枚の保護カバーが前記樹脂を介して前記原基板に接着された半導体装置集合体を個々の半導体装置に切断する切断工程とを備え、
    前記各半導体チップの前記上面と前記１枚の保護カバーの内面との間に前記ワイヤが一部露出する空間が形成されるように、前記各半導体チップの側方全周を封止する前記樹脂の前記表面に前記１枚の保護カバーが接着されることを特徴とする半導体装置の製造方法。
  2. 機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、
    複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、
    前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、
    前記原基板の前記上面において、前記半導体チップの周囲で前記ワイヤの最高高さ位置より高くなるように熱硬化性の樹脂を、ポッティングして前記各半導体チップの側方全周を樹脂封止する封止工程と、
    前記樹脂を硬化する硬化工程と、
    硬化された前記樹脂の表面に接着剤を塗布する接着剤塗布工程と、
    前記複数の半導体チップを跨るように、前記各半導体チップの保護カバーとなる１枚の保護カバーを前記樹脂の表面に塗布された前記接着剤に接着する接着工程と、
    前記１枚の保護カバーが前記樹脂を介して前記原基板に接着された半導体装置集合体を個々の半導体装置に切断する切断工程とを備え、
    前記各半導体チップの上面と前記１枚の保護カバーの内面との間に前記ワイヤが一部露出する空間が形成されるように、前記各半導体チップの側方全周を封止する前記樹脂の前記表面に前記１枚の保護カバーが接着されることを特徴とする半導体装置の製造方法。
  3. 機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、
    複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、
    前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、
    前記原基板の前記上面において、前記半導体チップの周囲で前記ワイヤの最高高さ位置より高くなるように樹脂をポッティングして前記各半導体チップの側方全周を樹脂封止する封止工程と、
    支持薄板に前記各半導体チップの保護カバーとなる樹脂層を塗布する塗付工程と、
    未硬化状態あるいは半硬化状態の前記樹脂の上面に前記樹脂層を介在させて前記支持薄板を押圧する押圧工程と、
    前記樹脂層と前記樹脂が硬化した後、前記支持薄板を剥がし前記樹脂の上面に前記半導体チップの前記保護カバーとなる樹脂層を接着する剥離/形成工程とを含み、
    前記剥離/形成工程の後の前記樹脂層の厚さと前記樹脂の厚さの和が、前記原基板の上面から前記ワイヤの最高高さ位置までの寸法よりも大きくなるようにしたことを特徴とする半導体装置の製造方法。
  4. 機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、
    複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、
    前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、
    前記原基板の前記上面において、前記半導体チップの周囲で前記ワイヤの最高高さ位置より高くなるように樹脂をポッティングして前記各半導体チップの側方全周を樹脂封止する封止工程と、
    前記樹脂を半硬化状態にする半硬化工程と、
    前記原基板に固定された前記各半導体チップの一部に対向する開口を有する１枚の保護カバーを、前記複数の半導体チップを跨るように、半硬化状態とされた前記樹脂の表面に接着する接着工程と、
    前記１枚の保護カバーが前記樹脂を介して前記原基板に接着された半導体装置集合体を個々の半導体装置に切断する切断工程とを備え、
    前記切断工程後に、前記各半導体チップの前記一部が前記保護カバーの前記開口から露出されていることを特徴とする半導体装置の製造方法。
  5. 機能素子を有する少なくとも１つの半導体チップが基板の上面に載置され、前記基板の前記上面に設けられた電極と前記半導体チップの電極とがワイヤで接続された半導体装置の製造方法であって、
    複数個分の前記基板の大きさを有し、上面に前記各半導体チップの前記電極に接続される電極が形成された１枚の原基板の前記上面に複数の前記半導体チップを所定の位置に戴置し固定する固定工程と、
    前記複数の半導体チップの前記電極と前記原基板の前記電極とをワイヤで接続する接続工程と、
    前記原基板の前記上面において、前記各半導体チップの周囲で前記各半導体チップのほぼ上面の高さ位置まで樹脂をポッティングする封止工程と、
    前記樹脂上に前記原基板の前記電極に接続された前記ワイヤを囲繞する大きさの開口部を有する枠体を接着する枠体接着工程と、
    前記原基板に固定された前記各半導体チップの一部に対向する開口を有する１枚の保護カバーを、前記複数の半導体チップを跨るように、前記枠体の表面に接着する保護カバー接着工程と、
    前記半導体チップの間で、前記原基板、前記樹脂、前記枠体および前記保護カバーを切断する切断工程とを備え、
    前記枠体の厚さと前記樹脂の厚さの和が、前記原基板の上面から前記ワイヤの最高高さ位置までの寸法よりも大きくなるように形成され、
    前記切断工程後に、前記各半導体チップの前記一部が前記保護カバーの前記開口から露出されていることを特徴とする半導体装置の製造方法。
JP2013094349A 2013-04-26 2013-04-26 半導体装置の製造方法 Expired - Fee Related JP6059074B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013094349A JP6059074B2 (ja) 2013-04-26 2013-04-26 半導体装置の製造方法
KR1020157030396A KR101943697B1 (ko) 2013-04-26 2014-03-28 반도체 장치의 제조방법 및 반도체 장치
CN201480023152.1A CN105144358B (zh) 2013-04-26 2014-03-28 半导体装置的制造方法
KR1020187036204A KR101973350B1 (ko) 2013-04-26 2014-03-28 반도체 장치의 제조방법 및 반도체 장치
US14/786,777 US9570407B2 (en) 2013-04-26 2014-03-28 Method for manufacturing semiconductor device and semiconductor device
PCT/JP2014/059280 WO2014174995A1 (ja) 2013-04-26 2014-03-28 半導体装置の製造方法および半導体装置
TW103114490A TWI607513B (zh) 2013-04-26 2014-04-22 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013094349A JP6059074B2 (ja) 2013-04-26 2013-04-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014216557A JP2014216557A (ja) 2014-11-17
JP6059074B2 true JP6059074B2 (ja) 2017-01-11

Family

ID=51791577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013094349A Expired - Fee Related JP6059074B2 (ja) 2013-04-26 2013-04-26 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9570407B2 (ja)
JP (1) JP6059074B2 (ja)
KR (2) KR101943697B1 (ja)
CN (1) CN105144358B (ja)
TW (1) TWI607513B (ja)
WO (1) WO2014174995A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101815754B1 (ko) 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR101753540B1 (ko) * 2016-11-25 2017-07-04 황영준 드로잉 카페
KR102576868B1 (ko) * 2018-07-31 2023-09-11 삼성디스플레이 주식회사 표시장치
EP4078668B1 (de) * 2019-12-19 2024-01-10 EV Group E. Thallner GmbH Vereinzeltes verkapseltes bauelement und verfahren zu dessen herstellung
CN112739054A (zh) * 2020-12-11 2021-04-30 昆山丘钛光电科技有限公司 一种smt元件贴片方法及电路板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967215B2 (ja) 1990-10-12 1999-10-25 株式会社村田製作所 チップ型電子部品の製造方法
JPH11307664A (ja) 1998-04-23 1999-11-05 Sony Corp 電子パッケージ部品の製造方法とこの製造方法による電子パッケージ部品
JP2002368028A (ja) * 2001-06-13 2002-12-20 Nec Corp 半導体パッケージ及びその製造方法
JP3872404B2 (ja) * 2002-08-29 2007-01-24 京セラ株式会社 光半導体装置
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP2007035779A (ja) * 2005-07-25 2007-02-08 Canon Inc リードレス中空パッケージ及びその製造方法
JP2007035579A (ja) * 2005-07-29 2007-02-08 Sanyo Electric Co Ltd 有機エレクトロルミネッセント素子及び有機エレクトロルミネッセント表示装置
JP2008103460A (ja) * 2006-10-18 2008-05-01 Sony Corp 半導体パッケージ及びその製造方法
JP5213736B2 (ja) * 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置
JP2010187182A (ja) * 2009-02-12 2010-08-26 Yamaha Corp 半導体装置及びその製造方法
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
JP2011126943A (ja) * 2009-12-15 2011-06-30 Seiko Epson Corp 接合方法および封止型デバイスの製造方法
JP2013094349A (ja) 2011-10-31 2013-05-20 Kinji Iwauchi 介護用リフト付台車
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法

Also Published As

Publication number Publication date
CN105144358A (zh) 2015-12-09
CN105144358B (zh) 2018-01-02
KR20160003669A (ko) 2016-01-11
WO2014174995A1 (ja) 2014-10-30
TWI607513B (zh) 2017-12-01
JP2014216557A (ja) 2014-11-17
TW201501218A (zh) 2015-01-01
US20160086895A1 (en) 2016-03-24
KR101943697B1 (ko) 2019-01-29
US9570407B2 (en) 2017-02-14
KR101973350B1 (ko) 2019-04-26
KR20180135999A (ko) 2018-12-21

Similar Documents

Publication Publication Date Title
TWI305036B (en) Sensor-type package structure and fabrication method thereof
JP6059074B2 (ja) 半導体装置の製造方法
TW201032194A (en) Display device and method for fabricating the same
TWI567834B (zh) 指紋辨識晶片封裝模組的製造方法
CN105470212B (zh) 用于半导体器件的封装及其组装方法
JP2007311416A (ja) 固体撮像装置
JP2006147864A (ja) 半導体パッケージ及びその製造方法
US8748926B2 (en) Chip package with multiple spacers and method for forming the same
WO2014010237A1 (ja) 半導体装置の製造方法
JP2004281526A (ja) 半導体装置の製造方法
JP2009260260A (ja) 半導体装置およびその製造方法
CN101807532B (zh) 一种超薄芯片的倒装式封装方法以及封装体
WO2014027476A1 (ja) 半導体デバイス
JP5396881B2 (ja) 電子装置の製造方法
JP7226681B2 (ja) 電子部品およびその製造方法並びに電子部品の実装方法
JP5867817B2 (ja) 光学デバイスの製造方法
JP6780675B2 (ja) 半導体装置及び半導体装置の製造方法
JP7226680B2 (ja) 電子部品の製造方法
JP6102263B2 (ja) 半導体装置の製造方法
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
JP3858719B2 (ja) 半導体装置用の補強材
JP5825854B2 (ja) 半導体装置
JP2009099763A (ja) 中空パッケージを用いた半導体装置及びその製造方法
JP6163009B2 (ja) 半導体装置の製造方法
JP2022082986A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160719

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161104

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161208

R150 Certificate of patent or registration of utility model

Ref document number: 6059074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees