[go: up one dir, main page]

KR101973350B1 - 반도체 장치의 제조방법 및 반도체 장치 - Google Patents

반도체 장치의 제조방법 및 반도체 장치 Download PDF

Info

Publication number
KR101973350B1
KR101973350B1 KR1020187036204A KR20187036204A KR101973350B1 KR 101973350 B1 KR101973350 B1 KR 101973350B1 KR 1020187036204 A KR1020187036204 A KR 1020187036204A KR 20187036204 A KR20187036204 A KR 20187036204A KR 101973350 B1 KR101973350 B1 KR 101973350B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
protective cover
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020187036204A
Other languages
English (en)
Other versions
KR20180135999A (ko
Inventor
다카히로 에비스이
마사코 후루이치
슈지 이노우에
Original Assignee
아오이 전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 전자 주식회사 filed Critical 아오이 전자 주식회사
Publication of KR20180135999A publication Critical patent/KR20180135999A/ko
Application granted granted Critical
Publication of KR101973350B1 publication Critical patent/KR101973350B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 장치의 제조방법은 개개의 기판이 되는 1매의 원기판의 상면에 복수의 반도체칩을 소정의 위치에 배치하여 고정하는 고정공정과, 복수의 반도체칩의 전극과 원기판의 전극을 와이어로 접속하는 접속공정과, 원기판의 상면에서 복수의 반도체칩 사이에 수지를 포팅하여 각 반도체칩의 측방 전둘레를 수지 밀봉하는 밀봉공정과, 복수의 반도체칩에 걸치도록, 개개의 보호커버가 되는 1매의 원보호커버를 수지의 표면에 접착하는 접착공정과, 원보호커버가 수지를 통하여 원기판에 접착된 반도체 장치 집합체를 개개의 반도체 장치로 절단하는 절단공정을 구비한다.

Description

반도체 장치의 제조방법 및 반도체 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조방법 및 반도체 장치에 관한 것이다.
반도체 소자를 세라믹 등의 재료 중에 밀봉하여 중공구조가 되는 전자 패키지 부품의 제조 방법에 있어서는 복수의 오목부를 갖는 기판을 제작하고, 오목부에 반도체 소자를 수납하고, 기판 전면(全面)에 걸쳐 판형상의 밀봉부재로 밀봉하고 나서 오목부의 중간부에서 절단함으로써, 개개의 반도체 장치를 제조하는 방법이 알려져 있다(예를 들어, 특허문헌 1 참조).
또한, 반도체 소자를 평판형상의 기판에 배치하고, 오목부를 형성한 덮개부재로 밀봉함으로써 중공구조를 갖는 반도체 장치를 제조하는 방법도 알려져 있다(예를 들어, 특허문헌 2 참조).
특허문헌 1: 일본 공개특허공보 평11-307664 특허문헌 2: 일본 공개특허공보 평4-148553
종래 기술과 같이 반도체 장치의 기판이나 덮개 부재에 오목부를 형성하면, 평판형상의 기판에 비하여 비용이 높아진다. 또한, 밀봉용 덮개 부재를 점착하기 위한 댐 부재가 필요해지고, 반도체 장치가 대형이 된다.
본 발명의 제1 형태에 따르면, 기판과, 기판상에 배치되고 기능소자를 갖는 반도체칩과, 반도체칩의 주위를 밀봉하는 수지와, 수지의 상면에 접착된 평판형상의 보호커버를 갖는 반도체 장치의 제조방법은, 개개의 기판이 되는 1매의 원기판의 상면에 복수의 반도체칩을 소정의 위치에 배치하고 고정하는 고정공정과, 복수의 반도체칩의 전극과 원기판의 전극을 와이어로 접속하는 접속공정과, 원기판의 상면에서, 복수의 반도체칩간에 수지를 포팅하여 각 반도체칩의 측방 전둘레를 수지 밀봉하는 밀봉공정과, 복수의 반도체칩에 걸치도록, 개개의 보호커버가 되는 1매의 원보호커버를 수지의 표면에 접착하는 점착공정과, 원보호커버가 수지를 통하여 원기판에 접착된 반도체 장치 집합체를 개개의 반도체 장치로 절단하는 절단공정을 구비하고, 접착공정에서는 각 반도체칩의 상면과 원보호커버의 내면 사이에 와이어가 일부 노출되는 공간이 형성되도록, 각 반도체칩의 측방 전둘레를 밀봉하는 수지의 상면에 원보호커버가 접착된다.
본 발명의 제2 형태에 따르면, 제1 형태의 반도체 장치의 제조방법에서 밀봉공정에서는 각 반도체칩의 주위에서 와이어의 최고 높이 위치보다 높아지도록 수지를 포팅하고, 접착공정은 미경화 상태 또는 반경화 상태의 수지의 상면에 원보호커버를 억압하는 억압공정을 포함하며, 원보호커버의 두께와 수지가 경화했을 때의 수지의 두께의 합이, 원기판의 상면부터 와이어의 최고 높이 위치까지의 치수보다 커지도록 한 것이 바람직하다.
본 발명의 제3 형태에 따르면, 제1 형태의 반도체 장치의 제조방법에 있어서, 밀봉공정에서는 각 반도체칩의 주위에서 와이어의 최고 높이 위치보다 높아지도록 수지를 포팅하고, 제조방법은 수지를 경화하는 경화공정과, 경화된 수지의 표면에 접착제를 도포하는 도포공정을 추가로 포함하며, 접착공정에서는 경화된 수지의 표면에 접착제에 의해 원보호커버를 접착하는 것이 바람직하다.
본 발명의 제4 형태에 따르면 제1 형태의 반도체 장치의 제조방법에 있어서, 밀봉공정에서는 각 반도체칩의 주위에서 와이어의 최고 높이 위치보다 높아지도록 수지를 포팅하고, 제조방법의 접착공정은 지지박판에 개개의 보호커버가 되는 수지층을 도포하는 도포공정과, 미경화 상태 또는 반경화 상태의 수지의 상면에 수지층을 개재시켜 지지박판을 억압하는 억압공정과, 수지층과 수지가 경화한 후, 지지박판을 벗겨내어 수지의 상면에 개개의 보호커버가 되는 수지층을 접착하는 박리/형성공정을 포함하며, 박리/형성공정후의 수지층의 두께와 수지의 두께의 합이, 원기판의 상면으로부터 와이어의 최고 높이 위치까지의 치수보다 커지도록 한 것이 바람직하다.
본 발명의 제5 형태에 따르면, 제1 형태의 반도체 장치의 제조방법에 있어서, 밀봉공정에서는 각 반도체칩의 주위에서 반도체칩의 실질적으로 상면의 높이위치까지 수지를 포팅하고, 원보호커버는 원기판의 전극에 접속된 와이어를 둘러싸는 크기의 개구부를 가지며, 원보호커버의 두께와 수지의 두께의 합이 원기판의 상면으로부터 와이어의 최고 높이 위치까지의 치수보다 커지도록 형성되며, 수지가 미경화 또는 반경화된 상태에서 원보호커버를 수지에 억압하여 접착하는 것이 바람직하다.
본 발명의 제6 형태에 따르면, 제1 형태의 반도체 장치의 제조방법에 있어서, 밀봉공정에서는 반도체칩의 주위에서 반도체칩의 실질적으로 상면의 높이위치까지 수지를 포팅하고, 원보호커버는 원기판의 전극에 접속된 와이어를 둘러싸는 크기의 개구부를 갖고, 원보호커버의 두께와 수지의 두께의 합이 원기판의 상면으로부터 와이어의 최고 높이 위치까지의 치수보다 커지도록 형성되며, 경화된 수지에 원보호커버를 접착재로 접착하는 것이 바람직하다.
본 발명의 제7 형태에 따르면, 반도체 장치는 기판과, 기능소자를 갖고, 기판상에 배치되어 기능소자의 전극과 기판의 전극이 와이어로 접속된 반도체칩과, 반도체칩의 주위에서, 와이어의 최고 높이 위치보다 높은 위치까지 설치되어 밀봉하는 수지와, 수지의 표면에 접착된 평판형상의 보호커버를 구비하고, 보호커버는 반도체칩의 상면과 보호커버의 내면 사이에 와이어가 일부 노출되는 공간이 형성되도록 반도체칩의 측방 전둘레를 밀봉하는 수지의 상면에 접착되어 있다.
본 발명에 따르면, 반도체 장치에 오목부를 설치한 기판이나 덮개부재를 사용하지 않고, 중공구조를 갖는 반도체 장치를 제작할 수 있다. 또한, 덮개부재를 점착하기 위한 댐 부재도 불필요해지므로, 반도체 장치의 소형화가 가능해진다.
도 1은 본 발명에 따른 반도체 장치의 실시형태 1을 도시하는 분해 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
도 3(a) 내지 3(d)는 도 1의 반도체 장치의 제조방법인 실시형태 1을 설명하는 도면이다.
도 4는 본 발명에 따른 반도체 장치의 실시형태 2를 도시하는 도 1의 Ⅱ-Ⅱ선 단면에 상당하는 단면도이다.
도 5(a) 및 5(b)는 도 4의 반도체 장치의 제조방법인 실시형태 2를 설명하는 도면이다.
도 6(a) 내지 6(c)는 도 1의 반도체 장치의 제조방법인 실시형태 3을 설명하는 도면이다.
도 7은 본 발명에 따른 반도체 장치의 실시형태 4를 도시하는 분해 사시도이다.
도 8은 도 7의 Ⅷ-Ⅷ선 단면도이다.
도 9(a) 내지 9(c)는 도 7의 반도체 장치의 제조방법인 실시형태 4를 설명하는 도면이다.
도 10은 본 발명에 따른 반도체 장치의 실시형태 5를 도시하는 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 단면도이다.
도 11은 본 발명에 따른 반도체 장치의 실시형태 6을 도시하는 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 단면도이다.
도 12는 도 11의 반도체 장치의 제조방법인 실시형태 6을 설명하는 도면이다.
도 13은 본 발명에 따른 반도체 장치의 실시형태 7을 도시한 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 단면도이다.
도 14는 또 다른 반도체 장치의 제조방법인 실시형태 8을 설명하는 도면이다.
도 15(a)는 본 발명에 따른 반도체 장치의 실시형태 9를 도시하는 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 단면도, 도 15(b)는 본 발명에 따른 반도체 장치의 실시형태 10을 도시하는 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 단면도이다.
도 16은 본 발명에 따른 반도체 장치의 실시형태 11을 도시한 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 단면도이다.
도 1 내지 도 16을 참조하여 본 발명에 따른 반도체 장치 및 그 제조방법의 실시형태를 설명한다.
(실시형태 1)
도 1은 본 발명에 따른 반도체 장치의 실시형태 1을 도시하는 분해 사시도, 도 2는 도 1의 Ⅱ-Ⅱ선 단면도이다.
실시형태 1의 반도체 장치(10)는 기판(2)의 상면에 실장된 반도체칩(1)과, 기판(2)상의 반도체칩(1)의 주위를 밀봉하는 수지(4)와, 밀봉한 수지(4)의 표면을 덮는 보호커버(5)를 구비하고, 밀봉수지(4)는 개구(4A)를 갖고 있다. 또한, 도 2~도 3으로부터 알 수 있는 바와 같이, 개구(4A)의 가장자리부는 실제는 완만한 가장자리부로 되어 있다.
반도체칩(1)은 예를 들어 가속도 센서, 자이로센서 등 밀폐가 필요한 것이 사용된다. 또한, 커버(5)는 수지로 제작된 얇은 판형상의 평판이다. 또한, 반도체칩(1)의 상면과 보호커버(5)의 내면 사이에 와이어(3)가 일부 노출되는 공간(SP)이 형성되도록, 반도체칩(1)의 측방 전둘레를 밀봉하는 수지(4)의 상면에 보호커버(5)가 접착되어 있다.
도 3(a) 내지 (d)는 도 1에 도시한 실시형태 1의 반도체 장치(10)의 제조방법을 설명하는 도면이다.
(준비공정)
복수 개의 반도체칩(1)과, 1매의 큰 원기판(2A)과, 불투명한 수지제의 1매의 큰 보호커버(원보호커버)(5A)를 준비한다. 원기판(2A)은 절연기판이고, 상면에 전극패턴이나 배선패턴이 형성되어 있다. 원기판(2A)은 유리 에폭시 수지나 세라믹, 리드 프레임 등을 사용하여 제작되고, 후술한 바와 같이 원기판(2A)을 재단함으로써 각각의 기판(2)이 제작된다.
(고정공정)
복수의 반도체칩(1)을 원기판(2A)의 상면의 소정위치에 배치하여 고정하고, 즉 실장하고, 그 상면의 전극패드를 포팅 와이어(3)로 원기판(2A)상의 전극패드와 접속한다(도 3(a)). 도 3(a)의 중간제품을 부호 "10A"로 나타낸다.
(포팅공정)
도 3(a)의 중간제품(10A)의 복수의 반도체칩(1) 사이에, 유동성이 있는 열경화성 수지(4)를 포팅한다. 열경화성 수지(4)는 반도체칩(1)의 높이 이상 및 포팅 와이어(3)의 높이 이상이 되도록 포팅한다. 포팅된 수지(4)는 그 표면장력과 점성에 의해, 반도체칩(1)의 측면의 최상단으로부터 비스듬하게 올라가고, 단면이 대략 사다리꼴 형상이 된다(도 3(b) 참조). 열경화성 수지(4)는 예를 들어 에폭시 수지와 같이, 차광성이 있는 불투명한 수지이다.
(반경화 공정)
포팅한 열경화성 수지(4)를 그 경화개시온도 이상으로 소정의 시간만큼 가열하여 반경화 상태로 한다. 수지(4)의 경화온도가 150℃이면, 100℃ 정도의 가열온도에서 수지(4)를 소정 시간 가열하여 반경화시킨다. 이 중간제품을 도 3(b) 및 3(c)에서 부호 "10B"로 나타낸다. 또한, 반경화 상태라는 것은 후술하는 접착공정에서 수지(4)에 보호커버(5A)를 눌렀을 때, 점착성 및 변형성을 갖지만, 유동성을 억제할 수 있는 정도의 수지(4)의 경화상태를 의미한다.
(접착공정)
도 3(b) 및 3(c)의 중간제품(10B)의 수지(4)는 반경화 상태이고, 그 표면은 점착성을 갖는다. 이 수지(4)의 상면으로부터 수지제의 1매의 보호커버(5A)를 억압한다(도 3(c)). 커버(5A)의 억압력은 반도체 장치(1)가 소정의 높이 치수가 되도록 설정된다. 또한, 억압력은 반경화 상태에서의 수지의 점도에 의존하므로, 반경화로 하기 위한 가열온도나 가열시간, 즉 소정의 점도를 얻기 위한 가열온도나 가열시간은, 사용되는 수지에 따라서 적절하게 결정하면 좋다.
(경화공정)
보호커버(5A)에 소정의 억압력을 부여한 상태 또는 부여하지 않은 상태에서 수지(4)를 경화시킨다. 예를 들어, 150℃ 이상의 온도에서 소정 시간만큼 재가열을 실시한다. 보호커버(5A)가 접착된 상태에서 수지(4)가 완전하게 경화된 후, 1매의 원기판(2A)상에 매트릭스 형상으로 배치한 복수개의 반도체 장치(10)를 재단하여 개편화(個片化)하고(도 3d), 도 1에 도시한 반도체 장치(10)를 얻는다.
또한, 도 3(a) 내지 3(d)에서는 원기판(2A)상에 3개의 반도체칩(1)을 실장하고 있지만, 실제는 수십~수천 개 정도의 반도체칩(1)이 원기판(2A)에 매트릭스 형상으로 배치되어 있다. 따라서, 도 3(a)~3(d)는 원기판(2A) 및 이에 배치된 반도체칩(1), 박판 수지제 보호커버(5A)의 일부를 예시하는 것이다. 또한, 이하에서 설명하는 각 실시형태의 도면에서도 동일하다.
실시형태 1의 반도체 장치(10)는 기판(2)과, 기판(2)상에 배치되는 가속도 센서, 자이로센서 등의 반도체칩(1)과, 반도체칩(1)의 주위를 밀봉하는 수지(4)와, 수지(4)의 표면에 접착된 평판형상의 보호커버(5)를 갖는다. 이 반도체 장치(10)의 제조방법은 원기판(2A)의 상면에 복수의 반도체칩(1)을 소정의 위치에 배치하여 고정하는 고정공정과, 복수의 반도체칩(1)의 전극과 원기판(2A)의 전극을 와이어(3)로 접속하는 접속공정과, 원기판(2A)의 상면에서, 복수의 반도체칩(1) 사이에 수지(4)를 포팅하여 반도체칩(1)의 측방 전둘레를 수지 밀봉하는 밀봉공정과, 복수의 반도체칩(1)에 걸치도록 1매의 보호커버(5A)를 수지(4)의 상면에 접착하는 접착공정과, 1매의 보호커버(5A)가 수지(4)를 통하여 원기판(2A)에 접착된 반도체 장치 집합체를 개개의 반도체 장치(10)로 절단하는 절단공정을 구비한다. 그리고, 반도체칩(1)의 상면과 보호커버(5A)의 내면 사이에 와이어(3)가 일부 노출되는 공간(SP)이 형성되도록, 반도체칩(1)의 측방 전둘레를 밀봉하는 수지(4)의 상면에 보호커버(5)가 접착된다.
접착공정은 반경화 상태의 수지(4)의 상면에 보호커버(5A)를 억압하는 억압공정을 포함하고, 보호커버(5A)의 두께와 수지(4)가 경화했을 때의 수지(4)의 두께의 합이, 원기판(2A)의 상면으로부터 와이어(3)의 최고 높이 위치까지의 치수보다 커지도록 설정하고 있다.
이상 설명한 실시형태 1의 반도체 장치의 제조방법 및 반도체 장치에 따르면, 이하와 같은 작용효과를 가질 수 있다.
(1) 오목부를 설치한 기판 또는 덮개 부재를 작성하지 않고, 중공구조를 갖는 반도체 장치를 작성할 수 있어, 비용을 저하시킬 수 있다.
(2) 오목부를 설치한 기판 또는 덮개부재에 있어서 형성된 댐 부재가 불필요해져, 반도체 장치를 한층 더 소형화할 수 있다.
상술한 실시형태 1의 반도체 장치를 다음과 같이 변형하여 실시할 수도 있다.
(1) 반도체 장치(10)는 반도체칩에 광학소자를 사용하고, 또한 보호커버(5)를 투명한 수지나 유리를 사용하여 제작함으로써, 광반도체 장치를 제작할 수도 있다.
(2) 상기한 실시형태 1에서는 수지(4)가 반경화된 상태에서 보호커버(5A)를 억압한다고 했지만, 수지(4)가 최초부터 적절한 점성을 갖고 있는 경우에는, 수지(4)가 반경화하고 있지 않은 상태, 즉 수지(4)를 포팅한 후에 커버(5A)를 접착해도 좋다. 반경화 상태에서의 수지(4)의 굳기 및 점착성은 그 미경화 상태로부터의 가열온도나 가열시간, 또한 사용되는 수지에 따라서 다르다. 접착시의 커버(5A)의 억압력은 수지(4)의 굳기에 따라서, 또한 커버(5A)의 억압에 의해 이 커버(5A)가 본딩와이어(3)에 접촉하여 이를 변형 또는 손상시키지 않도록, 또는 억압된 미경화의 수지(4)가 반도체칩(1)상에 이동하지 않도록 적절하게 설정한다.
(3) 수지(4)의 경화가 진행되고, 그 표면의 점착성이 저하된 경우에도, 완전히 경화되어 있지 않으면, 보호커버(5A)를 억압할 때 더욱 가열함으로써 표면이 연화되어 접착성을 끌어낼 수 있다. 수지표면의 접착성은 사용하는 수지의 특성과 경화상태에 의존하므로, 수지와 그 경화상태에 맞추어 보호커버(5A)의 점착시의 억압력과 온도를 설정한다.
또한, 상기에서 설명한 바와 같이 반경화 상태에서의 수지(4)의 점착성을 이용하여 커버(5A)를 접착하고 있지만, 이 이외에 수지(4)를 반경화하는 것의 효과로서 이하와 같은 것이 있다.
수지(4)를 반경화하면, 그 형상이 어느 정도 안정되므로 취급이 용이하다.
또한, 수지(4)로부터는 유기성분을 포함하는 가스가 방출되는 경우가 있지만, 반경화를 위해 수지(4)를 어느 정도 가열하면, 이 가스방출이 촉진된다. 이 가열에 의해 가스가 충분히 방출된 후에 커버(5A)를 접착함으로써, 수지(4)로부터 방출되는 가스로, 밀봉된 상기의 중공부(공간SP)에 가스가 고여 압력이 올라가, 커버가 파손되는 것을 방지할 수 있다.
또한, 방출가스에는 유기성분이 포함되어 있고, 이 유기성분이 반도체칩(1)에 탑재된 센서에 부착되면, 센서에 따라서는 특성에 영향을 주는 경우가 있지만, 수지(4)가 반경화된 상태에서, 가스가 충분히 방출된 후에 커버(5A)를 접착함으로써 센서에 대한 방출가스의 영향을 방지할 수 있다.
또한, 수지에 의해 방출가스가 적지 않은 경우나, 후술하는 실시형태 4~11과 같은 보호커버(5)가 개구부를 구비하는 경우에는, 상기와 같은 수지로부터의 방출가스는 문제가 되지 않는다.
(실시형태 2)
도 4는 실시형태 2의 반도체 장치(100)의 단면도이다. 도 4는 도 1의 Ⅱ-Ⅱ선 단면에 상당하는 도면이다. 실시형태 1에서는 반경화 상태의 수지(4)의 표면에 보호커버(5A)를 억압하고 수지(4)를 경화시켜 보호커버(5A)를 수지(4)의 표면에 접착했지만, 실시형태 2에서는 수지(4)가 완전히 경화된 상태에서 보호커버(5A)가 수지(4)의 표면에 접착제(6)로 접착된다. 접착제(6)는 에폭시계의 접착제이면 되지만, 수지(4)와 박판 수지제 보호커버(5A)를 접착할 수 있는 것이면 특별히 한정되는 것은 아니다.
도 5(a) 및 5(b)는 본 발명에 의한 반도체 장치의 제조방법의 실시형태 2를 도시한다.
도 3(c)의 중간제품(10B)의 반경화 상태의 수지(4)를 경화시킨 중간제품(10D)을 도 5(a)에 도시한다. 중간제품(10D)의 수지(4)의 표면에 접착제(6)를 도포하고, 보호커버(5A)를 수지(4)의 표면에 접착한다(도 5(a)). 접착제(6)가 완전히 경화되어, 보호커버(5A)가 수지(4)에 접착된 후, 1매의 원기판(2A)상에 매트릭스 형상으로 설치된 복수개의 반도체 장치(10)를 재단하고 개편화(dicing)하여(도 5b), 도 4에 도시한 반도체 장치(10)를 얻는다.
실시형태 2에 따른 반도체 장치의 제조방법에서, 밀봉공정에서는 반도체칩(1)의 주위에서 와이어(3)의 최고 높이 위치보다 높아지도록 수지(4)를 포팅하고 있다. 그리고, 제조방법은 수지(4)를 경화하는 경화공정과, 경화된 수지(4)의 표면에 접착제(6)를 도포하는 도포공정을 추가로 포함하고, 접착공정에서는 경화된 수지(4)의 표면에 접착제(6)에 의해 보호커버(5A)를 접착하고 있다.
실시형태 2에서도 실시형태 1과 동일한 작용효과를 가질 수 있다.
(실시형태 3)
도 6(a)~6(c)는 본 발명에 따른 반도체 장치의 제조방법의 실시형태 3을 도시한다. 실시형태 3의 제조방법으로 제작되는 반도체 장치(10)는 도 1 및 도 2에 도시한 것이다.
도 6(a)에는 수지(4)가 반경화 상태인 도 3(c)에 도시한 중간제품(10B)을 도시한다. 가요성이 있는 금속 등의 얇은 지지판(8)상에 열경화성 수지를 도포하여 수지층(7A)을 형성한다. 이 수지층(7A)이 반경화된 상태에서, 도 6(a) 및 6(b)에 도시한 바와 같이, 수지층(7A)을 하측으로 하고 중간제품(10B)의 수지(4)의 상방으로부터 수지층(7A)에 의해 지지박판(8)을 점착한다.
수지층(7A)이 접착되어 완전히 경화하면, 지지박판(8)을 벗겨내어 제거한다(도 6(c)). 이에 의해 도 3(d)와 동일한 중간제품(10C)이 얻어진다. 이 중간제품(10C)을 재단하여 도 1 및 도 2에 도시한 개개의 반도체 디바이스(10)를 제작한다.
또한, 지지박판(8)은 그 표면의 요철이 10㎛ 이하 정도인 것을 사용한다. 이는 다음의 이유에 따른다. 즉, 지지박판(8)의 표면이 평탄할수록 수지층(7A)의 이형성이 좋아지기 때문이다.
실시형태 3의 반도체 장치의 제조방법에서, 밀봉공정에서는 반도체칩(1)의 주위에서 와이어(3)의 최고 높이 위치보다 높아지도록 수지(4)를 포팅하고 있다. 그리고, 제조방법은 또한, 지지박판(8)에 보호커버(5)가 되는 수지층(7A)를 도포하는 도포공정과, 반경화 상태의 수지(4)의 상면에 수지층(7A)을 개재시켜 지지박판(8)을 억압하는 억압공정과, 수지층(7A)과 수지(4)가 경화된 후, 지지박판(8)을 벗겨내어 수지(4)의 상면에 수지층(7A)으로 이루어진 보호커버를 형성하는 박리/형성공정을 포함한다. 박리/형성공정 후의 보호커버의 두께와 수지(4)의 두께의 합이, 원기판(2A)의 상면으로부터 와이어(3)의 최고 높이 위치까지의 치수보다 커지도록 설정했다. 그 후, 개개의 반도체 장치로 개편화한다.
실시형태 3에서도 실시형태 1과 동일한 작용효과를 가질 수 있다. 또한, 실시형태 3의 제조방법에 따르면, 수지(4)와 수지층(7A)이 모두 반경화 상태로 접착하도록 했으므로, 수지(4)와 수지층(7A)와의 계면이 비교적 균일한 층이 되는 것의 이점은 동일한 재료가 되므로 접합이 단단해지고, 다른 재료에 의한 접합과 비교하여 내습성이 높다는 점이다.
(실시형태 3의 변형예 1)
실시형태 3에서는 수지(4)가 반경화 상태에서 반경화된 수지층(7A)을 수지(4)의 표면에 접착되도록 했지만, 수지(4)가 경화된 상태에서 반경화된 수지층(7A)을 점착해도 좋다.
(실시형태 3의 변형예 2)
또한, 실시형태 3에서는 수지층(7A)을 반경화한 상태에서 중간제품(10B)의 수지(4)에 억압하여 접착하는 것으로 했다. 그러나, 수지층(7A)의 점도 등에 의해, 억압력을 충분이 약하게 하면, 이 수지층(7A)이 미경화 상태 그대로 수지(4)에 접착하는 것도 가능하다. 또한, 실시형태 1에서 설명한 바와 같이, 수지(4)가 미경화 상태이어도 접착은 가능하다.
수지층(7A)이 미경화이면 억압에 의해 수지층(7A)이 본딩와이어(3)에 접촉되어도, 수지층(7A)이 변형되므로, 본딩와이어(3)가 변형되는 일은 없다.
(실시형태 4)
도 7은 실시형태 4의 반도체 장치(20)의 외관도, 도 8은 도 7의 Ⅷ-Ⅷ선 단면도이다. 반도체 장치(20)는 기판(2)의 상면에 실장된 반도체칩(1)과, 반도체칩(1)을 밀봉하는 수지(4)와, 밀봉한 수지(4)의 표면을 덮는 커버(50)를 구비하고 있다. 반도체칩(1)은 예를 들어 포토다이오드(PD)나 발광다이오드(LED) 등의 광학소자의 칩이고, 밀봉수지(4)는 개구(4A)를 갖고 있다. 또한, 커버(50)는 수지로 제작된 얇은 판형상의 평판이고, 반도체칩(1)의 평면 형상보다 큰 개구부(51)를 갖고 있다.
도 9(a)~9(c)는 본 발명에 따른 반도체 장치의 제조방법의 실시형태 4를 도시한다.
상기의 실시형태 1~3에서는 반도체칩(1)의 상측을 전면적으로 덮는 박판 수지제 보호커버(5)를 사용했다. 실시형태 4의 반도체 장치(20)는 보호커버(5)를 대신하여, 개구부(51)와 틀부(52)를 구비하는 보호커버(50)를 사용하고 있다. 실시형태 4의 반도체 장치(20)는 반도체칩(1)의 개구부를 보호커버(50)로 막지 않도록 한 것이다.
실시형태 4에서는 인접하는 2개의 반도체칩(1) 사이에 반도체칩(1)의 높이와 동일한 정도가 되도록 수지(9)를 포팅한다. 이 수지(9)는 상기의 실시형태 1과 동일하게, 열경화성의 수지, 예를 들어 에폭시 수지를 사용하고, 포팅한 수지(9)를 그 경화 개시 온도 이상에서 소정의 시간만큼 가열하여 반경화의 상태로 하여 도 9(a)의 중간제품(20A)을 얻는다.
다음에, 반도체칩(1)보다 큰 개구부(51)를 구비하는 박판 수지제의 1매의 보호커버(50A)를 수지(9)의 상방으로부터 누른다(도 9(b)). 그 후, 가열하여 수지(9)를 완전히 경화시킨다(도 9(c)). 이 때의 가열조건은 실시형태 1~3의 경우와 동일하다. 또한, 보호커버(50A)의 두께는 틀부(52)의 상면이 본딩와이어(3)의 최고 높이 위치보다 높아지도록 한다. 또한, 본딩와이어(3)가 닿지 않도록, 개구부(51)는 충분히 크게 해 둔다.
박판수지제 보호커버(50A)가 접착된 상태에서 수지(9)가 완전히 경화된 중간제품(20B)을 도 9(c)에 도시한다. 중간제품(20B)을 재단선을 따라서 절단하여 개편화하여 도 7 및 도 8에 도시한 반도체 장치(20)를 얻는다. 이와 같은 구조를 갖는 반도체 장치(20)는 보다 큰 PCB(Printed Circuit Board) 등에 본딩와이어(3)에 접촉되지 않도록 마운트할 수 있다.
이와 같은 반도체 장치(20)가 마운트된 PCB는 통상 그 전체가 별도의 커버로 밀봉되고, 이들의 반도체 장치의 반도체칩이 보호된다.
또한, 상기의 실시형태 4에서는 반도체칩(1)의 높이와 동일한 정도가 되도록 수지(9)를 포팅했지만, 도 9(c)로부터 명백해진 바와 같이, 수지(9)의 높이와, 박판수지제 커버(50A)의 두께, 즉 틀부(52)의 두께의 합이, 기판(2)의 상면으로부터 본딩와이어(3)의 최고 높이 위치까지의 치수보다 크면, 본딩와이어(3)에 접촉되지 않도록 각 반도체장치를 마운트하는 것이 가능해진다. 따라서, 수지(9)의 높이는 반도체칩(1)의 높이와 동일하지 않아도 좋다.
실시형태 4의 반도체 장치의 제조방법에 있어서, 밀봉공정에서는 반도체칩(1)의 주위에서 반도체칩(1)의 거의(실질적으로) 상면의 높이위치까지 수지(9)를 포팅한다. 그리고, 1매의 보호커버(50A)는 원기판(2A)의 복수의 전극에 접속된 복수의 와이어를 둘러싸는 크기의 개구부(51)를 갖고, 1매의 보호커버(50)의 두께와 수지(9)의 두께의 합이, 원기판(2A)의 상면으로부터 와이어(3)의 최고 높이 위치까지의 치수보다 커지도록 설정되고, 수지(9)가 반경화된 상태에서 1매의 보호커버(50A)를 수지(9)에 억압하여 접착한다. 그 후, 개개의 반도체 장치로 개편화한다.
실시형태 4에서도 실시형태 1과 동일한 작용효과를 가질 수 있다.
(실시형태 5)
또한, 도 10에 도시한 반도체 장치(200)와 같이, 실시형태 5에서 도시한 박판 수지제 커버(50)를 제작하는 1매의 큰 보호커버(50A)(도 9(b) 참조)는 실시형태 2(도 4 참조)와 동일하게, 수지(9) 상에 접착제(6)를 도포하여 수지(9)에 접착해도 좋다. 또한, 이 때 박판 수지제 커버(50)는 경화되어 있으므로, 접착제를 수지(9) 위가 아니라, 박판 수지제 커버(50)측에 도포하고, 이 도포한 접착제의 측을 수지(9)로 억압하도록 해도 좋다.
실시형태 5의 반도체 장치의 제조방법에서, 밀봉공정에서는 반도체칩(1)의 주위에서 반도체칩(1)의 거의 상면의 높이위치까지 수지(9)를 포팅하고, 보호커버(50A)는 원기판(2A)의 전극에 접속된 와이어(3)를 둘러싸는 크기의 개구부(51)를 갖고, 보호커버(50A)의 두께와 수지(9)의 두께의 합이, 원기판(2A)의 상면으로부터 와이어(3)의 최고 높이 위치까지의 치수보다 커지도록 형성되고, 수지(9)가 경화된 후에 수지(9)에 보호커버(50A)를 접착제(6)로 접착하는 것이다.
실시형태 5에서도 실시형태 1과 동일한 작용효과를 가질 수 있다.
(실시형태 6)
도 11은 실시형태 6의 반도체 장치(110)의 단면도이다. 도 11은 도 1의 Ⅱ-Ⅱ선 단면에 상당하는 도면이다. 실시형태 6에서는 반도체칩(1) 상방에 보호커버(500)로 공간(SP1)을 형성했다. 실시형태 6의 반도체 장치(110)의 커버(500)에는 개구(501)가 설치되어 있다. 개구(501)는 예를 들어 1㎜ 이하의 작은 개구이다.
이와 같은 구조의 반도체 장치(110)는 반도체칩(1)이 외부공기에 접촉되는 형태에서의 사용에 적합하다. 예를 들어, 가스검지나 음향검출을 위한 기능소자가 반도체칩(1)에 설치되어 있는 경우이다.
또한, 보호커버(500)의 개구(501)의 크기는 반도체 장치의 사양에 맞추어 적절하게 변경된다.
이 실시형태에서도 실시형태 1과 동일한 작용효과를 가질 수 있다.
도 12는 실시형태 6에 따른 반도체 장치의 제조방법을 설명하는 도면이다.
도 12에 도시한 바와 같이, 도 9(b)의 보호커버(50A)의 개구부(51)보다 작은 개구부(501)를 구비하는 수지제 박판 보호커버(500A)를, 도 3(c)에 도시한 중간제품(10B)을 반경화 상태의 수지(4)의 표면에 억압하여 접착한 것이다.
실시형태 6에서도 실시형태 1과 동일한 작용효과를 가질 수 있다.
(실시형태 7)
도 13은 실시형태 7의 반도체 장치(120)를 도시한 단면도이고, 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 도면이다. 개구부(501)를 갖는 보호커버(500)는 경화된 수지(4)의 상면에 접착제(6)로 접착되어 있다.
(실시형태 8)
도 14는 실시형태 8에 의한 반도체 장치의 제조방법을 설명하는 도면이다. 본 실시형태는 실시형태 4의 중간제품(20B)(도 9(c) 참조)에, 도 9(b)의 보호커버(50)의 개구부(51)보다 작은 개구부(501)를 구비하는 보호커버(500A)를 접착한 것이다. 보호커버(500A)의, 틀부(52)에의 접착은 접착제를 사용해도 좋다.
또는, 도시를 생략하지만 틀부(52)에 추가로 수지를 포팅하고, 이 수지가 반경화 또는 미경화 상태에서 보호커버(500A)를 억압하여 접착해도 좋다.
(실시형태 9, 10)
도 15(a)는 실시형태 9의 반도체 장치(300)를 도시한 단면도이고, 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 도면이다.
도 15(b)는 실시형태 10의 반도체 장치(310)를 도시한 단면도이고, 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 도면이다.
이들 반도체 장치(300, 310)에서는 본딩와이어(3)의 상부를 덮고, 반도체칩(1)에 탑재된 소자의 상부를 개방하는 정도의 크기의 개구부(551)가 형성된 커버(550)를 사용하고 있다.
도 15(a)에 도시한 실시형태 9의 반도체 장치(300)는 수지제의 박판 보호커버(550)를 반경화 상태의 수지(4)의 표면에 억압하여 접착하고 있다.
도 15(b)에 도시한 실시형태 10의 반도체 장치(310)에서는 수지제의 박판보호커버(550)는 경화된 수지(4)의 상면에 접착제(6)로 접착되어 있다.
(실시형태 11)
도 16은 실시형태 11의 반도체 장치(320)를 도시한 단면도이고, 도 7의 Ⅷ-Ⅷ선 단면에 상당하는 도면이다. 반도체 장치(320)는 기판(2)의 상면에 2개의 기능이 다른 반도체칩(1a, 1b)를 탑재하고 있다. 이들 보호커버(560)는 반도체칩(1a)의 기능소자의 상방에 개구하는 개구부(561a)와, 반도체칩(1b)의 기능소자의 상방에 개구하는 개구부(561a)가 각각 설치되어 있다.
이상의 설명은 본 발명의 실시형태의 예이고, 본 발명은 이들 실시형태나 변형예에 한정되지 않는다. 당업자이면, 본 발명의 특징을 손상시키지 않고 이들의 실시형태나 변형예를 조합시키고, 또한 여러가지 변형실시를 하는 것이 가능하다.
예를 들어, 실시형태 1의 밀폐구조는 포토다이오드(PD)나 발광다이오드(LED) 등의 발광소자를 탑재한 반도체칩이나, EPROM 등의 반도체칩에도 적용할 수 있다. 이 경우, 당연하지만 커버(5A)에는 투명한 수지나 유리판으로 작성한 평판을 사용한다.
또한, 상술한 실시형태 1~11에서는 수지(4)를 열경화성 수지로서 설명했지만, 본 발명은 이에는 한정되지 않고, 수지(4)로서 열경화성 수지 이외의 재료를 사용해도 좋다. 예를 들어, 자외선 경화수지를 수지(4)로서 사용할 수도 있다.
상술한 실시형태 1~11에서는 복수의 반도체칩(1)에 걸치도록, 1매의 보호커버(5A, 50A 또는 500A)를 수지(4)의 상면에 접착하는 접착공정 후, 1매의 보호커버(5A, 50A 또는 500A)가 수지(4)를 통하여 접착된 원기판(2A)을 개개의 반도체 장치로 절단하는 절단공정을 실시하는 예를 설명했다. 그러나, 본 발명에 따른 반도체 장치의 제조방법은 이에는 한정되는 것은 아니다. 예를 들어, 복수의 반도체칩(1)이 실장되어 수지 밀봉된 원기판(2)을 개개의 반도체 장치에 대응하도록 절단하여 개편화한 후, 개개의 반도체 장치에 수지제의 박판보호커버(5, 50, 500, 550 또는 560)를 수지(4)에 접착하도록 해도 좋다. 구체적으로는 수지(4)를 포팅하여 경화시킨 후, 원기판(2)을 개개의 반도체 장치에 대응하도록 절단하여 개편화한다. 그 후, 수지(4)의 표면에 접착제(6)로 보호커버(5)를 접착한다.
다음의 우선권 기초 출원의 개시 내용은 인용문으로서 여기에 편성된다.
일본 특허출원 2013년 제94349호(2013년 4월 26일 출원)
1, 1a, 1b: 반도체칩 2: 기판
2A: 원기판 3: 본딩와이어
4: 수지
5, 50, 500, 550, 560: 박판수지제 커버
5A, 50A, 500A: 1매의 대면적의 보호커버
6: 접착제 7A: 수지층
8: 지지박판 9: 수지
51, 501, 551, 561a, 561b: 개구부
52: 틀부
10, 20, 100, 110, 120, 200, 300, 310, 320: 반도체 장치

Claims (1)

  1. 기능소자를 갖는 적어도 1개의 반도체칩이 기판의 상면에 배치되고, 상기 기판의 상기 상면에 설치된 전극과 상기 반도체칩의 전극이 와이어로 접속된 반도체 장치의 제조방법으로서,
    복수개분의 상기 기판의 크기를 갖고, 상면에 상기 적어도 1개의 반도체칩의 각각의 상기 전극에 접속되는 전극이 형성된 1매의 원기판의 상기 상면에 복수의 상기 반도체칩을 소정의 위치에 배치하고 고정하는 고정공정,
    상기 복수의 반도체칩의 상기 전극과 상기 원기판의 상기 전극을 와이어로 접속하는 접속공정,
    상기 원기판의 상기 상면에서 상기 각 반도체칩의 주위에 상기 와이어의 최고 높이 위치보다 높아지도록 열경화성 수지를 포팅하여 상기 각 반도체칩의 측방 전둘레를 수지 밀봉하는 밀봉공정,
    상기 수지를 가열하여 반경화 상태로 하는 반경화 공정,
    상기 복수의 반도체칩을 걸치도록, 상기 각 반도체칩의 보호커버가 되는 1매의 보호커버를 상기 수지의 표면에 접착하는 접착공정,
    상기 보호커버가 접착된 상기 수지를 경화하는 경화 공정, 및
    상기 1매의 보호커버가 상기 수지를 통하여 상기 원기판에 접착된 반도체 장치 집합체를 개개의 반도체 장치로 절단하는 절단공정을 구비하고,
    상기 각 반도체칩의 상기 상면과 상기 1매의 보호커버의 내면과의 사이에 상기 와이어가 일부 노출되는 공간이 형성되도록, 상기 각 반도체칩의 측방 전둘레를 밀봉하는 상기 수지의 상기 표면에 상기 1매의 보호커버가 접착되고,
    상기 반경화 공정은, 상기 수지를 가열해 상기 수지로부터 가스를 방출하여, 상기수지를 반경화 상태로 하는, 반도체 장치의 제조방법.
KR1020187036204A 2013-04-26 2014-03-28 반도체 장치의 제조방법 및 반도체 장치 Expired - Fee Related KR101973350B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013094349A JP6059074B2 (ja) 2013-04-26 2013-04-26 半導体装置の製造方法
JPJP-P-2013-094349 2013-04-26
PCT/JP2014/059280 WO2014174995A1 (ja) 2013-04-26 2014-03-28 半導体装置の製造方法および半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157030396A Division KR101943697B1 (ko) 2013-04-26 2014-03-28 반도체 장치의 제조방법 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20180135999A KR20180135999A (ko) 2018-12-21
KR101973350B1 true KR101973350B1 (ko) 2019-04-26

Family

ID=51791577

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187036204A Expired - Fee Related KR101973350B1 (ko) 2013-04-26 2014-03-28 반도체 장치의 제조방법 및 반도체 장치
KR1020157030396A Expired - Fee Related KR101943697B1 (ko) 2013-04-26 2014-03-28 반도체 장치의 제조방법 및 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157030396A Expired - Fee Related KR101943697B1 (ko) 2013-04-26 2014-03-28 반도체 장치의 제조방법 및 반도체 장치

Country Status (6)

Country Link
US (1) US9570407B2 (ko)
JP (1) JP6059074B2 (ko)
KR (2) KR101973350B1 (ko)
CN (1) CN105144358B (ko)
TW (1) TWI607513B (ko)
WO (1) WO2014174995A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR101753540B1 (ko) * 2016-11-25 2017-07-04 황영준 드로잉 카페
KR102576868B1 (ko) * 2018-07-31 2023-09-11 삼성디스플레이 주식회사 표시장치
EP4078668B1 (de) * 2019-12-19 2024-01-10 EV Group E. Thallner GmbH Vereinzeltes verkapseltes bauelement und verfahren zu dessen herstellung
CN112739054A (zh) * 2020-12-11 2021-04-30 昆山丘钛光电科技有限公司 一种smt元件贴片方法及电路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035779A (ja) * 2005-07-25 2007-02-08 Canon Inc リードレス中空パッケージ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967215B2 (ja) 1990-10-12 1999-10-25 株式会社村田製作所 チップ型電子部品の製造方法
JPH11307664A (ja) 1998-04-23 1999-11-05 Sony Corp 電子パッケージ部品の製造方法とこの製造方法による電子パッケージ部品
JP2002368028A (ja) * 2001-06-13 2002-12-20 Nec Corp 半導体パッケージ及びその製造方法
JP3872404B2 (ja) * 2002-08-29 2007-01-24 京セラ株式会社 光半導体装置
JP4528100B2 (ja) * 2004-11-25 2010-08-18 新光電気工業株式会社 半導体装置及びその製造方法
JP2007035579A (ja) * 2005-07-29 2007-02-08 Sanyo Electric Co Ltd 有機エレクトロルミネッセント素子及び有機エレクトロルミネッセント表示装置
JP2008103460A (ja) * 2006-10-18 2008-05-01 Sony Corp 半導体パッケージ及びその製造方法
JP5213736B2 (ja) * 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置
JP2010187182A (ja) * 2009-02-12 2010-08-26 Yamaha Corp 半導体装置及びその製造方法
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
JP2011126943A (ja) * 2009-12-15 2011-06-30 Seiko Epson Corp 接合方法および封止型デバイスの製造方法
JP2013094349A (ja) 2011-10-31 2013-05-20 Kinji Iwauchi 介護用リフト付台車
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035779A (ja) * 2005-07-25 2007-02-08 Canon Inc リードレス中空パッケージ及びその製造方法

Also Published As

Publication number Publication date
US9570407B2 (en) 2017-02-14
TW201501218A (zh) 2015-01-01
JP6059074B2 (ja) 2017-01-11
WO2014174995A1 (ja) 2014-10-30
US20160086895A1 (en) 2016-03-24
KR20180135999A (ko) 2018-12-21
CN105144358B (zh) 2018-01-02
CN105144358A (zh) 2015-12-09
KR20160003669A (ko) 2016-01-11
KR101943697B1 (ko) 2019-01-29
JP2014216557A (ja) 2014-11-17
TWI607513B (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
KR101973350B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
TW201032194A (en) Display device and method for fabricating the same
TW200727446A (en) Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
JP6722595B2 (ja) フレキシブル表示パネル、その製造方法、及び該フレキシブル表示パネルを形成するための装置
WO2011018973A1 (ja) Ｍｅｍｓセンサパッケージ
KR20140053563A (ko) 적층 기재, 이를 이용한 기판의 제조 방법, 기판
US20060273437A1 (en) Optoelectronic semiconductor assembly with an optically transparent cover, and a method for producing optoelectronic semiconductor assembly with an optically transparent cover
CN1835195A (zh) 具有层合晶穴的半导体封装构造的制造方法
WO2007037221A1 (ja) 機能素子パッケージ及びその製造方法
US20250098347A1 (en) Semiconductor device and method for manufacturing a semiconductor device
US7705437B2 (en) Semiconductor device
CN100454505C (zh) 半导体装置及其制法
JP2009260260A (ja) 半導体装置およびその製造方法
JP5396881B2 (ja) 電子装置の製造方法
JP2004007051A (ja) 封止用部材およびこれを用いた表面弾性波装置の製造方法
JP2009164362A (ja) 固体撮像装置及びその製造方法
JP7226681B2 (ja) 電子部品およびその製造方法並びに電子部品の実装方法
CN100483747C (zh) 光学组件的封装构造及其制造方法
WO2014027476A1 (ja) 半導体デバイス
US10374104B2 (en) Waterproof electronic packaging structure and method for making the same
JP7226680B2 (ja) 電子部品の製造方法
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
CN2678142Y (zh) 光感测芯片的封装结构
JP6102263B2 (ja) 半導体装置の製造方法
JP5825854B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A16-div-PA0104

St.27 status event code: A-0-1-A10-A18-div-PA0104

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U12-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PC1903 Unpaid annual fee

Not in force date: 20220423

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20220423

St.27 status event code: N-4-6-H10-H13-oth-PC1903