[go: up one dir, main page]

JP6056852B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6056852B2
JP6056852B2 JP2014512343A JP2014512343A JP6056852B2 JP 6056852 B2 JP6056852 B2 JP 6056852B2 JP 2014512343 A JP2014512343 A JP 2014512343A JP 2014512343 A JP2014512343 A JP 2014512343A JP 6056852 B2 JP6056852 B2 JP 6056852B2
Authority
JP
Japan
Prior art keywords
wiring
conductivity type
semiconductor device
impurity diffusion
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014512343A
Other languages
English (en)
Other versions
JPWO2013161249A1 (ja
Inventor
新保 宏幸
宏幸 新保
田丸 雅規
雅規 田丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2013161249A1 publication Critical patent/JPWO2013161249A1/ja
Application granted granted Critical
Publication of JP6056852B2 publication Critical patent/JP6056852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85Complementary IGFETs, e.g. CMOS
    • H10D84/859Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10Integrated device layouts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置のレイアウトに関するものであり、特に、高速化と高集積化を実現する半導体装置に関する。
従来の半導体装置では、横方向に伸びて形成されたN型ウェル領域とP型ウェル領域にトランジスタがそれぞれ形成され、かつ、N型ウェル領域とP型ウェル領域が縦方向に交互に配置される。このようなスタンダードセル構造が一般的に知られている。
従来のスタンダードセル構造は、例えば特許文献1に示すように、単位セル内のトランジスタに電源を供給するために、縦方向に延びた電源配線と、横方向に延びた電源配線を用いていた。つまり、従来のスタンダードセル構造は、セルの基板に電位を供給するためには、信号配線と同じメタル配線層を2層分使用している。よって、従来のスタンダードセル構造は、信号配線の配置には大きな制約がある。
また、特許文献2に示すように、従来のスタンダードセル構造は、セル列内にセルへの基板電源を供給するための専用セル(以下、タップ・セルと呼ぶ)を別途用意し、専用セルからトランジスタの基板(ウェル領域)に電源を供給している。
特開2008−300765号公報 特開2002−334933号公報
しかしながら、従来の半導体装置には、セルに電源を供給するために、信号配線と同じメタル配線層を2層(縦方向の電源配線と横方向の電源配線)使用している半導体装置がある。このような半導体装置では、信号配線の配線リソースが減少してしまう。その結果、チップ面積が増大するという課題がある。
また、従来のタップセルは、電源配線からコンタクトホールを介して基板に基板電源を供給している。このような従来のタップセルは、コンタクトホールの形成不良が発生した場合、コンタクトホールの抵抗増やオープン不良が生じるという問題がある。これらの問題を回避するためには、コンタクトホールの数を増やせばよいが、コンタクトホールを増やすと、半導体装置の面積が増大するという課題がある。
上記の課題を鑑み、本発明は配線リソースを確保し、かつ、面積を増大させることなく、確実に基板電源を供給できる半導体装置を提供することを目的とする。
本発明の半導体装置の一態様では、第一の方向に延びて形成される複数の第一導電型領域と、第一の方向に延びて形成される複数の第二導電型領域とを有し、第一導電型領域と第二導電型領域が第一の方向と垂直方向である第二の方向に交互に並ぶように、複数の第一導電型領域と複数の第二導電型領域が配置される。そして、複数の第一導電型領域にそれぞれ形成される複数の第一の不純物拡散領域と、複数の第一の不純物拡散領域のそれぞれに接し、第二の方向に延伸する第一のローカル配線と、第一のローカル配線より上層に形成され、第一の方向に延伸する第一の電位給電配線と、第一のローカル配線と第一の電位給電配線とを接続するコンタクトホールと、第二の方向に延伸し、第一導電型領域上に形成されるダミーゲートとを備える。そして、第一のローカル配線とダミーゲートとが接する。または、第一の不純物拡散領域とダミーゲートとが接する。または、第一の不純物拡散領域とダミーゲートとが平面視で少なくとも一部の領域が重なっている。
本発明によれば、配線リソースを確保し、かつ、面積を増大させることなく基板電源を供給できる。
図1Aは、第1の実施形態に係る半導体装置のレイアウト構造を示す平面図である。 図1Bは、図1Aの線X−Xにおける断面図である。 図1Cは、図1Aの線Y−Yにおける断面図である。 図2は、第1の実施形態の変形例に係る半導体装置のレイアウト構造を示す平面図である。 図3Aは、第2の実施形態に係る半導体装置のレイアウト構造を示す平面図である。 図3Bは、図3Aの線X−Xにおける断面図である。 図3Cは、図3Aの線Y−Yにおける断面図である。 図4Aは、第3の実施形態に係る半導体装置のレイアウト構造を示す平面図である。 図4Bは、図4Aの線X−Xにおける断面図である。 図4Cは、図4Aの線Y−Yにおける断面図である。 図5Aは、第4の実施形態に係る半導体装置のレイアウト構造を示す平面図である。 図5Bは、図5Aの線X−Xにおける断面図である。 図5Cは、図5Aの線Y−Yにおける断面図である。 図6Aは、第5の実施形態に係る半導体装置のレイアウト構造を示す平面図である。 図6Bは、図6Aの線X−Xにおける断面図である。
(第1の実施形態)
以下、本発明の実施形態について、図面を参照しながら説明する。
図1A〜Cは、第1の実施形態に係る半導体装置の構造を示す図である。図1Aはレイアウト構造を示す平面図であり、図1Bは図1Aの線X−Xの断面図、図1Cは図1Aの線Y−Yにおける断面図である。
以下、図1A〜Cを参照しながら第1の実施形態の半導体装置について説明する。図1Aに示すとおり、N型ウェルWnとP型ウェルWpのそれぞれが、横方向(第1の方向)に延びて形成されている。そして、縦方向(第2の方向)にN型ウェルWnとP型ウェルWpが交互に繰り返して配置されている。
それぞれのウェル領域には、不純物拡散領域とゲート電極が形成され、トランジスタが形成されている。また、トランジスタに隣接して、ダミーゲート6が形成されている。また、ウェル領域に形成されたトランジスタに電位を給電するための電位給電配線1が第1の方向に延びて形成されている。例えば、P型ウェルWpの上層には、電位給電配線1aが第1の方向に延びて不純物拡散領域に電源(VDD)を供給している。また、N型ウェルWnの上層には、電位給電配線1bが第1の方向に延びて不純物拡散領域に接地電位(VSS)を供給している。
ローカル配線3が縦方向(第2の方向)に延びており、ローカル配線3は、電位給電配線1より下層に配置されている。電位給電配線1とローカル配線3はコンタクトホール2で接続されている。例えば、電位給電配線1aとローカル配線3aは、コンタクトホール2aを介して接続されている。また、電位給電配線1bとローカル配線3bは、コンタクトホール2bを介して接続されている。
なお、実際には、電位給電配線1が配置されている配線層や、その上の層には、各々のトランジスタのソース・ドレイン配線や、トランジスタ間の信号配線などが、形成されているが、図1Aでは図示を省略している。
次に、図1B、図1Cを参照しながら、第1の実施形態について説明する。なお、同一の構成については同じ符号を付して説明を省略する。
図1Bに示すとおり、P型ウェルWp上には、ローカル配線3aと3bが配置されている。ローカル配線3aはコンタクトホール2aを介して、電位給電配線1aと接続されている。P型ウェル領域内では、ローカル配線3bは電位給電配線とは接続されていない。コンタクトホール2と接している領域におけるローカル配線3aの配線幅は、W1である。
また、図1Cに示す通り、P型ウェルWp上には、ローカル配線3aと3bが配置され、ローカル配線3a、3bに隣接して、かつ、並行に、ダミーゲート6aと6bが形成されている。さらにダミーゲート6bの隣には、トランジスタ5が形成されている。ローカル配線3aの下方には不純物拡散領域4aがあり、不純物拡散領域4aは、P型ウェルWpと同一極性であるP型の不純物が注入されて形成されている。この構成により、不純物拡散領域4aは、ローカル配線3aから不純物拡散領域4aを介して、トランジスタ5の基板(P型ウェルWp)に電位を供給することができる。
不純物拡散領域4aとローカル配線3aが接する領域では、ローカル配線3aの配線幅はW2(W2>W1)となっており、他の箇所のローカル配線3aの配線幅より太くなっている。このように、基板電位供給用の不純物拡散領域4a上では、ローカル配線の配線は幅が他の箇所に比べ太いため、不純物拡散領域4aと、ローカル配線3aをより確実に接続させることができる。
第1の実施形態では、トランジスタの基板へ電位を供給するために、不純物拡散領域4と直接、接するローカル配線3、及び、電位給電配線1とを用いている。この構成により、基板電位を供給するために使用するメタル配線層は、電位給電配線1の1層である。よって、従来、基板への電位供給のためにメタル配線層を2層必要としていたのに対し、本実施形態では、メタル配線層を1層しか使用しないため、基板電位供給領域におけるメタル配線層のリソースを信号配線に振り分けることが可能となる。その結果、チップ面積削減の効果を得ることができる。
また、第1の実施形態では、上記説明から明らかなように、縦方向に延びるローカル配線3は、直接、不純物拡散領域4と接しているため、ローカル配線3と不純物拡散領域4との交差点が全て、接することなる。よって、コンタクトホールを用いて接続する場合に比べ、広い接続面を持つことができ、面積効率のよいレイアウト構造を提供することができる。
なお、図1Aでは1本の電位給電配線1と1本のローカル配線3の交点を1つのコンタクトホール2で接続しているが、1つの交点を2つ以上のコンタクトホールで接続してもよい。
なお、図1Aを用いて説明した第1の実施形態では、不純物拡散領域4は各セル列にそれぞれ分離して形成しているが、例えば、不純物拡散領域4bと不純物拡散領域4cを分離せず1つの不純物拡散領域として形成するなどしてもよい。
(第1の実施形態の変形例)
次に第1の実施形態の変形例について図2を参照しながら説明する。図2は、第1の実施形態の変形例に係る半導体装置のレイアウト構造を示す平面図である。なお、図1A〜Cを参照しながら説明した第1の実施形態と同様の構成については、同一の符号を付して、説明を省略する。
図1A〜Cを参照しながら説明した第1の実施形態と異なる点は、ローカル配線3bと電位給電配線1とを接続するコンタクトホール2と、ローカル配線3bと、電位給電配線1bとを接続するコンタクトホール2bとが形成されていない点である。
本実施形態では、電位給電配線1と1aは、ローカル配線3aに電位を供給しているが、電位給電配線1と1bは、ローカル配線3bに電位を供給していない。
第1の実施形態の変形例についても、第1の実施形態と同様の効果を得ることができる。
(第2の実施形態)
次に、第2の実施形態について、図面を参照しながら説明する。図3A〜Cは、第2の実施形態に係る半導体装置の構造を示す図である。図3Aはレイアウト構造を示す平面図であり、図3Bは図3Aの線X−Xの断面図、図3Cは図3Aの線Y−Yにおける断面図である。なお、図1を参照しながら説明した第1の実施形態と同様の構成については、同一の符号を付して、説明を省略する。
図1を参照しながら説明した第1の実施形態との違いは、ローカル配線3c、3dの配線幅が、図1のローカル配線3a、3bの配線幅より太い点である。また、図3Cに示す通り、ローカル配線3c、3dのそれぞれが、ダミーゲート6a、6bと重なりあっている点である。ダミーゲート6は回路動作上に機能を持たないので、ローカル配線3c、3dと電気的に接続されても問題ない。
第2の実施形態についても、第1の実施形態と同様の効果を得ることができる。この構成によると、第1の実施形態の効果に加え、配線幅を広くできるので、配線抵抗を削減することができる。その結果、IR−dropを抑制し、回路性能を向上させることが出来る。
なお、本変形例では、ローカル配線3c、3dの配線幅が太いため、ローカル配線3と電位給電配線1とを接続するコンタクトホール2cは3つ設けているが、第1の実施形態と同様に1つのコンタクトホールでローカル配線3cと電位給電配線1aとを接続してもよい。
(第3の実施形態)
次に、第3の実施形態について、図面を参照しながら説明する。図4A〜Cは、第3の実施形態に係る半導体装置の構造を示す図である。図4Aはレイアウト構造を示す平面図であり、図4Bは図4Aの線X−Xの断面図、図4Cは図4Aの線Y−Yにおける断面図である。なお、図1A〜Cを参照しながら説明した第1の実施形態と同様の構成については、同一の符号を付して、説明を省略する。
図1A〜Cを参照しながら説明した第1の実施形態と本実施形態との違いは、第1の実施形態では、ローカル配線3a、3cの配線幅が部分的に太くなっていたが、図4A〜Cに示す第3の実施形態では、ローカル配線3e、3fの配線幅がすべて一定のW1である点である。また、第1の実施形態と本実施形態との違いは、不純物拡散領域4が、ローカル配線3の真下に形成されている点である。
本実施形態では、ローカル配線3の配線幅が一定であり、段差を持たない。よって、ローカル配線3の配線幅が部分的に異なる第1の実施形態や、第2の実施形態に比べ、本実施形態では、第1の実施形態と同様の効果に加え、設計どおりに製造しやすく歩留まりをより改善できる。
(第4の実施形態)
次に、第4の実施形態について、図面を参照しながら説明する。図5A〜Cは、第4の実施形態に係る半導体装置の構造を示す図である。図5Aはレイアウト構造を示す平面図であり、図5Bは図5Aの線X−Xの断面図、図5Cは図5Aの線Y−Yにおける断面図である。なお、図4A〜Cを参照しながら説明した第3の実施形態と同様の構成については、同一の符号を付して、説明を省略する。
図4A〜Cを参照しながら説明した第3の実施形態と第4の実施形態との違いは、第3の実施形態では、ダミーゲート6aの下に不純物拡散領域4aが配置されていないのに対し、第4の実施形態では、ダミーゲート6aの下に不純物拡散領域4aが配置されている。さらに、第4の実施形態では、ダミーゲート6aの上にローカル配線3eが重なって形成され、ダミーゲート6bの上にローカル配線3fが重なって形成されている。従来の半導体装置の構成では、不純物拡散領域にメタル配線からコンタクトホールを介して、基板電位を供給していたが、一方、本実施形態では、ローカル配線3が、不純物拡散領域と直接接しているため、ダミーゲート6をローカル配線3の下に、配置することができる。従来、コンタクトホールとダミーゲートとを重なり合わせることが難しかったが、本実施形態の構成では、ローカル配線3を用いているため、ダミーゲート6を不純物拡散領域4上に構成にすることができるようになる。よってチップ面積を小さくすることができる。
なお、第4の実施形態についても、第1の実施形態と同様の効果を得ることができる。
(第5の実施形態)
次に、第5の実施形態について、図面を参照しながら説明する。
図6A、Bは、第5の実施形態に係る半導体装置の構造を示す図である。図6Aはレイアウト構造を示す平面図であり、図6Bは図6Aの線X−Xの断面図である。なお、図1A〜Cを参照しながら説明した第1の実施形態と同様の構成については、同一の符号を付して、説明を省略する。
図1A〜Cを参照しながら説明した第1の実施形態と本実施形態との違いは、第1の実施形態では、ローカル配線3は縦方向だけに延びていたが、第5の実施形態では、ローカル配線3は横方向(第2の方向)にも延びている。図6Bに示す通り、横方向に延びたローカル配線3hは電位給電配線1aと平面視で重なりあっており、ローカル配線3と電位給電配線1aは、コンタクトホール2cを介して接続されている。つまり、ローカル配線3は、並走する電位給電配線1とコンタクトホールで裏打ちされている。
本実施形態では、第1の実施形態と同様の効果に加え、次の効果も得ることができる。本実施形態では、電位給電配線とローカル配線を多数のコンタクトホールで接続できるため、コンタクトホールの形成不良の電源構造の特性に左右されにくく、エレクトロマイグレーションや瞬時電流にも強いという効果が得られる。
なお、上記第1〜第5の実施形態では、平行に並ぶ2本のローカル配線のどちらか一方から必ず全てのウェルに電位が供給されていたが、全てのウェルに必ずしも平行に並ぶ2本のローカル配線から電位を供給する必要はない。
また、上記第1〜第5の実施形態では、2本のローカル配線が隣接して一対の配線として形成されているが、必ずしも一対である必要はなく、1本のローカル配線だけを配線してもよい。
本発明に係る半導体装置では、信号配線のリソースを向上させることができ、かつ、面積を増大させることなくより多くの基板コンタクト領域を確保することができる。
1,1a,1b 電位給電配線
2,2a,2b,2c コンタクトホール
3,3a,3b,3c,3d,3e,3f,3h ローカル配線
4a,4b,4c 不純物拡散領域
5 トランジスタ
6,6a,6b ダミーゲート
Wn N型ウェル
Wp P型ウェル

Claims (8)

  1. 第一の方向に延びて形成される複数の第一導電型領域と、前記第一の方向に延びて形成される複数の第二導電型領域とを有し、
    第一導電型領域と第二導電型領域が前記第一の方向と垂直方向である第二の方向に交互に並ぶように、前記複数の第一導電型領域と前記複数の第二導電型領域が配置される
    半導体装置であって、
    前記複数の第一導電型領域にそれぞれ形成される複数の第一の不純物拡散領域と、
    前記複数の第一の不純物拡散領域のそれぞれに接し、前記第二の方向に延伸する第一のローカル配線と、
    前記第一のローカル配線より上層に形成され、前記第一の方向に延伸する第一の電位給電配線と、
    前記第一のローカル配線と前記第一の電位給電配線とを接続するコンタクトホールと、
    前記第二の方向に延伸し、前記第一導電型領域上に形成されるダミーゲートとを備え、
    前記第一のローカル配線と前記ダミーゲートとが接する
    ことを特徴とする半導体装置。
  2. 第一の方向に延びて形成される複数の第一導電型領域と、前記第一の方向に延びて形成される複数の第二導電型領域とを有し、
    第一導電型領域と第二導電型領域が前記第一の方向と垂直方向である第二の方向に交互に並ぶように、前記複数の第一導電型領域と前記複数の第二導電型領域が配置される
    半導体装置であって、
    前記複数の第一導電型領域にそれぞれ形成される複数の第一の不純物拡散領域と、
    前記複数の第一の不純物拡散領域のそれぞれに接し、前記第二の方向に延伸する第一のローカル配線と、
    前記第一のローカル配線より上層に形成され、前記第一の方向に延伸する第一の電位給電配線と、
    前記第一のローカル配線と前記第一の電位給電配線とを接続するコンタクトホールと、
    前記第二の方向に延伸し、前記第一導電型領域上に形成されるダミーゲートとを備え、
    前記第一の不純物拡散領域と前記ダミーゲートとが接する
    ことを特徴とする半導体装置。
  3. 第一の方向に延びて形成される複数の第一導電型領域と、前記第一の方向に延びて形成される複数の第二導電型領域とを有し、
    第一導電型領域と第二導電型領域が前記第一の方向と垂直方向である第二の方向に交互に並ぶように、前記複数の第一導電型領域と前記複数の第二導電型領域が配置される
    半導体装置であって、
    前記複数の第一導電型領域にそれぞれ形成される複数の第一の不純物拡散領域と、
    前記複数の第一の不純物拡散領域のそれぞれに接し、前記第二の方向に延伸する第一のローカル配線と、
    前記第一のローカル配線より上層に形成され、前記第一の方向に延伸する第一の電位給電配線と、
    前記第一のローカル配線と前記第一の電位給電配線とを接続するコンタクトホールと、
    前記第二の方向に延伸し、前記第一導電型領域上に形成されるダミーゲートとを備え、
    前記第一の不純物拡散領域と前記ダミーゲートとが平面視で少なくとも一部の領域が重なっている
    ことを特徴とする半導体装置。
  4. 請求項1〜3のうちいずれか1項記載の半導体装置において、
    さらに、前記複数の第二導電型領域にそれぞれ形成される複数の第二の不純物拡散領域と、
    前記複数の第二の不純物拡散領域のそれぞれに接し、前記第二の方向に延伸する第二のローカル配線と、
    前記第二のローカル配線より上層に形成され、前記第一の方向に延伸する第二の電位給電配線と、
    前記第二のローカル配線と前記第二の電位給電配線とを接続するコンタクトホールと、を備えた
    ことを特徴とする半導体装置。
  5. 請求項4記載の半導体装置において、
    前記第一のローカル配線は、前記複数の第二の不純物拡散領域とは分離されている
    ことを特徴とする半導体装置。
  6. 請求項1〜3のうちいずれか1項記載の半導体装置において、
    前記第一導電型領域に複数のトランジスタが形成され、
    前記第一のローカル配線は、前記第一の不純物拡散領域を経由して前記複数のトランジスタの基板に電位を供給する
    ことを特徴とする半導体装置。
  7. 請求項1〜3のうちいずれか1項記載の半導体装置において、
    前記第一のローカル配線の前記第一の方向の配線幅は少なくとも二種類の幅があり、
    前記第一の不純物拡散領域と重なる部分の前記第一のローカル配線の前記第一の方向の配線幅は、他の箇所の配線幅より太い
    ことを特徴とする半導体装置。
  8. 請求項1〜3のうちいずれか1項記載の半導体装置において、
    前記第一の電位給電配線は、前記第一導電型領域の上方に配置される
    ことを特徴とする半導体装置。
JP2014512343A 2012-04-24 2013-04-22 半導体装置 Active JP6056852B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012098434 2012-04-24
JP2012098434 2012-04-24
PCT/JP2013/002675 WO2013161249A1 (ja) 2012-04-24 2013-04-22 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2013161249A1 JPWO2013161249A1 (ja) 2015-12-21
JP6056852B2 true JP6056852B2 (ja) 2017-01-11

Family

ID=49482595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014512343A Active JP6056852B2 (ja) 2012-04-24 2013-04-22 半導体装置

Country Status (3)

Country Link
US (1) US9343461B2 (ja)
JP (1) JP6056852B2 (ja)
WO (1) WO2013161249A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070552B1 (en) * 2014-05-01 2015-06-30 Qualcomm Incorporated Adaptive standard cell architecture and layout techniques for low area digital SoC
US11562953B2 (en) 2018-10-23 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Cell having stacked pick-up region
US11404414B2 (en) * 2020-03-24 2022-08-02 Qualcomm Incorporated Integrated device comprising transistor coupled to a dummy gate contact

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115357A (en) * 1979-02-28 1980-09-05 Nec Corp Semiconductor device
JPH02283057A (ja) * 1989-04-25 1990-11-20 Matsushita Electron Corp 不揮発性半導体装置
JPH03209745A (ja) * 1990-01-11 1991-09-12 Fujitsu Ltd スタンダード・セル方式のレイアウト方法
US6560753B2 (en) 2001-02-07 2003-05-06 Hewlett-Packard Development Company, L.P. Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US7737472B2 (en) * 2007-04-05 2010-06-15 Panasonic Corporation Semiconductor integrated circuit device
JP2008300765A (ja) 2007-06-04 2008-12-11 Toshiba Microelectronics Corp 半導体集積回路装置
JPWO2010122754A1 (ja) * 2009-04-22 2012-10-25 パナソニック株式会社 半導体集積回路
JP5596335B2 (ja) * 2009-12-24 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置
JP5594294B2 (ja) * 2009-12-25 2014-09-24 パナソニック株式会社 半導体装置
JP5364023B2 (ja) * 2010-03-29 2013-12-11 パナソニック株式会社 半導体装置
CN102870207A (zh) 2010-10-26 2013-01-09 松下电器产业株式会社 半导体装置
JP5705053B2 (ja) * 2011-07-26 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
WO2013161249A1 (ja) 2013-10-31
JPWO2013161249A1 (ja) 2015-12-21
US20150014781A1 (en) 2015-01-15
US9343461B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
JP6428956B2 (ja) 半導体集積回路装置
US10181469B2 (en) Semiconductor integrated circuit device having a standard cell which includes a fin
US7456447B2 (en) Semiconductor integrated circuit device
JP4711061B2 (ja) 半導体装置
US20120211840A1 (en) Semiconductor integrated circuit device
JP2008166495A (ja) 半導体集積回路装置
JP5547934B2 (ja) 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法
JP5519120B2 (ja) 半導体装置
JP6056852B2 (ja) 半導体装置
JP2006228954A (ja) 半導体装置とそのレイアウト設計方法
US20100308667A1 (en) Arrangement of power supply cells within cell-base integrated circuit
JP4800816B2 (ja) 半導体集積回路装置
JP6031086B2 (ja) 半導体集積回路装置
JP2011199034A (ja) 半導体装置
KR101887275B1 (ko) 반도체 장치 및 그 레이아웃 설계
JP2008193019A (ja) 半導体集積回路装置
JP2007235156A (ja) 半導体装置
TWI720336B (zh) 在採用高密度金屬佈線中之高效能電池設計
JP2011238844A (ja) 半導体装置
JP2007281147A (ja) Cmos半導体集積回路装置
JP4789641B2 (ja) 半導体装置
JP2009158728A (ja) 半導体装置
JP2007109873A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150