JP6056852B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6056852B2 JP6056852B2 JP2014512343A JP2014512343A JP6056852B2 JP 6056852 B2 JP6056852 B2 JP 6056852B2 JP 2014512343 A JP2014512343 A JP 2014512343A JP 2014512343 A JP2014512343 A JP 2014512343A JP 6056852 B2 JP6056852 B2 JP 6056852B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductivity type
- semiconductor device
- impurity diffusion
- extending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000012535 impurity Substances 0.000 claims description 42
- 238000009792 diffusion process Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 16
- 230000000694 effects Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- General Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
以下、本発明の実施形態について、図面を参照しながら説明する。
次に第1の実施形態の変形例について図2を参照しながら説明する。図2は、第1の実施形態の変形例に係る半導体装置のレイアウト構造を示す平面図である。なお、図1A〜Cを参照しながら説明した第1の実施形態と同様の構成については、同一の符号を付して、説明を省略する。
次に、第2の実施形態について、図面を参照しながら説明する。図3A〜Cは、第2の実施形態に係る半導体装置の構造を示す図である。図3Aはレイアウト構造を示す平面図であり、図3Bは図3Aの線X−Xの断面図、図3Cは図3Aの線Y−Yにおける断面図である。なお、図1を参照しながら説明した第1の実施形態と同様の構成については、同一の符号を付して、説明を省略する。
次に、第3の実施形態について、図面を参照しながら説明する。図4A〜Cは、第3の実施形態に係る半導体装置の構造を示す図である。図4Aはレイアウト構造を示す平面図であり、図4Bは図4Aの線X−Xの断面図、図4Cは図4Aの線Y−Yにおける断面図である。なお、図1A〜Cを参照しながら説明した第1の実施形態と同様の構成については、同一の符号を付して、説明を省略する。
次に、第4の実施形態について、図面を参照しながら説明する。図5A〜Cは、第4の実施形態に係る半導体装置の構造を示す図である。図5Aはレイアウト構造を示す平面図であり、図5Bは図5Aの線X−Xの断面図、図5Cは図5Aの線Y−Yにおける断面図である。なお、図4A〜Cを参照しながら説明した第3の実施形態と同様の構成については、同一の符号を付して、説明を省略する。
次に、第5の実施形態について、図面を参照しながら説明する。
2,2a,2b,2c コンタクトホール
3,3a,3b,3c,3d,3e,3f,3h ローカル配線
4a,4b,4c 不純物拡散領域
5 トランジスタ
6,6a,6b ダミーゲート
Wn N型ウェル
Wp P型ウェル
Claims (8)
- 第一の方向に延びて形成される複数の第一導電型領域と、前記第一の方向に延びて形成される複数の第二導電型領域とを有し、
第一導電型領域と第二導電型領域が前記第一の方向と垂直方向である第二の方向に交互に並ぶように、前記複数の第一導電型領域と前記複数の第二導電型領域が配置される
半導体装置であって、
前記複数の第一導電型領域にそれぞれ形成される複数の第一の不純物拡散領域と、
前記複数の第一の不純物拡散領域のそれぞれに接し、前記第二の方向に延伸する第一のローカル配線と、
前記第一のローカル配線より上層に形成され、前記第一の方向に延伸する第一の電位給電配線と、
前記第一のローカル配線と前記第一の電位給電配線とを接続するコンタクトホールと、
前記第二の方向に延伸し、前記第一導電型領域上に形成されるダミーゲートとを備え、
前記第一のローカル配線と前記ダミーゲートとが接する
ことを特徴とする半導体装置。 - 第一の方向に延びて形成される複数の第一導電型領域と、前記第一の方向に延びて形成される複数の第二導電型領域とを有し、
第一導電型領域と第二導電型領域が前記第一の方向と垂直方向である第二の方向に交互に並ぶように、前記複数の第一導電型領域と前記複数の第二導電型領域が配置される
半導体装置であって、
前記複数の第一導電型領域にそれぞれ形成される複数の第一の不純物拡散領域と、
前記複数の第一の不純物拡散領域のそれぞれに接し、前記第二の方向に延伸する第一のローカル配線と、
前記第一のローカル配線より上層に形成され、前記第一の方向に延伸する第一の電位給電配線と、
前記第一のローカル配線と前記第一の電位給電配線とを接続するコンタクトホールと、
前記第二の方向に延伸し、前記第一導電型領域上に形成されるダミーゲートとを備え、
前記第一の不純物拡散領域と前記ダミーゲートとが接する
ことを特徴とする半導体装置。 - 第一の方向に延びて形成される複数の第一導電型領域と、前記第一の方向に延びて形成される複数の第二導電型領域とを有し、
第一導電型領域と第二導電型領域が前記第一の方向と垂直方向である第二の方向に交互に並ぶように、前記複数の第一導電型領域と前記複数の第二導電型領域が配置される
半導体装置であって、
前記複数の第一導電型領域にそれぞれ形成される複数の第一の不純物拡散領域と、
前記複数の第一の不純物拡散領域のそれぞれに接し、前記第二の方向に延伸する第一のローカル配線と、
前記第一のローカル配線より上層に形成され、前記第一の方向に延伸する第一の電位給電配線と、
前記第一のローカル配線と前記第一の電位給電配線とを接続するコンタクトホールと、
前記第二の方向に延伸し、前記第一導電型領域上に形成されるダミーゲートとを備え、
前記第一の不純物拡散領域と前記ダミーゲートとが平面視で少なくとも一部の領域が重なっている
ことを特徴とする半導体装置。 - 請求項1〜3のうちいずれか1項記載の半導体装置において、
さらに、前記複数の第二導電型領域にそれぞれ形成される複数の第二の不純物拡散領域と、
前記複数の第二の不純物拡散領域のそれぞれに接し、前記第二の方向に延伸する第二のローカル配線と、
前記第二のローカル配線より上層に形成され、前記第一の方向に延伸する第二の電位給電配線と、
前記第二のローカル配線と前記第二の電位給電配線とを接続するコンタクトホールと、を備えた
ことを特徴とする半導体装置。 - 請求項4記載の半導体装置において、
前記第一のローカル配線は、前記複数の第二の不純物拡散領域とは分離されている
ことを特徴とする半導体装置。 - 請求項1〜3のうちいずれか1項記載の半導体装置において、
前記第一導電型領域に複数のトランジスタが形成され、
前記第一のローカル配線は、前記第一の不純物拡散領域を経由して前記複数のトランジスタの基板に電位を供給する
ことを特徴とする半導体装置。 - 請求項1〜3のうちいずれか1項記載の半導体装置において、
前記第一のローカル配線の前記第一の方向の配線幅は少なくとも二種類の幅があり、
前記第一の不純物拡散領域と重なる部分の前記第一のローカル配線の前記第一の方向の配線幅は、他の箇所の配線幅より太い
ことを特徴とする半導体装置。 - 請求項1〜3のうちいずれか1項記載の半導体装置において、
前記第一の電位給電配線は、前記第一導電型領域の上方に配置される
ことを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012098434 | 2012-04-24 | ||
JP2012098434 | 2012-04-24 | ||
PCT/JP2013/002675 WO2013161249A1 (ja) | 2012-04-24 | 2013-04-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013161249A1 JPWO2013161249A1 (ja) | 2015-12-21 |
JP6056852B2 true JP6056852B2 (ja) | 2017-01-11 |
Family
ID=49482595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014512343A Active JP6056852B2 (ja) | 2012-04-24 | 2013-04-22 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9343461B2 (ja) |
JP (1) | JP6056852B2 (ja) |
WO (1) | WO2013161249A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9070552B1 (en) * | 2014-05-01 | 2015-06-30 | Qualcomm Incorporated | Adaptive standard cell architecture and layout techniques for low area digital SoC |
US11562953B2 (en) | 2018-10-23 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell having stacked pick-up region |
US11404414B2 (en) * | 2020-03-24 | 2022-08-02 | Qualcomm Incorporated | Integrated device comprising transistor coupled to a dummy gate contact |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55115357A (en) * | 1979-02-28 | 1980-09-05 | Nec Corp | Semiconductor device |
JPH02283057A (ja) * | 1989-04-25 | 1990-11-20 | Matsushita Electron Corp | 不揮発性半導体装置 |
JPH03209745A (ja) * | 1990-01-11 | 1991-09-12 | Fujitsu Ltd | スタンダード・セル方式のレイアウト方法 |
US6560753B2 (en) | 2001-02-07 | 2003-05-06 | Hewlett-Packard Development Company, L.P. | Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit |
US6555467B2 (en) * | 2001-09-28 | 2003-04-29 | Sharp Laboratories Of America, Inc. | Method of making air gaps copper interconnect |
US7737472B2 (en) * | 2007-04-05 | 2010-06-15 | Panasonic Corporation | Semiconductor integrated circuit device |
JP2008300765A (ja) | 2007-06-04 | 2008-12-11 | Toshiba Microelectronics Corp | 半導体集積回路装置 |
JPWO2010122754A1 (ja) * | 2009-04-22 | 2012-10-25 | パナソニック株式会社 | 半導体集積回路 |
JP5596335B2 (ja) * | 2009-12-24 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5594294B2 (ja) * | 2009-12-25 | 2014-09-24 | パナソニック株式会社 | 半導体装置 |
JP5364023B2 (ja) * | 2010-03-29 | 2013-12-11 | パナソニック株式会社 | 半導体装置 |
CN102870207A (zh) | 2010-10-26 | 2013-01-09 | 松下电器产业株式会社 | 半导体装置 |
JP5705053B2 (ja) * | 2011-07-26 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2013
- 2013-04-22 JP JP2014512343A patent/JP6056852B2/ja active Active
- 2013-04-22 WO PCT/JP2013/002675 patent/WO2013161249A1/ja active Application Filing
-
2014
- 2014-09-17 US US14/489,188 patent/US9343461B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2013161249A1 (ja) | 2013-10-31 |
JPWO2013161249A1 (ja) | 2015-12-21 |
US20150014781A1 (en) | 2015-01-15 |
US9343461B2 (en) | 2016-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6428956B2 (ja) | 半導体集積回路装置 | |
US10181469B2 (en) | Semiconductor integrated circuit device having a standard cell which includes a fin | |
US7456447B2 (en) | Semiconductor integrated circuit device | |
JP4711061B2 (ja) | 半導体装置 | |
US20120211840A1 (en) | Semiconductor integrated circuit device | |
JP2008166495A (ja) | 半導体集積回路装置 | |
JP5547934B2 (ja) | 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法 | |
JP5519120B2 (ja) | 半導体装置 | |
JP6056852B2 (ja) | 半導体装置 | |
JP2006228954A (ja) | 半導体装置とそのレイアウト設計方法 | |
US20100308667A1 (en) | Arrangement of power supply cells within cell-base integrated circuit | |
JP4800816B2 (ja) | 半導体集積回路装置 | |
JP6031086B2 (ja) | 半導体集積回路装置 | |
JP2011199034A (ja) | 半導体装置 | |
KR101887275B1 (ko) | 반도체 장치 및 그 레이아웃 설계 | |
JP2008193019A (ja) | 半導体集積回路装置 | |
JP2007235156A (ja) | 半導体装置 | |
TWI720336B (zh) | 在採用高密度金屬佈線中之高效能電池設計 | |
JP2011238844A (ja) | 半導体装置 | |
JP2007281147A (ja) | Cmos半導体集積回路装置 | |
JP4789641B2 (ja) | 半導体装置 | |
JP2009158728A (ja) | 半導体装置 | |
JP2007109873A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6056852 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |