JP6041834B2

JP6041834B2 - ファクシミリ装置

Info

Publication number: JP6041834B2
Application number: JP2014130909A
Authority: JP
Inventors: 邦彦島本
Original assignee: Kyocera Document Solutions Inc
Current assignee: Kyocera Document Solutions Inc
Priority date: 2014-06-26
Filing date: 2014-06-26
Publication date: 2016-12-14
Anticipated expiration: 2034-06-26
Also published as: US20150381855A1; CN105282363A; JP2016010091A; CN105282363B; US9462154B2

Description

本発明は、ファクシミリ装置に関するものである。

ファクシミリ装置は、最初に能力交換を行って通信相手の最大用紙サイズや解像度を特定し、通信相手の最大用紙サイズや解像度によっては、内蔵の画像処理装置で画像の縮小を行った後で、縮小された画像の画像データを通信相手に送信している（例えば特許文献１，２参照）。

特開平３−３０５７１号公報特開平５−８３５２０号公報

あるファクシミリ装置内の画像処理装置は、画像処理を高速に行うために、ＡＳＩＣ（Application Specific Integrated Circuit）などの専用ハードウェアで画像処理を行うハードウェア処理回路を備えており、縮小率に応じて、そのハードウェア処理回路で１または複数段の画像縮小を行うことで、送信すべき画像を生成している。

図４は、副走査方向において５０％の縮小率で画像縮小を行うＡＳＩＣを２つ使って、画像を２５％に縮小してから縮小後の画像をファクシミリで送信する際の画像処理装置の構成例を示すブロック図である。図５は、図４に示す構成の画像処理装置の動作を説明するタイミングチャートである。なお、図５における「B」はバンドを意味し、「L」はラインを意味する。

図４において、通信装置１０１が通信相手との間で通信を行う回路であって、能力交換を行う。ソフトウェアコーデック１０２は、画像データをファクシミリ信号に変換する。ＡＳＩＣ１０３，１０４は、それぞれ、副走査方向において縮小率５０％で画像縮小を行うハードウェア処理回路である。コントローラー１０５は、能力交換の結果に基づいて必要な縮小率（例えば２５％）を特定し、特定した縮小率の画像縮小が行われるように、例えば図４に示すように処理パスをセットする。つまり、例えば２５％の縮小率の場合、コントローラー１０５は、元の画像データをＤＲＡＭ（Dynamic Random Access Memory）などから読み出すデータ読み出し部１０６とＡＳＩＣ１０３との間で１バンド分のバンドメモリー１０７を配置し、ＡＳＩＣ１０３とＡＳＩＣ１０４との間で１バンド分のバンドメモリー１０８を配置し、ＡＳＩＣ１０４とソフトウェアコーデック１０２との間で１バンド分のバンドメモリー１０９を配置している。

ＡＳＩＣ１０３は、バンドメモリー１０７に１バンド分の画像データが格納された時点で、その１バンド分の画像データに対する５０％の画像縮小処理を実行し、処理後の画像データをバンドメモリー１０８に格納する。

また、ＡＳＩＣ１０４は、バンドメモリー１０８に１バンド分の画像データが格納された時点で、その１バンド分の画像データに対する５０％の画像縮小処理を実行し、処理後の画像データをバンドメモリー１０９に格納する。

さらに、ソフトウェアコーデック１０２は、バンドメモリー１０９に１バンド分の画像データが格納された時点で、その１バンド分の画像データに対する変換処理を行い、通信装置１０１は、変換されたファクシミリ信号を順次送出する。

バンドメモリー１０９に１バンド分の画像データが格納されるためには、ＡＳＩＣ１０４が２バンド分の画像データに対して画像縮小を行う必要があるが、最終ラインの画像縮小のために次のラインが必要になるため、３バンド分の画像データがバンドメモリー１０８に格納された後に、バンドメモリー１０９への１バンド分の画像データの格納が完了する。

同様に、バンドメモリー１０８に１バンド分の画像データが格納されるためには、ＡＳＩＣ１０３が２バンド分の画像データに対して画像縮小を行う必要があるが、最終ラインの画像縮小のために次のラインが必要になるため、３バンド分の画像データがバンドメモリー１０７に格納された後に、バンドメモリー１０８への１バンド分の画像データの格納が完了する。

したがって、図５に示すように、能力交換によって縮小率が確定した後に画像処理を開始してから（時刻Ｔ１１）、ファクシミリ信号の送出が開始されるまでに（時刻Ｔ１２）、ＡＳＩＣ１０３による７バンド分の画像データを使用した画像縮小処理、およびＡＳＩＣ１０４による３バンド分の画像データを使用した画像縮小処理を行う必要があり、ファクシミリ信号の送出が開始されるまでの時間が長くなってしまう。そのため、能力交換後に画像伝送のファクシミリ信号の送出が開始されるまでの時間の不要な電話料金がかかってしまう。

また、副走査方向において５０％の縮小率で画像縮小を行うＡＳＩＣが１つしか使用できない場合、そのＡＳＩＣが縮小率５０％の画像縮小処理を２段階実行して縮小率２５％を実現する。

図６は、副走査方向において５０％の縮小率で画像縮小を行うＡＳＩＣを１つ使って、画像を２５％に縮小してから縮小後の画像をファクシミリで送信する際の画像処理装置の構成例を示すブロック図である。図７は、図６に示す構成の画像処理装置の動作を説明するタイミングチャートである。

この場合、図６に示すように、ＡＳＩＣ１０３は、１段目の画像縮小処理が完了するまで、２段目の画像縮小処理を実行できないため、ＡＳＩＣ１０３は、１段目の画像縮小処理で生成された画像データをページメモリー１１１に格納し、１段目の画像縮小処理（つまり、元の画像のページ全域に対する画像縮小処理）が完了した後、ページメモリー１１１から画像データを読み出し、２段目の画像縮小処理を実行する。

そのため、図７に示すように、１ページの画像縮小処理が完了した後でないと、ファクシミリ信号の送出が開始されないため、能力交換後に画像伝送のファクシミリ信号の送出が開始されるまでの時間が長くなってしまう。そのため、ファクシミリ信号の送出が開始されるまでの時間の不要な電話料金がかかってしまう。

本発明は、上記の問題に鑑みてなされたものであり、縮小率が確定してからハードウェア処理回路で画像縮小処理を行う場合において、その縮小率での画像縮小処理の後続の処理の開始までの時間が短くて済むファクシミリ装置を得ることを目的とする。

本発明に係るファクシミリ装置は、２のＮ（Ｎ＞１）乗分の１の縮小率を特定するコントローラーと、特定された前記縮小率で副走査方向の画像縮小処理を実行する画像処理装置と、前記画像処理装置により生成された画像データをファクシミリ信号に変換するコーデックと、前記コーデックにより生成された前記ファクシミリ信号を送出する通信装置とを備える。前記画像処理装置は、縮小率５０％の画像縮小処理を行う１つのハードウェア処理回路を備える。そして、前記１つのハードウェア処理回路でＮ段の前記縮小率５０％の画像縮小処理を行う際に、前記１つのハードウェア処理回路は、第ｉ段（Ｎ−１≧ｉ≧１）の前記縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２のｉ乗分の１のサイズのバッファーメモリーに格納し、前記１つのハードウェア処理回路は、前記第ｉ段の前記縮小率５０％の画像縮小処理を行った際に得られた縮小後の画像データを前記１バンドの２のｉ乗分の１のサイズのバッファーメモリーに格納した後、ただちに、第（ｉ＋１）段の前記縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２の（ｉ＋１）乗分の１のサイズのバッファーメモリーに格納する。前記コーデックおよび前記通信装置は、前記第Ｎ段の前記縮小率５０％の画像縮小処理が完了すると、ただちに、その画像縮小処理で得られた画像データの前記ファクシミリ信号への変換および前記ファクシミリ信号の送信を開始する。

本発明によれば、縮小率が確定してからハードウェアのハードウェア処理回路で画像縮小処理を行う場合において、その縮小率での画像縮小処理の後続の処理の開始までの時間が短くて済む。

図１は、本発明の実施の形態１に係るファクシミリ装置の構成を示すブロック図である。図２は、図１に示すファクシミリ装置の動作を説明するタイミングチャートである。図３は、本発明の実施の形態２に係るファクシミリ装置の構成を示すブロック図である。図４は、副走査方向において５０％の縮小率で画像縮小を行うＡＳＩＣを２つ使って、画像を２５％に縮小してから縮小後の画像をファクシミリで送信する際の画像処理装置の構成例を示すブロック図である。図５は、図４に示す構成の画像処理装置の動作を説明するタイミングチャートである。図６は、副走査方向において５０％の縮小率で画像縮小を行うＡＳＩＣを１つ使って、画像を２５％に縮小してから縮小後の画像をファクシミリで送信する際の画像処理装置の構成例を示すブロック図である。図７は、図６に示す構成の画像処理装置の動作を説明するタイミングチャートである。

以下、図に基づいて本発明の実施の形態を説明する。

実施の形態１．

図１は、本発明の実施の形態１に係るファクシミリ装置の構成を示すブロック図である。

図１に示すファクシミリ装置は、２のＮ（Ｎ＞１）乗分の１の縮小率で副走査方向の画像縮小処理を実行する画像処理装置１１を備えている。

画像処理装置１１は、それぞれ副走査方向において縮小率５０％で画像縮小を行う１または複数のＡＳＩＣを備え、その１または複数のＡＳＩＣでＮ段の縮小率５０％の画像縮小処理を行う。１または複数のＡＳＩＣのうちの１つは、第ｉ段（Ｎ−１≧ｉ≧１）の縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２のｉ乗分の１のサイズのバッファーメモリーに格納する。また、１または複数のＡＳＩＣのうちの１つは、第ｉ段の縮小率５０％の画像縮小処理を行った際に得られた縮小後の画像データが１バンドの２のｉ乗分の１のサイズのバッファーメモリーに格納された後、ただちに、第（ｉ＋１）段の縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２の（ｉ＋１）乗分の１のサイズのバッファーメモリーに格納する。

なお、１バンドは、２のＭ乗本のライン（例えば１２８ライン）で構成される。

図１に示す画像処理装置１１の構成は、副走査方向において５０％の縮小率で画像縮小を行うＡＳＩＣを２つ使って、画像を２５％に縮小してから縮小後の画像をファクシミリで送信する際の構成例である。

図１において、通信装置１が通信相手との間で通信を行う回路であって、能力交換を行う。ソフトウェアコーデック２は、画像データをファクシミリ信号に変換する。通信装置１は、ソフトウェアコーデック２により生成された画像伝送のファクシミリ信号を通信相手に向けて送出する。

ＡＳＩＣ３，４は、それぞれ、副走査方向において縮小率５０％で画像縮小を行うハードウェア処理回路である。

コントローラー５は、能力交換の結果に基づいて必要な縮小率（例えば２５％、つまり、上述のＮ）を特定し、特定した縮小率の画像縮小が行われるように、例えば図１に示すように処理パスをセットする。

ファクシミリ装置の解像度としては、ノーマル（200dpi×100dpi）、ファイン（200dpi×200dpi）、スーパーファイン（200dpi×400dpi）、ウルトラファイン（400dpi×400dpi）などがあり、コントローラー５は、能力交換で得られる通信相手の解像度および自機の解像度との比（ここでは副走査方向での比）に基づいて縮小率を特定する。

例えば２５％の縮小率の場合、コントローラー５は、元の画像データをＤＲＡＭなどから読み出すデータ読み出し部６とＡＳＩＣ３との間で１バンド分のバッファーメモリー７を配置し、ＡＳＩＣ３とＡＳＩＣ４との間で１バンドの２分の１分のバッファーメモリー８を配置し、ＡＳＩＣ４とソフトウェアコーデック２との間で１バンドの４分の１分のバッファーメモリー９を配置している。

実施の形態１では、（ａ）第１番目のＡＳＩＣ３が、第１段の縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２の１乗分の１（＝１／２）のサイズのバッファーメモリー８に格納し、（ｂ）第２番目のＡＳＩＣ４が、第１段の縮小率５０％の画像縮小処理を行った際に得られた縮小後の画像データが１バンドの２の１乗分の１（＝１／２）のサイズのバッファーメモリー８に格納された後、ただちに、バッファーメモリー８からその画像データを読み出して第２段の縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２の２乗分の１（＝１／４）のサイズのバッファーメモリー９に格納する。

次に、実施の形態１に係るファクシミリ装置の動作について説明する。図２は、図１に示すファクシミリ装置の動作を説明するタイミングチャートである。

コントローラー５は、能力交換に基づき縮小率２５％の画像縮小が必要な場合、図１に示すように画像処理装置１１をセットし、画像縮小処理を画像処理装置１１に開始させる（時刻Ｔ１）。

まず、データ読み出し部６がバッファーメモリー７への１バンド分の画像データの読み出しを完了すると（時刻Ｔ２）、ＡＳＩＣ３は、バッファーメモリー７内の画像データに対する縮小率５０％の画像縮小処理を実行し、処理後の画像データをバッファーメモリー８に格納する。

そして、ＡＳＩＣ３による１バンド分の画像縮小処理が完了すると（時刻Ｔ３）、ＡＳＩＣ４は、バッファーメモリー８内の画像データに対する縮小率５０％の画像縮小処理を実行し、処理後の画像データをバッファーメモリー９に格納する。

例えば１バンドが１２８ラインで構成される場合、ＡＳＩＣ３は、１２８ラインの画像データから６４ラインの画像データを生成し、バッファーメモリー８に格納し、ＡＳＩＣ４は、６４ラインの画像データから３２ラインの画像データを生成し、バッファーメモリー９に格納する。

そして、ＡＳＩＣ４による半バンド分の画像縮小処理が完了すると（時刻Ｔ４）、ソフトウェアコーデック２および通信装置１は、バッファーメモリー９内の４分の１バンド分の画像データに対するファクシミリ信号への変換およびファクシミリ信号の送信を開始する。

このように、短時間でファクシミリ信号の送信が開始される。上述の例では、バッファーメモリー９には４分の１バンド分の画像データしか格納されないが、ＡＳＩＣ３，４の処理よりソフトウェアコーデック２および通信装置１の処理のほうが遅いため、ファクシミリ信号の送信の開始後は、ソフトウェアコーデック２および通信装置１における待ち時間（ＡＳＩＣ３，４の処理完了を待つ時間）はほぼ発生しない。

なお、上述の時刻Ｔ３で、バッファーメモリー７に格納された１バンド分のデータに対するＡＳＩＣ３による処理が完了するため、その時点で、データ読み出し部６は、次の１バンド分の画像データの読み出しを開始する。また、上述の時刻Ｔ４（バッファーメモリー８に格納された半バンド分のデータに対するＡＳＩＣ４による処理の完了）および時刻Ｔ４ａ（データ読み出し部６による読み出し完了）のうちの遅いほうの時点で、ＡＳＩＣ３は、次の半バンド分の画像データに対する処理を開始する。そして、ソフトウェアコーデック２および通信装置１は、バッファーメモリー９内の４分の１バンド分の画像データに対するファクシミリ信号への変換およびファクシミリ信号の送信を完了すると（時刻Ｔ５）、ＡＳＩＣ４は、次の１バンド分の画像データは、次の４分の１バンド分の画像データに対する処理を開始する。その後、ＡＳＩＣ４によるその処理が完了すると（時刻Ｔ６）、ソフトウェアコーデック２および通信装置１は、次の４分の１バンド分の画像データに対するファクシミリ信号への変換およびファクシミリ信号の送信を開始する。以降、図２に示すように、各部が処理を進行していく。

以上のように、上記実施の形態１によれば、画像処理装置１１は、それぞれ副走査方向において縮小率５０％で画像縮小を行う１または複数のＡＳＩＣ（実施の形態１ではＡＳＩＣ３，４）を備え、その１または複数のＡＳＩＣでＮ段の縮小率５０％の画像縮小処理を行う。１または複数のＡＳＩＣのうちの１つ（実施の形態１ではＡＳＩＣ３）は、第ｉ段（Ｎ−１≧ｉ≧１）の縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２のｉ乗分の１のサイズのバッファーメモリー（実施の形態１ではバッファーメモリー８）に格納する。また、１または複数のＡＳＩＣのうちの１つ（実施の形態１ではＡＳＩＣ４）は、第ｉ段の縮小率５０％の画像縮小処理を行った際に得られた縮小後の画像データが１バンドの２のｉ乗分の１のサイズのバッファーメモリーに格納された後、ただちに、第（ｉ＋１）段の縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２の（ｉ＋１）乗分の１のサイズのバッファーメモリー（実施の形態１ではバッファーメモリー９）に格納する。

これにより、縮小率が確定してから１または複数のＡＳＩＣで画像縮小処理を行う場合において、その縮小率での画像縮小処理の後続の処理の開始までの時間が短くて済む。また、ＡＳＩＣ３，４の出力データを格納するバッファーメモリー８，９の記憶領域が小さくて済む。

実施の形態２．

図３は、本発明の実施の形態２に係るファクシミリ装置の構成を示すブロック図である。図３に示す構成は、副走査方向において５０％の縮小率で画像縮小を行うＡＳＩＣを１つ使って、画像を２５％に縮小してから縮小後の画像をファクシミリで送信する際の画像処理装置の一例である。なお、図３における各構成要素は、図１における同一の符号を付されたものと同一である。

実施の形態２では、ＡＳＩＣ３は、（ａ）第１段の縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２の１乗分の１（＝１／２）のサイズのバッファーメモリー８に格納し、（ｂ）第１段の縮小率５０％の画像縮小処理を行った際に得られた縮小後の画像データを１バンドの２のｉ乗分の１（＝１／２）のサイズのバッファーメモリー８に格納した後、ただちに、バッファーメモリー８からその画像データを読み出して第２段の縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２の２乗分の１（＝１／４）のサイズのバッファーメモリー９に格納する。

実施の形態２では、実施の形態１におけるＡＳＩＣ４の処理をＡＳＩＣ３が実行する。その他の動作については実施の形態１の場合と同様であるので、その説明を省略する。

以上のように、上記実施の形態２によれば、実施の形態１と同様に、１つのＡＳＩＣ３で複数段の画像縮小処理を行う場合でも、短時間でファクシミリ信号の送信が開始される。

なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。

例えば、上記実施の形態１，２では、縮小率５０％の画像縮小処理を２段実行しているが、２段以外の段数でもよい。

また、上記実施の形態１，２では、副走査方向についての画像縮小処理を説明しているが、各ＡＳＩＣ３，４で主走査方向の画像縮小処理を実行するようにしてもよい。その場合、画像縮小処理後の各ライン（バンド）のサイズが主走査方向の縮小率に応じたサイズとなり、バッファーメモリー８，９はそのサイズの画像データが格納可能なサイズとされる。

本発明は、例えば、ファクシミリ装置に適用可能である。

１通信装置
２ソフトウェアコーデック（コーデックの一例）
３，４ＡＳＩＣ（ハードウェア処理回路の一例）
８，９バッファーメモリー
１１画像処理装置

Claims

２のＮ（Ｎ＞１）乗分の１の縮小率を特定するコントローラーと、
特定された前記縮小率で副走査方向の画像縮小処理を実行する画像処理装置と、
前記画像処理装置により生成された画像データをファクシミリ信号に変換するコーデックと、
前記コーデックにより生成された前記ファクシミリ信号を送出する通信装置と、
を備え、
前記画像処理装置は、
縮小率５０％の画像縮小処理を行う１つのハードウェア処理回路を備え、
前記１つのハードウェア処理回路でＮ段の前記縮小率５０％の画像縮小処理を行う際に、
前記１つのハードウェア処理回路は、第ｉ段（Ｎ−１≧ｉ≧１）の前記縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２のｉ乗分の１のサイズのバッファーメモリーに格納し、
前記１つのハードウェア処理回路は、前記第ｉ段の前記縮小率５０％の画像縮小処理を行った際に得られた縮小後の画像データを前記１バンドの２のｉ乗分の１のサイズのバッファーメモリーに格納した後、ただちに、第（ｉ＋１）段の前記縮小率５０％の画像縮小処理を行い、その画像縮小処理で得られた画像データを、１バンドの２の（ｉ＋１）乗分の１のサイズのバッファーメモリーに格納し、
前記コーデックおよび前記通信装置は、前記第Ｎ段の前記縮小率５０％の画像縮小処理が完了すると、ただちに、その画像縮小処理で得られた画像データの前記ファクシミリ信号への変換および前記ファクシミリ信号の送信を開始すること、
を特徴とするファクシミリ装置。
前記コントローラーは、前記通信装置による能力交換に基づいて前記Ｎを特定することを特徴とする請求項１記載のファクシミリ装置。