JP6017398B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6017398B2 JP6017398B2 JP2013217087A JP2013217087A JP6017398B2 JP 6017398 B2 JP6017398 B2 JP 6017398B2 JP 2013217087 A JP2013217087 A JP 2013217087A JP 2013217087 A JP2013217087 A JP 2013217087A JP 6017398 B2 JP6017398 B2 JP 6017398B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- resin layer
- semiconductor wafer
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
この実施形態の方法では、まず、図1に示すような半導体ウエハ1を準備する。この半導体ウエハ1は、回路面S1と当該回路面S1の反対側の面S2とを有しており、回路面S1には突起電極2が複数形成されている。半導体ウエハ1の厚みは、通常600〜725μmとなっている。
次に、図2に示すように、半導体ウエハ1の回路面S1上に絶縁性樹脂層3を形成する。この絶縁性樹脂層3は、樹脂ワニスをスピンコートによって回路面S1に塗布した後、乾燥することによって形成してもよいし、印刷法によって樹脂ワニスを回路面S1に塗布した後、乾燥することによって形成してもよいし、フィルム状樹脂をロールラミネータや真空ラミネータを用いて回路面S1に貼り合わせることによって形成してもよいが、作業性の観点から、フィルム状樹脂を用いて形成する方法が好ましい。
次に、図4に示すように、半導体ウエハ1の回路面S1に形成された絶縁性樹脂層3の表面S3に、バックグラインドテープ4を貼り付ける。このバックグラインドテープ4は、基材フィルム4aと基材フィルム4a表面に形成された粘着層4bとを有しており、この粘着層4bと絶縁性樹脂層3の表面S3とが貼り合わされる。この処理により、半導体ウエハ1は、絶縁性樹脂層3を介してバックグラインドテープ4に固定される。
次に、図7に示すように、半導体ウエハ1の回路面S1の反対側の面S2とウエハリング7の下縁7aとにダイシングテープ8を貼り付ける。ここで、ウエハリング7は、リング状の金属製部材であり、半導体ウエハ1のダイシング時に半導体ウエハ1の固定治具として機能する。ウエハリング7は、その内径が半導体ウエハ1の外形より大きくなっており、半導体ウエハ1を囲むようにダイシングテープ8上に配置される。上記の第2工程においてバックグラインドテープ4(図5参照)を用いた場合には、ダイシングテープ8と半導体ウエハ1とを貼り合わせた後、バックグラインドテープ4の粘着層4bと絶縁性樹脂層3の表面S3との間ではく離させることで、半導体ウエハ1からバックグラインドテープ4を取り除く。
続いて、図8に示すように、回路面S1が上を向いた状態で、半導体ウエハ1をダイシング装置53のステージ9に固定する。そして、回路面S1に形成されたダイシングパターン(図示せず)を認識した後、ダイシングブレード10によって、半導体ウエハ1を絶縁性樹脂層3とともにダイシングし、複数の半導体チップ11に個片化する。半導体チップ11のサイズとしては特に制限はないが、例えば、COF用半導体チップの場合、1〜2mm×10〜25mmの長方形のサイズとなる。
続いて、ピックアップ装置(図示せず)を用いて、半導体チップ11をダイシングテープ8からはく離しながらピックアップし、図9に示すように、位置合わせ装置55の位置合わせヘッド12に吸着させる。ここで、個片化された半導体チップ11をダイシングテープ8(図8参照)からはく離するには、半導体ウエハ1の回路面S1及び反対側の面S2側から紫外線を照射して、ダイシングテープ8の粘着層8bを硬化させ、粘着力を低下させることが望ましい。なお、ピックアップされた各半導体チップ11の回路面S11には、前述の位置合わせ用基準マークM1が存在しており、回路面S11上には絶縁性樹脂層3が切断分割されてなる絶縁性樹脂層3aが形成されている。
上記のように半導体チップ11をピックアップする一方で、位置合わせ装置55の位置合わせステージ13上に基板15を固定する。この基板15の上面は、配線14が形成された配線面S4であり、配線面S4には位置合わせ用基準マークM2が設けられている。このように、位置合わせ装置55においては、半導体チップ11の回路面S11の突起電極2と基板15の配線面S4の配線14とが対面するように配置される。
続いて、図11に示すように、仮固定された半導体チップ11及び基板15を、接続装置57の接続ステージ17上に配置し、接続ヘッド18によって加熱しながら加圧する。この加熱・加圧によって、各突起電極2と各配線14とが電気的に接続されるとともに、絶縁性樹脂層3aが溶融し、半導体チップ11の回路面S11と基板15の配線面S4との空隙が絶縁性樹脂層3aの樹脂で封止充てんされる。その後、引き続き、封止充てんされた樹脂の硬化をさらに進行させるために、加熱オーブンなどを用いて加熱処理を行ってもよい。
続いて、本発明の半導体装置の製造方法の第2実施形態について説明する。なお、この第2実施形態において、第1実施形態と同一又は同等の構成については、重複する説明を省略する。この第2実施形態の製造方法では、第1実施形態における仮固定工程が省略され、ピックアップ工程及び電気的接続工程は、以下のように第1実施形態とは異なる。
第4工程で個片化された半導体チップ11を、ピックアップ装置(図示せず)を用いて、ダイシングテープ8(図8参照)からはく離しながらピックアップし、図12に示すように、接続装置57の接続ヘッドに吸着させる。
その一方で、接続装置57の接続ステージ17上に基板15が固定される。その後、接続装置57は、認識用カメラ16aにより認識された位置合わせ用基準マークM1,M2の位置関係に基づいて、半導体チップ11の突起電極2と基板15の配線14との位置合わせを行う。なお、認識用カメラ16aは、前述の認識用カメラ16と同じ構成を有しており、接続装置57に備えられている。
続いて、第3実施形態として、特に、COFの製造に適用される製造方法について説明する。図13に示すように、このCOFの製造方法における接続方法は、半導体チップ11とポリイミド基板19とを接続するものである。ポリイミド基板19は高い光透過性を有しており、ポリイミド基板19の下面は、スズめっき配線20が形成された配線面S5である。また、配線面S5には、位置合わせ用基準マークM102が形成されている。
この接続方法の仮固定工程では、前述のピックアップ工程においてピックアップされた半導体チップ11を、位置合わせ装置155の位置合わせステージ113上に、回路面S11が上を向くように固定する。そして、回路面S11の上方にポリイミド基板19を配置する。このとき、半導体チップ11の回路面S11の突起電極2とポリイミド基板19の配線面S5のスズめっき配線20とを対面させて配置する。
続いて、図15に示すように、接続装置157の接続ステージ117と接続ヘッド118によって、半導体チップ11及びポリイミド基板19を加熱しながら加圧する。この加熱・加圧によって、金めっきによって形成された突起電極2とスズめっき配線20とが電気的に接続されるとともに、絶縁性樹脂層3aが溶融し、半導体チップ11の回路面S11とポリイミド基板19の配線面S5との空隙が絶縁性樹脂層3aの樹脂で封止充てんされる。このとき、加熱温度は金めっきによって形成された突起電極2とスズめっき配線20との接続部が、金とスズの共晶温度である278℃を超えるように設定される。このような接続部の温度を実現するために、例えば、接続ステージ117の温度が350〜450℃に設定され、接続ヘッド118の温度が50〜150℃に設定される。その後、引き続き、封止充てんされた樹脂の硬化をさらに進行させるために、加熱オーブンなどを用いて加熱処理を行ってもよい。なお、ポリイミド基板19をリールtoリール方式によって扱うため、上記のような接続方法を適用することが可能となる。
Claims (3)
- 半導体ウエハを個片化してなる半導体チップと当該半導体チップが実装される基板とを有する半導体装置の製造方法であって、
前記半導体ウエハは、回路面に設けられた突起電極を有しており、
前記半導体ウエハに対して、前記突起電極を埋め込むように前記回路面の全体に絶縁性樹脂層を形成する第1工程と、
前記第1工程で前記絶縁性樹脂層が形成された前記回路面の反対側の面を研削して前記半導体ウエハを薄化する第2工程と、
前記第2工程で研削された前記反対側の面にダイシングテープを貼り合わせて、前記半導体ウエハをウエハリングに固定する第3工程と、
前記第3工程で前記ウエハリングに固定された前記半導体ウエハを、前記回路面側から前記絶縁性樹脂層と一緒にダイシングして、前記半導体ウエハを半導体チップに個片化する第4工程と、
前記第4工程で個片化された前記半導体チップを前記ダイシングテープからはく離してピックアップするピックアップ工程と、
前記ピックアップ工程でピックアップされた前記半導体チップの前記突起電極と前記基板の基板電極とを位置合わせした後、前記半導体チップと前記基板とを加熱・加圧することによって、前記半導体チップの前記突起電極と前記基板の前記基板電極とを電気的に接続する電気的接続工程と、を備え、
前記第2工程では、
前記半導体ウエハの前記回路面上において前記突起電極が露出していない状態の前記絶縁性樹脂層に、基材フィルム及び当該基材フィルムの一面に形成された粘着層を有するバックグラインドテープを直接貼り合わせて、前記半導体ウエハを研削装置に固定し、
前記絶縁性樹脂層は、
熱可塑性成分とエポキシ樹脂と硬化剤とを成分として含み、
前記半導体ウエハの前記回路面にフィルム状樹脂組成物をラミネートすることによって形成されることを特徴とする半導体装置の製造方法。 - 前記絶縁性樹脂層は、
可視光に対して10%以上の光透過率を示すことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記絶縁性樹脂層は、
300℃以上の加熱温度において樹脂発泡を起こさない材料からなることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013217087A JP6017398B2 (ja) | 2008-03-21 | 2013-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073455 | 2008-03-21 | ||
JP2008073455 | 2008-03-21 | ||
JP2013217087A JP6017398B2 (ja) | 2008-03-21 | 2013-10-18 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008255084A Division JP5436827B2 (ja) | 2008-03-21 | 2008-09-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045206A JP2014045206A (ja) | 2014-03-13 |
JP6017398B2 true JP6017398B2 (ja) | 2016-11-02 |
Family
ID=41387245
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008255084A Active JP5436827B2 (ja) | 2008-03-21 | 2008-09-30 | 半導体装置の製造方法 |
JP2012181676A Active JP5556864B2 (ja) | 2008-03-21 | 2012-08-20 | 半導体装置の製造方法 |
JP2013217087A Expired - Fee Related JP6017398B2 (ja) | 2008-03-21 | 2013-10-18 | 半導体装置の製造方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008255084A Active JP5436827B2 (ja) | 2008-03-21 | 2008-09-30 | 半導体装置の製造方法 |
JP2012181676A Active JP5556864B2 (ja) | 2008-03-21 | 2012-08-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP5436827B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5633214B2 (ja) * | 2010-07-05 | 2014-12-03 | 住友ベークライト株式会社 | 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品 |
JP5703073B2 (ja) * | 2011-03-09 | 2015-04-15 | 積水化学工業株式会社 | フリップチップ実装用接着剤、フリップチップ実装用接着フィルム及び半導体チップの実装方法 |
JP2013016577A (ja) | 2011-07-01 | 2013-01-24 | Elpida Memory Inc | 半導体装置の製造方法 |
CN106876262B (zh) * | 2016-12-30 | 2019-10-25 | 常州星海电子股份有限公司 | 一种制作高效玻璃钝化芯片工艺 |
JP6888806B2 (ja) * | 2017-03-06 | 2021-06-16 | ナミックス株式会社 | 半導体実装方法 |
KR102725960B1 (ko) * | 2018-10-22 | 2024-11-04 | 린텍 가부시키가이샤 | 반도체 장치의 제조 방법 |
CN111834315A (zh) * | 2020-07-28 | 2020-10-27 | 华进半导体封装先导技术研发中心有限公司 | 一种存储器结构及其制造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0618190B2 (ja) | 1984-05-29 | 1994-03-09 | 三井東圧化学株式会社 | ウエハ加工用フイルム |
JP3128878B2 (ja) * | 1991-08-23 | 2001-01-29 | ソニー株式会社 | 半導体装置 |
JP2000129227A (ja) | 1998-10-29 | 2000-05-09 | Lintec Corp | 半導体ウエハ保護用粘着シートおよびその使用方法 |
JP4598905B2 (ja) | 1999-01-29 | 2010-12-15 | フリースケール セミコンダクター インコーポレイテッド | 半導体素子の製造方法 |
JP4180206B2 (ja) * | 1999-11-12 | 2008-11-12 | リンテック株式会社 | 半導体装置の製造方法 |
JP2002100588A (ja) * | 2000-09-22 | 2002-04-05 | Shinkawa Ltd | 半導体装置の製造方法 |
JP2002299378A (ja) * | 2001-03-30 | 2002-10-11 | Lintec Corp | 導電体付接着シート、半導体装置製造方法および半導体装置 |
JP2003173993A (ja) | 2001-12-04 | 2003-06-20 | Sekisui Chem Co Ltd | バックグラインドテープ及び半導体ウエハの研磨方法 |
JP3915604B2 (ja) * | 2002-06-10 | 2007-05-16 | 宇部興産株式会社 | 一液性エポキシ樹脂組成物および硬化物 |
US6649445B1 (en) * | 2002-09-11 | 2003-11-18 | Motorola, Inc. | Wafer coating and singulation method |
JP4218337B2 (ja) * | 2002-12-16 | 2009-02-04 | 富士通株式会社 | 半導体装置の製造方法 |
JP4168887B2 (ja) * | 2003-09-18 | 2008-10-22 | 日立化成工業株式会社 | 半導体装置の製造方法 |
JP4776188B2 (ja) * | 2004-08-03 | 2011-09-21 | 古河電気工業株式会社 | 半導体装置製造方法およびウエハ加工用テープ |
TWI251924B (en) * | 2004-12-29 | 2006-03-21 | Siliconware Precision Industries Co Ltd | A process applied to semiconductor |
JP2006261529A (ja) * | 2005-03-18 | 2006-09-28 | Lintec Corp | フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法 |
EP1895580B1 (en) * | 2005-06-06 | 2016-09-07 | Toray Industries, Inc. | Adhesive composition for semiconductor, semiconductor device making use of the same and process for producing semiconductor device |
JP4961747B2 (ja) * | 2006-01-13 | 2012-06-27 | 東レ株式会社 | 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体装置接続用基板ならびに半導体装置 |
WO2007148724A1 (ja) * | 2006-06-23 | 2007-12-27 | Hitachi Chemical Company, Ltd. | 半導体デバイスの製造方法及び接着フィルム |
JP2008098427A (ja) * | 2006-10-12 | 2008-04-24 | Toshiba Corp | 半導体装置の製造方法 |
US7727875B2 (en) * | 2007-06-21 | 2010-06-01 | Stats Chippac, Ltd. | Grooving bumped wafer pre-underfill system |
-
2008
- 2008-09-30 JP JP2008255084A patent/JP5436827B2/ja active Active
-
2012
- 2012-08-20 JP JP2012181676A patent/JP5556864B2/ja active Active
-
2013
- 2013-10-18 JP JP2013217087A patent/JP6017398B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP5436827B2 (ja) | 2014-03-05 |
JP5556864B2 (ja) | 2014-07-23 |
JP2013021337A (ja) | 2013-01-31 |
JP2009260230A (ja) | 2009-11-05 |
JP2014045206A (ja) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6017398B2 (ja) | 半導体装置の製造方法 | |
CN108352333B (zh) | 半导体用粘接剂、半导体装置以及制造该半导体装置的方法 | |
JP5710098B2 (ja) | 半導体装置の製造方法 | |
US8003441B2 (en) | Manufacturing method of semiconductor device | |
US7915080B2 (en) | Bonding IC die to TSV wafers | |
JP5660178B2 (ja) | 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法 | |
WO2013133015A1 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
KR102012788B1 (ko) | 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치 | |
JP4627957B2 (ja) | 半導体装置の製造方法及び積層型半導体装置 | |
US20090246918A1 (en) | Method of manufacturing semiconductor device | |
JP5163358B2 (ja) | 半導体ウエハのダイシング方法 | |
TWI415198B (zh) | 半導體裝置之製造方法 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
KR102012789B1 (ko) | 반도체 장치 | |
JP5755396B2 (ja) | 半導体装置の製造方法 | |
JP5272397B2 (ja) | 接着フィルムの貼付装置及び接着フィルムの貼付方法 | |
JP2009260213A (ja) | 半導体装置の製造方法 | |
JP2009260219A (ja) | 半導体ウェハのダイシング方法及び半導体装置の製造方法 | |
JP2009260229A (ja) | 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 | |
JP5136305B2 (ja) | 半導体装置の製造方法 | |
JP2009260218A (ja) | 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 | |
JP2009260225A (ja) | 半導体装置の製造方法 | |
JP2007251197A (ja) | 半導体装置の製造方法 | |
JP5635036B2 (ja) | 半導体装置の製造方法 | |
TW201534631A (zh) | 底部塡充材料及使用其之半導體裝置的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6017398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |