JP5910001B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP5910001B2 JP5910001B2 JP2011243061A JP2011243061A JP5910001B2 JP 5910001 B2 JP5910001 B2 JP 5910001B2 JP 2011243061 A JP2011243061 A JP 2011243061A JP 2011243061 A JP2011243061 A JP 2011243061A JP 5910001 B2 JP5910001 B2 JP 5910001B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- voltage
- switching element
- potential side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
以下、各端子の電位基準点は、直流電源1の低電位側端子N(以下、N端子ともいう。)の電位とする。
また、スイッチング素子をオンさせるための制御信号は、第1のオン信号と第2のオン信号に加えて第3のオン信号とで構成することができる。
さらに、第3オフ時間と第3オン時間とは、フィルタ回路が有する共振周期の1/6の時間幅に設定される。
すなわち、本発明に係る制御装置は、第1オン時間と第2オフ時間および第3オフ時間と第3オン時間を、直列接続されたスイッチング素子群から出力される電流の大きさまたはフィルタ回路を構成するリアクトルのインダクタンス値に応じて調節することができる。
インバータから出力されるパルス幅変調された矩形波状のパルス電圧列は、上述のフィルタ回路によってほぼ正弦波状の三相交流電圧に波形整形されて、電動機4に印加される。
図2は、直流電源1の高電位側端子と低電位側端子の間に直列接続されたスイッチング素子Q1,Q2の制御信号G1,G2を生成する制御ブロック図である。
論理積演算手段305は、排他的論理演算手段304から出力される信号とU相電流の極性信号Iupとの間の論理積演算を行い、スイッチング素子Q1の制御信号G1を生成する。
次に、U相電流の極性が負(極性信号IupがLow)のとき、スイッチング素子Q2の制御信号G2は、U相電流の極性信号Iupを論理反転演算子311でHighとLowを反転した信号とPWM信号PWMuを論理反転演算子312でHighとLowを反転した信号を用いることにより、生成することができる。
図4(b)は、スイッチング素子Q1の制御信号G1を示す。スイッチング素子Q2の制御信号G2は、U相電流の極性が負であるため、常にLowである。
図5(b)は、スイッチング素子Q1の制御信号G1を示す。ここでは、図3(b)に示した制御信号G1のうち、第1のオン信号G01と第2のオン信号G02を示している。第1のオン信号G01がLowからHighになるタイミングを第1のタイミング、第1のオン信号G01がHighからLowになるタイミングを第2のタイミング、第2のオン信号G02がLowからHighになるタイミングを第3のタイミングとする。
スイッチング素子Q1は、オフ状態から、制御信号G1にしたがって、第1のタイミングでオンの状態、第2のタイミングでオフの状態、第3のタイミングでオンの状態に順次移行する。その結果、インバータ2のU−N端子間電圧は、制御信号G1に対応して、0[V]→Ed[V]→0[V]→Ed[V]と変化する。
インバータ2のU−N端子間に出力される電圧は、図5(d)〜(f)に示す第1のステップ電圧,第2のステップ電圧および第3のステップ電圧の合成電圧として捉えることができる。
図5(g)に示すように、第1のステップ電圧によって生じる共振電圧Vr1は、初期電圧0[V]、中心電圧Ed[V]、振幅値Ed[V]となる正弦波電圧である。第2のステップ電圧によって生じる共振電圧Vr2は、初期電圧0[V]、中心電圧−Ed[V]、振幅Ed[V]となる正弦波電圧である。第3のステップ電圧によって生じる共振電圧Vr3は、初期電圧0[V]、中心電圧Ed[V]、振幅Ed[V]となる正弦波電圧である。
図6(b)は、スイッチング素子Q1の制御信号G1を示す。ここでは、図3(b)に示した信号のうち、第2のオン信号G02と第3のオン信号G03を示している。第2のオン信号G02がHighからLowになるタイミングを第4のタイミング、第3のオン信号G03がLowからHighになるタイミングを第5のタイミング、第3のオン信号G03がHighからLowになるタイミングを第6のタイミングとする。
スイッチング素子Q1は、オン状態から、制御信号G1にしたがって、第4のタイミングでオフの状態、第5のタイミングでオンの状態、第6のタイミングでオフの状態に順次移行する。その結果、インバータ2のU−N端子間電圧は、制御信号G1に対応して、Ed[V]→0[V]→Ed[V]→0[V]と変化する。
図6(c)〜(f)に示すように、インバータ2のU−N端子間に出力される電圧は、第4のステップ電圧、第5のステップ電圧、第6のステップ電圧の合成電圧として捉えることができる。
図6(g)に示すように、第4のステップ電圧によって生じる共振電圧Vr4は、初期電圧Ed[V]、中心電圧0[V]、振幅Ed[V]となる正弦波電圧である。第5のステップ電圧によって生じる共振電圧Vr5は、初期値−Ed[V]、中心電圧0[V]、振幅Ed[V]となる正弦波電圧である。第6のステップ電圧によって生じる共振電圧Vr6は、初期電圧Ed[V]、中心電圧0[V]、振幅Ed[V]となる正弦波電圧である。
Vr4=Edsin[ωt]、Vr5=Edsin[ωt−(4π/3)]、Vr6=Edsin[ωt−(2π/3)]で表される。
リアクトルLfとコンデンサCfとからなるフィルタ回路の共振周期TはT=2π√(LC)[s]で表される。すなわち、共振周期TはリアクトルLfのインダクタンス値Lの平方根に正比例する。
フィルタ回路の共振周期Tは、上記のとおりリアクトルLfのインダクタンス値Lの平方根に正比例する。したがって、リアクトルLfのインダクタンス値Lの平方根に正比例するように時間T1,T2を調節すれば、共振電圧が効果的に打消される。また、リアクトルLfのインダクタンス値Lに時間T1,T2の二乗値が正比例するように調節しても、共振電圧が効果的に打消される。
なお、上述した本発明の実施形態では、3相電圧形PWMインバータによる電動機駆動システムを例にとって本発明の作用および効果を説明したが、インバータの負荷は電動機に限られず、電動機以外の電気回路または電気部品を負荷とするインバータであっても、同様の作用および効果を発揮することができる。また、インバータは3相インバータに限られず、単相または3相以上の多相インバータであってもよい。また、2レベルのインバータに限られず、3レベル以上の多レベルのインバータであってもよい。
Claims (10)
- 直流電源の高電位側端子と低電位側端子との間に直列に接続されたスイッチング素子群をオンオフ動作させて該直流電源の電圧をパルス列の電圧に変換した後フィルタ回路で波形整形して負荷に供給する電力変換装置の制御装置であって、
前記直列接続されたスイッチング素子群から正極性の電流を出力する期間のとき、該スイッチング素子群のうち前記直流電源の高電位側端子に接続されているスイッチング素子をオンオフ動作させるための制御信号と、低電位側端子に接続されているスイッチング素子をオフ状態にするための制御信号とを生成し、
前記直列接続されたスイッチング素子群から負極性の電流を出力する期間のとき、該スイッチング素子群のうち前記直流電源の低電位側端子に接続されているスイッチング素子をオンオフ動作させるための制御信号と、高電位側端子に接続されているスイッチング素子をオフ状態にするための制御信号とを生成し、
前記スイッチング素子をオンさせるための制御信号を、第1オフ時間オフの後、第1オン時間オンする第1のオン信号と、前記第1のオン信号に続き第2オフ時間オフの後、第2オン時間オンする第2のオン信号とで構成し、前記スイッチング素子をオフ状態にするための制御信号を前記第1オフ時間の開始時から前記第2オン時間の終了時までオフ状態に維持することを特徴とする電力変換装置の制御装置。 - 前記第1オフ時間は、前記直流電源の高電位側端子に接続されているスイッチング素子と低電位側端子に接続されているスイッチング素子との間で短絡が生じないようにするために両スイッチング素子が同時にオフしている時間であることを特徴とする請求項1に記載の電力変換装置の制御装置。
- 前記第1オン時間と前記第2オフ時間を、前記フィルタ回路が有する共振周期の1/6の時間幅に設定することを特徴とする請求項2に記載の電力変換装置の制御装置。
- 前記スイッチング素子をオンさせるための制御信号を、前記第1のオン信号と前記第2のオン信号に加えて第3のオン信号とで構成し、前記第3のオン信号は、前記第2のオン信号に続き第3オフ時間オフ後、第3オン時間オンすることを特徴とする請求項3に記載の電力変換装置の制御装置。
- 前記第3オフ時間と前記第3オン時間を、前記フィルタ回路が有する共振周期の1/6の時間幅に設定することを特徴とする請求項4に記載の電力変換装置の制御装置。
- 前記フィルタ回路は、リアクトルとコンデンサからなる回路であることを特徴とする請求項1乃至請求5に記載の電力変換装置の制御装置。
- 前記第1オン時間と前記第2オフ時間および前記第3オフ時間と前記第3オン時間を、前記フィルタ回路が有する共振周期の変化に応じて調節することを特徴とする請求項6に記載の電力変換装置の制御装置。
- 前記第1オン時間と前記第2オフ時間および前記第3オフ時間と前記第3オン時間を、前記直列接続されたスイッチング素子群から出力される電流の大きさに応じて調節することを特徴とする請求項6に記載の電力変換装置の制御装置。
- 前記第1オン時間と前記第2オフ時間および前記第3オフ時間と前記第3オン時間を、前記リアクトルのインダクタンス値に応じて調節することを特徴とする請求項6に記載の電力変換装置の制御装置。
- 請求項1乃至請求項9に記載の制御装置で生成された制御信号に基づいて直流電源の高電位側端子と低電位側端子との間に直列に接続されたスイッチング素子群をオンオフ動作させ、該直流電源の電圧をパルス列の電圧に変換した後フィルタ回路で波形整形して負荷に供給することを特徴とする電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011243061A JP5910001B2 (ja) | 2011-11-07 | 2011-11-07 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011243061A JP5910001B2 (ja) | 2011-11-07 | 2011-11-07 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013099218A JP2013099218A (ja) | 2013-05-20 |
JP5910001B2 true JP5910001B2 (ja) | 2016-04-27 |
Family
ID=48620572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011243061A Active JP5910001B2 (ja) | 2011-11-07 | 2011-11-07 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5910001B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101448488B1 (ko) | 2014-06-19 | 2014-10-14 | (주)제이케이알에스티 | 패널배치 전환 장치 |
KR101471059B1 (ko) * | 2014-06-19 | 2014-12-10 | (주)제이케이알에스티 | 패널배치 전환 시스템 |
DE102022207147A1 (de) * | 2022-07-13 | 2024-01-18 | Zf Friedrichshafen Ag | Verfahren zur Steuerung eines Umrichters |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000050639A (ja) * | 1998-07-23 | 2000-02-18 | Toshiba Corp | インバータ装置及びこれを用いた空気調和機 |
JP2000295857A (ja) * | 1999-04-09 | 2000-10-20 | Fuji Electric Co Ltd | インバータ装置 |
JP4524557B2 (ja) * | 2003-12-08 | 2010-08-18 | シンフォニアテクノロジー株式会社 | インバータ |
-
2011
- 2011-11-07 JP JP2011243061A patent/JP5910001B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013099218A (ja) | 2013-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071166B2 (en) | Power converter with surge voltage suppression | |
JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
JP6250222B2 (ja) | 電力変換装置 | |
US20150236609A1 (en) | Power conversion device | |
JP5800133B2 (ja) | 電力変換装置およびこれを用いたインバータ装置 | |
JP2013162536A (ja) | 電力変換装置 | |
Suppharangsan et al. | Experimental validation of a new switching technique for DC-link capacitor minimization in switched reluctance machine drives | |
JP6176495B2 (ja) | 3レベルインバータの制御方法及び制御装置 | |
JP6208089B2 (ja) | 3レベル三相インバータの駆動制御装置 | |
JP2016048997A (ja) | 電力変換装置の制御方法とその装置 | |
CN111837321A (zh) | 用于功率转换器的脉宽调制的方法以及功率转换器 | |
JP5339018B1 (ja) | 電力変換器、この電力変換器を備えるインバータ装置 | |
JP5910001B2 (ja) | 電力変換装置 | |
JP4873317B2 (ja) | インバータ装置 | |
JP5121755B2 (ja) | 電力変換装置 | |
JP5824339B2 (ja) | 三相整流装置 | |
JP6787236B2 (ja) | 電力変換装置 | |
JP7402009B2 (ja) | Pwm制御インバータ | |
US10526007B2 (en) | Power conversion device, control method for same, and electric power steering control device | |
JP6311401B2 (ja) | Pwm信号発生装置 | |
JP2016214038A (ja) | 駆動装置 | |
JP2013169026A (ja) | 中性点クランプ式インバータ | |
JP5811618B2 (ja) | 電力変換装置 | |
CN116114165A (zh) | 功率转换装置及电动助力转向装置 | |
KR20220026590A (ko) | 전력 변환 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150908 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5910001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |