JP5824339B2 - 三相整流装置 - Google Patents

Description

本発明の実施形態は、三相交流電源の電圧を整流して直流電圧に変換する三相整流装置に関する。

一般的な三相交流電源の電圧を整流して直流電圧に変換する整流回路は、一対のダイオードを直列接続してなる３つの直列回路を有し、これら直列回路の各ダイオードの相互接続点が三相交流電源の各相に接続される。そして、この整流回路の出力端に平滑コンデンサが接続され、その平滑コンデンサに負荷が接続される。

三相交流電圧は位相が互いに１２０°異なる３つの相電圧からなり、これら相電圧により、各直列回路のそれぞれ正側ダイオードを通って平滑コンデンサに電流が流れ、その平滑コンデンサから各直列回路のそれぞれ負側ダイオードを通って電流が流れる。

このような整流回路では、力率を改善するため、また入力電流に含まれる高調波成分を抑制するため、入力側にリアクトルを設けるとともに、これらリアクトルに対する短絡路形成用の複数のスイッチを接続し、これらスイッチの高周波スイッチングにより、入力電流波形を正弦波に追従させる三相アクティブフィルタが採用される（例えば特許文献１）。

特許第３６７５３３６号公報

しかしながら、上記の高周波スイッチングにより入力電流波形を正弦波に追従させることができても、高周波スイッチングに伴うノイズが入力電流に重畳してしまうという問題が生じる。

本発明の実施形態の目的は、力率を向上させつつ、入力電流に重畳する高周波スイッチングノイズを低減できる三相整流装置を提供することである。

請求項１の三相整流装置は、一対のダイオードを直列接続し、その両ダイオードの相互接続点が三相交流電源のＵ相に接続されるＵ相用直列回路、一対のダイオードを直列接続しその両ダイオードの相互接続点が上記三相交流電源のＶ相に接続されるＶ相用直列回路、一対のダイオードを直列接続しその両ダイオードの相互接続点が上記三相交流電源のＷ相に接続されるＷ相用直列回路を有し、上記三相交流電源の電圧を直流電圧に変換して出力する整流回路と、この整流回路の各ダイオードを短絡する複数のスイッチング素子と、上記三相交流電源の各相と上記整流回路の各直列回路との接続間にそれぞれ設けた複数のリアクトルと、上記三相交流電源からの入力電力を検出する検出手段と、上記各直列回路の両ダイオードの相互接続点と上記整流回路の負側出力端との間を前記スイッチング素子を制御して、上記三相交流電源からの入力電流が正レベルとなる位相の前縁側で回数Ｎ１だけ断続的に短絡し、同位相の後縁側で回数Ｎ２だけ断続的に短絡し、上記各直列回路の両ダイオードの相互接続点と上記整流回路の正側出力端との間を前記スイッチング素子を制御して、上記三相交流電源からの入力電流が負レベルとなる位相の前縁側で上記回数Ｎ１だけ断続的に短絡し、同位相の後縁側で上記回数Ｎ２だけ断続的に短絡するとともに、上記回数Ｎ１，Ｎ２をＮ１＞Ｎ２とし、その比率Ｎ１／Ｎ２を上記検出手段の検出結果に応じて切換える制御手段と、を備える。

一実施形態の構成を示すブロック図。 一実施形態の制御部の制御を示すフローチャート。 一実施形態のスイッチングデータ切換え条件を示す図。 一実施形態の低入力用の前縁側スイッチングデータを示す図。 一実施形態の低入力用の後縁側スイッチングデータを示す図。 一実施形態の低入力時の入力電流波形およびＭＯＳＦＥＴの断続的なオンを示す図。 低入力時に高入力用のスイッチングデータを用いた場合の入力電流波形およびＭＯＳＦＥＴの断続的なオンを参考として示す図。 一実施形態の高入力用の前縁側スイッチングデータを示す図。 一実施形態の高入力用の後縁側スイッチングデータを示す図。 一実施形態の高入力時の入力電流波形およびＭＯＳＦＥＴの断続的なオンを示す図。 高入力時に低入力用のスイッチングデータを用いた場合の入力電流波形およびＭＯＳＦＥＴの断続的なオンを参考として示す図。

以下、この発明の一実施形態について図面を参照して説明する。
図１に示すように、三相交流電源１のＵ，Ｖ，Ｗ相に三相整流装置１０を接続し、その三相整流装置１０の出力電圧（後述の平滑コンデンサ１４に生じ電圧）を負荷２に供給する。負荷２は、例えば、モータ駆動用のインバータ装置が用いられ、その消費電力が変動する。三相整流装置１０は、三相交流電源１との接続ラインに設けた高調波低減用のリアクトル２１，２２，２３、これらリアクトル２１，２２，２３を介して三相交流電源１につながる整流回路３０、三相交流電源１とリアクトル２１，２２，２３との間の接続ラインに設けた電流センサ４１，４２，４３、これら電流センサ４１，４２，４３を介して三相交流電源１からの入力電流（以下、相電流という）Ｉｕ，Ｉｖ，Ｉｗを検出する電流検出回路５０を有する。

整流回路３０は、一対のダイオード３１ａ，３２ａを直列接続しその両ダイオードの相互接続点が三相交流電源１のＵ相に接続されるＵ相用直列回路、一対のダイオード３３ａ，３４ａを直列接続しその両ダイオードの相互接続点が三相交流電源１のＶ相に接続されるＶ相用直列回路、一対のダイオード３５ａ，３６ａを直列接続しその両ダイオードの相互接続点が三相交流電源１のＷ相に接続されるＷ相用直列回路を有し、三相交流電源１の三相交流電圧を直流電圧に変換して正側出力端子（＋）および負側出力端子（−）から出力する。各ダイオードには、それぞれ各ダイオードを短絡する複数のスイッチング素子が並列接続されている。具体的には、スイッチング素子は、半導体スイッチたとえばＭＯＳＦＥＴ３１，３２，３３，３４，３５，３６であり、上記ダイオード３１ａ，３２ａ，３３ａ，３４ａ，３５ａ，３６ａは、これらのＭＯＳＦＥＴ３１〜３６の寄生ダイオードである。すなわち、各ダイオード３１ａ〜３６ａに対し、１つのＭＯＳＦＥＴ３１〜３６がそれぞれ逆並列接続された状態にある。これらのＭＯＳＦＥＴ３１〜３６がオンすれば、その素子に対して逆並列接続されているダイオード３１ａ〜３６ａが短絡されることになる。

また、三相整流装置１０は、三相交流電源１からの入力電力を電流検出回路５０で検出される相電流Ｉｕ，Ｉｖ，Ｉｗに基づいて検出する入力電力検出部５１、電流検出回路５０で検出される相電流Ｉｕ，Ｉｖ，Ｉｗの零クロス点をそれぞれ検出する零クロス点検出部５２、ＭＯＳＦＥＴ３１，３２，３３，３４，３５，３６に対し、零クロス点からの時間に基づき短絡（オン）及び短絡終了（オフ）動作を指示する各種スイッチングデータを記憶したメモリ５３、電流検出回路５０で検出される相電流Ｉｕ，Ｉｖ，Ｉｗ、入力電力検出部５１で検出される入力電力、零クロス点検出部５２で検出される零クロス点およびメモリ５３内のスイッチングデータに基づいてＭＯＳＦＥＴ３１〜３６に対する駆動信号（短絡信号）を生成し出力する制御部６０、この制御部６０から出力される駆動信号に応じてＭＯＳＦＥＴ３１〜３６をオン，オフ駆動する駆動部５４を有する。

制御部６０は、主要な機能として次の（１）〜（７）の手段を有する。
（１）Ｕ相用直列回路のダイオード３１ａ，３２ａの相互接続点と整流回路３０の負側出力端（−）との間を、ＭＯＳＦＥＴ３２により、三相交流電源１からの相電流Ｉｕが正レベルとなる位相の前縁側で回数Ｎ１だけ断続的に短絡し、同位相の後縁側で回数Ｎ２だけ断続的に短絡する手段。

（２）Ｕ相用直列回路のダイオード３１ａ，３２ａの相互接続点と整流回路３０の正側出力端（＋）との間を、ＭＯＳＦＥＴ３１により、三相交流電源１からの相電流Ｉｕが負レベルとなる位相の前縁側で回数Ｎ１だけ断続的に短絡し、同位相の後縁側で回数Ｎ２だけ断続的に短絡する手段。

（３）Ｖ相用直列回路のダイオード３３ａ，３４ａの相互接続点と整流回路３０の負側出力端（−）との間を、ＭＯＳＦＥＴ３４により、三相交流電源１からの相電流Ｉｖが正レベルとなる位相の前縁側で回数Ｎ１だけ断続的に短絡し、同位相の後縁側で回数Ｎ２だけ断続的に短絡する手段。

（４）Ｖ相用直列回路のダイオード３３ａ，３４ａの相互接続点と整流回路３０の正側出力端（＋）との間を、ＭＯＳＦＥＴ３３により、三相交流電源１からの相電流Ｉｖが負レベルとなる位相の前縁側で回数Ｎ１だけ断続的に短絡し、同位相の後縁側で回数Ｎ２だけ断続的に短絡する手段。

（５）Ｗ相用直列回路のダイオード３５ａ，３６ａの相互接続点と整流回路３０の負側出力端（−）との間を、ＭＯＳＦＥＴ３６により、三相交流電源１からの相電流Ｉｗが正レベルとなる位相の前縁側で回数Ｎ１だけ断続的に短絡し、同位相の後縁側で回数Ｎ２だけ断続的に短絡する手段。

（６）Ｗ相用直列回路のダイオード３５ａ，３６ａの相互接続点と整流回路３０の正側出力端（＋）との間を、ＭＯＳＦＥＴ３５により、三相交流電源１からの相電流Ｉｗが負レベルとなる位相の前縁側で回数Ｎ１だけ断続的に短絡し、同位相の後縁側で回数Ｎ２だけ断続的に短絡する手段。

（７）回数Ｎ１，Ｎ２をＮ１＞Ｎ２とし、その回数比率Ｎ１／Ｎ２を入力電力検出部５１の検出結果に応じて切換えるとともに、その切換え点を入力電力検出部５１の検出結果の上昇時と下降時で異ならせ、かつその切換えを零クロス点検出部５２で検出される零クロス点を基準に行う手段。

なお、相電流の正・負の状態において前縁側は、相電流の零クロス点から零クロス点までの期間における前側、後縁側は、相電流の零クロス点から零０クロス点までの期間における後ろ側を意味する。以下の実施形態の説明においては、前縁側を、０クロスを基準とした電気角で表し、相電流の正・負のいずれの状態においても電気角で０°〜６０°とし、後縁側を１２０°〜１８０°としている。ちなみに、これは、一般的な正弦波の１周期を基準にすると、相電流が正の状態においては、前縁側が電気角で０°〜６０°、後縁側は１２０°〜１８０°で同じになるが、相電流が負の状態では、前縁側が電気角で１８０°〜２４０°、後縁側が３００°〜３６０°で表されることになる。

回数Ｎ１，Ｎ２の一例として、Ｎ１＋Ｎ２の合計を、高入力時及び低入力時ともに同じ数である１５回とし、回数Ｎ１，Ｎ２を入力電力が低い場合はＮ１＝８，Ｎ２＝７、入力電力が高い場合はＮ１＝１０，Ｎ２＝５とする。さらに、回数Ｎ１，Ｎ２の比率Ｎ１／Ｎ２は、低入力時を“８／７、高入力時を“１０／５”として、低入力時より高入力時のほうを大きくする。言い換えると、比率Ｎ２／Ｎ１は、低入力時を“７／８”、高入力時を“５／１０”として、低入力時より高入力時のほうを小さくする。

なお、高入力時、低入力時のＮ１，Ｎ２のスイッチング回数、零クロス点からの短絡動作するまでのタイミング(期間)は、すべてメモリ５３に記憶され、これらのデータが適宜、制御部６０から読み出され、駆動部５４に所定のタイミングで各ＭＯＳＦＥＴ３１〜３６に駆動／停止信号を供給するよう指示が出される。また、合計短絡回数Ｎ１＋Ｎ２を、多くすると入力電流の正弦波への追従性が向上し、高調波を低減できるが、短絡するためのスイッチング回数が増加し、MOSFET３１〜３６のスイッチングによる高周波スイッチングノイズが増加するため、１０回以上、３０回以下が望ましい。

つぎに、作用を説明する。
図２のフローチャートに示すように、三相交流電源１からの相電流Ｉｕ，Ｉｖ，Ｉｗを検出する（ステップ１０１）。この相電流Ｉｕ，Ｉｖ，Ｉｗに基づき、三相交流電源１からの入力電力を検出する（ステップ１０２）。そして、相電流Ｉｕ，Ｉｖ，Ｉｗの零クロス点をそれぞれ検出する（ステップ１０３）。

相電流Ｉｕの零クロス点が到来したとき（ステップ１０４）、入力電力(入力電流)が図３のスイッチングデータ切換え条件における設定値８０％より低い状態にあれば（ステップ１０５のＹＥＳ）、メモリ５３内の低入力用の前縁側スイッチングデータおよび後縁側スイッチングデータを選択する（ステップ１０６）。そして、選択した低入力用のスイッチングデータに基づき、ＭＯＳＦＥＴ３１，３２をオン，オフ駆動（高周波スイッチング）する。ここで、入力電力の基準として、負荷２の最大消費電力を１００％としている。また、図３のスイッチングデータ切換え条件は、ヒステリシスを有している。すなわち、前回の入力電流が低入力であれば、設定値８０％を超える検出を行なうまでは低入力と判断し、設定値８０％を超えた場合には高入力と判断する。一方、前回の入力電流が高入力であれば、設定値６０％未満に低下したことを検出するまでは高入力と判断し、設定値６０％未満を検出した場合には低入力と判断する。

低入力用の前縁側スイッチングデータは、図４に示すように、零クロス点を基準とした時間経過に沿って順に並ぶ個数Ｎ１たとえば８個のオンデータＰ１，Ｐ２…Ｐ８からなる。これらオンデータＰ１，Ｐ２…Ｐ８は、それぞれオン期間ｔ１，ｔ２…ｔ８を有する。低入力用の後縁側スイッチングデータは、図５に示すように、零クロス点を基準とした時間経過に沿って順に並ぶ個数Ｎ２たとえば７個のオンデータＰ９，Ｐ１０…Ｐ１５からなる。これらオンデータＰ９，Ｐ１０…Ｐ１５は、それぞれオン期間ｔ９，ｔ１０…ｔ１５を有する。図４、５及び後述する図８、９では、三相交流電源の周波数が、５０Hzの場合の例を示しており、これらのオンデータ（オンタイミングとオン期間）Ｐ９，Ｐ１０…Ｐ１５は、時間を基準としているため、当然ながら電源周波数が異なれば、異なるタイミング、異なるオン期間が、メモリ５３から読み出される。

すなわち、図６に示すように、入力電力が３０％と低く、相電流Ｉｕが正レベルとなる半サイクルの位相では、Ｕ相用直列回路の負側に位置するＭＯＳＦＥＴ３２を、前縁側の０°〜６０°期間において回数Ｎ１である８回だけ断続的にオンし、後縁側の１２０°〜１８０°期間において回数Ｎ２である７回だけ断続的にオンする。ＭＯＳＦＥＴ３２がオンすると、Ｕ相用直列回路のダイオード３１ａ，３２ａの相互接続点と整流回路３０の負側出力端（−）との間が短絡する。これにより、相電流Ｉｕの正側の半サイクルを実線のような正弦波に追従させることができる。実際の相電流Ｉｕは鋸歯状となるが、これはＭＯＳＦＥＴ３２のオン，オフに伴って発生する電流変化を示している。この鋸歯状の電流変化が高周波スイッチングノイズの原因となるため、短絡回数を増加させると発生する高周波スイッチングノイズが増加することになる。なお、前縁側および後縁側を除く中間期間（６０°〜１２０°区間）においても鋸歯状の短絡による電流変化が現れているが、これは相電流Ｉｖ，Ｉｗを正弦波に追従させるための他の相のＭＯＳＦＥＴのオン，オフによって生じるものである。ここで、本実施形態では、短絡回数を少なく設定しているため、高周波スイッチングノイズの発生を抑えることができる。

仮に、前縁側のオン回数Ｎ１をたとえば１０回に設定し、後縁側のオン回数Ｎ２をたとえば５回に設定した場合に、相電流Ｉｕがどうなるかを確かめたのが図７である。この図７と図６において、電流波形の正弦波への追従性を比較すると、前縁側の電流と正弦波との差の大きさはあまり変わらないが、後縁側の電流と正弦波との差の大きさについては図６の方が小さくなっており、図６の方が正弦波への追従性が高く、力率が高いことが分かる。

同じく入力電力が低く、相電流Ｉｕが負レベルとなる半サイクルの位相では、Ｕ相用直列回路の正側に位置するＭＯＳＦＥＴ３１が、前縁側の０°〜６０°期間において８回だけ断続的にオンし、後縁側の１２０°〜１８０°期間において７回だけ断続的にオンする。ＭＯＳＦＥＴ３１がオンすると、Ｕ相用直列回路のダイオード３１ａ，３２ａの相互接続点と整流回路３０の正側出力端（＋）との間が短絡する。これにより、相電流Ｉｕの負側の半サイクルを正弦波に追従させることができる。

一方、相電流Ｉｕの零クロス点が到来したとき（ステップ１０４）、入力電力が図３のスイッチングデータ切換え条件における設定値８０％以上の状態にあれば（ステップ１０５のＮＯ）、メモリ５３内の高入力用の前縁側スイッチングデータおよび後縁側スイッチングデータを選択する（ステップ１０８）。そして、選択した高入力用のスイッチングデータに基づき、ＭＯＳＦＥＴ３１，３２をオン，オフ駆動（高周波スイッチング）する。

高入力用の前縁側スイッチングデータは、図８に示すように、零クロス点を基準とした時間経過に沿って順に並ぶ個数Ｎ１たとえば１０個のオンデータＰ１，Ｐ２…Ｐ１０からなる。これらオンデータＰ１，Ｐ２…Ｐ１０は、それぞれオン期間ｔ１，ｔ２…ｔ１０を有する。高入力用の後縁側スイッチングデータは、図９に示すように、零クロス点を基準とした時間経過に沿って順に並ぶ個数Ｎ２たとえば５個のオンデータＰ１１，Ｐ１２…Ｐ１５からなる。これらオンデータＰ１１，Ｐ１２…Ｐ１５は、それぞれオン期間ｔ１１，ｔ１２…ｔ１５を有する。

すなわち、図１０に示すように、入力電力が１００％と高く、相電流Ｉｕが正レベルとなる位相の半サイクルでは、Ｕ相用直列回路の負側に位置するＭＯＳＦＥＴ３２を、前縁側の０°〜６０°期間において回数Ｎ１である１０回だけ断続的にオンし、後縁側の１２０°〜１８０°期間において回数Ｎ２である５回だけ断続的にオンする。ＭＯＳＦＥＴ３２がオンすると、Ｕ相用直列回路のダイオード３１ａ，３２ａの相互接続点と整流回路３０の負側出力端（−）とが短絡する。これにより、相電流Ｉｕの正側の半サイクルを実線のような正弦波に追従させることができ、力率が向上できる。

仮に、前縁側のオン回数Ｎ１を低入力時と同じ８回に設定し、後縁側のオン回数Ｎ２を低入力時と同じ７回に設定した場合に、相電流Ｉｕがどうなるかを確かめたのが図１１である。この図１１と図１０において、電流波形の正弦波への追従性を比較すると、前縁側の電流と正弦波との差の大きさはあまり変わらないが、後縁側の電流と正弦波との差の大きさは図１０の方が小さくなり、図１０の方が正弦波への追従性が高く、力率を向上させ、高調波の抑制効果が高いことが分かる。

すなわち、回数Ｎ１，Ｎ２の比率Ｎ１／Ｎ２の設定を、低入力時より高入力時のほうを大きくすることで、それぞれの入力状態に対して、正弦波への追従性が良くなり、力率を向上させ、高調波を低減することができる。

同じく入力電力が高く、相電流Ｉｕが負レベルとなる半サイクルの位相では、Ｕ相用直列回路の正側に位置するＭＯＳＦＥＴ３１が、前縁側の０°〜６０°期間において１０回だけ断続的にオンし、後縁側の１２０°〜１８０°期間において５回だけ断続的にオンする。ＭＯＳＦＥＴ３１がオンすると、Ｕ相用直列回路のダイオード３１ａ，３２ａの相互接続点と整流回路３０の正側出力端（＋）との間が短絡する。これにより、相電流Ｉｕの負側の半サイクルを正弦波に追従させることができる。

ここまで相電流Ｉｕについて述べたが、相電流Ｉｖ，Ｉｗについても同様の制御を行う。
すなわち、相電流Ｉｖについては、入力電力が低く、正レベルとなる半サイクルの位相では、Ｖ相用直列回路の負側に位置するＭＯＳＦＥＴ３４を、前縁側の０°〜６０°期間で８回だけ断続的にオンし、後縁側の１２０°〜１８０°期間で７回だけ断続的にオンする。同じく入力電力が低く、負レベルとなる半サイクルの位相では、Ｖ相用直列回路の正側に位置するＭＯＳＦＥＴ３３を、前縁側の０°〜６０°期間で８回だけ断続的にオンし、後縁側の１２０°〜１８０°期間で７回だけ断続的にオンする。入力電力が高く、正レベルとなる半サイクルの位相では、Ｖ相用直列回路の負側に位置するＭＯＳＦＥＴ３４を、前縁側の０°〜６０°期間で１０回だけ断続的にオンし、後縁側の１２０°〜１８０°期間で５回だけ断続的にオンする。同じく入力電力が高く、負レベルとなる半サイクルの位相では、Ｖ相用直列回路の正側に位置するＭＯＳＦＥＴ３３を、前縁側の０°〜６０°期間で１０回だけ断続的にオンし、後縁側の１２０°〜１８０°期間で５回だけ断続的にオンする。

相電流Ｉｗについては、入力電力が低く、正レベルとなる半サイクルの位相において、Ｗ相用直列回路の負側に位置するＭＯＳＦＥＴ３６を、前縁側の０°〜６０°期間で８回だけ断続的にオンし、後縁側の１２０°〜１８０°期間で７回だけ断続的にオンする。同じく入力電力が低く、負レベルとなる半サイクルの位相において、Ｗ相用直列回路の正側に位置するＭＯＳＦＥＴ３５を、前縁側の０°〜６０°期間で８回だけ断続的にオンし、後縁側の１２０°〜１８０°期間で７回だけ断続的にオンする。入力電力が高く、正レベルとなる半サイクルの位相では、Ｗ相用直列回路の負側に位置するＭＯＳＦＥＴ３６を、前縁側の０°〜６０°期間で１０回だけ断続的にオンし、後縁側の１２０°〜１８０°期間で５回だけ断続的にオンする。同じく入力電力が高く、負レベルとなる半サイクルの位相では、Ｗ相用直列回路の正側に位置するＭＯＳＦＥＴ３５を、前縁側の０°〜６０°期間で１０回だけ断続的にオンし、後縁側の１２０°〜１８０°期間で５回だけ断続的にオンする。

以上のように、相電流の半サイクルにおける前縁側および後縁側の短絡回数Ｎ１，Ｎ２をＮ１＞Ｎ２とし、その回数比率Ｎ１／Ｎ２を、低入力時よりも高入力時のほうが小さくなるように切換えることにより、リアクトル２１，２２，２３を設けていることによる高調波低減効果を得ながら、低入力時および高入力時のいずれにおいても力率を向上させて、相電流Ｉｕ，Ｉｖ，Ｉｗにおける高周波スイッチングノイズを低減できる。ひいては、リアクトル２１，２２，２３として小形で電流・インダクタンス容量が大きいリアクトルを採用した三相アクティブフィルタを構成できる。リアクトル２１，２２，２３が小形になれば、三相整流装置１０が搭載される機器の小型化が図れる。

しかも、図３のスイッチングデータ切換え条件は、回数比率Ｎ１／Ｎ２の切換え点を、入力電力の上昇時は設定値８０％とし、入力電力の下降時は設定値６０％として異ならせるヒステリシス特性を有する。このヒステリシス特性の採用により、回数比率Ｎ１／Ｎ２が入力電力の変化に伴って頻繁に切換わる不具合を防ぐことができる。なお、図４、５は、低入力時のデータであり、入力電力８０％以上の領域は、過渡的な状態で発生する可能性があるため、図示しているが、現実的にこの領域のデータが制御に用いられることはほとんどない。同様に図８、９は、高入力時のデータであり、入力電力６０％未満の領域のデータが制御に用いられることはほとんどない。

ＭＯＳＦＥＴがオン，オフする０°〜６０°期間および１２０°〜１８０°期間は、１つの相のオン，オフ制御が他の２つの相の電流波形に及ぼす影響が少ない期間である。この期間を選定していることにより、高周波スイッチングノイズの低減効果および高調波の低減効果が大きくなる。

また、本実施形態においては、入力電力検出部５１は、三相交流電源１の電圧が安定していることを前提として、その入力電力を電流検出回路５０で検出される相電流Ｉｕ，Ｉｖ，Ｉｗにて検出したが、さらに正確電力を検出する必要があれば、三相交流電源１の各相の電圧を検出して、この電圧と電流によって入力電力を算出しても良い。

さらに、本実施形態においては、各相の零クロス点を、電流検出回路５０で検出した相電流Ｉｕ，Ｉｖ，Ｉｗの零クロス点で検出したが、相電流と相電圧の位相はほぼ一致するため、各相の電圧を検出する電圧検出手段を設け、この電圧検出手段によって検出される相電圧の零クロス点としても良い。

なお、上記実施形態では、整流用のダイオードとしてＭＯＳＦＥＴの寄生ダイオードを用い、そのＭＯＳＦＥＴをそのまま短絡用のスイッチとして用いたが、その構成に限定はなく、種々変形可能である。その他、上記実施形態およびその変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態および変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、書き換え、変更を行うことができる。これら実施形態や変形は、発明の範囲は要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…三相交流電源、２…負荷、１０…三相整流装置、２１，２２，２３…リアクトル、２４…平滑コンデンサ、３０…整流回路、３１，３２，３３，３４，３５，３６…ＭＯＳＦＥＴ（スイッチ）、３１ａ，３２ａ，３３ａ，３４ａ，３５ａ，３６ａ…ダイオード、４１，４２，４３…電流センサ、５０…電流検出回路、５１…入力電力検出部、５２…零クロス点検出部、５３…メモリ、５４…駆動部、６０…制御部

Claims (4)

1. 一対のダイオードを直列接続しその両ダイオードの相互接続点が三相交流電源のＵ相に接続されるＵ相用直列回路、一対のダイオードを直列接続しその両ダイオードの相互接続点が前記三相交流電源のＶ相に接続されるＶ相用直列回路、一対のダイオードを直列接続しその両ダイオードの相互接続点が前記三相交流電源のＷ相に接続されるＷ相用直列回路を有し、前記三相交流電源の電圧を直流電圧に変換して出力する整流回路と、
   この整流回路の各ダイオードを短絡する複数のスイッチング素子と、
   前記三相交流電源の各相と前記整流回路の各直列回路との接続間にそれぞれ設けた複数のリアクトルと、
   前記三相交流電源からの入力電力を検出する検出手段と、
   前記各直列回路の両ダイオードの相互接続点と前記整流回路の負側出力端との間を前記スイッチング素子を制御して、前記三相交流電源からの入力電流が正レベルとなる位相の前縁側で回数Ｎ１だけ断続的に短絡し同位相の後縁側で回数Ｎ２だけ断続的に短絡し、前記各直列回路の両ダイオードの相互接続点と前記整流回路の正側出力端との間を前記スイッチング素子を制御して、前記三相交流電源からの入力電流が負レベルとなる位相の前縁側で前記回数Ｎ１だけ断続的に短絡し同位相の後縁側で前記回数Ｎ２だけ断続的に短絡するとともに、前記回数Ｎ１，Ｎ２の比率Ｎ１／Ｎ２を前記検出手段の検出結果に応じて切換える制御手段と、
   を備えることを特徴とする三相整流装置。
2. 前記制御手段は、前記検出手段の検出結果に応じた前記比率Ｎ１／Ｎ２の切換え点を前記検出手段の検出結果の上昇時と下降時で異ならせる、
   ことを特徴とする請求項１記載の三相整流装置。
3. さらに、三相電源の各相の零クロス点を検出する零クロス点検出手段を設け、
   前記制御手段は、前記検出手段の検出結果に応じた前記比率Ｎ１／Ｎ２の切換えを前記零クロス点検出手段の検出した零クロス点を基準に行う、
   ことを特徴とする請求項１または請求項２記載の三相整流装置。
4. 前記前縁は前記各相の零クロス点を基準として、０°〜６０°の期間、前記後縁は前記零クロス点を基準として、１２０°〜１８０°の期間とした、
   ことを特徴とする請求項１乃至請求項３のいずれか記載の三相整流装置。

Images