JP5891493B2 - 表示パネルおよびその駆動方法、表示装置ならびに電子機器 - Google Patents

Description

本技術は、例えば有機ＥＬ(Electro Luminescence)素子などの発光素子を画素ごとに備えた表示パネルに関する。また、本技術は、上記表示パネルを備えた表示装置および電子機器に関する。

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。

ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧も変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。

また、駆動トランジスタの閾値電圧（Ｖｔｈ）や移動度（μ）が経時的に変化したり、製造プロセスのばらつきによってＶｔｈやμが画素回路ごとに異なったりする場合がある。駆動トランジスタのＶｔｈやμが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタのＶｔｈやμが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能および駆動トランジスタのＶｔｈやμの変動に対する補正機能を組み込んだ表示装置が開発されている（例えば、特許文献１参照）。

特開２００８−０８３２７２号公報

ところで、例えば、図９に示したような従来の駆動方法では、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正と、映像信号に応じた信号電圧を駆動トランジスタのゲートに書き込む信号書き込みとが、１Ｈ期間ごとに行われる。そのため、この駆動方法では、１Ｈ期間を短くし、１Ｆ当たりの走査期間を短くする（つまり、高速駆動化する）ことが難しかった。そのため、例えば、図１０に示したように、Ｖｔｈ補正が共通の１Ｈ期間内に２ラインまとめて行われたのち、信号書き込みが次の１Ｈ期間内にラインごとに行われる。この駆動方法は、Ｖｔｈ補正が束ねられていることから、高速駆動に向いている。しかし、Ｖｔｈ補正が終わってから信号書き込みが始まるまでの待ち期間Δtがラインごとに異なる。そのため、同一階調の信号電圧がそれぞれのラインの駆動トランジスタのゲートに印加されたとしても、発光輝度がラインごとに異なってしまい、輝度ムラが生じるという問題があった。

本技術はかかる問題点に鑑みてなされたものであり、その目的は、Ｖｔｈ補正を複数ラインで束ねたことによる輝度ムラの発生を低減することの可能な表示パネルと、そのような表示パネルを備えた表示装置および電子機器を提供することにある。

本技術の表示パネルは、発光色の互いに異なる複数のサブピクセルを含む複数の画素と、各画素の選択に用いられる複数の第１配線と、各画素への駆動電流の供給に用いられる複数の第２配線とを備えている。複数の第１配線は、ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられており、各第１配線は、１ユニット内で同一発光色の複数のサブピクセルに接続されている。一方、複数の第２配線は、１ユニットごとに１本ずつ割り当てられており、各第２配線は、１ユニット内の全てのサブピクセルに接続されている。

本技術の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。この表示装置に設けられた表示パネルは、上記の表示パネルと同一の構成要素を有している。

本技術の電子機器は、上記の表示装置を備えている。

参考例に係る表示パネルの駆動方法は、上記の表示パネルにおいて、１ユニット内の全てのサブピクセルを、接続された第１配線ごとにグループに分けたときの駆動方法である。この駆動方法は、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を、１ユニット内の全てのグループに対して同時期に行ったのち、信号電圧の書き込みを、１ユニット内の全てのグループに対してグループごとに行うステップを含んでいる。

本技術の表示パネル、表示装置、電子機器、および第１の表示パネルの駆動方法では、各画素の選択に用いられる各第１配線が、１ユニット内で同一発光色の複数のサブピクセルに接続されている。さらに、各画素への駆動電流の供給に用いられる各第２配線が、１ユニット内の全てのサブピクセルに接続されている。これにより、例えば、Ｖｔｈ補正を、１ユニット内の全てのグループに対して同時期に行ったのち、信号電圧の書き込みを、１ユニット内の全てのグループに対してグループごとに行うことができる。その結果、同一色の各サブピクセルにおいて、Ｖｔｈ補正が終わってからμ補正が始まるまでの期間（いわゆる、待ち時間）が一致するので、同一色のサブピクセルにおける待ち時間がラインごとに一致する。

参考例に係る表示パネルの駆動方法は、下記の表示パネルにおいて、複数の画素行を１ユニットとし、１ユニット内の全てのサブピクセルを、発光色を分類基準として複数のサブピクセルごとにグループに分けたときの駆動方法である。

ここで、この駆動方法が適用される表示パネルは、発光色の互いに異なる複数のサブピクセルを含む複数の画素を備えている。この表示パネルにおいて、各サブピクセルが、発光素子と、発光素子に直列に接続された駆動トランジスタと、映像信号に対応する信号電圧を駆動トランジスタのゲートに書き込む書込トランジスタとを含んでいる。そして、この駆動方法は、このような構成の表示パネルにおいて、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を、１ユニット内の全てのグループに対して同時期に行ったのち、信号電圧の書き込みを、１ユニット内の全てのグループに対してグループごとに行うステップを含んでいる。

本技術の第２の表示パネルの駆動方法では、Ｖｔｈ補正が、１ユニット内の全てのグループに対して同時期に行われたのち、信号電圧の書き込みが、１ユニット内の全てのグループに対してグループごとに行われる。その結果、同一色の各サブピクセルにおいて、Ｖｔｈ補正が終わってからμ補正が始まるまでの期間（いわゆる、待ち時間）が一致するので、同一色のサブピクセルにおける待ち時間がラインごとに一致する。

本技術の表示パネル、表示装置および電子機器によれば、同一色のサブピクセルにおける待ち時間がラインごとに一致するようにしたので、Ｖｔｈ補正を複数ラインで束ねたことによる輝度ムラの発生を低減することができる。

本技術による一実施の形態に係る表示装置の概略構成図である。 図１の画素の回路構成の一例を表す図である。 図１の各画素のレイアウトの一例を表す図である。 図１の各画素のレイアウトの他の例を表す図である。 図３、図４のＤＴＬの電圧の一例を表す図である。 図１の表示装置の動作の一例について説明するための波形図である。 図１の表示装置におけるＶｔｈ補正と信号書込・μ補正の走査の一例について説明するための波形図である。 比較例に係る表示パネルにおける配線接続の一例を表す図である。 図８の表示パネルを備えた表示装置の動作の一例について説明するための波形図である。 図８の表示パネルを備えた表示装置の動作の他の例について説明するための波形図である。 図１の表示パネルの一変形例を表す図である。 図１の表示パネルの他の変形例を表す図である。 上記実施の形態の発光装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（表示装置）
２．変形例（表示装置）
３．適用例（電子機器）

＜１．実施の形態＞
[構成]
図１は、本技術の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、外部から入力された映像信号２０Ａおよび同期信号２０Ｂに基づいて表示パネル１０を駆動する駆動回路２０とを備えている。駆動回路２０は、例えば、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４、および電源線駆動回路２５を有している。

（表示パネル１０）
表示パネル１０は、複数の画素１１が表示パネル１０の表示領域１０Ａ全面に渡って２次元配置されたものである。表示パネル１０は、駆動回路２０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号２０Ａに基づく画像を表示するものである。

図２は、画素１１の回路構成の一例を表したものである。各画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。画素回路１２は、例えば、駆動トランジスタＴｒ１、書込トランジスタＴｒ２および保持容量Ｃｓによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。書込トランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに、映像信号に対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタＴｒ２は、後述の信号線ＤＴＬの電圧をサンプリングするとともに駆動トランジスタＴｒ１のゲートに書き込むものである。駆動トランジスタＴｒ１は、有機ＥＬ素子１３を駆動するものであり、有機ＥＬ素子１３に直列に接続されている。駆動トランジスタＴｒ１は、書込トランジスタＴｒ２によって書き込まれた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御するものである。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。なお、画素回路１２は、上述の２Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。

駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ１および書込トランジスタＴｒ２は、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。

表示パネル１０は、行方向に延在する複数の走査線ＷＳＬ（第１配線）と、列方向に延在する複数の信号線ＤＴＬ（第３配線）と、行方向に延在する複数の電源線ＤＳＬ（第２配線）とを有している。走査線ＷＳＬは、各画素１１の選択に用いられるものである。信号線ＤＴＬは、映像信号に応じた信号電圧の、各画素１１への供給に用いられるものである。電源線ＤＳＬは、各画素１１への駆動電流の供給に用いられるものである。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、画素１１が設けられている。各信号線ＤＴＬは、後述の信号線駆動回路２３の出力端（図示せず）と、書込トランジスタＴｒ２のソースまたはドレインとに接続されている。各走査線ＷＳＬは、後述の走査線駆動回路２４の出力端（図示せず）と、書込トランジスタＴｒ２のゲートに接続されている。各電源線ＤＳＬは、固定の電圧を出力する電源の出力端（図示せず）と、駆動トランジスタＴｒ１のソースまたはドレインに接続されている。

書込トランジスタＴｒ２のゲートは、走査線ＷＳＬに接続されている。書込トランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続され、書込トランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続され、駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓの一端が駆動トランジスタＴｒ１のゲートに接続され、保持容量Ｃｓの他端が駆動トランジスタＴｒ１のソース（図２では有機ＥＬ素子１３側の端子）に接続されている。つまり、保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に挿入されている。なお、有機ＥＬ素子１３は、素子容量Ｃｏｌｅｄを有している。

表示パネル１０は、さらに、図２に示したように、有機ＥＬ素子１３のカソードに接続されたグラウンド線ＧＮＤを有している。グラウンド線ＧＮＤは、グラウンド電位となっている外部回路（図示せず）と電気的に接続されるものである。グラウンド線ＧＮＤは、例えば、表示領域１０Ａ全体に渡って形成されたシート状の電極である。なお、グラウンド線ＧＮＤは、画素行または画素列に対応して短冊状に形成された帯状の電極であってもよい。表示パネル１０は、さらに、例えば、表示領域１０Ａの周縁に、映像を表示しないフレーム領域を有している。フレーム領域は、例えば、遮光部材によって覆われている。

図３、図４は、各画素１１のレイアウトの一例を表したものである。図３は、ｎ行目（１≦ｎ＜Ｎ、Ｎは画素行の総数（偶数））およびｎ＋１行目の画素行における各画素１１のレイアウトの一例を表したものであり、図４は、ｎ＋２行目およびｎ＋３行目の画素行における各画素１１のレイアウトの一例を表したものである。各画素１１のレイアウトは、ｎ行目およびｎ＋１行目の画素行と、ｎ＋２行目およびｎ＋３行目の画素行とにおいて、共通となっている。なお、以下では、説明の重複を避ける趣旨で、ｎ＋２行目およびｎ＋３行目の画素行における各画素１１のレイアウトについての説明を省略する。

各画素１１は、表示パネル１０上の画面を構成する最小単位の点に対応するものである。表示パネル１０は、カラー表示パネルとなっており、画素１１は、例えば赤、緑または青などの単色の光を発するサブピクセルに相当する。本実施の形態では、発光色の互いに異なる３つの画素１１によって表示画素１４が構成されている。つまり、発光色の種類の数は３である。表示画素１４に含まれる３つの画素１１は、赤色光を発する画素１１Ｒ、緑色光を発する画素１１Ｇおよび青色光を発する画素１１Ｂで構成されている。各表示画素１４は、いわゆるストライプ配列となっている。すなわち、複数の画素１１は、画素１１Ｒ，１１Ｇ，１１Ｂの順で行方向に周期的に配置されており、かつ、同一発光色ごとに列方向に並んで配置されている。

複数の走査線ＷＳＬは、ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられている。１ユニットに含まれる画素行の数は２以上、発光色の種類の数以下である。具体的には、複数の走査線ＷＳＬは、２本の画素行を１ユニットとしたときに１ユニットごとに２本ずつ割り当てられている。従って、１ユニットに含まれる画素行の数は２であり、１ユニットに含まれる走査線ＷＳＬの数も２である。走査線ＷＳＬの総数は、画素行の総数と等しくなっており、Ｎ本となっている。なお、図３中のｎは、１以上、Ｎ／２以下の正の整数であり、図３中のＷＳＬ（ｎ）は、ｎ番目の走査線ＷＳＬを意味している。各走査線ＷＳＬは、１ユニット内で同一発光色の複数の画素１１に接続されている。具体的には、１ユニットに含まれる２本の走査線ＷＳＬ（ｎ），ＷＳＬ（ｎ＋１）において、走査線ＷＳＬ（ｎ）は、１ユニットに含まれる複数の画素１１Ｒおよび複数の画素１１Ｂに接続されており、走査線ＷＳＬ（ｎ＋１）は、１ユニットに含まれる複数の画素１１Ｇに接続されている。また、各走査線ＷＳＬは、１ユニット内で同一発光色の全ての画素１１に接続されている。具体的には、１ユニットに含まれる２本の走査線ＷＳＬ（ｎ），ＷＳＬ（ｎ＋１）において、走査線ＷＳＬ（ｎ）は、１ユニット内の全ての画素１１Ｒおよび全ての画素１１Ｂに接続されており、走査線ＷＳＬ（ｎ＋１）は、１ユニット内の全ての画素１１Ｇに接続されている。

複数の電源線ＤＳＬは、１ユニットごとに１本ずつ割り当てられている。従って、１ユニットに含まれる電源線ＤＳＬの数は１である。電源線ＤＳＬの総数は、画素行の総数の半分に相当しており、Ｊ（＝Ｎ／２）本となっている。なお、図３中のｊは、１以上、Ｎ／２以下の正の整数であり、図３中のＤＳＬ（ｊ）は、ｊ番目の電源線ＤＳＬを意味している。各電源線ＤＳＬは、１ユニット内の全ての画素１１に接続されている。具体的には、１ユニットに含まれる１本の電源線ＤＳＬは、１ユニットに含まれる全ての画素１１（１１Ｒ，１１Ｇ，１１Ｂ）に接続されている。

複数の信号線ＤＴＬは、各画素行において表示画素１４ごとに２本ずつ割り当てられている。各画素行において表示画素１４ごとに割り当てられた２本の信号線ＤＴＬにおいて、一方の信号線ＤＴＬは、走査線ＷＳＬが共有されていない２種類の発光色の画素１１に接続されており、他方の信号線ＤＴＬは、残りの種類の発光色の画素１１に接続されている。具体的には、まず、ｎ行目およびｎ＋１行目の画素行に含まれる複数の表示画素１４のうち、列方向に互いに隣接する２つの表示画素１４（つまり、１ユニット内で行が互いに異なり、かつ互いに隣接する２つの表示画素１４）に着目する。これら２つの表示画素１４のうちｎ行目の画素行に含まれる表示画素１４には、２本の信号線ＤＴＬ（ｍ），ＤＴＬ（ｍ＋２）が割り当てられている。なお、信号線ＤＴＬの本数は、１つの画素行に含まれる画素１１の数と等しく、Ｍ（Ｍは４の倍数）本となっている。図３において、ｍは、１以上、Ｍ−４以下の正の整数であり、１以外の場合には（４の倍数＋１）に相当する数である。従って、図３中のＤＴＬ（ｍ）は、ｍ番目の信号線ＤＴＬを意味している。

上記の２本の信号線ＤＴＬ（ｍ），ＤＴＬ（ｍ＋２）において、一方の信号線ＤＴＬ（ｍ＋２）は、走査線ＷＳＬが共有されていない２種類の発光色の画素１１Ｇ，１１Ｂに接続されており、他方の信号線ＤＴＬ（ｍ）は、残りの種類の発光色の画素１１Ｒに接続されている。さらに、上記２つの表示画素１４のうちｎ＋１行目の画素行に含まれる表示画素１４には、２本の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）が割り当てられている。その２本の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）において、一方の信号線ＤＴＬ（ｍ＋１）は、走査線ＷＳＬが共有されていない２種類の発光色の画素１１Ｒ，１１Ｇに接続されており、他方の信号線ＤＴＬ（ｍ＋３）は、残りの種類の発光色の画素１１Ｂに接続されている。

つまり、１ユニット内で行が互いに異なり、かつ互いに隣接する２つの表示画素１４において、一方の表示画素１４に対しては偶数列目の２本の信号線ＤＴＬ（ｍ），ＤＴＬ（ｍ＋２）が割り当てられ、他方の表示画素１４に対しては奇数列目の２本の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）が割り当てられる。さらに、１ユニット内で行が互いに異なり、かつ互いに隣接する２つの表示画素１４において、走査線ＷＳＬが共有される２種類の発光色の画素１１の発光色の組み合わせが互いに異なる。これにより、信号線ＤＴＬの総数を最小限に抑えている。

（駆動回路２０）
次に、駆動回路２０について説明する。駆動回路２０は、上述したように、例えば、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５を有している。タイミング生成回路２１は、駆動回路２０内の各回路が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。

映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行い、それにより得られた映像信号２２Ａを信号線駆動回路２３に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。

信号線駆動回路２３は、例えば、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力された映像信号２２Ａに対応するアナログの信号電圧を、各信号線ＤＴＬに印加するものである。信号線駆動回路２３は、例えば、２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を出力可能となっている。具体的には、信号線駆動回路２３は、走査線駆動回路２４により選択された画素１１へ、信号線ＤＴＬを介して２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を供給するようになっている。

図５は、ある１つのユニットにおいて列方向に互いに隣接する２つの表示画素１４に接続された４本の信号線ＤＴＬ（ＤＴＬ（ｍ）、ＤＴＬ（ｍ＋１）、ＤＴＬ（ｍ＋２）、ＤＴＬ（ｍ＋３）に対して、走査線ＷＳＬの走査に応じて順次、印加される電圧Ｖ（ｎ）、Ｖ（ｎ＋１）、Ｖ（ｎ＋２）、Ｖ（ｎ＋３）の一例を表したものである。信号線駆動回路２３は、例えば、図５に示したように、走査線駆動回路２４により同時に選択された複数の画素１１のうち、ｎ画素行に属する複数の画素１１に対しては、偶数番目の信号線ＤＴＬ（ｍ），ＤＴＬ（ｍ＋２）を介して、ｎ画素行に対応する電圧Ｖｓｉｇ（Ｖｓｉｇ（ｎ，ｍ），Ｖｓｉｇ（ｎ，ｍ＋２））を供給するようになっている。さらに、信号線駆動回路２３は、走査線駆動回路２４により同時に選択された複数の画素１１のうち、ｎ＋１画素行に属する複数の画素１１に対しては、奇数番目の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）を介して、ｎ＋１画素行に対応する電圧Ｖｓｉｇ（Ｖｓｉｇ（ｎ＋１，ｍ＋１），Ｖｓｉｇ（ｎ＋１，ｍ＋３））を供給するようになっている。つまり、信号線駆動回路２３は、走査線ＷＳＬ（ｎ）が選択されたときに信号線ＤＴＬ（ＤＴＬ（ｍ）〜ＤＴＬ（ｍ＋３））に対して電圧Ｖ（ｎ）を印加する際に、偶数番目の信号線ＤＴＬ（ｍ），ＤＴＬ（ｍ＋２）に対してｎ画素行に対応する電圧Ｖｓｉｇを出力すると同時に、奇数番目の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）に対してｎ＋１画素行に対応する電圧Ｖｓｉｇを出力するようになっている。

信号線駆動回路２３は、走査線ＷＳＬ（ｎ＋１）が選択されたときに信号線ＤＴＬ（ＤＴＬ（ｍ）〜ＤＴＬ（ｍ＋３））に対して電圧Ｖ（ｎ＋１）を印加する際に、偶数番目の信号線ＤＴＬ（ｍ），ＤＴＬ（ｍ＋２）に対してｎ＋１画素行に対応する電圧Ｖｓｉｇ（Ｖｓｉｇ（ｎ＋１，ｍ），Ｖｓｉｇ（ｎ＋１，ｍ＋２））を出力すると同時に、奇数番目の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）に対してｎ画素行に対応する電圧Ｖｓｉｇ（Ｖｓｉｇ（ｎ，ｍ＋１），Ｖｓｉｇ（ｎ，ｍ＋３））を出力するようになっている。なお、信号線駆動回路２３は、ｎ＋２画素行およびｎ＋３画素行についても、ｎ画素行およびｎ＋１画素行と同様にして、電圧を印加するようになっている。

ここで、Ｖｓｉｇは、映像信号２０Ａに対応する電圧値となっている。Ｖｏｆｓは、映像信号２０Ａとは無関係の一定電圧である。Ｖｓｉｇの最小電圧はＶｏｆｓよりも低い電圧値となっており、Ｖｓｉｇの最大電圧はＶｏｆｓよりも高い電圧値となっている。

走査線駆動回路２４は、例えば、制御信号２１Ａの入力に応じて（同期して）、複数の走査線ＷＳＬを所定の単位ごとに順次選択するものである。走査線駆動回路２４は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、走査線駆動回路２４は、駆動対象の画素１１へ、走査線ＷＳＬを介して２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書込トランジスタＴｒ２のオンオフ制御を行うようになっている。

ここで、Ｖｏｎは、書込トランジスタＴｒ２のオン電圧以上の値となっている。Ｖｏｎは、後述の「Ｖｔｈ補正準備期間の後半部分」や、「Ｖｔｈ補正期間」、「信号書込・μ補正期間」などに走査線駆動回路２４から出力される書込パルスの波高値である。Ｖｏｆｆは、書込トランジスタＴｒ２のオン電圧よりも低い値となっており、かつ、Ｖｏｎよりも低い値となっている。Ｖｏｆｆは、後述の「Ｖｔｈ補正準備期間の前半部分」や、「発光期間」などに走査線駆動回路２４から出力される書込パルスの波高値である。

電源線駆動回路２５は、例えば、制御信号２１Ａの入力に応じて（同期して）、複数の電源線ＤＳＬを所定の単位ごとに順次選択するものである。電源線駆動回路２５は、例えば、２種類の電圧（Ｖｃｃ、Ｖｓｓ）を出力可能となっている。具体的には、電源線駆動回路２５は、走査線駆動回路２４により選択された画素１１を含む１ユニット全体（つまり１ユニットに含まれる全ての画素１１）へ、電源線ＤＳＬを介して２種類の電圧（Ｖｃｃ、Ｖｓｓ）を供給するようになっている。ここで、Ｖｓｓは、有機ＥＬ素子１３の閾値電圧Ｖｅｌと、有機ＥＬ素子１３のカソード電圧Ｖｃａｔｈとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａｔｈ）よりも低い電圧値である。Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａｔｈ）以上の電圧値である。

[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１３のＩ−Ｖ特性が経時変化したり、駆動トランジスタＴｒ１の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、有機ＥＬ素子１３のＩ−Ｖ特性の変動に対する補償動作および駆動トランジスタＴｒ１の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。

図６は、表示装置１における各種波形の一例を表したものである。図６には、走査線ＷＳＬ、電源線ＤＳＬおよび信号線ＤＴＬにおいて、時々刻々と２値の電圧変化が生じている様子が示されている。さらに、図６には、走査線ＷＳＬ、電源線ＤＳＬおよび信号線ＤＴＬの電圧変化に応じて、駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々と変化している様子が示されている。

（Ｖｔｈ補正準備期間）
まず、駆動回路２０は、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧に近づけるＶｔｈ補正の準備を行う。具体的には、走査線ＷＳＬの電圧がＶｏｆｆとなっており、信号線ＤＴＬの電圧がＶｏｆｓとなっており、電源線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１３が発光している時）に、電源線駆動回路２５は、制御信号２１Ａに応じて電源線ＤＳＬの電圧をＶｃｃからＶｓｓに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｓｓまで下がり、有機ＥＬ素子１３が消光する。このとき、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも下がる。

次に、電源線ＤＳＬの電圧がＶｓｓとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、走査線駆動回路２４は、制御信号２１Ａに応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓまで下がる。このとき、ゲート電圧Ｖｇとソース電圧Ｖｓとの電位差Ｖｇｓが駆動トランジスタＴｒ２の閾値電圧よりも小さくなっていてもよいし、それと等しいか、またはそれよりも大きくなっていてもよい。

（Ｖｔｈ補正期間）
次に、駆動回路２０は、Ｖｔｈの補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっており、かつ、走査線ＷＳＬの電圧がＶｏｎとなっている間に、電源線駆動回路２５は、制御信号２１Ａに応じて電源線ＤＳＬの電圧をＶｓｓからＶｃｃに上げる（Ｔ３）。すると、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（Ｖｔｈ補正がまだ完了していない場合）には、駆動トランジスタＴｒ１がカットオフするまで（電位差ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れる。これにより、ゲート電圧ＶｇがＶｏｆｓとなり、ソース電圧Ｖｓが上昇し、その結果、保持容量ＣｓがＶｔｈに充電され、電位差ＶｇｓがＶｔｈとなる。

その後、信号線駆動回路２３は、制御信号２１Ａに応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、走査線駆動回路２４が制御信号２１Ａに応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ４）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなるので、電位差Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、電位差ＶｇｓをＶｔｈに設定することにより、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈが画素回路１２ごとにばらついた場合であっても、有機ＥＬ素子１３の発光輝度がばらつくのをなくすることができる。

（Ｖｔｈ補正休止期間）
その後、Ｖｔｈ補正の休止期間中に、信号線駆動回路２３は、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える。

（信号書込・μ補正期間）
Ｖｔｈ補正休止期間が終了した後（つまりＶｔｈ補正が完了した後）、駆動回路２０は、映像信号２０Ａに応じた信号電圧の書き込みと、μ補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっており、かつ電源線ＤＳＬの電圧がＶｃｃとなっている間に、走査線駆動回路２４は、制御信号２１Ａに応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ５）、駆動トランジスタＴｒ１のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ１のゲート電圧Ｖｇが信号線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１３のアノード電圧はこの段階ではまだ有機ＥＬ素子１３の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１３はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１３の素子容量Ｃｏｌｅｄに流れ、素子容量Ｃｏｌｅｄが充電されるので、ソース電圧ＶｓがΔＶｓだけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶｓとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ１の移動度μが大きい程、ΔＶｓも大きくなるので、電位差Ｖｇｓを発光前にΔＶだけ小さくすることにより、画素１１ごとの移動度μのばらつきを取り除くことができる。

（発光）
最後に、走査線駆動回路２４は、制御信号２１Ａに応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ６）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなり、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１３に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１３が所望の輝度で発光する。

次に、図５、図７を参照しつつ、本実施の形態の表示装置１におけるＶｔｈ補正と信号書込み・μ補正の走査の一例について説明する。なお、図７は、ある連続した４つの画素行（ｎ画素行、ｎ＋１画素行、ｎ＋２画素行、ｎ＋３画素行）におけるＶｔｈ補正と信号書込み・μ補正の走査の一例を表したものである。

なお、以下では、１ユニット内の全ての画素１１を、接続された走査線ＷＳＬごとにグループに分けたものとして、説明を行う。本実施の形態では、１ユニット内の全ての画素１１Ｒおよび全ての画素１１Ｂが１つのグループとなり、１ユニット内の全ての画素１１Ｇが１つのグループとなる。そこで、以下では、走査線ＷＳＬ(ｎ)、ＷＳＬ（ｎ＋１）が接続されたユニット内の全ての画素１１Ｒおよび全ての画素１１Ｂが第１のグループとなっており、そのユニット内の全ての画素１１Ｇが第２のグループとなっているものとする。さらに、走査線ＷＳＬ(ｎ＋２)、ＷＳＬ（ｎ＋３）が接続されたユニット内の全ての画素１１Ｒおよび全ての画素１１Ｂが第３のグループとなっており、そのユニット内の全ての画素１１Ｇが第４のグループとなっているものとする。

駆動回路２０は、Ｖｔｈ補正を１ユニット内の全てのグループ（第１および第２のグループ）に対して同時期に行ったのち、信号電圧の書き込み（およびμ補正）を、そのユニット内の全てのグループ（第１および第２のグループ）に対して、グループごとに順番に行う。その後、駆動回路２０は、Ｖｔｈ補正を次のユニット内の全てのグループ（第３および第４のグループ）に対して同時期に行ったのち、信号電圧の書き込み（およびμ補正）を、そのユニット内の全てのグループ（第３および第４のグループ）に対して、グループごとに順番に行う。このとき、駆動回路２０は、１つのユニットに対して、１水平期間（１Ｈ）内でＶｔｈ補正を行ったのち、次の１水平期間（１Ｈ）内で、信号電圧の書き込み（およびμ補正）を行う。つまり、駆動回路２０は、１つのユニットに対して、２水平期間（２Ｈ）を連続して使って、Ｖｔｈ補正と、信号電圧の書き込み（およびμ補正）とを行う。

さらに、駆動回路２０は、グループごとに信号書き込みを行う際に、そのグループに含まれる全ての画素１１に対して信号書き込みを同時に行う。具体的には、駆動回路２０は、走査線ＷＳＬ（ｎ）が選択されたときには、各信号線ＤＴＬに対して、上述の電圧Ｖ（ｎ）を出力する。すなわち、駆動回路２０は、走査線ＷＳＬ（ｎ）が選択されたときには、偶数番目の信号線ＤＴＬ(ＤＴＬ（ｍ）、ＤＴＬ（ｍ＋２）)に対してｎ画素行目のＶｓｉｇ（Ｖｓｉｇ（ｎ，ｍ），Ｖｓｉｇ（ｎ，ｍ＋２））を出力すると同時に、奇数番目の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）に対してｎ＋１画素行に対応する電圧Ｖｓｉｇ（Ｖｓｉｇ（ｎ＋１，ｍ＋１），Ｖｓｉｇ（ｎ＋１，ｍ＋３））を出力する。さらに、駆動回路２０は、走査線ＷＳＬ（ｎ＋１）が選択されたときには、偶数番目の信号線ＤＴＬ(ＤＴＬ（ｍ）、ＤＴＬ（ｍ＋２）)に対してｎ＋１画素行目のＶｓｉｇ（Ｖｓｉｇ（ｎ＋１，ｍ），Ｖｓｉｇ（ｎ＋１，ｍ＋２））を出力すると同時に、奇数番目の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）に対してｎ画素行に対応する電圧Ｖｓｉｇ（Ｖｓｉｇ（ｎ，ｍ＋１），Ｖｓｉｇ（ｎ，ｍ＋３））を出力する。

そのようにした結果、同一色の各画素１１Ｒにおいて、Ｖｔｈ補正が終わってからμ補正が始まるまでの期間（いわゆる、待ち時間Δｔ１）が一致するので、複数の画素１１Ｒにおける待ち時間Δｔ１が画素行ごとに一致する。なお、本実施の形態では、各画素１１Ｂの待ち時間Δｔ２は、各画素１１Ｒの待ち時間Δｔ１と等しい。そのため、同一色の各画素１１Ｂにおいても、待ち時間Δｔ２が一致するので、複数の画素１１Ｂにおける待ち時間Δｔ２が画素行ごとに一致する。さらに、同一色の各画素１１Ｇにおいても、待ち時間Δｔ３が一致するので、複数の画素１１Ｇにおける待ち時間Δｔ３が画素行ごとに一致する。なお、画素１１Ｒ，１１Ｂの待ち時間Δｔ１，Δｔ２と、画素１１Ｇの待ち時間Δｔ３とが互いに異なるが、これは色再現性に若干影響するだけであり、色むらに影響することはない。

[効果]
次に、本実施の形態の表示装置１における効果について説明する。

図８は、従来から一般的に用いられる画素配列の一例を表したものである。従来では、表示画素１４に含まれる各画素１１Ｒ，１１Ｇ，１１Ｂが共通の走査線ＷＳＬ(ｎ)および電源線ＤＳＬ（ｎ）に接続されている。このような画素配列となっている場合に、例えば、図９に示したように、Ｖｔｈ補正および信号書き込みが１Ｈ期間ごとに行われるときには、１Ｈ期間を短くし、１Ｆ当たりの走査期間を短くする（つまり、高速駆動化する）ことが難しかった。そのため、例えば、図１０に示したように、Ｖｔｈ補正が共通の１Ｈ期間内に２ラインまとめて行われたのち、信号書き込みが次の１Ｈ期間内にラインごとに行われる。この駆動方法は、Ｖｔｈ補正が束ねられていることから、高速駆動に向いている。しかし、Ｖｔｈ補正が終わってから信号書き込みが始まるまでの待ち期間Δtがラインごとに異なる。そのため、同一階調の信号電圧がそれぞれのラインの駆動トランジスタのゲートに印加されたとしても、発光輝度がラインごとに異なってしまい、輝度ムラが生じるという問題があった。

一方、本実施の形態では、各画素１１の選択に用いられる各走査線ＷＳＬが、１ユニット内で同一発光色の複数の画素１１に接続されている。さらに、各画素１１への駆動電流の供給に用いられる各電源線ＤＳＬが、１ユニット内の全ての画素１１に接続されている。これにより、上述したように、Ｖｔｈ補正を、１ユニット内の全てのグループに対して同時期に行ったのち、信号電圧の書き込みを、１ユニット内の全てのグループに対してグループごとに行うことができる。その結果、同一色の各画素１１において、Ｖｔｈ補正が終わってからμ補正が始まるまでの待ち時間が一致するので、同一色の画素１１における待ち時間がラインごとに一致する。従って、Ｖｔｈ補正を束ねたことによる輝度ムラの発生を低減することができる。

＜２．変形例＞
以下に、上記実施の形態の表示装置１の種々の変形例について説明する。なお、以下では、上記実施の形態の表示装置１と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の表示装置１と共通する構成要素についての説明は、適宜、省略されるものとする。

［変形例１］
上記実施の形態において、各画素のレイアウトが、例えば、図１１に示したようになっていてもよい。図１１では、各走査線ＷＳＬ（ＷＳＬ（ｎ）〜ＷＳＬ（ｎ＋３））が１ユニットに含まれる画素行の数と同一の本数の分枝（つまり、２本の分枝）を有している。各走査線ＷＳＬ（ＷＳＬ（ｎ）〜ＷＳＬ（ｎ＋３））において、各分枝は、当該表示パネル１０内で互いに接続されている。分枝同士の接続点Ｃ１は、表示領域１０Ａ内にあってもよいし、表示領域１０Ａの周縁（フレーム領域）内にあってもよい。また、表示パネル１０の法線方向から見たときに、同一ユニット内において、各走査線ＷＳＬは、他の走査線ＷＳＬと交差している。さらに、図１１では、各電源線ＤＳＬ（ＤＳＬ（ｊ）、ＤＳＬ（ｊ＋１））についても、１ユニットに含まれる画素行の数と同一の本数の分枝（つまり、２本の分枝）を有している。各電源線ＤＳＬ（ＤＳＬ（ｊ）、ＤＳＬ（ｊ＋１））においても、各分枝は、当該表示パネル１０内で互いに接続されている。分枝同士の接続点Ｃ２は、表示領域１０Ａ内にあってもよいし、表示領域１０Ａの周縁（フレーム領域）内にあってもよい。このように、各走査線ＷＳＬや各電源線ＤＳＬに分枝を設けることにより、各走査線ＷＳＬの間隔や、各電源線ＤＳＬの間隔を広くすることができる。その結果、配線レイアウトが容易となる。

［変形例２］
上記実施の形態では、表示画素１４は、発光色の互いに異なる３種類の画素１１Ｒ，１１Ｇ，１１Ｂで構成されていたが、発光色の互いに異なる４種類以上の画素１１で構成されていてもよい。例えば、図１２に示したように、表示画素１４が、発光色の互いに異なる４種類の画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗで構成されていてもよい。このとき、発光色の種類の数は４である。ここで、画素１１Ｗは、白色光を発する画素であり、他の画素１１Ｒ，１１Ｇ，１１Ｂと同様の構成となっている。なお、本変形例において、画素１１Ｗの代わりに、黄色光を発する画素１１Ｙが設けられていてもよい。各表示画素１４は、いわゆるタイル状の配列となっている。すなわち、４種類の画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗは、表示画素１４内において、格子状に配置されている。

本変形例において、１画素行とは、表示画素１４を基準として考えるものとする。複数の走査線ＷＳＬは、２本の画素行を１ユニットとしたときに１ユニットごとに２本ずつ割り当てられている。従って、１ユニットに含まれる走査線ＷＳＬの数は２である。走査線ＷＳＬの総数は、画素行の総数と等しくなっており、Ｎ本となっている。各走査線ＷＳＬは、１ユニット内で同一発光色の複数の画素１１に接続されている。具体的には、１ユニットに含まれる２本の走査線ＷＳＬ（ｎ），ＷＳＬ（ｎ＋１）において、走査線ＷＳＬ（ｎ）は、１ユニットに含まれる２種類の発光色の画素１１Ｒ，１１Ｇに接続されており、走査線ＷＳＬ（ｎ＋１）は、１ユニットに含まれる２種類の発光色の画素１１Ｂ，１１Ｗに接続されている。また、各走査線ＷＳＬは、１ユニット内で同一発光色の全ての画素１１に接続されている。具体的には、１ユニットに含まれる２本の走査線ＷＳＬ（ｎ），ＷＳＬ（ｎ＋１）において、走査線ＷＳＬ（ｎ）は、１ユニット内の全ての画素１１Ｒおよび全ての画素１１Ｇに接続されており、走査線ＷＳＬ（ｎ＋１）は、１ユニット内の全ての画素１１Ｂおよび全ての画素１１Ｗに接続されている。

複数の電源線ＤＳＬは、１ユニットごとに１本ずつ割り当てられている。従って、１ユニットに含まれる電源線ＤＳＬの数は１である。電源線ＤＳＬの総数は、画素行の総数の半分に相当しており、Ｊ（＝Ｎ／２）本となっている。各電源線ＤＳＬは、１ユニット内の全ての画素１１に接続されている。具体的には、１ユニットに含まれる１本の電源線ＤＳＬは、１ユニットに含まれる全ての画素１１（１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗ）に接続されている。

複数の信号線ＤＴＬは、各画素行において表示画素１４ごとに２本ずつ割り当てられている。各画素行において表示画素１４ごとに割り当てられた２本の信号線ＤＴＬにおいて、一方の信号線ＤＴＬは、走査線ＷＳＬが共有されていない２種類の発光色の画素１１に接続されており、他方の信号線ＤＴＬも、走査線ＷＳＬが共有されていない２種類の発光色の画素１１に接続されている。具体的には、まず、ｎ行目およびｎ＋１行目の画素行に含まれる複数の表示画素１４のうち、列方向に互いに隣接する２つの表示画素１４（つまり、１ユニット内で行が互いに異なり、かつ互いに隣接する２つの表示画素１４）に着目する。これら２つの表示画素１４のうちｎ行目の画素行に含まれる表示画素１４には、２本の信号線ＤＴＬ（ｍ），ＤＴＬ（ｍ＋２）が割り当てられている。なお、信号線ＤＴＬの本数は、１つの画素行に含まれる画素１１の数と等しく、Ｍ（Ｍは４の倍数）本となっている。

上記の２本の信号線ＤＴＬ（ｍ），ＤＴＬ（ｍ＋２）において、一方の信号線ＤＴＬ（ｍ）は、走査線ＷＳＬが共有されていない２種類の発光色の画素１１Ｒ，１１Ｇに接続されており、他方の信号線ＤＴＬ（ｍ＋２）は、走査線ＷＳＬが共有されていない２種類の発光色の画素１１Ｂ，１１Ｗに接続されている。さらに、上記２つの表示画素１４のうちｎ＋１行目の画素行に含まれる表示画素１４には、２本の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）が割り当てられている。その２本の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）において、一方の信号線ＤＴＬ（ｍ＋１）は、走査線ＷＳＬが共有されていない２種類の発光色の画素１１Ｒ，１１Ｇに接続されており、他方の信号線ＤＴＬ（ｍ＋３）は、走査線ＷＳＬが共有されていない２種類の発光色の画素１１Ｂ，１１Ｗに接続されている。

つまり、１ユニット内で行が互いに異なり、かつ互いに隣接する２つの表示画素１４において、一方の表示画素１４に対しては偶数列目の２本の信号線ＤＴＬ（ｍ），ＤＴＬ（ｍ＋２）が割り当てられ、他方の表示画素１４に対しては奇数列目の２本の信号線ＤＴＬ（ｍ＋１），ＤＴＬ（ｍ＋３）が割り当てられる。さらに、１ユニット内で行が互いに異なり、かつ互いに隣接する２つの表示画素１４において、走査線ＷＳＬが共有される２種類の発光色の画素１１の発光色の組み合わせが互いに等しい。これにより、信号線ＤＴＬの総数を最小限に抑えている。

ところで、本変形例では、駆動回路２０は、上記実施の形態と同様の駆動を行うようになっている。その結果、同一色の各画素１１において、Ｖｔｈ補正が終わってからμ補正が始まるまでの待ち時間が一致するので、同一色の複数の画素１１における待ち時間が画素行ごとに一致する。

次に、本変形例に係る表示装置１における効果について説明する。本変形例では、上記実施の形態と同様、各画素１１の選択に用いられる各走査線ＷＳＬが、１ユニット内で同一発光色の複数の画素１１に接続されている。さらに、各画素１１への駆動電流の供給に用いられる各電源線ＤＳＬが、１ユニット内の全ての画素１１に接続されている。これにより、Ｖｔｈ補正を、１ユニット内の全てのグループに対して同時期に行ったのち、信号電圧の書き込みを、１ユニット内の全てのグループに対してグループごとに行うことができる。その結果、同一色の各画素１１において、Ｖｔｈ補正が終わってからμ補正が始まるまでの待ち時間が一致するので、同一色の画素１１における待ち時間がラインごとに一致する。従って、Ｖｔｈ補正を束ねたことによる輝度ムラの発生を低減することができる。

＜３．適用例＞
以下、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

（適用例１）
図１３は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態に係る表示装置１により構成されている。

（適用例２）
図１４は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。

（適用例３）
図１５は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態に係る表示装置１により構成されている。

（適用例４）
図１６は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態に係る表示装置１により構成されている。

（適用例５）
図１７は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態に係る表示装置１により構成されている。

以上、実施の形態および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。

例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路１２の構成は、上記各実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路１２の変更に応じて、上述した信号線駆動回路２３や、走査線駆動回路２４、電源線駆動回路２５などの他に、必要な駆動回路を追加してもよい。

また、例えば、本技術は以下のような構成を取ることができる。
（１）
発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
１ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
を備え、
各第１配線は、１ユニット内で同一発光色の複数のサブピクセルに接続され、
各第２配線は、１ユニット内の全てのサブピクセルに接続されている
表示パネル。
（２）
１ユニットに含まれる画素行の数は、２以上、発光色の種類の数以下であり、
各第１配線は、１ユニット内で同一発光色の全てのサブピクセルに接続されている
（１）に記載の表示パネル。
（３）
１ユニットに含まれる画素行の数は２であり、
発光色の種類の数は３であり、
１ユニットに含まれる２本の第１配線のうちの一方の配線は、１ユニット内で２種類の発光色のサブピクセルに接続されている
（２）に記載の表示パネル。
（４）
当該表示パネルは、各画素行において画素ごとに２本ずつ割り当てられ、かつ映像信号に応じた信号電圧の各画素への供給に用いられる複数の第３配線を備え、
各画素行において画素ごとに割り当てられた２本の第３配線のうちの一方の配線は、前記第１配線が共有されていない２種類の発光色のサブピクセルに接続されている
（３）に記載の表示パネル。
（５）
１ユニットに含まれる画素行の数は２であり、
発光色の種類の数は４であり、
１ユニットに含まれる２本の第１配線のうちの一方の配線は、１ユニット内で２種類の発光色のサブピクセルに接続されている
（２）に記載の表示パネル。
（６）
当該表示パネルは、画素ごとに２本ずつ割り当てられ、かつ映像信号に応じた信号電圧の各画素への供給に用いられる複数の第３配線を備え、
画素ごとに割り当てられた２本の第３配線のうちの一方の配線は、前記第１配線が共有されていない２種類の発光色のサブピクセルに接続されている
（５）に記載の表示パネル。
（７）
各第１配線は、１ユニットに含まれる画素行の数と同一の本数の分枝を有し、
各第１配線において、各分枝は、当該表示パネル内で互いに接続されている
（１）ないし（６）のいずれか１つに記載の表示パネル。
（８）
当該表示パネルの法線方向から見たときに、同一ユニット内において、各第１配線は、他の第１配線と交差している
（１）ないし（７）のいずれか１つに記載の表示パネル。
（９）
各サブピクセルは、発光素子と、前記発光素子を駆動する駆動回路と、映像信号に対応する信号電圧を前記駆動回路に書き込む書込回路とを含み、
前記駆動回路は、前記発光素子に直列に接続された駆動トランジスタと、前記駆動トランジスタのゲート−ソース間電圧を保持する保持容量とを含み、
前記書込回路は、前記駆動トランジスタのゲートに接続された書込トランジスタを含み、
各第１配線は、前記書込トランジスタのゲートに接続され、
各第２配線は、前記駆動トランジスタのソースまたはドレインに接続されている
（１）ないし（７）のいずれか１つに記載の表示パネル。
（１０）
表示パネルと、前記表示パネルを駆動する駆動回路とを備え、
前記表示パネルは、
発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
１ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
を有し、
各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
各第２配線は、１ユニット内の全てのサブピクセルと、前記駆動回路とに接続されている
表示装置。
（１１）
各サブピクセルは、発光素子と、前記発光素子に直列に接続された駆動トランジスタと、映像信号に対応する信号電圧を前記駆動トランジスタのゲートに書き込む書込トランジスタとを含み、
各第１配線は、前記書込トランジスタのゲートに接続され、
各第２配線は、前記駆動トランジスタのソースまたはドレインに接続されている
（１０）に記載の表示装置。
（１２）
１ユニット内の全てのサブピクセルを、接続された第１配線ごとにグループに分けたとすると、
前記駆動回路は、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を、１ユニット内の全てのグループに対して同時期に行ったのち、前記信号電圧の書き込みを、１ユニット内の全てのグループに対して、グループごとに行うようになっている
（１１）に記載の表示装置。
（１３）
表示装置を備え、
前記表示装置は、
表示パネルと、
前記表示パネルを駆動する駆動回路と
を有し、
前記表示パネルは、
発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
１ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
を有し、
各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
各第２配線は、１ユニット内の全てのサブピクセルと、前記駆動回路とに接続されている
電子機器。
（１４）
発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
１ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
を備え、
各第１配線が、１ユニット内で同一発光色の複数のサブピクセルに接続され、
各第２配線が、１ユニット内の全てのサブピクセルに接続され、
各サブピクセルが、発光素子と、前記発光素子に直列に接続された駆動トランジスタと、映像信号に対応する信号電圧を前記駆動トランジスタのゲートに書き込む書込トランジスタとを含み、
各第１配線が、前記書込トランジスタのゲートに接続され、
各第２配線が、前記駆動トランジスタのソースまたはドレインに接続されている
表示パネルにおいて、
１ユニット内の全てのサブピクセルを、接続された第１配線ごとにグループに分けたとすると、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を、１ユニット内の全てのグループに対して同時期に行ったのち、前記信号電圧の書き込みを、１ユニット内の全てのグループに対してグループごとに行うステップを含む
表示パネルの駆動方法。
（１５）
発光色の互いに異なる複数のサブピクセルを含む複数の画素を備え、
各サブピクセルが、発光素子と、前記発光素子に直列に接続された駆動トランジスタと、映像信号に対応する信号電圧を前記駆動トランジスタのゲートに書き込む書込トランジスタとを含む
表示パネルにおいて、
複数の画素行を１ユニットとし、１ユニット内の全てのサブピクセルを、発光色を分類基準として複数のサブピクセルごとにグループに分けたとすると、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づけるＶｔｈ補正を、１ユニット内の全てのグループに対して同時期に行ったのち、前記信号電圧の書き込みを、１ユニット内の全てのグループに対してグループごとに行うステップを含む
表示パネルの駆動方法。

１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１…画素、１２…画素回路、１３…有機ＥＬ素子、１４…表示画素、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２２Ａ…映像信号、２３…信号線駆動回路、２４…走査線駆動回路、２５…電源線駆動回路、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃ１，Ｃ２…接続点、Ｃｓ…保持容量、ＤＴＬ…信号線、ＤＳＬ…電源線、ＧＮＤ…グラウンド線、Ｉｄｓ…電流、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書込トランジスタ、Ｖｃｃ，Ｖｏｆｓ，Ｖｏｎ，Ｖｓｉｇ，Ｖｓｓ…電圧、Ｖｇ…ゲート電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｌｅｄ…有機ＥＬ素子の電圧、Ｖｓ…ソース電圧、Ｖｔｈ…閾値電圧、ＷＳＬ…走査線、Δｔ，Δｔ１，Δｔ２，Δｔ３…待ち時間。

Claims (15)

1. 発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
   ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
   １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
   を備え、
   各第１配線は、１ユニット内で同一発光色の複数のサブピクセルに接続され、
   各第２配線は、１ユニット内の全てのサブピクセルに接続されており、
   １ユニットに含まれる画素行の数ｋは、２以上、発光色の種類の数以下であり、
   各第１配線は、１ユニット内で同一発光色の全てのサブピクセルに接続されている
   １ユニットに含まれる画素行の数ｋは２であり、
   発光色の種類の数は３であり、
   １ユニットに含まれる２本の第１配線のうちの一方の配線は、１ユニット内で２種類の発光色のサブピクセルに接続されている
   表示パネル。
2. 当該表示パネルは、各画素行において画素ごとに２本ずつ割り当てられ、かつ映像信号に応じた信号電圧の各画素への供給に用いられる複数の第３配線を備え、
   画素ごとに割り当てられた２本の第３配線のうちの一方の配線は、前記第１配線が共有されていない２種類の発光色のサブピクセルに接続されている
   請求項１に記載の表示パネル。
3. 発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
   ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
   １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
   を備え、
   各第１配線は、１ユニット内で同一発光色の複数のサブピクセルに接続され、
   各第２配線は、１ユニット内の全てのサブピクセルに接続されており、
   １ユニットに含まれる画素行の数ｋは、２以上、発光色の種類の数以下であり、
   各第１配線は、１ユニット内で同一発光色の全てのサブピクセルに接続されている
   １ユニットに含まれる画素行の数ｋは２であり、
   発光色の種類の数は４であり、
   １ユニットに含まれる２本の第１配線のうちの一方の配線は、１ユニット内で２種類の発光色のサブピクセルに接続されている
   表示パネル。
4. 当該表示パネルは、画素ごとに２本ずつ割り当てられ、かつ映像信号に応じた信号電圧の各画素への供給に用いられる複数の第３配線を備え、
   各画素行において画素ごとに割り当てられた２本の第３配線のうちの一方の配線は、前記第１配線が共有されていない２種類の発光色のサブピクセルに接続されている
   請求項３に記載の表示パネル。
5. 発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
   ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
   １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
   を備え、
   各第１配線は、１ユニット内で同一発光色の複数のサブピクセルに接続され、
   各第２配線は、１ユニット内の全てのサブピクセルに接続されており、
   各第１配線は、１ユニットに含まれる画素行の数ｋと同一の本数の分枝を有し、
   各第１配線において、各分枝は、当該表示パネル内で互いに接続されている
   表示パネル。
6. 発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
   ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
   １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
   を備え、
   各第１配線は、１ユニット内で同一発光色の複数のサブピクセルに接続され、
   各第２配線は、１ユニット内の全てのサブピクセルに接続されており、
   当該表示パネルの法線方向から見たときに、同一ユニット内において、各第１配線は、他の第１配線と交差している
   表示パネル。
7. 各サブピクセルは、発光素子と、前記発光素子を駆動する駆動回路と、映像信号に対応する信号電圧を前記駆動回路に書き込む書込回路とを含み、
   前記駆動回路は、前記発光素子に直列に接続された駆動トランジスタと、前記駆動トランジスタのゲート−ソース間電圧を保持する保持容量とを含み、
   前記書込回路は、前記駆動トランジスタのゲートに接続された書込トランジスタを含み、
   各第１配線は、前記書込トランジスタのゲートに接続され、
   各第２配線は、前記駆動トランジスタのソースまたはドレインに接続されている
   請求項１ないし請求項６のいずれか一項に記載の表示パネル。
8. 表示パネルと、前記表示パネルを駆動する駆動回路とを備え、
   前記表示パネルは、
   発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
   ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
   １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
   を有し、
   各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
   各第２配線は、１ユニット内の全てのサブピクセルと、前記駆動回路とに接続されており、
   １ユニットに含まれる画素行の数ｋは、２以上、発光色の種類の数以下であり、
   各第１配線は、１ユニット内で同一発光色の全てのサブピクセルに接続されている
   １ユニットに含まれる画素行の数ｋは２であり、
   発光色の種類の数は３であり、
   １ユニットに含まれる２本の第１配線のうちの一方の配線は、１ユニット内で２種類の発光色のサブピクセルに接続されている
   表示装置。
9. 表示パネルと、前記表示パネルを駆動する駆動回路とを備え、
   前記表示パネルは、
   発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
   ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
   １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
   を有し、
   各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
   各第２配線は、１ユニット内の全てのサブピクセルと、前記駆動回路とに接続されており、
   １ユニットに含まれる画素行の数ｋは、２以上、発光色の種類の数以下であり、
   各第１配線は、１ユニット内で同一発光色の全てのサブピクセルに接続されている
   １ユニットに含まれる画素行の数ｋは２であり、
   発光色の種類の数は４であり、
   １ユニットに含まれる２本の第１配線のうちの一方の配線は、１ユニット内で２種類の発光色のサブピクセルに接続されている
   表示装置。
10. 表示パネルと、前記表示パネルを駆動する駆動回路とを備え、
    前記表示パネルは、
    発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
    ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
    １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
    を有し、
    各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
    各第２配線は、１ユニット内の全てのサブピクセルと、前記駆動回路とに接続されており、
    各第１配線は、１ユニットに含まれる画素行の数ｋと同一の本数の分枝を有し、
    各第１配線において、各分枝は、当該表示パネル内で互いに接続されている
    表示装置。
11. 表示パネルと、前記表示パネルを駆動する駆動回路とを備え、
    前記表示パネルは、
    発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
    ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
    １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
    を有し、
    各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
    各第２配線は、１ユニット内の全てのサブピクセルと、前記駆動回路とに接続されており、
    当該表示パネルの法線方向から見たときに、同一ユニット内において、各第１配線は、他の第１配線と交差している
    表示装置。
12. 表示装置を備え、
    前記表示装置は、
    表示パネルと、前記表示パネルを駆動する駆動回路とを有し、
    前記表示パネルは、
    発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
    ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
    １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
    を有し、
    各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
    １ユニットに含まれる画素行の数ｋは、２以上、発光色の種類の数以下であり、
    各第１配線は、１ユニット内で同一発光色の全てのサブピクセルに接続されており、
    １ユニットに含まれる画素行の数ｋは２であり、
    発光色の種類の数は３であり、
    １ユニットに含まれる２本の第１配線のうちの一方の配線は、１ユニット内で２種類の発光色のサブピクセルに接続されている
    電子機器。
13. 表示装置を備え、
    前記表示装置は、
    表示パネルと、前記表示パネルを駆動する駆動回路とを有し、
    前記表示パネルは、
    発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
    ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
    １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
    を有し、
    各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
    １ユニットに含まれる画素行の数ｋは、２以上、発光色の種類の数以下であり、
    各第１配線は、１ユニット内で同一発光色の全てのサブピクセルに接続されており、
    １ユニットに含まれる画素行の数ｋは２であり、
    発光色の種類の数は４であり、
    １ユニットに含まれる２本の第１配線のうちの一方の配線は、１ユニット内で２種類の発光色のサブピクセルに接続されている
    電子機器。
14. 表示装置を備え、
    前記表示装置は、
    表示パネルと、前記表示パネルを駆動する駆動回路とを有し、
    前記表示パネルは、
    発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
    ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
    １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
    を有し、
    各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
    各第１配線は、１ユニットに含まれる画素行の数ｋと同一の本数の分枝を有し、
    各第１配線において、各分枝は、当該表示パネル内で互いに接続されている
    電子機器。
15. 表示装置を備え、
    前記表示装置は、
    表示パネルと、前記表示パネルを駆動する駆動回路とを備え、
    前記表示パネルは、
    発光色の互いに異なる複数のサブピクセルを含む複数の画素と、
    ｋ（ｋ≧２）本の画素行を１ユニットとしたときに１ユニットごとにｋ本ずつ割り当てられ、かつ各画素の選択に用いられる複数の第１配線と、
    １ユニットごとに１本ずつ割り当てられ、かつ各画素への駆動電流の供給に用いられる複数の第２配線と
    を有し、
    各第１配線は、１ユニット内で同一発光色の複数のサブピクセルと、前記駆動回路とに接続され、
    当該表示パネルの法線方向から見たときに、同一ユニット内において、各第１配線は、他の第１配線と交差している
    電子機器。

Images