JP5879770B2 - 半導体装置およびその製造方法 - Google Patents

Description

この発明は、半導体装置及びその製造方法に関し、より特定的には、ゲート電極を有する半導体装置およびその製造方法に関する。

ゲート電極を有する半導体装置として、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）がある。特開２００２−２６１２７５号公報によれば、４Ｈ型ＳｉＣの上面に酸化膜が積層され、酸化膜の上面に金属電極が設けられたＭＯＳデバイスが開示されている。

ＭＯＳＦＥＴの性能指標のひとつとして、チャネル移動度がある。チャネル移動度は、チャネル中でのキャリアの動きやすさを表す。チャネル移動度を大きくすることができれば、オン抵抗を小さくしたり、あるいは動作スピードを大きくしたりすることができる。チャネル移動度は、チャネル表面の面方位に依存することが知られている。このため半導体装置の製造に用いられる半導体基板の面方位は特定のものとされる。たとえば上記公報に記載の技術によれば、酸化膜が積層された４Ｈ型ＳｉＣの面が｛０３−３８｝面、または、｛０３−３８｝面に対して１０°以内のオフ角を有する面とされる。

なお｛０３−３８｝面が高いチャネル移動度を有する理由は、上記公報によれば、次のとおりである。「このように、｛０３−３８｝面、又は｛０３−３８｝面に対して１０°以内のオフ角を有するＳｉＣの面に酸化膜を積層することにより、ＭＯＳデバイスのチャネル移動度を高めることができる。これは、ＳｉＣの｛０００１｝面は六方最密面であることから、構成原子の単位面積あたりの未結合手の密度が高く、界面準位が増加して電子の移動が妨げられるのに対し、｛０３−３８｝面は六方最密面からずれているため、電子が移動しやすいためであると考えられる。また、｛０３−３８｝面において、特に高いチャネル移動度が得られるのは、最密面から離れた面でありながら、原子の結合手が比較的周期的に表面に現れているためと考えられる。」

特開２００２−２６１２７５号公報

たとえばポリタイプ４Ｈの炭化珪素を用いる場合、半導体装置の性能を高める上で、上記のように｛０３−３８｝面をチャネルに用いることが望ましい。さらに本発明者らの検討では、｛０３−３８｝面のうち（０−３３−８）面を用いることが特に好ましい。しかしながら本発明者らは、面方位（０−３３−８）に沿ってインゴットから切り出された通常の炭化珪素基板の表面は、巨視的には（０−３３−８）面を有するものの、微視的には面方位（０−３３−８）を有する割合が予想外に低いことを見出した。つまり従来の方法では、高いチャネル移動度を有する（０−３３−８）面が十分有効に利用されていなかったことを見出した。

より一般的に言うと、チャネル移動度を大きくするために行われるべきチャネル表面の面方位の微視的な制御が、これまで十分に検討されていなかったことを本発明者らは見出した。チャネル移動度を大きくすることで半導体装置の性能を高めることができることから、チャネル表面を微視的に制御することで、チャネル移動度をより大きくすることが望まれる。

本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、大きなチャネル移動度を有する半導体装置及びその製造方法を提供することである。

本発明の一の局面に従う半導体装置は、基板と、ゲート絶縁膜と、ゲート電極とを有する。基板は、ポリタイプ４Ｈの六方晶の単結晶構造を有する半導体からなる表面を有する。基板の表面は、面方位（０−３３−８）を有する第１の面と、第１の面につながりかつ第１の面の面方位と異なる面方位を有する第２の面とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。

上記一の局面に従う半導体装置において好ましくは第２の面は面方位（０−１１−１）を有する。

上記一の局面に従う半導体装置において好ましくは半導体は炭化珪素である。
本発明の他の局面に従う半導体装置は、基板と、ゲート絶縁膜と、ゲート電極とを有する。基板は、立方晶以外の単結晶構造を有する半導体からなる表面を有する。単結晶構造は立方晶と等価な構造を周期的に含んでいる。基板の表面は、等価な構造における面方位（００１）を有する第１の面と、第１の面につながりかつ第１の面の面方位と異なる面方位を有する第２の面とが交互に設けられることによって構成されている。ゲート絶縁膜は基板の表面上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。

上記他の局面に従う半導体装置において好ましくは単結晶構造は六方晶および菱面体晶のいずれかである。

本発明の半導体装置の製造方法は、次の工程を有する。ポリタイプ４Ｈの六方晶の単結晶構造を有する炭化珪素からなる表面を有する基板が準備される。基板の表面が化学的に処理される。基板の表面を化学的に処理する工程によって、基板の表面に、面方位（０−３３−８）を有する第１の面と、第１の面につながりかつ第１の面の面方位と異なる面方位を有する第２の面とが交互に形成される。基板の表面上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。

上記の半導体装置の製造方法において好ましくは第２の面は面方位（０−１１−１）を有する。

上記の半導体装置の製造方法において好ましくは、表面を化学的に処理する工程は、表面を化学的にエッチングする工程を含む。より好ましくは、表面を化学的にエッチングする工程は、表面を熱エッチングする工程を含む。さらに好ましくは、表面を熱エッチングする工程は、少なくとも１種類以上のハロゲン原子を含む雰囲気中で基板を加熱する工程を含む。少なくとも１種類以上のハロゲン原子は、好ましくは塩素原子およびフッ素原子の少なくともいずれかを含む。

本発明によれば、チャネル移動度を大きくすることができる。

本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。 図１の半導体装置の概略平面図である。 図１の一部拡大図である。 ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。 図４の線Ｖ−Ｖに沿う（１１−２０）面の結晶構造を示す図である。 図１の半導体装置が有するチャネルの表面近傍における結晶構造を（１１−２０）面内において示す図である。 図１の半導体装置が有するチャネルの表面を（０１−１０）面から見た図である。 本発明の実施の形態１における半導体装置の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第４工程を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第５工程を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第６工程を概略的に示す断面図である。 本発明の実施の形態１における半導体装置の製造方法の第７工程を概略的に示す断面図である。 巨視的に見たチャネル表面および（０００−１）面の間の角度と、チャネル移動度ＭＢとの関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。 チャネル方向および＜０−１１−２＞方向の間の角度と、チャネル移動度ＭＢとの関係の一例を示すグラフ図である。 本発明の実施の形態１の変形例の半導体装置の構成を概略的に示す平面図である。 界面準位密度とチャネル移動度との関係の一例を示すグラフ図である。 窒素アニールが行われた場合におけるゲート絶縁膜とチャネルとの界面での、窒素濃度とチャネル移動度との関係の一例を示すグラフ図である。 窒素アニールが行われた場合におけるゲート絶縁膜とチャネルとの界面の近傍での、窒素濃度のプロファイルの一例を示すグラフ図である。 本発明の実施の形態２における半導体装置の構成を概略的に示す図であり、図２２の線ＸＸＩ−ＸＸＩに沿う断面図である。 図２１の概略平面図である。 本発明の実施の形態２における半導体装置の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造方法の第４工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造方法の第５工程を概略的に示す断面図である。 図２７の概略斜視図である。 本発明の実施の形態２における半導体装置の製造方法の第６工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造方法の第７工程を概略的に示す断面図である。 本発明の実施の形態２における半導体装置の製造方法の第８工程を概略的に示す断面図である。

以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。

（実施の形態１）
図１および図２に示すように、本実施の形態の半導体装置は炭化珪素半導体装置であり、具体的にはＭＯＳＦＥＴ１００であり、より具体的には縦型ＤｉＭＯＳＦＥＴ（Double implanted MOSFET）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板１９０と、ゲート絶縁膜１１３と、ゲート電極１１７と、ソース電極１１６と、ドレイン電極１１８とを有する。

エピタキシャル基板１９０は、単結晶基板１１１と、単結晶基板１１１上に形成されたエピタキシャル層１１２と、不純物領域１１４および１１５とを有する。単結晶基板１１１、エピタキシャル層１１２、および不純物領域１１５は第１導電型（本実施の形態においてはｎ型）を有し、不純物領域１１４は、第１導電型と異なる第２導電型（本実施の形態においてはｐ型）を有する。炭化珪素にｎ型を付与するための不純物（ｎ型不純物）としては、たとえば窒素（Ｎ）またはリン（Ｐ）を用いることができる。炭化珪素にｐ型を付与するための不純物（ｐ型不純物）としては、たとえばアルミニウム（Ａｌ）またはボロン（Ｂ）を用いることができる。

単結晶基板１１１は、ポリタイプ４Ｈの六方晶の単結晶構造を有する炭化珪素からなる。単結晶基板１１１の一方主面（図１における上面）の面方位はほぼ（０−１１−２）面である。単結晶基板１１１の一方主面上には、炭化珪素からなるエピタキシャル層１１２が形成されている。好ましくはエピタキシャル層１１２の不純物濃度は、単結晶基板１１１の不純物濃度よりも低い。不純物領域１１４はエピタキシャル層１１２の一部の上に形成されている。不純物領域１１５は、不純物領域１１４によってエピタキシャル層１１２と隔てられるように、不純物領域１１４の一部の上に形成されている。この構成により、不純物領域１１４はその表面側に、エピタキシャル層１１２および不純物領域１１５に挟まれたチャネルＣＨを有する。好ましくは、チャネルＣＨにおいてキャリアが流れる方向であるチャネル方向は、＜０−１１−２＞に平行であり、＜−２１１０＞に直交している。

単結晶基板１１１の他方主面（図１中の下面）上にはドレイン電極１１８が形成されている。好ましくはドレイン電極１１８はオーミック電極である。

ゲート絶縁膜１１３は、エピタキシャル基板１９０の表面ＳＲの一部の上に形成されており、特にチャネルＣＨの表面ＳＲの上に形成されている。ゲート絶縁膜１１３は、たとえば酸化膜である。なお、ゲート絶縁膜１１３は多層構造を有してもよい。

ゲート電極１１７はゲート絶縁膜１１３上に形成されている。ソース電極１１６は不純物領域１１４および１１５の上に形成されている。

表面ＳＲは、ポリタイプ４Ｈの六方晶の単結晶構造を有する半導体（本実施の形態においては炭化珪素）からなる。本実施の形態においては、エピタキシャル基板１９０全体がポリタイプ４Ｈの六方晶の単結晶構造を有する。以下、表面ＳＲの詳細について説明する。

図３に示すように、表面ＳＲは、微視的には、面方位（０−３３−８）を有する面Ｓ１（第１の面）と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２（第２の面）とが交互に設けられることによって構成された、化学的に安定な面である。ここで「微視的」とは、後述する原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面Ｓ２は面方位（０−１１−１）を有する。面Ｓ１および面Ｓ２によって構成される表面ＳＲは、平均的には、面方位（０−１１−２）からの傾きが５°以内の面を有することが好ましく、実質的に面方位（０−１１−２）を有することがより好ましい。

図４に示すように、一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。

図５に示すように、（１１−２０）面（図４の線Ｖ−Ｖの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図５においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。

図６に示すように、本実施の形態において表面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面（図５）に対応する。

図７に示すように、表面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を、周期的に含んでいる。具体的には表面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図７においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図７においては面Ｓ２）とによって表面を構成することは、ポリタイプ４Ｈ以外の単結晶構造においても可能である。この単結晶構造は、六方晶に限定されるものではなく、立方晶以外の単結晶構造であればよく、たとえば菱面体晶であってもよい。またポリタイプは４Ｈに限定されるものではなく、たとえば６Ｈまたは１５Ｒであってもよい。また半導体は炭化珪素（ＳｉＣ）に限定されるものではなく、たとえば窒化ガリウム（ＧａＮ）であってもよい。

次にＭＯＳＦＥＴ１００の製造方法について、以下に説明する。
図８に示すように、炭化珪素からなり、ポリタイプ４Ｈの六方晶の単結晶構造を有する炭化珪素からなる単結晶基板１１１が準備される。単結晶基板１１１は表面ＳＡを有する。表面ＳＡの面方位は、（０−１１−２）面、またはこの面からの傾きが５°以内の面が好ましい。表面ＳＡは、機械的研磨またはスライスによって形成され得る。

図９に示すように、単結晶基板１１１の表面ＳＡ上に、炭化珪素からなるエピタキシャル層１１２が形成される。エピタキシャル層１１２は、成長面である表面ＳＢを有する。表面ＳＢは、表面ＳＡの結晶構造に対応して、ポリタイプ４Ｈの六方晶の単結晶構造を有する。表面ＳＢの面方位は、（０−１１−２）面、またはこの面からの傾きが５°以内の面が好ましい。なおエピタキシャル層１１２の表面ＳＢは平坦化のために機械的に研磨されてもよい。

次に表面ＳＢが化学的に処理される。具体的には、表面ＳＢが化学的にエッチングされる。このエッチングは、たとえば、少なくとも１種類以上のハロゲン原子を含む雰囲気中で、エピタキシャル基板１９０を加熱することによって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ₂、ＢＣＬ₃、ＳＦ₆、またはＣＦ₄である。

図１０に示すように、上記の化学的な処理によって表面ＳＲが自己形成される。つまり図６および図７に示すように、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に自己形成される。面Ｓ２の面方位は具体的には（０−１１−１）を有する。

図１１に示すように、不純物領域１１４が形成される。具体的には、不純物領域１１４となる領域へ選択的にｐ型不純物のイオンが注入される。このような選択的な注入は、イオン注入用のマスクの使用、およびイオン注入のエネルギーの選択によって行い得る。

なお上述した化学的処理（具体的には化学的エッチング）は、不純物領域１１４の形成のためのイオン注入後に行われてもよい。この場合、イオン注入によって表面ＳＲ上の原子配列が乱れることを防止することができる。

図１２に示すように、不純物領域１１５が形成される。具体的には、不純物領域１１５を形成するためのｎ型不純物のイオン注入が行われる。なおこのイオン注入は、前述した、不純物領域１１４を形成するためのイオン注入の前に行われてもよい。

次に、注入された不純物を活性化するための活性化アニール処理が行われる。たとえばアルゴン（Ａｒ）ガスの雰囲気中での１７００℃程度の温度での３０分間の加熱が行われる。

なお上述した化学的処理（具体的には化学的エッチング）は、活性化アニール後に行われてもよい。この場合、活性化アニールによって表面ＳＲ上の原子配列が乱れることを防止することができる。

図１３に示すように、表面ＳＲ上にゲート絶縁膜１１３が形成される。ゲート絶縁膜１１３の形成は、たとえばドライ酸化（熱酸化）により行われる。ドライ酸化は、たとえば、空気中または酸素中で、１２００℃程度の温度で、３０分間程度加熱することで行われる。

次に窒素アニールが行われる。これにより、エピタキシャル基板１９０とゲート絶縁膜１１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０²¹／ｃｍ³以上となるように窒素濃度が調整される。たとえば、一酸化窒素（ＮＯ）ガスなどの窒素を含有するガスの雰囲気中で、１１００℃程度の温度で、１２０分間程度の加熱が行われる。

この窒素アニール処理の後、さらに、不活性ガスアニール処理が行われてもよい。たとえば、アルゴンガスの雰囲気中で、１１００℃程度の温度で、６０分間程度の加熱が行われる。これにより、高いチャネル移動度を再現性よく実現することができる。

図１４に示すように、ゲート絶縁膜１１３がパターニングされる。このパターニングは、たとえば、フォトリソグラフィおよびエッチングを用いて行われ得る。

図１に示すように、エピタキシャル基板１９０の不純物領域１１５の表面に接するように、ソース電極１１６が形成される。ソース電極１１６の材料は、たとえばニッケル（Ｎｉ）である。好ましくは、ソース電極１１６とエピタキシャル基板１９０との電気的接続をよりオーミックとするために、アロイ化のためのアニールが行われる。たとえば、アルゴンガスなどの不活性ガスの雰囲気中で、９５０℃程度の温度で、２分間程度の加熱が行われる。

またゲート絶縁膜１１３の表面上にゲート電極１１７が形成される。ゲート電極１１７の材料は、たとえばアルミニウムである。

また単結晶基板１１１上にドレイン電極１１８が形成される。ドレイン電極１１８の材料は、たとえばニッケルである。

以上により、ＭＯＳＦＥＴ１００が得られる。
本実施の形態のＭＯＳＦＥＴ１００によれば、チャネルＣＨの表面ＳＲ（図１）が、図６および図７に示すように、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。この構成により、チャネルＣＨの表面において面方位（０−３３−８）の割合を高めることができる。これによりチャネル移動度を大きくすることができる。好ましくは面Ｓ２は面方位（０−１１−１）を有する。これにより、チャネルＣＨの表面において面方位（０−３３−８）の割合をより高めることができる。

より一般的に議論すると、次のとおりである。エピタキシャル基板１９０の単結晶構造は、図７に示すように、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を、周期的に含んでいる。具体的には表面ＳＲは、立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。この構成により、表面ＳＲにおいて、立方晶の面方位（００１）に対応する部分の割合を高めることができる。これによりチャネル移動度を大きくすることができる。上記のように部分的に見て立方晶と等価な構造を有する単結晶構造は、六方晶に限定されるものではなく、立方晶以外の単結晶構造であればよく、たとえば菱面体晶であってもよい。またポリタイプは４Ｈに限定されるものではなく、たとえば６Ｈまたは１５Ｒであってもよい。また半導体は炭化珪素（ＳｉＣ）に限定されるものではなく、たとえば窒化ガリウム（ＧａＮ）であってもよい。

また本実施の形態のＭＯＳＦＥＴ１００の製造方法によれば、表面ＳＢ（図９）が化学的に処理されることにより、図６に示すように原子レベルで制御された表面ＳＲ（図６）を自己形成することができる。より具体的には、表面ＳＢが化学的にエッチングされることで、表面ＳＲ（図６）を自己形成することができる。化学的エッチングは、具体的には熱エッチングであり、たとえば、少なくとも１種類以上のハロゲン原子を含む雰囲気中での加熱が行われる。少なくとも１種類以上のハロゲン原子は、塩素原子およびフッ素原子の少なくともいずれかを含んでもよい。

次に本実施の形態による作用効果について、図１５のグラフに示す実験結果を参照しながら説明する。図１５のグラフにおいて、横軸は、チャネルＣＨの表面ＳＲの巨視的な面方位と（０００−１）面とのなす角度Ｄ１を示し、縦軸はチャネル移動度ＭＢを示す。プロット群ＣＭは表面ＳＢに対して熱エッチングがなされた場合に対応し、プロット群ＭＣは熱エッチングがなされなかった場合に対応する。

プロット群ＭＣにおけるチャネル移動度ＭＢは、チャネルＣＨの表面の巨視的な面方位が（０−３３−８）のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が（０−３３−８）とされることによって、微視的な面方位（０−３３−８）、つまり原子レベルまで考慮した場合の面方位（０−３３−８）が形成される割合が確率的に高くなったためと考えられる。

一方、プロット群ＣＭにおけるチャネル移動度ＭＢは、チャネルＣＨの表面の巨視的な面方位が（０−１１−２）のとき（矢印ＥＸで示す実施例のとき）に最大となった。この理由は、図６および図７に示すように、面方位（０−３３−８）を有する多数の面Ｓ１が面Ｓ２を介して規則正しく稠密に配置されることで、チャネルＣＨの表面において微視的な面方位（０−３３−８）が占める割合が高くなったためと考えられる。

次に、チャネル移動度に影響を及ぼし得る、面方位以外の要因について、図１６〜図１９を用いて説明する。

図１６に示すグラフにおいて、横軸はチャネル方向と＜０−１１−２＞方向との間の角度Ｄ２を示し、縦軸はチャネル移動度ＭＢ（任意単位）を示す。破線はグラフを見やすくするために付してある。このグラフから、チャネル移動度ＭＢを大きくするには、角度Ｄ２は０°以上６０°以下が好ましく、角度Ｄ２がほぼ０°であることがより好ましいことがわかった。なお図２は、チャネル方向が＜０−１１−２＞であるＭＯＳＦＥＴ１００を示している。

なおＭＯＳＦＥＴ１００（図２）は、たとえば図１７の模式的平面図に示すように、各ソース電極１１６の表面を六角形状に形成し、ソース電極１１６の外周を取り囲む一部の領域を除いた領域をゲート電極１１７として形成することもできる。この場合、ＭＯＳＦＥＴ１００の集積度を大きくしつつ、＜０−１１−２＞方向±６０°の範囲内にチャネル方向を形成しやすくなる。

図１８に示すグラフにおいて、横軸はゲート絶縁膜１１３および不純物領域１１４（図１）の間での界面準位０．２〜０．３ｅＶの界面準位密度ＳＤを示し、縦軸はチャネル移動度ＭＢを示す。このグラフから、チャネル移動度ＭＢを大きくするには、界面準位密度ＳＤは１×１０¹²ｃｍ²／（Ｖ・ｓ）以下が好ましいことがわかった。

なおこの界面準位密度ＳＤは、アニールによって小さくすることができる。このアニールは窒素アニールを含むことが望ましい。窒素アニールが行われた場合のチャネル移動度の測定結果を示すグラフ（図１９）において、横軸はゲート絶縁膜１１３および不純物領域１１４（図１）の間の界面での窒素濃度ＣＮを示し、縦軸はチャネル移動度ＭＢを示す。このグラフから、チャネル移動度ＭＢを大きくするには、窒素濃度ＣＮは１×１０²¹／ｃｍ³以上が好ましいことがわかった。そのような条件を満たした場合の窒素濃度のプロファイルの一例を図２０に示す。なお窒素アニールの代わりに水素アニールも用いられ得る。

なお、ＭＯＳＦＥＴ１００のチャネルＣＨの表面ＳＲは、面Ｓ１およびＳ２（図６および図７）が交互に繰り返されることによって構成された部分を含めばよく、表面ＳＲのすべてがそのように構成される必要はない。そのように構成された部分の割合を十分に高くするためには、表面ＳＲの巨視的な面方位は（０−１１−２）面に近い方が好ましい。具体的には、表面ＳＲの巨視的な面方位の（０−１１−２）面に対する傾きは、＜０−１１０＞方向においては±５°以内であることが好ましい。またこの傾きは、＜−２１１０＞方向においては±１０°以内であることが好ましく、これによりチャネル中を流れるキャリアに対して影響を与えるような表面ＳＲ上の段差を少なくすることができる。

（実施の形態２）
図２１および図２２に示すように、本実施の形態の半導体装置は炭化珪素半導体装置であり、具体的にはＭＯＳＦＥＴ２００であり、より具体的には縦型ＶＭＯＳＦＥＴ（V-groove MOSFET）である。ＭＯＳＦＥＴ２００は、複数のメサ構造と、これらメサ構造の間に形成された側面が傾斜した溝とを有する。溝の側壁（メサ構造の側壁）をなす表面ＳＷは、実施の形態１で説明した表面ＳＲとほぼ同様の構成を有する。これにより、本実施の形態においても実施の形態１と同様に、チャネルＣＨにおけるチャネル移動度を大きくすることができる。

本実施の形態においては、表面ＳＷの巨視的な面方位は、実施の形態１において説明した面方位（０−１１−２）と、この面方位と等価な５つの面方位とを含む。つまり表面ＳＷの巨視的な面方位は、面方位（０−１１−２）、（０１−１−２）、（１０−１−２）、（−１０１−２）、（−１１０−２）、および（１−１０−２）である。これら６つの面方位は、六方晶において互いに等価でありかつ面方位（ｈｋｌｍ）における指数ｍが負となるものである。

次にＭＯＳＦＥＴ２００の構造の詳細について説明する。ＭＯＳＦＥＴ２００は、エピタキシャル基板２９０と、ゲート絶縁膜２１３と、ゲート電極２１７と、ソース電極２１６と、ドレイン電極２１８と、ソース配線２３３とを有する。

エピタキシャル基板２９０は、単結晶基板２１１と、耐圧保持層２１２と、ｐ型ボディ層２１４と、ｎ領域２１５と、コンタクト領域２０４とを有する。単結晶基板２１１、耐圧保持層２１２、およびｎ領域２１５はｎ型を有し、コンタクト領域はｐ型を有する。

単結晶基板２１１は、六方晶のポリタイプ４Ｈを有する炭化珪素基板である。単結晶基板２１１の一方主面（図２１における上面）の面方位は、おおよそ（０００−１）面である。単結晶基板１１１の一方主面上には、炭化珪素からなる耐圧保持層２１２が形成されている。耐圧保持層２１２の不純物濃度は、単結晶基板１１１の不純物濃度よりも低い。ｐ型ボディ層２１４は耐圧保持層２１２上に形成されている。ｎ領域２１５は、ｐ型ボディ層２１４によって耐圧保持層２１２と隔てられるようにｐ型ボディ層２１４の一部の上に形成されている。

単結晶基板２１１の主表面上においてエピタキシャル層は部分的に除去されており、これにより複数の（図２２では４つの）メサ構造が形成されている。具体的には、メサ構造は上部表面および底面が六角形状となっており、その側壁は単結晶基板２１１の主表面に対して傾斜している。隣接するメサ構造の間には、これらメサ構造の側壁によって構成された表面ＳＷを有する溝が形成されている。

表面ＳＷ上にはゲート絶縁膜２１３が形成されている。このゲート絶縁膜２１３はｎ領域２１５の上部表面上にまで延在している。このゲート絶縁膜２１３上であって、溝の内部を充填するように（つまり隣接するメサ構造の間の空間を充填するように）ゲート電極２１７が形成されている。ゲート電極２１７の上部表面は、ゲート絶縁膜２１３においてｎ領域２１５の上部表面上に位置する部分の上面とほぼ同じ高さになっている。

ゲート絶縁膜２１３のうちｎ領域２１５の上部表面上にまで延在する部分とゲート電極２１７とを覆うように層間絶縁膜２３０が形成されている。ソース電極２１６は、ｐ型のコンタクト領域２０４およびｎ領域２１５と接触するように形成されている。ソース配線２３３は、ソース電極２１６の上部表面と接触するとともに、層間絶縁膜２３０の上部表面上に延在するように形成されている。また、単結晶基板２１１において耐圧保持層２１２が形成された主表面とは反対側の裏面上には、ドレイン電極２１８が形成されている。このドレイン電極２１８はオーミック電極である。

次にＭＯＳＦＥＴ２００の製造方法について説明する。
図２３に示すように、ポリタイプ４Ｈの六方晶の単結晶構造を有する炭化珪素からなる単結晶基板２１１が準備される。単結晶基板２１１の主表面ＳＮの面方位は、（０００−１）面またはこの面からの傾きが５°以内の面が好ましい。主表面ＳＮは、機械的研磨またはスライスによって形成され得る。

次に主表面ＳＮ上に、導電型がｎ型である炭化珪素のエピタキシャル層が形成される。当該エピタキシャル層は耐圧保持層２１２となる。耐圧保持層２１２を形成するためのエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ₄）とプロパン（Ｃ₃Ｈ₈）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ₂）を用いたＣＶＤ法により実施することができる。また、このとき導電型がｎ型の不純物としてたとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。この耐圧保持層２１２のｎ型不純物の濃度は、たとえば５×１０¹⁵／ｃｍ³以上５×１０¹⁶／ｃｍ³以下とすることができる。

次に、耐圧保持層２１２の上部表面層にイオン注入を行うことにより、ｐ型ボディ層２１４およびｎ領域２１５を形成する。ｐ型ボディ層２１４を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などのｐ型不純物をイオン注入する。このとき、注入するイオンの加速エネルギーを調整することによりｐ型ボディ層２１４が形成される領域の深さを調整することができる。

次に導電型がｎ型の不純物を、ｐ型ボディ層２１４が形成された耐圧保持層２１２へイオン注入することによりｎ領域２１５を形成する。ｎ型の不純物としてはたとえばリン（Ｐ）などを用いることができる。このようにして、図２４に示す構造を得る。

図２５に示すように、ｎ領域２１５の上部表面上にマスク層２４７を形成する。マスク層２４７として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。マスク層２４７の形成方法としては、たとえば以下のような工程を用いることができる。すなわち、ｎ領域２１５の上部表面上に、ＣＶＤ法などを用いてシリコン酸化膜を形成する。そして、このシリコン酸化膜上にフォトリソグラフィ法を用いて所定の開口パターンを有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、シリコン酸化膜をエッチングにより除去する。その後レジスト膜を除去する。この結果、表面ＳＶを有する溝が形成されるべき領域に開口パターンを有するマスク層２４７が形成される。

そして、このマスク層２４７をマスクとして用いて、ｎ領域２１５、ｐ型ボディ層２１４および耐圧保持層２１２の一部をエッチングにより除去する。エッチングの方法としてはたとえば反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ₆またはＳＦ₆とＯ₂との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、図２１の溝が形成されるべき領域に、側壁が単結晶基板２１１の主表面に対してほぼ垂直な表面ＳＶを有する溝を形成することができる。このようにして、図２５に示す構造を得る。

次に、耐圧保持層２１２、ｐ型ボディ層２１４およびｎ領域２１５において所定の結晶面を表出させる熱エッチング工程を実施する。具体的には、図２５に示した溝の側壁を、酸素ガスと塩素ガスとの混合ガスを反応ガスとして用い、熱処理温度をたとえば７００℃以上１０００℃以下としたエッチング(熱エッチング）を行うことにより、図２６に示すように単結晶基板２１１の主表面に対して傾斜した表面ＳＷを有する溝を形成することができる。この際、実施の形態１と同様、図６および図７に示すように、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に自己形成される。

ここで、上記熱エッチング工程の条件については、ＳｉＣ＋ｍＯ_２＋ｎＣｌ_２→ＳｉＣｌ_ｘ＋ＣＯｙ（ただし、ｍ、ｎ、ｘ、ｙは正の数）と表される反応式において、０．５≦ｘ≦２．０、１．０≦ｙ≦２．０というｘおよびｙの条件が満たされる場合に主な反応が進み、ｘ＝４、ｙ＝２という条件の場合が最も反応(熱エッチング）が進む。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ_２）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば約７０μｍ／時になる。また、この場合にマスク層２４７として酸化珪素（ＳｉＯ_２）を用いると、ＳｉＯ_２に対するＳｉＣの選択比を極めて大きくすることができるので、ＳｉＣのエッチング中にＳｉＯ₂からなるマスク層２４７は実質的にエッチングされない。

次に、マスク層２４７をエッチングなど任意の方法により除去する。その後、溝の内部からｎ領域２１５の上部表面上にまで延在するように、所定のパターンを有するレジスト膜（図示せず）を、フォトリソグラフィ法を用いて形成する。レジスト膜としては、溝の底部およびｎ領域２１５の上部表面の一部に開口パターンが形成されているものを用いる。そして、このレジスト膜をマスクとして用いて、導電型がｐ型の不純物をイオン注入することにより、溝の底部に電界緩和領域２０７を形成し、ｎ領域２１５の一部領域に導電型がｐ型のコンタクト領域２０４を形成する。その後レジスト膜を除去する。この結果、図２７および図２８に示すような構造を得る。図２８から分かるように、溝の平面形状は、単位胞（１つのメサ構造を取り囲む環状の溝）の平面形状が六角形状である網目形状となっている。また、ｐ型のコンタクト領域２０４は、図２８に示すようにメサ構造の上部表面におけるほぼ中央部に配置されている。また、ｐ型のコンタクト領域２０４の平面形状は、メサ構造の上部表面の外周形状と同じであって、六角形状となっている。

そして、上述したイオン注入により注入された不純物を活性化するための活性化アニール工程を実施する。

次に、図２９に示すように、溝の内部からｎ領域２１５およびｐ型のコンタクト領域２０４の上部表面上にまで延在するようにゲート絶縁膜２１３を形成する。ゲート絶縁膜２１３としては、たとえば炭化珪素からなるエピタキシャル層を熱酸化することにより得られる酸化膜（酸化珪素膜）を用いることができる。このようにして、図２９に示す構造を得る。

次に、図３０に示すように、溝の内部を充填するように、ゲート絶縁膜２１３上にゲート電極２１７を形成する。ゲート電極２１７の形成方法としては、たとえば以下のような方法を用いることができる。まず、ゲート絶縁膜２１３上において、溝の内部およびｐ型のコンタクト領域２０４上の領域にまで延在するゲート電極となるべき導電体膜を、スパッタリング法などを用いて形成する。導電体膜の材料としては導電性を有する材料であれば金属など任意の材料を用いることができる。その後、エッチバックあるいはＣＭＰ（Chemical Mechanical Polishing）法など任意の方法を用いて、溝の内部以外の領域に形成された導電体膜の部分を除去する。この結果、溝の内部を充填するような導電体膜が残存し、当該導電体膜によりゲート電極２１７が構成される。このようにして、図３０に示す構造を得る。

次に、ゲート電極２１７の上部表面、およびｐ型のコンタクト領域２０４上において露出しているゲート絶縁膜２１３の上部表面上を覆うように層間絶縁膜２３０（図３１参照）を形成する。層間絶縁膜としては、絶縁性を有する材料であれば任意の材料を用いることができる。そして、層間絶縁膜２３０上に、パターンを有するレジスト膜を、フォトリソグラフィ法を用いて形成する。このレジスト膜（図示せず）にはｐ型のコンタクト領域２０４上に位置する領域に開口パターンが形成されている。

そして、このレジスト膜をマスクとして用いて、エッチングにより層間絶縁膜２３０およびゲート絶縁膜２１３を部分的にエッチングにより除去する。この結果、層間絶縁膜２３０およびゲート絶縁膜２１３には開口部（図３１参照）が形成される。この開口部の底部においては、ｐ型のコンタクト領域２０４およびｎ領域２１５の一部が露出した状態となる。その後、この開口部の内部を充填するとともに、上述したレジスト膜の上部表面上を覆うようにソース電極２１６（図３１参照）となるべき導電体膜を形成する。その後、薬液などを用いてレジスト膜を除去することにより、レジスト膜上に形成されていた導電体膜の部分を同時に除去する（リストオフ）。この結果、開口部の内部に充填された導電体膜によりソース電極２１６を形成できる。このソース電極２１６はｐ型のコンタクト領域２０４およびｎ領域２１５とオーミック接触したオーミック電極である。

また、単結晶基板２１１の裏面側（耐圧保持層２１２が形成された主表面と反対側の表面側）に、ドレイン電極２１８（図３１参照）を形成する。ドレイン電極２１８としては、単結晶基板２１１とオーミック接触が可能な材料であれば任意の材料を用いることができる。このようにして、図３１に示す構造を得る。

その後、ソース電極２１６の上部表面に接触するとともに、層間絶縁膜２３０の上部表面上に延在するソース配線２３３（図２１参照）をスパッタリング法などの任意の方法を用いて形成する。この結果、ＭＯＳＦＥＴ２００（図２１および図２２）が得られる。

なお表面ＳＷは、実施の形態１の表面ＳＲと同様に、立方晶と等価な構造における面方位（００１）を有する面（図７においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図７においては面Ｓ２）とによって構成されている。このような構成は、ポリタイプ４Ｈ以外の単結晶構造においても可能である。この単結晶構造は、六方晶に限定されるものではなく、立方晶以外の単結晶構造であればよく、たとえば菱面体晶であってもよい。またポリタイプは４Ｈに限定されるものではなく、たとえば６Ｈまたは１５Ｒであってもよい。また半導体は炭化珪素（ＳｉＣ）に限定されるものではなく、たとえば窒化ガリウム（ＧａＮ）であってもよい。

またＶＭＯＳＦＥＴ（V-groove MOSFET）について説明したが、半導体装置はＵＭＯＳＦＥＴ（U-groove MOSFET）であってもよい。すなわち、チャネルＣＨの表面の巨視的な面方位は、単結晶基板の主面に対して垂直であってもよい。この場合、互いに対向するチャネルが設けられ、それぞれのチャネルの表面の面方位は逆向きとなる。たとえば、巨視的な面方位（０−１１−２）を有するチャネルと、巨視的な面方位（０１−１２）を有するチャネルとが設けられる。

なお上記各実施の形態におけるｎチャネルのＭＯＳＦＥＴのｎ型とｐ型とが入れ替えられることによって、ＭＯＳＦＥＴがｐチャネルのものとされてもよい。ただしチャネル移動度をより高くするためにはｎチャネルの方が好ましい。

また上記各実施の形態においてはエピタキシャル基板が用いられたが、エピタキシャル基板におけるエピタキシャル層の部分は、エピタキシャル成長によって形成される代わりに、不純物の注入によって形成されてもよい。

またＭＯＳＦＥＴについて詳しく説明したが、半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）であってもよい。また半導体装置は、ＭＩＳＦＥＴに限定されるものではなく、チャネル表面を有するものであればよく、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１１１，２１１ 単結晶基板、１１２ エピタキシャル層、１１３，２１３ ゲート絶縁膜、１１４，１１５ 不純物領域、１１６，２１６ ソース電極、１１７，２１７ ゲート電極、１１８，２１８ ドレイン電極、１９０，２９０ エピタキシャル基板、２１４ ｐ型ボディ層、２１５ ｎ領域、ＣＨ チャネル、ＳＲ，ＳＷ 表面。

Claims (17)

1. ポリタイプ４Ｈの六方晶の単結晶構造を有する半導体からなる主面を有する基板を備え、
   前記基板の前記主面は、面方位（０−１１−２）を有する面に沿って延在し、面方位（０−３３−８）を有する第１の面と、前記第１の面につながりかつ前記第１の面の前記面方位と異なる面方位を有する第２の面とが交互に設けられることによって構成されており、さらに
   前記基板の前記主面上に設けられたゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたゲート電極とを備える半導体装置。
2. 前記第２の面は面方位（０−１１−１）を有する、請求項１に記載の半導体装置。
3. 前記半導体は炭化珪素である、請求項１または請求項２に記載の半導体装置。
4. ポリタイプ４Ｈの六方晶の単結晶構造を有する炭化珪素からなる主面を有する基板を準備する工程と、
   前記基板の前記主面を化学的に処理する工程とを備え、
   前記基板の前記主面を化学的に処理する工程によって、前記基板の前記主面に、面方位（０−１１−２）を有する面に沿って延在し、面方位（０−３３−８）を有する第１の面と、前記第１の面につながりかつ前記第１の面の前記面方位と異なる面方位を有する第２の面とが交互に形成され、さらに
   前記基板の前記主面上にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上にゲート電極を形成する工程とを備える半導体装置の製造方法。
5. ポリタイプ４Ｈの六方晶の単結晶構造を有する炭化珪素からなる主面を有する基板を準備する工程と、
   前記基板の前記主面を化学的に処理することにより、面方位（０−１１−２）を有する面に沿って延在し、面方位（０−３３−８）を有する第１の面と、前記第１の面につながりかつ前記第１の面の面方位と異なる面方位を有する第２の面とが交互に形成された側面を有する溝を形成する工程と、
   前記溝の側面上にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上にゲート電極を形成する工程とを備える半導体装置の製造方法。
6. 前記第２の面は面方位（０−１１−１）を有する、請求項４または請求項５に記載の半導体装置の製造方法。
7. 前記主面を化学的に処理する工程は、前記主面を化学的にエッチングする工程を含む、請求項４から請求項６のいずれか１項に記載の半導体装置の製造方法。
8. 前記主面を化学的にエッチングする工程は、前記主面を熱エッチングする工程を含む、請求項７に記載の半導体装置の製造方法。
9. 前記主面を熱エッチングする工程は、少なくとも１種類以上のハロゲン原子を含む雰囲気中で前記基板を加熱する工程を含む、請求項８に記載の半導体装置の製造方法。
10. 前記少なくとも１種類以上のハロゲン原子は、塩素原子およびフッ素原子の少なくともいずれかを含む、請求項９に記載の半導体装置の製造方法。
11. 複数の側面を含む溝を有する半導体基板と、
    前記溝の側面上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極とを備え、
    前記溝の１つの側面は、面方位（０−１１−２）を有する面に沿って延在し、面方位（０−３３−８）を有する第１の面と、前記第１の面につながりかつ前記第１の面の前記面方位と異なる面方位を有する第２の面とを含む、半導体装置。
12. 前記第２の面は、面方位（０−１１−１）を有する、請求項１１に記載の半導体装置。
13. 前記溝は、第１〜第６の側面を含み、
    前記第１〜第６の側面は、面方位（０−１１−２）を有する面、面方位（０１−１−２）を有する面、面方位（１０−１−２）を有する面、面方位（−１０１−２）を有する面、面方位（−１１０−２）を有する面、および面方位（１−１０−２）を有する面のいずれかに沿って延在する、請求項１２に記載の半導体装置。
14. 前記溝の１つの側面の、前記面方位（０−１１−２）を有する面に対する傾きは、＜０−１１０＞方向において±５°以内である、請求項１１に記載の半導体装置。
15. 前記半導体は炭化珪素である、請求項１１から請求項１４のいずれか１項に記載の半導体装置。
16. 複数の側面を含む溝を有する半導体基板と、
    前記溝の側面上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極とを備え、
    前記溝の１つの側面は、面方位（０−１１−２）を有する面に沿って延在し、面方位（０−３３−８）を有する第１の面と、前記第１の面につながりかつ前記第１の面の前記面方位と異なる面方位を有する第２の面と、前記第２の面につながり面方位（０−１１−２）を有する面に沿って延在し、かつ面方位（０−３３−８）を有する第３の面とを含む、半導体装置。
17. 前記第２の面は、面方位（０−１１−１）を有する、請求項１６に記載の半導体装置。

Images