[go: up one dir, main page]

JP5844656B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5844656B2
JP5844656B2 JP2012034120A JP2012034120A JP5844656B2 JP 5844656 B2 JP5844656 B2 JP 5844656B2 JP 2012034120 A JP2012034120 A JP 2012034120A JP 2012034120 A JP2012034120 A JP 2012034120A JP 5844656 B2 JP5844656 B2 JP 5844656B2
Authority
JP
Japan
Prior art keywords
layer
conductivity type
semiconductor device
insulating film
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012034120A
Other languages
English (en)
Other versions
JP2013171931A (ja
Inventor
裕 竹田
裕 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012034120A priority Critical patent/JP5844656B2/ja
Priority to US13/766,202 priority patent/US8796763B2/en
Publication of JP2013171931A publication Critical patent/JP2013171931A/ja
Application granted granted Critical
Publication of JP5844656B2 publication Critical patent/JP5844656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に縦型のトランジスタを有する半導体装置及び半導体装置の製造方法に関する。
半導体装置の一つに、縦型のトランジスタを有するものがある。縦型のトランジスタは、例えば大電流を制御する素子に用いられている。縦型のトランジスタには、トレンチゲート構造を有するものがある。トレンチゲート構造のトランジスタは、以下の構造を有している。まず、基板には凹部が形成されている。ゲート絶縁膜は、この凹部の側面に形成されている。そしてゲート電極は、凹部に埋め込まれている。
トレンチゲート構造のトランジスタに求められる特性の一つに、オン抵抗を低くすること、及びドレイン耐圧を高くすることがある。オン抵抗とドレイン耐圧は、一般的に相反する特性である。これに対して特許文献１の図１１及び図１２に記載のトランジスタは、ドレイン耐圧を高くしつつオン抵抗を低くするために、ｎ−型のドリフト層とｐ型のチャネル層（ベース層）の間に、ｎ型の電流分散層を有している。この技術において、電流分散層は、凹部の底部の絶縁膜よりも上に位置している。
また特許文献２には、ｐ型のボディ層（チャネル層に相当）とＮ−層（ドリフト層に相当）の間に、ｎ型のウェル層を形成することが記載されている。基板の厚さ方向で見た場合、ウェル層の上端は凹部の底部の絶縁膜よりも上に位置し、かつウェル層の下端は凹部の底部の絶縁膜よりも下に位置している。
特開２００９−３０２４３６号公報 特開２００８−２７７３５２号公報
本発明者は、電流分散層として機能する不純物層を設けた場合のドレイン耐圧にはさらに改善の余地があると考えた。その他の課題と新規な特徴は、本発明書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、トレンチゲート構造のトランジスタには、第１導電型層が設けられている。第１導電型層は、ドリフト層とチャネル層の間に位置しており、ドリフト層よりも不純物濃度が高い。そして、第１導電型層の厚さ方向で見た場合、第１導電型層は、上端及び下端の少なくとも一方、並びに中心が、凹部の底面に位置する底面絶縁膜と重なっている。
前記一実施の形態によれば、縦型のトランジスタにおいて、オン抵抗を低くしつつ、ドレイン耐圧を高くすることができる。
第１の実施形態に係る半導体装置の構成を示す平面図である。 図１のＡ−Ａ´断面図である。 半導体基板の厚さ方向で見た場合の第１導電型層の中心の位置と、縦型トランジスタのドレイン耐圧の関係を示すグラフである。 第１導電型層の厚さｔが縦型トランジスタのドレイン耐圧（破壊電圧）に与える影響を示す図である。 ドレイン耐圧が最大となるときの第１導電型層の厚さｔｍａｘと不純物濃度Ｎの関係を示すグラフである。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 図１の変形例を示す図である。 図１の変形例を示す図である。 図１の変形例を示す図である。 第２の実施形態に係る半導体装置の構成を示す断面図である。 図１７に示した半導体装置の製造方法を示す断面図である。 図１７に示した半導体装置の製造方法を示す断面図である。 図１７に示した半導体装置の製造方法を示す断面図である。 第３の実施形態に係る半導体装置の構成を示す断面図である。 図２１に示した半導体装置の製造方法を示す断面図である。 図２１に示した半導体装置の製造方法を示す断面図である。 図２１に示した半導体装置の製造方法を示す断面図である。 第４の実施形態に係る半導体装置の構成を示す断面図である。 図２５に示した半導体装置の平面図である。 図２５及び図２６に示した半導体装置の製造方法を示す断面図である。 図２５及び図２６に示した半導体装置の製造方法を示す断面図である。 図２５及び図２６に示した半導体装置の製造方法を示す断面図である。 図２５及び図２６に示した半導体装置の製造方法を示す断面図である。 第５の実施形態に係る半導体装置の構成を示す断面図である。 第２導電型埋込層の形成方法の第１例を示す図である。 第２導電型埋込層の形成方法の第２例を示す図である。 第２導電型埋込層の形成方法の第２例を示す図である。 第６の実施形態に係る半導体装置の構成を示す断面図である。 第７の実施形態に係る電子装置の回路構成を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。なお、以下の各実施形態において、第１導電型は、例えばｎ型であり、第２導電型はｐ型である。ただし、第１導電型がｐ型であって第２導電型がｎ型であってもよい。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１００の構成を示す平面図である。図２は、図１のＡ−Ａ´断面図である。半導体装置１００は、縦型トランジスタを有している。この縦型トランジスタは、例えば電力制御素子として用いられる。半導体装置１００は、ドレイン層１１０、ドリフト層１２０、凹部１４２、ゲート絶縁膜１７０、底面絶縁膜１７２、ゲート電極１８０、ソース層１５０、及び第１導電型層１３０を備えている。ドレイン層１１０は、バッファ層２０を介して半導体基板１０１に形成されている。ドリフト層１２０はドレイン層１１０より上に形成されており、第１導電型を有している。ドリフト層１２０の不純物濃度は、ドレイン層１１０の不純物濃度よりも低い。チャネル層１４０はドレイン層１１０よりも上に位置しており、第２導電型を有している。凹部１４２はチャネル層１４０に形成されており、下端がチャネル層１４０よりも下に位置している。すなわち凹部１４２はチャネル層１４０を貫通している。ゲート絶縁膜１７０は凹部１４２の側壁に形成されている。底面絶縁膜１７２は、凹部１４２の底面に形成されている。ゲート電極１８０は凹部１４２に埋め込まれている。ソース層１５０はチャネル層１４０に形成されている。ソース層１５０は第１導電型を有している。ソース層１５０はチャネル層１４０よりも浅く形成されており、平面視で凹部１４２の隣に位置している。第１導電型層１３０はチャネル層１４０とドリフト層１２０の間に位置している。第１導電型層１３０の不純物濃度は、ドリフト層１２０の不純物濃度よりも高い。第１導電型層１３０の不純物濃度は、例えばドリフト層１２０の不純物濃度の１０倍以上であるが、１０００倍以下であるのが好ましい。
ドリフト層１２０（またはチャネル層１４０）を流れてきた電流は、第１導電型層１３０を流れるとき、第１導電型層１３０の平面方向（図２における左右方向）に速やかに拡散する。これは第１導電型層１３０の不純物濃度が高く低抵抗であるためであり、この平面方向の拡散により、縦型トランジスタのオン抵抗は低くなる。そして厚さ方向で見た場合、第１導電型層１３０は、上端及び下端の少なくとも一方、並びに中心が、底面絶縁膜１７２と重なっている。このようにすると、縦型トランジスタのドレイン耐圧は高くなる。この理由は後述する。なお、第１導電型層１３０の上端及び下端は、例えば、不純物濃度が、ドリフト層１２０よりも、第１導電型層１３０のピーク濃度とドリフト層１２０の不純物濃度のピーク濃度との差の１／１０００ほど高くなる部分として定義される。以下、本実施形態について詳細に説明する。
まず、図１を用いて半導体装置１００の平面レイアウトについて説明する。平面視において、縦型トランジスタが形成されているトランジスタ形成領域は、素子分離膜３０によって他の領域から分離されている。素子分離膜３０は、例えば、半導体基板１０１に埋め込まれた絶縁膜であり、その下端はドリフト層１２０内に位置している。すなわち素子分離膜３０を埋め込むための溝は、チャネル層１４０及び第１導電型層１３０を貫き、ドリフト層１２０の途中まで掘り込まれている。素子分離膜３０が設けられることにより、半導体装置１００が個片化される際に、ドレイン電極２１０（図２参照）とソース電極２２０（図２参照）が短絡することを抑制できる。なお、素子分離膜３０は、真性の半導体層であってもよい。
素子分離膜３０の内側のトランジスタ形成領域には、チャネル層１４０が形成されている。チャネル層１４０には、複数の凹部１４２が形成されている。複数の凹部１４２は、互いに平行な部分を有している。凹部１４２には、上記したようにゲート電極１８０が埋め込まれている。ゲート電極１８０は、コンタクト１８４を介してゲート配線１８２に接続している。ゲート配線１８２はソース電極２２０と同一層に形成されており、かつソース電極２２０から分離している。本図に示す例では、ゲート電極１８０が延伸する方向で見た場合、ゲート配線１８２とソース電極２２０は交互に設けられている。ただし、ソース電極２２０のほうがゲート配線１８２よりも大きい。複数のゲート配線１８２それぞれは、複数のゲート電極１８０と交差する方向（例えば直交する方向）に延伸している。そして複数のゲート配線１８２は、それぞれ、各ゲート電極１８０の交点において、コンタクト１８４を介してそのゲート電極１８０と接続している。ゲート配線１８２及びソース電極２２０は、例えばＡｌにより形成されているが、他の導電材料により形成されていても良い。またゲート配線１８２及びソース電極２２０と、ソース層１５０及びベース層１６０と、の境界には、Ｔｉなどのバリアメタル膜が形成されていても良い。
チャネル層１４０のうちゲート電極１８０の両脇に位置する領域には、ソース層１５０が形成されている。そしてソース層１５０の相互間に位置する領域の表層には、チャネル層１４０と同一導電型（すなわち第２導電型）のベース層１６０が形成されている。ベース層１６０の不純物濃度は、チャネル層１４０の不純物濃度よりも高い。すなわちベース層１６０は、チャネル層１４０に基準電位を伝達するための領域として機能する。この基準電位は、ソース電極２２０から伝達される。
複数のソース電極２２０は、ゲート電極１８０と交わる方向に延伸しており、複数のソース層１５０に接続している。本図に示す例では、各ソース電極２２０は、いずれも全てのソース層１５０に接続している。
次に、図２を用いて半導体装置１００の断面構造を説明する。本実施形態において、半導体基板１０１は、ドレイン層１１０を除いてエピタキシャル層である。そしてドレイン層１１０は、このエピタキシャル成長を行うための基板１０となっている。半導体基板１０１を構成する各層は、ドレイン層１１０を除いて、窒化物半導体層もしくはＳｉＣなどの化合物半導体層、またはダイヤモンドなどである。窒化物半導体層は、例えばＧａＮ層である。基板１０（すなわちドレイン層１１０）は、導電性を有する基板、例えば不純物が導入されたシリコン基板である。基板１０の裏面には、ドレイン電極２１０が形成されている。ドレイン電極２１０は、例えばＡｌにより形成されているが、他の導電材料により形成されていても良い。また、ドレイン電極２１０と基板１０の境界には、Ｔｉなどのバリメタル膜が形成されていても良い。
基板１０上には、バッファ層２０を介してドリフト層１２０、第１導電型層１３０、及びチャネル層１４０がこの順に形成されている。バッファ層２０は、例えば基板１０がシリコン基板、半導体基板１０１がＧａＮの場合、ＧａＮやＡｌＧａＮ、ＡｌＮからなり、各材質の積層構造としても良い。また、バッファ層２０は、基板１０を構成する材質と半導体基板１０１を構成する材質との間で格子整合が取れている場合には必須ではない。ドリフト層１２０の厚さは例えば１μｍ以上１０μｍ以下である。第１導電型層１３０の厚さは例えば０．５μｍ以上１μｍ以下である。チャネル層１４０の厚さは例えば０．５μｍ以上１μｍ以下である。なお、これらの値は、その縦型トランジスタに要求される特性によって変わりうる。
ソース層１５０及びベース層１６０は、チャネル層１４０の表層に不純物をイオン注入することにより、形成されている。本図において、ベース層１６０の深さはソース層１５０と同じであるが、ソース層１５０よりも浅くても深くても良い。そしてチャネル層１４０の表面には、ソース電極２２０が形成されている。すなわちソース層１５０及びベース層１６０は、ソース電極２２０に接続している。すなわちチャネル層１４０には、ソース電極２２０及びベース層１６０を介して基準電位が印加される。
なお、ドリフト層１２０、第１導電型層１３０、及びチャネル層１４０は、エピタキシャル成長時に不純物が導入されている。このため、各層の境界は明確である。
上記したように、凹部１４２の下端はドリフト層１２０内に位置している。そして凹部１４２の側面にはゲート絶縁膜１７０が形成されており、凹部１４２の底面には底面絶縁膜１７２が形成されている。ゲート絶縁膜１７０及び底面絶縁膜１７２は、例えば酸化アルミニウム膜であるが、酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜、または高誘電率絶縁膜であってもよい。底面絶縁膜１７２はゲート絶縁膜１７０よりも厚い。なお、底面絶縁膜１７２とゲート絶縁膜１７２は、例えば一体となっている。そして半導体基板１０１の厚さ方向で見た場合、第１導電型層１３０の上端及び下端は、いずれも底面絶縁膜１７２と重なっている。すなわち第１導電型層１３０は底面絶縁膜１７２よりも薄く、かつ半導体基板１０１の厚さ方向において全てが底面絶縁膜１７２と重なっている。
凹部１４２の内部には、ゲート電極１８０が埋め込まれている。ゲート電極１８０は、例えばポリシリコンにより形成されているが、他の導電材料が用いられても良い。半導体基板１０１の厚さ方向で見た場合、ゲート電極１８０の下端は、本実施形態では第１導電型層１３０の上端と揃っているのが好ましい。ゲート電極１８０の下端を第１導電型層１３０の上端よりも下に位置させると、ゲート絶縁膜１７０のうちゲート電極１８０の下端に対向する部分で電界集中が生じる可能性が出てくる。一方、ゲート電極１８０の下端を第１導電型層１３０から離すと、チャネル層１４０のうち、ゲート電極１８０と対向していない部分にチャネルが形成されない可能性が出てくる。この場合、縦型トランジスタのオン抵抗が高くなる。
ゲート電極１８０の上面は、ソース層１５０の下端よりも高いが、チャネル層１４０の上面よりも低い。そして凹部１４２のうちゲート電極１８０の上に位置する空間には、層間絶縁膜１９０が埋め込まれている。すなわちゲート電極１８０の上面は、層間絶縁膜１９０によって覆われている。層間絶縁膜１９０は、例えば窒化シリコン膜である。
なお、基板１０、ソース層１５０、及びベース層１６０の不純物濃度は、例えば１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下である。チャネル層１４０の不純物濃度は、例えば１×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下である。ドリフト層１２０の不純物濃度は例えば１×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下である。そして第１導電型層１３０の不純物濃度は、１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下である。
図３は、半導体基板１０１の厚さ方向で見た場合の第１導電型層１３０の中心の位置と、縦型トランジスタのドレイン耐圧の関係を示すグラフである。各縦型トランジスタは、第１導電型層１３０の厚さが互いに異なっているが、オン抵抗が互いに同一となっている。本図に示すように、第１導電型層１３０の中心位置が凹部１４２の底部とゲート絶縁膜１７０の底部の間、すなわち底面絶縁膜１７２と重なっている場合、ドレイン耐圧は、第１導電型層１３０を設けない場合と比較して必ず高くなる。このため、第１導電型層１３０の中心位置は、底面絶縁膜１７２と重ねることが好ましい。ただし、第１導電型層１３０が厚くなりすぎると、後述する図４から明らかなように、ドレイン耐圧は低下してしまう。このため、第１導電型層１３０の厚さには上限が設けられるのが好ましい。従って、第１導電型層１３０の上端及び下端の少なくとも一方が、底面絶縁膜１７２と重なるようにすることが好ましい。
なお、第１導電型層１３０の厚さをｔ、第１導電型層１３０の不純物濃度をＮとした場合、ｔ×Ｎ＜１．２５×１０１６ｍ−２であるのが好ましい。図４及び図５を用いて、この理由について説明する。
図４は、第１導電型層１３０の厚さｔが縦型トランジスタのドレイン耐圧（破壊電圧）に与える影響を示す図である。なお本図において、各縦型トランジスタは、第１導電型層１３０の不純物濃度が互いに異なっているが、オン抵抗が互いに同一となっている。本図に示すように、第１導電型層１３０のドレイン耐圧は、厚さｔがある値ｔｍａｘとなったときに最大となる。このときの厚さｔｍａｘは、第１導電型層１３０の不純物濃度Ｎによって変化する。また、第１導電型層１３０のドレイン耐圧は、ｔが厚くなりすぎると、第１導電型層１３０を設けない場合よりも低くなってしまう。
図５は、ドレイン耐圧が最大となるときの第１導電型層１３０の厚さｔｍａｘと不純物濃度Ｎの関係を示すグラフである。厚さｔｍａｘは、（１．２５×１０１６ｍ−２）／Ｎで近似できる。本図から明らかなように、ｔ×Ｎ＜１．２５×１０１６ｍ−２にする、すなわちｔ×Ｎを図４の点線よりも左側に位置させると、ドレイン耐圧は、第１導電型層１３０を設けない場合よりも大きくなる。
図６〜図１３の各図は、半導体装置１００の製造方法を示す断面図である。まず図６に示すように、基板１０上にバッファ層２０が形成された基板を準備する。この工程は、基板１０上にバッファ層２０を形成する工程であってもよいし、他の場所で形成された基板を準備する工程であってもよい。
次いで、バッファ層２０上にドリフト層１２０をエピタキシャル成長させる。
次いで、図７に示すように、ドリフト層１２０上に第１導電型層１３０をエピタキシャル成長させる。
次いで図８に示すように、第１導電型層１３０上にチャネル層１４０を形成する。
なお、ドリフト層１２０、第１導電型層１３０、及びチャネル層１４０は、エピタキシャル成長時の雰囲気ガスの組成（例えばドーピングガスの種類や濃度）を変えることにより、連続的に形成することができる。
次いで図９に示すように、チャネル層１４０上に第１のマスクパターン（図示せず）を形成し、第１のマスクパターンをマスクとしてチャネル層１４０に不純物を注入する。この不純物は、チャネル層１４０がＧａＮ系の化合物半導体層である場合には、例えばＭｇである。これにより、チャネル層１４０にはベース層１６０が形成される。その後、第１のマスクパターンを除去する。次いで、チャネル層１４０上に第２のマスクパターン（図示せず）を形成し、第２のマスクパターンをマスクとしてチャネル層１４０に不純物を注入する。これにより、チャネル層１４０にはソース層１５０が形成される。この不純物は、チャネル層１４０がＧａＮ系の化合物半導体層である場合には、例えばＳｉである。その後、第２のマスクパターンを除去する。なお、ソース層１５０を先に形成してからベース層１６０を形成しても良い。
次いで図１０に示すように、チャネル層１４０上に第３のマスクパターン（図示せず）を形成し、第３のマスクパターンをマスクとしてチャネル層１４０及び第１導電型層１３０をエッチングする。これにより、チャネル層１４０及び第１導電型層１３０には凹部１４２が形成される。その後、第３のマスクパターンを除去する。
次いで図１１に示すように、凹部１４２の側面にゲート絶縁膜１７０を形成する。この工程において、ゲート絶縁膜１７０は必要な厚さよりも薄く形成される。本図に示すゲート絶縁膜１７０は、例えばＡＬＤ（Atomic Layer Deposition）法により形成される。このため、ゲート絶縁膜１７０は、凹部１４２の底面、ソース層１５０上、及びベース層１６０上にも、凹部１４２の側面とほぼ同じ厚さに形成される。なお、凹部１４２の底面に位置するゲート絶縁膜１７０は、底面絶縁膜１７２の一部となる。
次いで図１２に示すように、ゲート絶縁膜１７０上に、底面絶縁膜１７２をＣＶＤ法により形成する。底面絶縁膜１７２は、ゲート絶縁膜１７０と同一の材料により形成されていても良いし、異なる材料により形成されていても良い。この工程において、底面絶縁膜１７２は凹部１４２の側面上には薄く形成されるが、凹部１４２の底面上には厚く形成される。そして、底面絶縁膜１７２のうち凹部１４２の側面上に形成された部分は、ゲート絶縁膜１７０の一部となる。なお、本工程では、底面絶縁膜１７２は、ソース層１５０上及びベース層１６０上にも形成される。
次いで図１３に示すように、凹部１４２の内部にゲート電極１８０となる膜を形成する。この工程において、この膜はソース層１５０上及びベース層１６０上にも形成される。次いで、ゲート電極１８０となる膜、ゲート絶縁膜１７０、及び底面絶縁膜１７２のうち、ソース層１５０上及びベース層１６０上に位置する部分を、エッチングによって除去する。この工程により、ゲート電極１８０が形成される。なおゲート電極１８０の上面は、チャネル層１４０の上端よりも低く形成される。
その後、凹部１４２のうちゲート電極１８０上に位置する空間、並びにソース層１５０上及びベース層１６０上に、絶縁膜をＣＶＤ法により形成する。次いで、この絶縁膜のうちソース層１５０上及びベース層１６０上に位置する部分をエッチングにより除去する。これにより、図２に示した層間絶縁膜１９０が形成される。その後、ドレイン電極２１０及びソース電極２２０を形成する。これにより、図２に示した半導体装置１００が形成される。
以上、本実施形態によれば、ドリフト層１２０とチャネル層１４０の間には、第１導電型層１３０が設けられている。第１導電型層１３０はドリフト層１２０よりも不純物濃度が高い。従って、縦型トランジスタのオン抵抗は低くなる。また、第１導電型層１３０の中心位置は、底面絶縁膜１７２と重なっており、かつ、第１導電型層１３０の上端及び下端の少なくとも一方が、底面絶縁膜１７２と重なっている。このため、第１導電型層１３０に起因して縦型トランジスタのドレイン耐圧が低下することを抑制できる。
なお、図１４に示すように、半導体基板１０１の厚さ方向で見た場合、第１導電型層１３０の下端は底面絶縁膜１７２と重なっているが上端は底面絶縁膜１７２とは重なっていないようにしてもよい。また図１５に示すように、第１導電型層１３０の上端は底面絶縁膜１７２と重なっているが下端は底面絶縁膜１７２とは重なっていないようにしてもよい。さらに図１６に示すように、第１導電型層１３０の上端及び下端の双方が底面絶縁膜１７２と重なっていなくても良い。いずれの場合においても、上記した効果を得るためには、第１導電型層１３０の厚さには上限が設けられる必要がある。例えば、第１導電型層１３０のうち底面絶縁膜１７２と重なっていない部分の厚さは、第１導電型層１３０の厚さの１０％以下であるのが好ましい。図１４〜図１６に示す第１導電型層１３０の位置は、後述する各実施形態においても適用可能である。
（第２の実施形態）
図１７は、第２の実施形態に係る半導体装置１００の構成を示す断面図であり、第１の実施形態における図２に対応している。本実施形態に係る半導体装置１００は、中間層１３２を有している点を除いて、第１の実施形態に係る半導体装置１００と同様の構成である。
中間層１３２は、第１導電型層１３０とチャネル層１４０の間に位置している。本実施形態において、中間層１３２は第１導電型層１３０よりも薄い。中間層１３２は、例えば第１導電型層１３０よりも不純物濃度が低い第１導電型層である。中間層１３２の不純物濃度は、例えばドリフト層１２０の不純物濃度と同じである。また、半導体基板１０１の厚さ方向で見た場合、ゲート電極１８０の下端は、中間層１３２の中に位置している。
図１８〜図２０は、図１７に示した半導体装置１００の製造方法を示す断面図である。まず、図１８に示すように、バッファ層２０上にドリフト層１２０及び第１導電型層１３０を形成する。ここまでの工程は、第１の実施形態と同様である。
次いで図１９に示すように、第１導電型層１３０上に中間層１３２をエピタキシャル成長させる。次いで図２０に示すように、中間層１３２上にチャネル層１４０をエピタキシャル成長させる。なお、第１導電型層１３０、中間層１３２、チャネル層１４０は、連続的に成長させることができる。
これ以降の工程は第１の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、本実施形態によれば、第１導電型層１３０とチャネル層１４０の間には中間層１３２が形成されている。中間層１３２は、第１導電型を有しており、第１導電型層１３０よりも不純物濃度が低い。このため、チャネル層１４０の下端とゲート電極１８０の下端をそろえる必要がなくなる。従って、半導体装置１００の製造が容易になる。なお、中間層１３２は、真性半導体層や、チャネル層１４０よりも不純物濃度が薄いｐ型不純物層であっても良い。
（第３の実施形態）
図２１は、第３の実施形態に係る半導体装置１００の構成を示す断面図であり、第２の実施形態における図１７に対応している。本実施形態に係る半導体装置１００は、以下の点を除いて、第２の実施形態に係る半導体装置１００と同様の構成である。
まず、底面絶縁膜１７２には凹部が形成されており、その凹部の中にゲート電極１８０の下部が入り込んでいる。すなわち底面絶縁膜１７２の上部は、フィールドプレート絶縁膜１７１（厚膜部）として機能する。言い換えると、フィールドプレート絶縁膜１７１はゲート絶縁膜１７０と繋がっており、ゲート絶縁膜１７０よりも厚くなっている。またフィールドプレート絶縁膜１７１の下端は底面絶縁膜１７２に繋がっている。半導体基板１０１の厚さ方向で見た場合、フィールドプレート絶縁膜１７１の上端及び下端は、中間層１３２の内側に位置するのが好ましい。なお、フィールドプレート絶縁膜１７１の長さ（図２１における上下方向）を大きくする必要がある場合、それに合わせて中間層１３２も厚くなる。この場合、中間層１３２は第１導電型層１３０よりも厚くなることがある。
図２２〜図２４は、図２１に示した半導体装置１００の製造方法を示す断面図である。図２２に示すように、ゲート絶縁膜１７０をＡＬＤ法により形成するまでの工程は、第２の実施形態と同様である。
次いで図２３に示すように、ゲート絶縁膜１７０上に底面絶縁膜１７２を形成する。この工程も、第２の実施形態と同様である。
次いで図２４に示すように、底面絶縁膜１７２上にレジストパターンを形成し、このレジストパターンをマスクとして底面絶縁膜１７２をエッチングする。これにより、底面絶縁膜１７２の底部には凹部が形成される。凹部の側面に位置する底面絶縁膜１７２は、フィールドプレート絶縁膜１７１となる。このようにして、ゲート絶縁膜１７０、フィールドプレート絶縁膜１７１、及び底面絶縁膜１７２が形成される。
この後の工程は、第２の実施形態と同様である。
本実施形態によっても、第２の実施形態と同様の効果を得ることができる。また、フィールドプレート絶縁膜１７１を設けているため、ゲート絶縁膜１７０のうちゲート電極１８０の下端に対向する部分で電界集中が生じることをさらに抑制できる。なお、第１の実施形態において、本実施形態に示したフィールドプレート絶縁膜１７１を設けても良い。
（第４の実施形態）
図２５は、第４の実施形態に係る半導体装置１００の構成を示す断面図である。図２６は、図２５に示した半導体装置１００の平面図である。なお図２５は、図２６のＡ−Ａ´断面を示している。本実施形態に係る半導体装置１００は、フィールドプレート電極２２２を有している点を除いて、第２の実施形態に係る半導体装置１００と同様の構成である。
フィールドプレート電極２２２は底面絶縁膜１７２内に埋め込まれている。すなわちフィールドプレート電極２２２はゲート電極１８０と平行に延伸しており、かつ底面絶縁膜１７２によってゲート電極１８０から絶縁されている。フィールドプレート電極２２２の幅は、ゲート電極１８０の幅よりも狭い。また半導体基板１０１の厚さ方向で見た場合、フィールドプレート電極２２２はドリフト層１２０の内側に位置している。
図２６に示すように、ゲート電極１８０は、平面視でソース電極２２０と重なる部分で分断されているが、フィールドプレート電極２２２はその部分でも分断されていない。そしてフィールドプレート電極２２２は、ゲート電極１８０が分断されている部分においてコンタクト２２４を介してソース電極２２０に接続している。すなわちフィールドプレート電極２２２は、コンタクト２２４を介してソース層１５０及びチャネル層１４０と同電位が印加される。
図２７〜図３０は、図２５及び図２６に示した半導体装置１００の製造方法を示す断面図である。この半導体装置１００の製造方法は、ゲート絶縁膜１７０をＡＬＤ法により形成する工程までは、第３の実施形態と同様である。
ゲート絶縁膜１７０をＡＬＤ法により形成した後、図２７に示すように、ゲート絶縁膜１７０上に絶縁膜１７４を形成する。この工程において、凹部１４２は絶縁膜１７４によって完全に埋められ、また絶縁膜１７４はソース層１５０上及びベース層１６０上にも形成される。
次いで図２８に示すように、絶縁膜１７４上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして絶縁膜１７４をエッチングする。これにより、絶縁膜１７４には凹部１４３が形成される。凹部１４３は、凹部１４２内に位置している。凹部１４３の下端は、ドリフト層１２０に達している。
次いで、凹部１４３内及び絶縁膜１７４上に導電膜、例えばポリシリコン膜を形成し、この導電膜を選択的に除去する。これにより、凹部１４３内にフィールドプレート電極２２２が埋め込まれる。
次いで図２９に示すように、凹部１４３内を絶縁膜１７５で埋め込む。この工程において、絶縁膜１７４上にも絶縁膜１７５は形成される。
次いで図３０に示すように、絶縁膜１７５及び絶縁膜１７４の積層膜に、凹部１４４を形成する。平面視において、凹部１４４は凹部１４２内に位置している。また１４４の下端はフィールドプレート電極２２２に達していない。これにより、ゲート絶縁膜１７０は必要な厚さになる。
その後、凹部１４４内にゲート電極１８０及び層間絶縁膜１９０を埋め込む。この工程は、第２の実施形態において凹部１４２内にゲート電極１８０及び層間絶縁膜１９０を埋め込む工程と同様である。その後の工程は、第２の実施形態と同様である。
本実施形態によっても、第２の実施形態と同様の効果を得ることができる。また底面絶縁膜１７２にフィールドプレート電極２２２が埋め込まれているため、ゲート絶縁膜１７０のうちゲート電極１８０の下端に対向する部分に電界が集中することを抑制できる。なお、第１の実施形態において、本実施形態に示したフィールドプレート電極２２２を設けても良い。
（第５の実施形態）
図３１は、第５の実施形態に係る半導体装置１００の構成を示す断面図であり、第２の実施形態における図１７に対応している。本実施形態に係る半導体装置１００は、第２導電型埋込層１６２を有している点を除いて、第２の実施形態に係る半導体装置１００と同様の構成である。すなわち本実施形態に係る半導体装置１００は、スーパージャンクション構造を有している。
第２導電型埋込層１６２は、平面視でベース層１６０の内側に位置している。第２導電型埋込層１６２は、上端がベース層１６０に接しており、下端がドリフト層１２０内に位置している。第２導電型埋込層１６２の不純物濃度は、例えば１０１７ｃｍ−３以上１０１９ｃｍ−３以下である。
本実施形態に係る半導体装置１００の形成方法は、第２導電型埋込層１６２の形成工程が追加される点を除いて、第２の実施形態に係る半導体装置１００と同様の構成である。
図３２は、第２導電型埋込層１６２の形成方法の第１例を示している。本図に示す例において、第２導電型埋込層１６２は、ベース層１６０を形成した後、ソース層１５０を形成する前に形成される。具体的には、チャネル層１４０上にレジストパターン５０を形成し、レジストパターン５０をマスクとして半導体基板１０１にイオン注入を行う。これにより、第２導電型埋込層１６２が形成される。
図３３及び図３４は、第２導電型埋込層１６２の形成方法の第２例を示している。本図に示す例において、第２導電型埋込層１６２は、半導体基板１０１を形成する工程において形成される。具体的には、まず図３３に示すように、バッファ層２０の上にドリフト層１２０の一部を形成する。次いで、このドリフト層１２０上にレジストパターン５２を形成し、レジストパターン５２をマスクとしてドリフト層１２０にイオン注入を行う。これにより、第２導電型埋込層１６２の一部が形成される。
その後、レジストパターン５２を除去する。次いで、図３４に示すように、ドリフト層１２０の一部をさらにエピタキシャル成長させる。次いで、新たに成長した層の上にレジストパターン５２を形成し、レジストパターン５２をマスクとしてドリフト層１２０にイオン注入を行う。これにより、第２導電型埋込層１６２の一部が形成される。この工程を、ドリフト層１２０を形成する工程のみではなく、第１導電型層１３０を形成する工程（図３４）、中間層１３２を形成する工程、及びチャネル層１４０の下部を形成する工程まで繰り返す。これにより、第２導電型埋込層１６２が形成される。
本実施形態によっても、第２の実施形態と同様の効果が得られる。また、第２導電型埋込層１６２とドリフト層１２０の間には、横方向のｐｎ接合が形成される。このｐｎ接合により、ドリフト層１２０には横方向の電界が発生する。この横方向の電界は、ドリフト層１２０内の縦方向の電界の変化を緩和する。従って、ドリフト層１２０内の特定の箇所（例えば底面絶縁膜１７２の下端）に電界が集中することを抑制できる。なお、第１、第３、または第４の実施形態において、本実施形態に示した第２導電型埋込層１６２を設けても良い。
（第６の実施形態）
図３５は、第６の実施形態に係る半導体装置１００の構成を示す断面図であり、第２の実施形態における図１７に相当している。本実施形態に係る半導体装置１００は、バッファ層２０が無い点を除いて、第２の実施形態と同様である。
本図に示す半導体基板１０１は、例えばＳｉ基板である。ドリフト層１２０、第１導電型層１３０、中間層１３２、及びチャネル層１４０は、第２の実施形態と同様にエピタキシャル成長により形成されても良いし、イオン注入により形成されても良い。前者の場合、基板１０（すなわちドレイン層１１０）は、バルク状態のＳｉ基板となる。後者の場合、半導体基板１０１のうち不純物がイオン注入されていない領域が、ドレイン層１１０となる。
本実施形態によっても第２の実施形態と同様の効果を得ることができる。
（第７の実施形態）
図３６は、第７の実施形態に係る電子装置の回路構成を示す図である。この電子装置は、例えば車両に用いられており、電子装置２、電源４、及び負荷６を有している。電源４は例えば車両に搭載されているバッテリーである。負荷６は、例えば車両に搭載されている電子部品、例えばヘッドランプ、パワーウィンドウ、またはワイパーである。そして電子装置２は、 電源４から負荷６に供給する電力を制御している。
電子装置２は、回路基板（例えばプリント配線基板）上に半導体装置３，８，１００を搭載したものである。半導体装置３は、マイコン であり、回路基板の配線を介して半導体装置８に接続している。半導体装置８は、半導体装置１００を制御する制御回路を有している。詳細には、半導体装置３は、半導体装置８に制御信号を入力する。そして半導体装置８は、半導体装置３から入力された制御信号に従って、半導体装置１００のゲート電極１８０に信号を入力する。すなわち半導体装置８は、半導体装置１００が有する縦型トランジスタを制御する。縦型ランジスタが制御されることにより、電源４からの電力が、 適宜負荷６に供給される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
２ 電子装置
３ 半導体装置
４ 電源
６ 負荷
８ 半導体装置
１０ 基板
２０ バッファ層
３０ 素子分離膜
５０ レジストパターン
５２ レジストパターン
１００ 半導体装置
１０１ 半導体基板
１１０ ドレイン層
１２０ ドリフト層
１３０ 第１導電型層
１３２ 中間層
１４０ チャネル層
１４２ 凹部
１４３ 凹部
１４４ 凹部
１５０ ソース層
１６０ ベース層
１６２ 第２導電型埋込層
１７０ ゲート絶縁膜
１７１ フィールドプレート絶縁膜
１７２ 底面絶縁膜
１７４ 絶縁膜
１７５ 絶縁膜
１８０ ゲート電極
１８２ ゲート配線
１８４ コンタクト
１９０ 層間絶縁膜
２１０ ドレイン電極
２２０ ソース電極
２２２ フィールドプレート電極
２２４ コンタクト

Claims (14)

  1. 第１導電型のドレイン層と、
    前記ドレイン層より上に形成され、前記ドレイン層よりも不純物濃度が低い第１導電型のドリフト層と、
    前記ドリフト層上に位置する第２導電型のチャネル層と、
    前記チャネル層に形成され、下端が前記チャネル層よりも下に位置している凹部と、
    前記凹部の側壁に形成されたゲート絶縁膜と、
    前記凹部の底面に形成された底面絶縁膜と、
    前記凹部に埋め込まれたゲート電極と、
    前記チャネル層に、前記チャネル層よりも浅く形成され、平面視で前記凹部の隣に位置する第１導電型のソース層と、
    前記チャネル層と前記ドリフト層の間に位置し、前記ドリフト層よりも不純物濃度が高い第１導電型層と、
    を備え、
    厚さ方向で見た場合、前記第１導電型層は、上端及び中心が、前記底面絶縁膜と重なっている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１導電型層は、前記第１導電型層の厚さ方向で見た場合、前記上端及び下端の双方が前記底面絶縁膜と重なっている半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１導電型層の厚さ方向で見た場合、前記第１導電型層のうち前記底面絶縁膜と重なっていない部分の厚さは、前記第１導電型層の厚さの１０％以下である半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第１導電型層の不純物濃度は、１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下である半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記第１導電型層の厚さをｔ、前記第１導電型層の不純物濃度をＮとした場合、ｔ×Ｎ＜１．２５×１０１６ｍ−２である半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第１導電型層及び前記チャネル層はエピタキシャル層であり、かつエピタキシャル成長時に不純物が導入されている半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記ドレイン層、前記ドリフト層、前記第１導電型層、前記チャネル層、及び前記ソース層は、化合物半導体層である半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記第１導電型層と前記チャネル層の間に設けられた中間層を備える半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記中間層は、前記第１導電型層よりも薄い半導体装置。
  10. 請求項８に記載の半導体装置において、
    前記中間層は、前記第１導電型層よりも不純物濃度が低い第１導電型層である半導体装置。
  11. 請求項８に記載の半導体装置において、
    前記ゲート絶縁膜は、前記第１導電型層の厚さ方向において前記中間層と重なる領域に、前記ゲート絶縁膜のうち前記チャネル層と重なる部分よりも厚い厚膜部を有しており、
    前記厚膜部は、前記底面絶縁膜につながっている半導体装置。
  12. 請求項１に記載の半導体装置において、
    前記底面絶縁膜は、前記ゲート絶縁膜よりも厚い半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記底面絶縁膜に埋め込まれ、前記底面絶縁膜を介して前記ゲート電極とは絶縁されている埋込電極を備えている半導体装置。
  14. 第１導電型のドレイン層上に、前記ドレイン層よりも不純物濃度が低い第１導電型のドリフト層を形成する工程と、
    前記ドリフト層上に、前記ドリフト層よりも不純物濃度が高い第１導電型層を形成する工程と、
    前記第１導電型層上に、第２導電型のチャネル層を形成する工程と、
    前記チャネル層に、下端がチャネル層よりも下に位置している凹部を形成する工程と、
    前記凹部の側壁にゲート絶縁膜を形成すると共に、前記凹部の底面に底面絶縁膜を形成する工程と、
    前記凹部内にゲート電極を埋め込む工程と、
    前記チャネル層を形成した後に行われ、前記チャネル層の表層に、前記凹部の隣に位置する第１導電型のソース層を形成する工程と、
    を備え、
    厚さ方向で見た場合、前記第１導電型層の上端及び中心が、前記底面絶縁膜と重なるようにする半導体装置の製造方法。
JP2012034120A 2012-02-20 2012-02-20 半導体装置及び半導体装置の製造方法 Active JP5844656B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012034120A JP5844656B2 (ja) 2012-02-20 2012-02-20 半導体装置及び半導体装置の製造方法
US13/766,202 US8796763B2 (en) 2012-02-20 2013-02-13 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012034120A JP5844656B2 (ja) 2012-02-20 2012-02-20 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013171931A JP2013171931A (ja) 2013-09-02
JP5844656B2 true JP5844656B2 (ja) 2016-01-20

Family

ID=48981635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012034120A Active JP5844656B2 (ja) 2012-02-20 2012-02-20 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8796763B2 (ja)
JP (1) JP5844656B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014004583T5 (de) * 2013-10-04 2016-08-18 Mitsubishi Electric Corporation Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
US20150108568A1 (en) * 2013-10-21 2015-04-23 Vishay-Siliconix Semiconductor structure with high energy dopant implantation
KR20150076716A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
JP6335089B2 (ja) 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102015103072B4 (de) 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6500628B2 (ja) * 2015-06-18 2019-04-17 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6400545B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置
CN106558616B (zh) 2015-09-24 2019-11-12 丰田合成株式会社 纵型场效应晶体管以及电力转换装置
JP6561874B2 (ja) * 2015-09-24 2019-08-21 豊田合成株式会社 縦型トランジスタおよび電力変換装置
JP6693142B2 (ja) * 2016-01-21 2020-05-13 ソニー株式会社 半導体装置、電子部品、電子機器、および半導体装置の製造方法
JP6844147B2 (ja) * 2016-02-12 2021-03-17 富士電機株式会社 半導体装置
JP6531691B2 (ja) * 2016-03-24 2019-06-19 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
CN109087952A (zh) * 2018-08-23 2018-12-25 电子科技大学 具有低比导通电阻的分离栅vdmos器件及制造方法
DE102019207761A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Verfahren zur Herstellung eines Leistungstransistors und Leistungstransistor
CN113690320B (zh) * 2021-10-25 2022-08-23 陕西亚成微电子股份有限公司 垂直dmosfet及其制备方法、bcd器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719323B2 (ja) * 1997-03-05 2005-11-24 株式会社デンソー 炭化珪素半導体装置
US6545316B1 (en) * 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
JP5259920B2 (ja) * 2004-08-04 2013-08-07 ローム株式会社 半導体装置およびその製造方法
JP4456013B2 (ja) * 2005-01-25 2010-04-28 トヨタ自動車株式会社 半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2008177335A (ja) * 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP2008277352A (ja) 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体装置
JP2009302436A (ja) * 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20130214348A1 (en) 2013-08-22
JP2013171931A (ja) 2013-09-02
US8796763B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
JP5844656B2 (ja) 半導体装置及び半導体装置の製造方法
CN105264667B (zh) 碳化硅半导体装置及其制造方法
JP5530602B2 (ja) 半導体装置およびその製造方法
US10580851B2 (en) Method for manufacturing compound semiconductor device and compound semiconductor device
CN102097470B (zh) 半导体器件及其制造方法
JP5298565B2 (ja) 半導体装置およびその製造方法
JP6047297B2 (ja) 半導体装置
JPWO2017064949A1 (ja) 半導体装置および半導体装置の製造方法
CN110914998A (zh) 半导体装置及其制造方法
CN110010687B (zh) 半导体器件
CN107431092A (zh) 半导体装置
CN105609409B (zh) 在底部分上选择性地具有厚电介质的沟槽
JP2007189192A (ja) 半導体装置
JP2012169386A (ja) 炭化珪素半導体装置およびその製造方法
TW201543671A (zh) 半導體裝置
CN111133588A (zh) 半导体装置及其制造方法
CN105723505A (zh) 半导体装置及半导体装置的制造方法
JP2018056463A (ja) 半導体装置及びその製造方法
WO2016152059A1 (ja) 半導体装置
JP2009081397A (ja) 半導体装置および半導体装置の製造方法
JP2015230932A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2012043955A (ja) 半導体装置及びその製造方法
JP6338134B2 (ja) 炭化ケイ素縦型ｍｏｓｆｅｔ及びその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP2008306022A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151119

R150 Certificate of patent or registration of utility model

Ref document number: 5844656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150