JP5834495B2 - 窒化物半導体素子 - Google Patents

Description

本発明は、窒化物半導体素子に関する。

窒化物半導体は、例えば、高輝度青色ＬＥＤ、純緑色ＬＥＤの材料として、フルカラーＬＥＤディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源で実用化されている。ＬＥＤの構造としては種々知られており、例えば、ｎ側窒化物半導体層及びｐ側窒化物半導体層が、それぞれ組成の異なる多層膜によって形成された構造などがある（例えば、特許文献１）。
ここに記載された窒化物半導体素子では、活性層に接して又は近接して、互いに異なる組成等のｎ型多層膜層及びｐ型多層膜層を形成することにより、Ｖｆ（素子の順方向電圧）の低下及び静電耐圧を向上させることができる。

しかし、上記活性層に接した又は近接したｎ型多層膜層はｎ型不純物がドーピングされているため、アンドープである場合と比べ、逆バイアス印加時に漏洩電流が発生しやすくなるという問題が依然として存在する。

特開２０００−２３２２３７号公報

本発明は、上記課題に鑑みなされたものであり、低Ｖｆ化を図りながら、逆バイアス印加時の漏洩電流を確実に防止することができ、高輝度及び高光束を有する信頼性の高い窒化物半導体素子を提供することを目的とする。

本発明の窒化物半導体素子は、
ｎ側窒化物半導体層、活性層及びｐ側窒化物半導体層がこの順に積層された窒化物半導体素子であって、
前記ｎ側窒化物半導体は、ｎ型コンタクト層、アンドープ半導体層及びｎ型多層膜層がこの順に積層されてなり、
該ｎ型多層膜層が、２０層以上の層からなり、５０ｎｍ以上５００ｎｍ以下の総膜厚を有することを特徴とする。
この窒化物半導体素子では、以下の１以上を備えることが好ましい。
活性層が、９０ｎｍ以上２００ｎｍ以下の総膜厚を有する。
前記ｎ側窒化物半導体層側に基板を備え、かつ該基板とｎ型コンタクト層との間に、転位密度が１×１０^７〜５×１０^９ｃｍ^−２である第１窒化物半導体層を備え、該第１窒化物半導体層が、１μｍ以上１０μｍ以下の膜厚を有する。
前記第１窒化物半導体層は、前記基板側よりも前記ｎ型コンタクト層側において転位密度が低い。
前記第１窒化物半導体層は、異なる成膜温度で形成された少なくとも２層を有する。
前記第１窒化物半導体層は、全ガス流量に対するＮＨ_３流量の割合が異なる条件下で形成された少なくとも２層を有する。
前記アンドープ半導体層は、アンドープＧａＮ層である。
前記アンドープ半導体層は、アンドープ層とＳｉドープ層とが交互に積層されてなる。

本発明によれば、低Ｖｆ化を図りながら、逆バイアス印加時の漏洩電流を確実に防止することができ、高輝度及び高光束を有する信頼性の高い窒化物半導体素子を提供することができる。

本発明の一実施の形態に係る半導体発光素子の構造を説明するための概略断面図である。 本発明の実施例１の半導体発光素子の順方向電圧（Vf）及び出力に関する結果を示すグラフである。 本発明の実施例１の半導体発光素子のＶｆに関する結果を示すグラフである。 本発明の実施例１の半導体発光素子のＩｒに関する結果を示すグラフである。

以下、本件発明の好ましい実施形態について図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための窒化物半導体素子を例示するものであって、本発明は窒化物半導体素子を以下のものに特定しない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。

本発明の窒化物半導体素子は、いわゆるＬＥＤと称されるものであり、図１に示すように、主として、基板１上に、ｎ側窒化物半導体層１４、活性層８及びｐ側窒化物半導体層１５がこの順に積層されて構成されている。なお、基板１は、最終形態においては存在しなくてもよい。
さらに、ｐ側窒化物半導体層１５は、その上面の略全面に接続された全面電極１１及びこの全面電極の一部に接続されたｐ電極１２を有している。ｎ型コンタクト層５は、その上に積層されたｎ側窒化物半導体層、活性層８、ｐ側窒化物半導体層１５の各一部が除去されて、露出しており、その露出した面にｎ電極１３が接続されている。
なお、図示されないが、基板１、半導体層の側面及び上面の一部、任意に、電極上の側面及び上面の一部には、保護膜が形成されている。
ここでの「一部」とは、面内における一部（領域の一部）及び膜厚方向の一部の双方を含む。

ｎ側及びｐ側窒化物半導体層１４、１５並びに活性層８は、例えば、式（Ａ）
Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１） （Ａ）
で示される化合物半導体によって形成さすることができる。これに加えて、III族元素としてＢが一部に置換されたものを用いてもよいし、Ｖ族元素としてＮの一部をＰ、Ａｓで置換されたものを用いてもよい。
ｎ側窒化物半導体層は、活性層に対して、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、ＣｄなどのＩＶ族元素又はＶＩ族元素等を１種類以上含有している層が配置されている側の積層層の総称である。なかでも、ｎ型不純物としては、Ｓｉ、Ｓｎが好ましい。
ｐ側窒化物半導体層は、活性層に対して、ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｍｎ、Ｃａ、Ｓｒ等層が配置されている側の積層層の総称である。
これらのｎ型及びｐ型不純物は、例えば、５×１０^１６／ｃｍ^３〜１×１０^２１／ｃｍ^３程度の濃度範囲で含有されていることが好ましい。ただし、ｎ側及びｐ側窒化物半導体層の全ての層が必ずしもｎ型又はｐ型の不純物を含有していなくてもよい。

〔ｎ側窒化物半導体層１４〕
ｎ側窒化物半導体層１４は、基板１側から、ｎ型コンタクト層５、アンドープ半導体層６及びｎ型多層膜層７がこの順に積層されている。

（ｎ型コンタクト層５）
ｎ型コンタクト層５としては、その組成は特に限定されるものではなく、例えば、Ａｌ比率が０．２以下のＡｌＧａＮ又はＧａＮからなる層が好ましく、単一層からなる層がより好ましい。このような組成にすると、結晶欠陥の少ない窒化物半導体層が得やすい。
ｎ型コンタクト層５の膜厚は特に限定されるものではなく、例えば、１μｍ程度以上、好ましくは３μｍ程度以上とすることができる。
ｎ型コンタクト層５は、ｎ型不純物を含有しており、その濃度は、窒化物半導体の結晶性を悪化しない程度に高いことが好ましい。例えば、１×１０^１８／ｃｍ^３以上、５×１０^２１／ｃｍ^３以下が挙げられる。

（アンドープ半導体層６）
アンドープ半導体層６としては、例えば、上述した式（Ａ）からなる層が挙げられる。なかでも、アンドープ半導体層６は、ＧａＮ、ｘ及び／又はｙが０．２以下のＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ、Ｉｎ_ｘＧａ_{１−ｘ−ｙ}Ｎが好ましく、さらに、ＧａＮからなる層を含むことが好ましい。このような組成により、結晶欠陥の少ない窒化物半導体層が容易に得られる。アンドープ半導体層６は、単層で形成されていてもよいが、多層膜によって形成されていることが好ましい。
アンドープ半導体層６が多層膜で形成される場合、その全ての層の組成が同じでなくもよく、部分的に、傾斜的に、段階的に又は交互にその組成が変化してもよい。
また、アンドープ半導体層６が多層膜で形成される場合、その全ての層が、ｎ型不純物を含有しない、アンドープ層とすることは必要ではなく、少なくとも１層がアンドープ層であればよい。
不純物が含有されている層が２層以上含まれる場合、その不純物濃度は必ずしも同じでなく、互いに又は少なくとも１層が異なっていてもよい。例えば、その不純物濃度は、３×１０^１８／ｃｍ^３以上が挙げられ、５×１０^１８／ｃｍ^３以上が好ましい。ｎ型不純物濃度の上限は特に限定されないが、結晶性が悪くなりすぎない程度、例えば、５×１０^２１／ｃｍ^３以下が好ましい。このような不純物濃度とすることにより、発光出力の向上とＶｆの低下との双方を向上させることができる。
特に、アンドープ半導体層６が多層膜で形成される場合、同じ組成のアンドープ層とドープ層とが交互に積層された層であることが好ましい。これらの交互の積層層は、例えば、３層以上であることが好ましく、５層程度以下であることが適しており、アンドープ層とドープ層とのいずれが最下層及び／又は最上層であってもよい。

なお、本明細書において「アンドープ」とは、成膜時に、上述したｐ型又はｎ型の不純物を導入することなく形成された層であって、成膜後及び／又は製造工程における熱処理等によって上下層から拡散されて不純物が混入された層を意味するのではない。つまり、不純物濃度が１×１０^１７／ｃｍ^３程度以下に留められている層を、実質的に「アンドープ」の層と称する。

アンドープ半導体層６を、比較的高濃度の不純物がドープされたｎ型コンタクト層５上に配置することにより、下地の結晶性が良くなるため、次に成長させるｎ型多層膜層７が成長し易くなり、さらにｎ型多層膜層７上に、結晶性の良好な活性層８を成長させることが可能となる。これにより、窒化物半導体素子として、Ｖｆを低下させることが可能となる。

アンドープ半導体層６は、例えば、膜厚が５ｎｍ程度以上であることが好ましい。これによって、静電耐圧を向上させることができる。好ましくは、１００ｎｍ程度以上、さらに好ましくは、３００ｎｍ程度以上である。また、製造効率と静電耐圧とのバランスを考慮すると、５００ｎｍ程度以下であることが適している。
アンドープ半導体層６が多層膜で形成される場合、例えば、アンドープ層及びｎ型不純物ドープ層の膜厚は、それぞれ同じであってもよいし、少なくとも１層が異なっていてもよい。多層膜を構成する個々の層の膜厚は、特に限定されないが、例えば、５〜５００ｎｍが適しており、好ましくは５〜３００ｎｍであり、より好ましくは５〜２００ｎｍである。多層膜の膜厚をこの範囲とすることにより、Ｖｆの最適化と静電耐圧の向上との双方を良好にバランスさせることができる。

この多層膜は、その組成及び／又は膜厚及び／又は不純物濃度等によって、積層される位置により、素子の諸特性に与える影響が異なる場合がある。そのために、これらの要因と、各層が大きく関与するであろう素子特性を考慮して、アンドープ層又はドープ層の組成及び／又は膜厚及び／又は不純物濃度を段階的に変化させるなどして、良好な特性に調整することが好ましい。このような調整を行なうことにより、全体として種々の素子特性を良好に維持させながら、特に発光出力及び静電耐圧を著しく向上させることが可能となる（例えば、特開２０００−２３２２３７号公報参照）。

（ｎ型多層膜層７）
ｎ型多層膜層７は、組成の異なる少なくとも２種類以上の元素からなる窒化物半導体、例えば、上述した式（Ａ）からなる層が挙げられる。特に、ｎ型多層膜層７は、超格子多層膜によって形成されていることが好ましく、Ａｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜１）（第１層）とＩｎ_ｐＧａ_１−ｐＮ（０＜ｐ＜１）（第２層）との２種類の組成からなる層が交互に積層された超格子層がより好ましい。第１層及び第２層は、いずれが最下層及び／又は最上層であってもよい。ただし、必ずしも第１層同士、第２層同士、第１層及び第２層の全ての層の組成が同じでなくもよく、部分的に、傾斜的に、段階的に又は交互にその組成が変化してもよい。なかでも、第１層同士及び第２層同士が、同じ組成の層であることが好ましい。

第１層は、ｚが小さいほど、つまりアルミニウム含量が小さいほど、結晶性が良好になるため、ｚ＝０であるＧａＮからなる層が好ましい。
第２層は、ｐが０．５以下の層が好ましく、ｐが０．２以下の層がより好ましい。
なかでも、ｎ型多層膜層７としては、第１層がＧａＮであり、第２層においてｐが０．２以下のＩｎ_ｐＧａ_１−ｐＮである超格子多層膜が好ましい。

ｎ型多層膜層７は、組成の異なる層（好ましくは上述した第１層及び第２層）をそれぞれ１０層以上積層した、合計２０層以上の積層膜であることが適しており、それぞれ２０層以上（合計で４０層以上）の積層膜であることが好ましい。第１層と第２層との積層数の上限は特に限定されないが、例えば、５００層以下が適しており、２００層以下、１００層以下が好ましい。このようなｎ型多層膜層を配置することにより、Ｖｆの効果的な低下を実現することができる。
ｎ型多層膜層７を構成する単一層（つまり、第１層又は第２層）の膜厚は特に限定されないが、少なくとも１種類の単一層の膜厚を、１０ｎｍ以下とすることが適しており、７ｎｍ以下が好ましく、５ｎｍ以下がより好ましい。このように単一層の膜厚を薄くすることにより、多層膜層が超格子構造となるとともに、弾性臨界膜厚以下となり、多層膜層における各単一層の結晶性が良好となる。よって、積層が進むにつれて、より結晶性を向上させることができ、さらなる光出力の向上を実現させることができる。
さらに、ｎ型多層膜層７を構成する全ての単一層、好ましくは、上述した第１層及び第２層は、両方とも１０ｎｍ以下とすることが好ましく、７ｎｍ以下がより好ましく、５ｎｍ以下がさらに好ましい。ｎ型多層膜層６を構成する層の膜厚をこの範囲とすることにより、上述した結晶性をより向上させることができる。

ｎ型多層膜層７は、特に限定されないが、総膜厚が、５０ｎｍ程度以上とすることが適しており、６５ｎｍ程度以上が好ましく、７５ｎｍ程度以上、８０ｎｍ程度以上がより好ましく、さらに、９０ｎｍ程度以上がより一層好ましい。総膜厚の上限は特に限定されないが、製造効率と特性の向上を考慮して、５００ｎｍ程度以下が挙げられ、４００ｎｍ程度以下が好ましい。総膜厚をこの範囲とすることにより、結晶性が良好となり、素子の出力を向上させることができる。

ｎ型多層膜層７は、その全ての層にｎ型不純物が含有されていなくてもよく、少なくとも１層にｎ型不純物が含有されていればよい。例えば、上述した第１層及び第２層のいずれか一方のみにｎ型不純物が含有されていなくてもよいし、全ての層にｎ型不純物が含有されていてもよい。この場合、不純物の種類及び濃度は、いずれも、全ての層において同一でなくてもよく、互いに又は少なくとも１層が異なっていてもよい。例えば、上述した第１層及び第２層の双方にｎ型不純物がドープされ、隣接する窒化物半導体層同士で濃度が異なる変調ドープを採用することにより、光出力をより向上させることができる傾向がある。
不純物濃度は、５×１０^１６／ｃｍ^３以上、３×１０^１８／ｃｍ^３以上が挙げられ、５×１０^１８／ｃｍ^３以上が好ましい。ｎ型不純物濃度の上限は特に限定されないが、結晶性が悪くなりすぎない程度、例えば、５×１０^２１／ｃｍ^３以下又は１×１０^２０／ｃｍ^３以下が好ましい。このような不純物濃度とすることにより、よりＶｆを低下させることができる。

ｎ型多層膜層７の成膜方法は、特に限定されず、公知の成膜方法、例えば、ＭＯＶＰＥ、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）等のいずれを利用してもよい。成膜温度は、特に限定されないが、好ましくは８５０℃以上、より好ましくは９００℃以上である。これにより、より結晶性を良好とすることができる。

〔活性層８〕
活性層８としては、少なくともＩｎを含んでなる窒化物半導体、好ましくはＩｎ_jＧａ_1-jＮ（０≦ｊ＜１）を含む井戸層と、障壁層とを有する単一量子井戸構造又は多重量子井戸構造のものが挙げられる。特に、井戸層は、ｉが０．１〜０．２程度が好ましく、障壁層は、ｊが０が好ましい。活性層８では、井戸層及び障壁層は、いずれが最下層及び／又は最上層であってもよい。
活性層８は、例えば、９０ｎｍ程度以上の総膜厚であることが適しており、１００〜２００ｎｍ程度であることが好ましい。この厚みの範囲内で、窒化物半導体素子における所望の波長等を考慮して、障壁層及び井戸層の各積層数、積層順等を調整することにより、逆バイアス印加時の漏洩電流を効果的に低減することができる。

〔ｐ側窒化物半導体層１５〕
ｐ側窒化物半導体層１５は、例えば、活性層側から順に、ｐ側クラッド層９、ｐ型コンタクト層１０を含むことが好ましい。
（ｐ側クラッド層９）
ｐ側クラッド層９としては、ｐ型不純物を含有する、上述した式（Ａ）からなる単一層又はバンドギャップエネルギーの異なる少なくとも２層の積層層又は超格子多層膜が挙げられる。なかでも、Ａｌ_bＧａ_1-b Ｎ（０≦ｂ≦１）からなる単一層又はバンドギャップエネルギーの異なる少なくとも２層の半導体層の積層層が好ましい。
ｐ側クラッド層９は、ｐ型不純物濃度が、例えば、１×１０^２２／ｃｍ^３程度以下が好ましく、５×１０^２０／ｃｍ^３程度以下がより好ましい。ｐ型不純物濃度の下限は特に限定されないが、５×１０^１６／ｃｍ^３程度以上が適している。
積層層又は超格子多層膜においては、全ての層にｐ型不純物が含有されていなくてもよい。また、各層又は一部の層においてｐ型不純物濃度が異なっていてもよいし、同じでもよい。
ｐ側クラッド層９の膜厚は特に限定されるものではなく、１０ｎｍ程度以上が挙げられる。また、積層層又は超格子多層膜では、単一の窒化物半導体層の膜厚を、１０ｎｍ程度以下とすることが好ましく、７ｎｍ程度以下、５ｎｍ程度以下とすることがより好ましい。薄膜で形成することにより、多層膜層が超格子構造となり、多層膜層の結晶性を向上させることができる。その結果、ｐ型不純物を添加した場合にキャリア濃度が大きく抵抗率の小さい層が得られ、素子のＶｆ及びしきい値等が低下し易い傾向がある。これによって、低消費電力で良好な発光出力を得ることができる。

（ｐ型コンタクト層１０）
ｐ型コンタクト層１０は、例えば、上述した式（Ａ）で表される窒化物半導体からなる層が挙げられ、なかでも、ＧａＮ、Ａｌ比率０．２以下のＡｌＧａＮ、Ｉｎ比率０．２以下のＩｎＧａＮからなる層が好ましく、ＧａＮからなる層がより好ましい。これらの組成は、電極材料と良好なオーミックコンタクトを得ることができる。
ｐ型コンタクト層１０の膜厚は特に限定されるものではなく、例えば、５０ｎｍ程度以上であることが好ましく、６０ｎｍ程度以上であることがより好ましい。
不純物濃度は、例えば、１×１０^１８／ｃｍ^３以上、５×１０^２１／ｃｍ^３以下が挙げられる。

〔基板１〕
上述した窒化物半導体層は、通常、基板１上に形成されている。
基板１としては、Ｃ面、Ｒ面又はＡ面を主面とするサファイア、その他、スピネル（ＭｇＡ₁₂Ｏ₄）のような絶縁性の基板の他、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、Ｓｉ、ＺｎＯ、ＧａＡｓ、ＧａＮ等の半導体基板を用いることができる。

基板１上には、バッファ層２が形成されていることが好ましい。
バッファ層２としては、例えば、Ｇａ_ｄＡｌ_１−ｄＮ（０＜ｄ≦１）からなる窒化物半導体が挙げられ、Ａｌ混晶比が０．３以下が好ましく、Ａｌ混晶比が０．２以下の層がより好ましい。Ａｌの割合が小さい組成ほど結晶性の改善が顕著となる。より好ましくはＧａＮからなるバッファ層２が挙げられる。また、バッファ層２は最終的に除去することもできるし、それ自体省略することもできる。
バッファ層２は、０．００２〜０．５μｍ程度の膜厚であることが好ましく、０．０５〜０．２μｍ程度、さらに０．０１〜０．０２μｍ程度の膜厚であることが好ましい。この範囲とすることにより、窒化物半導体の結晶モフォロジーが良好となり、バッファ層２上に成長させる窒化物半導体の結晶性が改善される。バッファ層２を成長させる場合の温度は、２００〜９００℃とすることが適しており、４００〜８００℃の範囲に調整することが好ましい。これにより、良好な多結晶を形成することができ、この多結晶を種結晶として、バッファ層２上に成長させる窒化物半導体の結晶性を良好にすることができる。

〔第１窒化物半導体層１６〕
基板１とｎ型コンタクト層５との間、特に、上述したバッファ層２を形成する場合には、バッファ層２とｎ型コンタクト層５との間に、転位密度が１×１０^７〜５×１０^９ｃｍ^−２である第１窒化物半導体層１６を備えていることが適している。第１窒化物半導体層１６はＧａＮ層であることが好ましいが、Ａｌ_１−ｘＧａ_ｘＮ層（０＜ｘ＜１）としてもよい。
この第１窒化物半導体層１６は、単一層でなくてもよく、例えば、２層以上の積層構造であってもよい。積層構造としては、基板側から、転位密度が低減された低転位層３、ピットを減少させるためのピット埋込層４と称する層が積層された積層構造が挙げられる。また、この積層構造の上又は下に、任意の中間層が配置していてもよい。第１窒化物半導体層１６は、いずれの層構造であっても、成膜が進むにつれて、結晶性が良好となり、成膜初期よりも成膜終期に成膜された側（又は層）の転位密度が低い。従って、概して、ピット埋込層４が、低転位層３よりも転位密度が低く、低転位層３内ではピット埋込層４側においてより転位密度が低く、ピット埋込層４内では、低転位層３側においてより転位密度が高い。

第１窒化物半導体層１６は、積層構造として形成される場合、双方とも組成は同一であるが、例えば、成膜方法の違いによって、両者を区別することができる。例えば、上述したような公知の成膜方法において、低転位層３とピット埋込層４とが、さらに任意の層が、異なる成膜温度で形成された層が挙げられる。成膜温度は、成膜初期よりも成膜終期において高くすることが適している。従って、低転位層３の成膜温度よりも、ピット埋込層４の成膜温度を高くすることが好ましい。
また、成膜時における全ガス流量に対するＮＨ_３流量の割合が異なる条件下で形成された層が挙げられる。全ガス流量に対するＮＨ_３流量の割合は、成膜初期よりも成膜終期において高くすることが適している。従って、低転位層３のＮＨ_３流量の割合よりも、ピット埋込層４のＮＨ_３流量の割合を高くすることが好ましい。
なお、第１窒化物半導体層１６は、実質的に不純物を含有していない。

第１窒化物半導体層１６の厚みは、例えば、１μｍ程度以上であることが好ましく、２μｍ程度以上、３μｍ程度以上であることがより好ましく、１０μｍ程度以下であることが好ましく、５μｍ程度以下であることがより好ましい。

低転位層３は、例えば、膜厚が５００〜５０００ｎｍ程度が挙げられ、１０００〜３０００ｎｍ程度が好ましい。特に、低転位層は、その終端（活性層側）の転位密度が１×１０^７〜５×１０^８ｃｍ^−２であることが好ましく、５×１０〜３×１０^８ｃｍ^−２であることがより好ましい。
この低転位層を成膜する方法としては、当該分野で公知の方法にいずれを利用してもよい。例えば、成長中の全供給ガス流量に対するＮＨ_３ガスの割合を、３０％程度以下に制御し及び／又は成長速度を２００ｎｍ／分程度以下と制御する方法が挙げられる。さらに、成膜時の温度を、８００〜１４００℃程度の温度範囲とすることが好ましい。

ピット埋込層４は、例えば、膜厚が５００〜５０００ｎｍ程度が挙げられ、１０００〜３０００ｎｍ程度が好ましい。特に、ピット埋込層は、低転位層よりも転位密度が低く、かつ、ピットの発生が極力低減された層である。
このピット埋込層を成膜する方法としては、当該分野で公知の方法にいずれを利用してもよい。さらに、成膜時の温度を、低転位層の成膜温度よりも高い温度、例えば、８５０〜１４５０℃程度の温度範囲とすることが好ましい。

〔電極１１、１２、１３〕
本発明の窒化物半導体素子において用いられる全面電極、ｐ電極及びｎ電極は、その単一層の組成、積層構造の組成及び積層順序、膜厚等、特に限定されず、当該分野で公知のもののいずれをも採用することができる。
特に、全面電極は、光の取出効率を考慮して、活性層から出射される光を吸収しない材料によって形成されることが好ましく、例えば、導電性酸化物（ＩＴＯ等）等が挙げられる。
〔保護膜〕
保護膜としては、特にその材料及び膜厚は限定されないが、例えば、ＳｉＯ_２、ＺｒＯ_２、ＴｉＯ_２、Ａｌ_２Ｏ_３、Ｎｂ_２Ｏ_５、ＡｌＮ、ＡｌＧａＮ等からなる単層膜又は多層膜等が挙げられる。その膜厚は適宜調整することが好ましい。

以下に、本発明の窒化物半導体素子の実施例を説明するが、本発明は以下の実施例に限定されるものではない。
実施例１
この実施例の窒化物半導体素子は、サファイアからなる基板１上に、
アンドープＡｌＧａＮからなるバッファ層２（膜厚：約１５ｎｍ）、
アンドープＧａＮからなる低転位層３（膜厚：約１．５μｍ）、
アンドープＧａＮからなるピット埋込層４（膜厚：約２．０μｍ）、
下から順に、Ｓｉを９×１０^１８／ｃｍ^３ドープしたＧａＮからなるｎ型コンタクト層（膜厚：４．２μｍ）、アンドープＧａＮ層（膜厚：１４５ｎｍ）、Ｓｉを２×１０^１８／ｃｍ^３ドープしたＧａＮ層（膜厚：１０ｎｍ）、アンドープＧａＮ層（膜厚：１４５ｎｍ）、Ｓｉを１．５×１０^１９／ｃｍ^３ドープしたＧａＮ層（膜厚：３０ｎｍ）、アンドープＧａＮ層（膜厚：５ｎｍ）が順に積層されたアンドープ半導体層６、
Ｓｉを２.５×１０^１８／ｃｍ^３ドープしたＧａＮ層ｐ（膜厚：４ｎｍ）を積層した上に、アンドープＩｎ_０．０２Ｇａ_０．９８Ｎ層ｑ（膜厚：２ｎｍ）、Ｓｉを２.５×１０^１８／ｃｍ^３ドープしたＧａＮ層ｐ（膜厚：４ｎｍ）がこの順で、ＧａＮ層ｑとＧａＮ層ｐの積層を繰り返した合計１２１層の超格子構造からなるｎ型多層膜層７（膜厚：３６４ｎｍ）、
Ｓｉを５×１０^１８／ｃｍ^３ドープしたＧａＮからなる障壁層ｅ（膜厚：約４ｎｍ）、アンドープＧａＮからなる障壁層ｆ（膜厚：約３．５ｎｍ）を積層した上に、アンドープＩｎ_０．２Ｇａ_0.８Ｎからなる井戸層ｇ（膜厚：約３．３ｎｍ）及びアンドープＧａＮからなる障壁層ｈ（膜厚：約４．４ｎｍ）の積層構造において井戸層ｆを１５層及び障壁層ｈを１５層交互に積層した多重量子井戸構造よりなる活性層８（膜厚：膜厚１２３ｎｍ）、
Ｍｇを１×１０^２０／ｃｍ^３ドープしたｐ型Ａｌ_0.2Ｇａ_0.8Ｎからなるｐ側クラッド層９（膜厚：約２５ｎｍ）及び
下から順に、アンドープＧａＮからなる層（膜厚：約５０ｎｍ）、Ｍｇを１×１０²⁰／ｃｍ³ドープしたｐ型ＧａＮからなる層（膜厚：約５０ｎｍ）及びＭｇを５×１０²⁰／ｃｍ³ドープしたｐ型ＧａＮからなる層（膜厚：約１５ｎｍ）が順に積層されたｐ型コンタクト層１０がこの順に積層されて構成されており、一部のｐ側窒化物半導体層、活性層及びｎ側窒化物半導体層が除去されて、ｎ型コンタクト層５の表面が露出されている。
ｐ型コンタクト層１０上のほぼ全面には、ＩＴＯからなる透光性の全面電極１１と、その上に形成されたＴi、Ｒｈ及びＡｕを含むｐ電極１２が形成されており、露出したｎ型コンタクト層５上の表面にはｐ電極１２と同じ積層材料からなるｎ電極１３が形成されている。

このような窒化物半導体素子は、以下の方法によって製造することができる。
（基板１）
サファイア（Ｃ面）からなる基板１をＭＯＣＶＤの反応容器内にセットし、水素を流しながら、基板１の温度を９００℃〜１２００℃程度まで上昇させ、基板のクリーニングを行う。
（バッファ層２）
続いて、温度を４００℃〜８００℃まで下げ、キャリアガスに水素、原料ガスにアンモニア、ＴＭＧ（トリメチルガリウム）及びＴＭＡ（トリメチルアルミニウム）を用い、基板上にアンドープＡｌＧａＮからなるバッファ層２を約１５ｎｍの膜厚で成長させる。

（第１窒化物半導体層１６）
以下のように、低転位層３及びピット埋込層４からなる第１窒化物半導体層１６を形成する。
（低転位層３）
バッファ層２成長後、ＴＭＧのみ止めて、温度を８００℃〜１４００℃程度まで上昇させる。原料ガスにＴＭＧ、アンモニアガスを用い、アンドープＧａＮからなる低転位層３を約１．５μｍの膜厚で成長させる。このとき全ガス流量に対するアンモニアガス流量の割合を約３０％にする。
（ピット埋込層４）
続いて、温度８５０℃〜１４５０℃程度で、原料ガスにＴＭＧ、アンモニアガスを用い、アンドープＧａＮからなるピット埋込層４を約２．０μｍの膜厚で成長させる。このとき全ガス流量に対するアンモニアガス流量の割合を約６０％にする。

（ｎコンタクト層５）
次に、同じく原料ガスにＴＭＧ、アンモニアガス、不純物ガスにシランガスを用い、Ｓｉを９×１０^１８／ｃｍ^３ドープしたＧａＮからなるｎ型コンタクト層５を約４．２μｍの膜厚で成長させる。

（アンドープ半導体層６）
次いで、８００℃〜１４００℃程度で、原料ガスにＴＭＧ、アンモニアガス、不純物ガスの有無をシランガスの有無により制御して、アンドープＧａＮ層（膜厚：１４５ｎｍ）、Ｓｉを２.５×１０^１８／ｃｍ^３ドープしたＧａＮ層（膜厚：１０ｎｍ）、アンドープＧａＮ層（膜厚：１４５ｎｍ）、Ｓｉを１.５×１０^１９／ｃｍ^３ドープしたＧａＮ層（膜厚：３０ｎｍ）、アンドープＧａＮ層（膜厚：５ｎｍ）を順に成長させる。

（ｎ型多層膜層７）
続いて、温度８００℃〜１０００℃程度で、ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニアを用い、Ｓｉを２.５×１０^１８／ｃｍ^３ドープしたＧａＮ層ｐ（膜厚：４ｎｍ）を積層した上に、アンドープＩｎ_０．０２Ｇａ_０．９８Ｎ層ｑ（膜厚：２ｎｍ）、Ｓｉを２.５×１０^１８／ｃｍ^３ドープしたＧａＮ層ｐ（膜厚：４ｎｍ）がこの順で、ＧａＮ層ｐとＧａＮ層ｑの積層を繰り返した合計１２１層の超格子構造からなるｎ型多層膜層７（膜厚：３６４ｎｍ）を成長させる。

（活性層８）
次に、Ｓｉを含むＧａＮよりなる障壁層ｅを約４ｎｍ成長させ、アンドープＧａＮよりなる障壁層ｆを約３．５ｎｍの膜厚で成長させる。その後、ＴＭＧ、ＴＭＩ、アンモニアを用いアンドープＩｎ_０．２Ｇａ_0.８Ｎよりなる井戸層ｇを約３．３ｎｍ及びアンドープＧａＮよりなる障壁層ｈを約４．４ｎｍの膜厚でそれぞれ１５層交互に積層して、総膜厚１２３ｎｍの多重量子井戸構造よりなる活性層８を成長させる。

（ｐ側クラッド層９）
次に、ＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ₂ Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０^２０／ｃｍ^３ドープしたｐ型Ａｌ_0.2Ｇａ_0.8Ｎからなるｐ側クラッド層９を約２５ｎｍの膜厚で成長させる。
（ｐ型コンタクト層１０）
続いて、温度９００℃〜１０００℃程度で、ＴＭＧ、ＴＭＡ、アンモニアを用い、アンドープのＧａＮからなる層を約５０ｎｍの膜厚で成長させ、この上に、ＴＭＧ、アンモニア、Ｃｐ_２Ｍｇを用い、Ｍｇを１×１０^２０／ｃｍ^３ドープしたｐ型ＧａＮからなる層を約５０ｎｍの膜厚で、さらにその上にＭｇを５×１０^２０／ｃｍ^３ドープしたｐ型ＧａＮからなる層を約１５ｎｍの膜厚で成長させる。

反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウエハを反応容器内において、３００℃〜７００℃でアニールし、ｐ側層をさらに低抵抗化する。
その後、ウエハを反応容器から取り出し、最上層のｐ型コンタクト層１０の表面に所定の形状のマスクを形成し、ＲＩＥ（反応性イオンエッチング）装置でｐ型コンタクト層側１０からエッチングを行い、図１に示すようにｎ型コンタクト層５の表面を露出させる。
続いて、最上層にあるｐ型コンタクト層１０のほぼ全面にＩＴＯよりなる透光性の全面電極１１を形成する。
全面電極１１上ｐエッチングにより露出させたｎ型コンタクト層の上に、Ｔi、Ｒｈ、Ａｕを含む積層膜を成膜し、パターニングすることにより、ｐ電極１２及びｎ電極１３をそれぞれ形成する。
得られた積層構造を各チップに切断し、窒化物半導体素子を得る。

得られた窒化物半導体素子について、順方向電圧と出力とを測定した。評価は５００×２９０μｍサイズのチップに順電流６０ｍＡをパルスで印加した状態で行った。
また、窒化物半導体素子に１００ｍＡ印加し、１２０℃の環境で動作させることにより、リークを発生しやすくした場合の漏洩電流を評価した。漏洩電流の有無の指標として、ＩｒとＶｆとの推移を示す。Ｉｒが上昇し及びＶｆ低下が大きくなると漏洩電流が発生しているとみなすことができる。
なお、上述した実施例において、ｎ型多層膜層にＳｉドーピングを行なわず、合計４１層の超格子構造からなるｎ型多層膜層７（膜厚：１２４ｎｍ）とした以外、上述した実施例と同様に、窒化物半導体素子を製造し、比較例とした。
これらの結果を図２から図４に示す。

図２に示したように、実施例の素子（ｎ＝５）では、比較例に対して、平均２．３％程度のＶｆの低下が認められ、さらに平均４．２％の出力の増加が認められた。なお、これらのＶｆの低下及び出力の増加傾向は、ｎ＝５個の素子の全てにおいて確認された。
また、図３及び４に示すように、ｎ型多層膜層にＳｉをドーピングしても、同層にＳｉをドーピングしない素子と同様に、過酷条件下で１０００時間動作させた後においても、Ｉｒを上昇も、Ｖｆの低下の増大も認められず、漏洩電流が有効に防止されたことが確認された。

本発明の窒化物半導体素子は、例えば、高輝度青色ＬＥＤ、純緑色ＬＥＤ等として、フルカラーＬＥＤディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源に利用することができる。

１ サファイア基板
２ バッファ層
３ 低転位ＧａＮ層
４ ピット減少ＧａＮ層
５ ｎ型コンタクト層
６ アンドープ半導体層
７ ｎ型多層膜層
８ 活性層
９ ｐ型単一層
１０ ｐ型コンタクト層
１１ 全面電極
１２ ｐ電極
１３ ｎ電極
１４ ｎ側窒化物半導体層
１５ ｐ側窒化物半導体層
１６ 第１窒化物半導体層

Claims (6)

1. ｎ側窒化物半導体層、活性層及びｐ側窒化物半導体層がこの順に積層された窒化物半導体素子であって、
   前記ｎ側窒化物半導体層は、ｎ型コンタクト層、アンドープ半導体層及びｎ型多層膜層がこの順に積層されてなり、
   該ｎ型多層膜層が、ｎ型不純物濃度が５×１０¹⁶／ｃｍ³以上の層とアンドープの層とが交互に積層され、かつ１２１層以上の層からなり、３６４ｎｍ以上、５００ｎｍ以下の総膜厚を有することを特徴とする窒化物半導体素子。
2. 活性層が、９０ｎｍ以上２００ｎｍ以下の総膜厚を有する請求項１に記載の窒化物半導体素子。
3. 前記ｎ側窒化物半導体層側に基板を備え、かつ該基板とｎ型コンタクト層との間に、転位密度が１×１０⁷〜５×１０⁹ｃｍ^-2である第１窒化物半導体層を備え、該第１窒化物半導体層が、１μｍ以上１０μｍ以下の膜厚を有する請求項１又は２に記載の窒化物半導体素子。
4. 前記第１窒化物半導体層は、前記基板側よりも前記ｎ型コンタクト層側において転位密度が低い請求項３に記載の窒化物半導体素子。
5. 前記アンドープ半導体層は、アンドープＧａＮ層である請求項１〜４のいずれか１つに記載の窒化物半導体素子。
6. 前記アンドープ半導体層は、アンドープ層とＳｉドープ層とが交互に積層されてなる請求項１〜５のいずれか１つに記載の窒化物半導体素子。
   

Images