[go: up one dir, main page]

JP5779931B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5779931B2
JP5779931B2 JP2011066475A JP2011066475A JP5779931B2 JP 5779931 B2 JP5779931 B2 JP 5779931B2 JP 2011066475 A JP2011066475 A JP 2011066475A JP 2011066475 A JP2011066475 A JP 2011066475A JP 5779931 B2 JP5779931 B2 JP 5779931B2
Authority
JP
Japan
Prior art keywords
layer
electrode
manufacturing
semiconductor device
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011066475A
Other languages
English (en)
Other versions
JP2012204523A (ja
Inventor
泰治 酒井
泰治 酒井
今泉　延弘
延弘 今泉
水越　正孝
正孝 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011066475A priority Critical patent/JP5779931B2/ja
Priority to US13/404,521 priority patent/US8409931B2/en
Priority to CN201210050652.7A priority patent/CN102693914B/zh
Priority to TW101107150A priority patent/TWI458025B/zh
Publication of JP2012204523A publication Critical patent/JP2012204523A/ja
Application granted granted Critical
Publication of JP5779931B2 publication Critical patent/JP5779931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
半導体素子を回路基板等にフリップチップ実装する従来の方法として、はんだを溶融して接合する方法、電極端子間に導電性粒子を挟み接触させて樹脂で固めて接続する方法が挙げられる。しかし、これらの方法には、種々の問題点がある。
例えば、はんだを溶融して接合する方法では、電極のピッチが微細な場合に高い信頼性を得ることが困難である。また、特に半導体素子が薄い場合に、反りを抑制するために冷却が完了するまで接続部を固定しておく必要があるため、処理に時間がかかり高いスループットを得ることが困難である。
フィルム状の絶縁樹脂に微細な導電性粒子を分散させた異方性導電性フィルム（Anisotropic Conductive Film）を用いる方法は、液晶表示装置（ＬＣＤ：liquid crystal display）のドライバ等の特定の半導体素子の接続に適した方法であり、より高い信頼性が要求される半導体素子の接続には適していない。これは、一般的に、絶縁樹脂のガラス転移点（Ｔｇ）以上で接続の信頼性が低いからである。
また、電極に温度及び圧力を加えて熱圧着で接合する方法もある。しかし、この方法では、固相拡散に必要とされる高温及び高圧力のために、半導体素子内部の回路に損傷が及ぶことがある。
更に、高温での処理を回避するために、化学機械的研磨（ＣＭＰ：chemical mechanical polishing）により電極の表面を平坦にした後に、高真空化で電極の表面をアルゴン等のプラズマで活性化して低温で固相拡散接合する方法も知られている。この方法は、表面活性化接合とよばれる。しかしながら、この方法では、半導体素子内部の回路に損傷が及ばない程度の温度で接合が行われた場合、十分な接合強度が得られないことがある。また、この方法には、極めて高価な真空装置が必要とされ、コストが上昇してしまう。
特開平４−３０９４７４号公報 特開平５−１３１２７９号公報
本発明の目的は、コストの上昇を抑えながら高い信頼性の接合を実現することができる半導体装置の製造方法を提供することにある。
半導体装置の製造方法の一態様では、半導体素子に設けられた第１の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第１の層を設け、前記半導体素子が搭載される搭載部材に設けられた第２の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第２の層を設ける。前記第１の電極を構成する金属が固相拡散する温度未満、かつ前記第２の電極を構成する金属が固相拡散する温度未満の温度で、前記第１の層の表面に存在する酸化膜及び前記第２の層の表面に存在する酸化膜を還元する。前記第１の層及び前記第２の層を互いに固相拡散接合する。
上記の半導体装置の製造方法等によれば、微結晶の第１の層及び第２の層の作用により、低温での固相拡散接合でも高い接合強度を得るができる。従って、コストの上昇を抑えながら高い信頼性の接合を実現することができる。
実施形態に係る半導体装置の製造方法を示すフローチャートである。 電極の切削加工の一例を示す図である。 切削加工後の電極の一例の電子線回折像を示す図である。 還元処理及び固相拡散接合を示す図である。 還元処理後の電極の表面の一例を示す図である。 位置合わせ及び固相拡散接合を示す図である。 ＧａＮ系ＨＥＭＴの実装体を示す図である。 実施例及び比較例の構造を示す図である。 破壊モードを示す図である。 接合温度と、ダイシェア強度及びバルク破壊の割合との関係を示す図である。 実施例及び比較例の接合界面近傍のＳＥＭ観察像を示す図である。 実施例における電極のＴＥＭ観察像を示す図である。 比較例における電極のＴＥＭ観察像を示す図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。図１は、実施形態に係る半導体装置の製造方法を示すフローチャートである。
本実施形態では、先ず、半導体素子の電極、及びこの半導体素子を搭載する搭載部材の電極の表面の機械加工を行って、各電極の表面に、機械加工前よりも粒径が小さい微結晶の層を設ける（ステップＳ１）。電極は、例えば少なくともＣｕ、Ｓｎ、Ａｌ又はＮｉのいずれか一種を含む。Ｃｕ、Ｓｎ、Ａｌ及びＮｉは比較的酸化しやすい金属である。なお、半導体素子と搭載部材との間で電極の材料が相違していてもよい。搭載部材は、例えばリードフレーム又は回路基板である。
例えば、先ず、図２（ａ）に示すように、回路部１１及び電極１２を含む半導体素子１０に対し、電極１２間に樹脂１３を埋め込む。次いで、図２（ｂ）に示すように、基部１５ａ及び切削部１５ｂを含むダイヤモンドバイト１５を用いて、電極１２及び樹脂１３の表面の切削加工を行う。この結果、電極１２の表面に、多くの転位が導入された微結晶の層が形成される。搭載部材についても同様の処理を行えばよい。微結晶の層の厚さは、１００ｎｍ程度となる。
図３に、切削加工後の電極の一例の電子線回折像を示す。図３（ａ）は、切削加工後の電極の透過型電子顕微鏡（ＴＥＭ：transmission electron microscope）写真を示し、図３（ｂ）、（ｃ）、及び（ｄ）は、それぞれ、図３（ａ）中の位置Ｐ１、位置Ｐ２、及び位置Ｐ３の電子線回折像を示す。図３（ａ）に示すように、表面に近い領域に多数の転位が存在している。また、図３（ｂ）、（ｃ）、及び（ｄ）に示すように、表面に近い位置ほど、結晶方位の乱れが激しくなっている。なお、図示しないが、切削加工前においては、電極の全体において転位密度がほぼ一様であり、位置Ｐ１及びＰ２の電子線回折像は位置Ｐ３のものと同様であった。このことから、切削加工後においては、切削加工前よりも粒径が小さい微結晶の層が電極の表面に存在していることが明らかである。
なお、機械加工として、切削加工の他に、研削加工又はサンドブラスト処理等を行ってもよい。
電極の表面の機械加工の後、電極の固相拡散が生じる温度未満の温度で、各電極の表面の還元処理を行う（ステップＳ２）。例えば、図４（ａ）に示すように、筐体２１内のステージ２２上に、電極３２が設けられた回路基板３１、及び電極１２が設けられた半導体素子１０を載置する。また、筐体２１内に蟻酸ガスを導入し、１２０℃に加熱する。電極３２の表面にも、機械加工により微結晶の層が設けられている。このような処理により、電極１２及び３２の表面が還元される。
なお、蟻酸ガスを用いて還元処理を行う場合の処理温度は１００℃〜１５０℃とすることが好ましい。処理温度が１００℃未満であると、還元反応が十分に進行しない可能性がある。一方、処理温度が１５０℃を超えていると、各電極の表面に存在する微結晶に再結晶が生じて微結晶よりも大きな結晶が増加しやすい。図５に還元処理後の電極の表面の一例を示す。１２０℃で還元処理が行われた電極の表面を示す図５（ａ）と１８０℃で還元処理が行われた電極の表面を示す図５（ｂ）とを比較すると分かるように、１８０℃で還元処理が行われた電極の表面には、再結晶により生じた大きめの結晶の粒界が確認できる。
なお、還元剤は蟻酸に限定されず、還元剤として水素ラジカルを用いて還元処理を行ってもよく、還元剤として一酸化炭素ガスを用いて還元処理を行ってもよい。水素ラジカルを用いる場合の処理温度は２５℃〜１５０℃とすることが好ましい。処理温度が１５０℃を超えると、各電極の表面に存在する微結晶に再結晶が生じて微結晶よりも大きな結晶が増加しやすい。一酸化炭素ガスを用いる場合の処理温度は５０℃〜１５０℃とすることが好ましい。処理温度が５０℃未満であると、還元反応が十分に進行しない可能性がある。一方、処理温度が１５０℃を超えていると、各電極の表面に存在する微結晶に再結晶が生じて微結晶よりも大きな結晶が増加しやすい。
還元処理の後、電極の固相拡散が生じる温度未満の温度で、半導体素子の電極と、搭載部材の電極との位置合わせを行う（ステップＳ３）。つまり、互いに接合する電極同士を対向させる。例えば、図６（ａ）に示すように、水平方向において、半導体素子１０の電極１２と回路基板３１の電極３２との位置合わせを行う。この結果、電極１２の基部１２ａより表面側に位置する微結晶層１２ｂと電極３２の基部３２ａより表面側に位置する微結晶層３２ｂとが互いに対向する。
次いで、電極間に圧力を印加しつつ、固相拡散が生じる温度まで加熱し、電極同士の固相拡散接合を行う（ステップＳ４）。固相拡散接合は、真空又は不活性ガス雰囲気等の非酸化雰囲気下で行うことが好ましい。例えば、図４（ｂ）に示すように、電極３２に電極１２を接触させる。この結果、図６（ｂ）に示すように、微結晶層１２ｂと微結晶層３２ｂとが互いに接触することとなる。そして、加圧及び昇温を行い、微結晶層１２ｂ内の金属原子及び微結晶層３２ｂ内の金属原子を固相拡散させる。固相拡散が生じる温度は１５０℃〜２５０℃程度である。この結果、図６（ｃ）に示すように、電極１２及び３２の境界が消失し、微結晶層１２ｂ及び３２ｂが存在していた領域と同等の領域に接合部３０ａを含む接続材３０が得られる。同種の金属であれば、結晶粒径が小さいほど固相拡散が生じやすいため、本実施形態では、従来の化学機械研磨による平坦バンプを用いた表面活性化接合と同程度の温度であってもそれよりも低い温度であっても、十分に固相拡散が生じ、高い接合強度が得られる。
このように、本実施形態によれば、固相拡散接合を、還元が行われた微結晶の層同士で行うので、その温度が比較的低い場合でも、極めて高い接合強度を得ることができる。例えば、従来の化学機械研磨による平坦バンプを用いた表面活性化接合では２５０℃〜３００℃程度での加熱を行っても十分な接合強度が得られないことがあるが、本実施形態によれば、１５０℃〜２５０℃程度の加熱で十分な接合強度を得ることができる。
また、はんだを用いた接合と比較すると、はんだの使用が不要となるため、Ｔｉ及びＮｉ等のバリア金属を用いる必要もなくなり、コスト及び工数を低減することも可能である。更に、同種金属同士の接合とすることが可能なので、合金化に伴うボイドの発生等を抑制することができ、高い信頼性を得ることも可能である。
なお、半導体素子の種類は特に限定されない。例えば、ＬＳＩ（large scale integration）チップであってもよく、メモリであってもよく、ＧａＮ系高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）等のトランジスタであってもよい。図７に、ＧａＮ系ＨＥＭＴが回路基板に搭載された状態の一例を示す。この例では、回路基板４１とＧａＮ系ＨＥＭＴ４２とが、ソース接続材４３ｓ、ドレイン接続材４３ｄ、及びゲート接続材４３ｇを介して接続されている。ソース接続材４３ｓ、ドレイン接続材４３ｄ、及びゲート接続材４３ｇは、それぞれ、ＧａＮ系ＨＥＭＴ４２のソース、ドレイン、及びゲートに接続されている。回路基板４１としては、例えば厚銅箔基板を用いることができる。
次に、本発明者らが行った実験について説明する。
この実験では、上記の実施形態のように、切削加工、還元、位置合わせ、及び固相拡散接合を行って実施例の試料を作製し、切削加工の代わりのＣＭＰ、還元、位置合わせ、及び固相拡散接合を行って比較例の試料を作製した。
実施例では、図８（ａ）に示すように、チップ試料５１ａと回路基板試料６１ａとを接合した。チップ試料５１ａの作製では、Ｓｉ基板５２の表面に導電層５３及び絶縁層５４を形成し、導電層５３上にバンプ５５ａを形成した。そして、バンプ５５ａの表面に切削加工を施し、微結晶層を形成した。また、回路基板試料６１ａの作製では、Ｓｉ基板６２の表面に導電層６３及び絶縁層６４を形成し、導電層６３上にプレートバンプ６５ａを形成した。そして、プレートバンプ６５ａの表面に切削加工を施し、微結晶層を形成した。ここでバンプ材料としてＣｕ電極を用いた。Ｃｕ電極は、Ａｕ電極と比較して硬度が高いため、より厚い微結晶層が形成されやすい。また、切削加工は、単結晶ダイヤモンドバイトを用いてフライカット方式により加工を実施した。フライカット方式では、ウエハ上に形成される全てのバンプ（被切削材）を同一の速度で加工するため、バンプ表面の微結晶層の厚さを、均一に形成できるものである。またＲ形状のダイヤモンドバイトでノーズ径が１０ｍｍのものを用い、バイト刃先先端の丸み半径は５０ｎｍ−３００ｎｍのものを用いた。
比較例では、図８（ｂ）に示すように、チップ試料５１ｂと回路基板試料６１ｂとを接合した。チップ試料５１ｂの作製では、Ｓｉ基板５２の表面に導電層５３及び絶縁層５４を形成し、導電層５３上にバンプ５５ｂを形成した。そして、バンプ５５ｂの表面にＣＭＰを施した。また、回路基板試料６１ｂの作製では、Ｓｉ基板６２の表面に導電層６３及び絶縁層６４を形成し、導電層６３上にプレートバンプ６５ｂを形成した。そして、プレートバンプ６５ｂの表面にＣＭＰを施した。ＣＭＰの条件として、過酸化水素系のスラリー及びポリウレタン製の研磨パッドを用いた。
実施例及び比較例のいずれにおいても、チップ試料５１ａ及び５１ｂのサイズは５ｍｍ×５ｍｍ×０．６ｍｍとし、それぞれ、３９２個のバンプ５５ａ及び５５ｂをチップ試料５１ａ及び５１ｂの周縁部に配列させた。また、バンプ５５ａ及び５５ｂのピッチは４０μｍとし、サイズは２５ｍｍ×２５ｍｍ×０．００８ｍｍとした。一方、回路基板試料６１ａ及び６１ｂのサイズは５ｍｍ×５ｍｍ×０．６ｍｍとした。また、プレートバンプ６５ａ及び６５ｂのサイズは１０ｍｍ×１０ｍｍ×０．６ｍｍとし、１個ずつとした。このような大きなプレートバンプを用いたのは、位置ずれに伴う誤差を排除するためである。つまり、プレートバンプを用いることにより、位置合わせ精度を考慮せずとも上記の実施形態の効果を確認することが可能となる。
還元処理では、実施例及び比較例のいずれにおいても、蟻酸ガスを用い、処理温度を１２０℃とし、処理時間を３０分間とした。上述のように、プレートバンプ６５ａ及び６５ｂを用いているため、位置合わせは簡易的に行った。固相拡散接合（熱圧着接合）では、接合温度を２００℃及び２５０℃の２種類とし、接合時間を３０分間とし、接合圧力を３００ＭＰａとした。
そして、得られた実施例及び比較例の実装体に対し、ダイシェア試験及び接合界面の観察を行った。ダイシェア試験では、シェア強度（せん断強度）の測定、及び破壊モード割合の調査を行った。破壊モード割合の調査では、バンプ５５ａ又は５５ｂ内に破断部７０が生じるバルク破壊（図９（ａ））と、バンプ５５ａ又は５５ｂとプレートバンプ６５ａ又は６５ｂとの界面に破断部７０が生じる界面破壊（図９（ｂ））との総数のうちのバルク破壊の割合を求めた。また、接合界面の観察では、集束イオンビーム（ＦＩＢ：focused ion beam）により接合界面近傍の加工を行い、走査型電子顕微鏡（ＳＥＭ：scanning electron microscope）を用いて接合界面を含む断面を観察した。
図１０（ａ）は、接合温度とダイシェア強度との関係を示す。図１０（ｂ）は、接合温度とバルク破壊の割合との関係を示す。また、図１０（ａ）に示すように、２００℃及び２５０℃のいずれの接合温度においても、実施例によれば比較例の２倍程度のシェア強度が得られた。また、図１０（ｂ）に示すように、実施例では、２００℃及び２５０℃のいずれの接合温度においても、１００％近いバルク破壊の割合が得られた。これに対し、比較例では、接合温度が２００℃の場合に、バルク破壊の割合が極めて低かった。このことから、実施例によれば、２００℃程度の温度で固相拡散接合を行っても十分に高い接合強度が得られたといえる。
図１１（ａ）及び（ｂ）は、それぞれ、接合温度を２００℃及び２５０℃とした実施例のＳＥＭ写真を示す。また、図１１（ｃ）及び（ｄ）は、それぞれ、接合温度を２００℃及び２５０℃とした比較例のＳＥＭ写真を示す。なお、図１１（ａ）〜（ｄ）中の円（○）は、そこにボイドが存在することを示している。図１１（ａ）に示すように、接合温度を２００℃とした実施例では、接合界面がほとんどの領域で消失し、僅かな領域で認識可能である。また、そこに僅かなボイドが存在するだけである。図１１（ｂ）に示すように、接合温度を２５０℃とした実施例では、少数のボイドが散在しているが、接合界面が消失している。ボイドが散在している理由としては、接合界面に存在していたボイドが固相拡散及び再結晶に伴って移動したことが考えられる。また、接合界面が消失した理由としては、微結晶の再結晶が生じたためであると考えられる。一方、図１１（ｃ）及び（ｄ）に示すように、比較例では、接合温度に拘わらず、広い領域で接合界面が確認できる。これは、ＣＭＰでは、処理液の作用等によりＣＭＰ後には微結晶の層が存在せず、実施例のような再結晶が生じなかったためであると考えられる。
図１２に、実施例における電極のＴＥＭ写真を示し、図１３に、比較例における電極のＴＥＭ写真を示す。図１２（ｂ）及び図１３（ｂ）に示す領域は、それぞれ、図１２（ａ）及び（ｂ）中の四角形（□）で囲まれた領域に相当する。図１２（ａ）及び（ｂ）、特に図１２（ｂ）に示すように、実施例では、表層部に結晶粒が極めて小さい領域が存在する。一方、図１３（ａ）及び（ｂ）、特に図１３（ｂ）に示すように、比較例では、全体にわたって結晶粒が大きい。このような組織の相違に伴って、再結晶の生じやすさが異なり、接合強度に大きな相違が生じたものと考えられる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
半導体素子に設けられた第１の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第１の層を設ける工程と、
前記半導体素子が搭載される搭載部材に設けられた第２の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第２の層を設ける工程と、
前記第１の電極を構成する金属が固相拡散する温度未満、かつ前記第２の電極を構成する金属が固相拡散する温度未満の温度で、前記第１の層の表面に存在する酸化膜及び前記第２の層の表面に存在する酸化膜を還元する工程と、
前記第１の層及び前記第２の層を互いに固相拡散接合する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記固相拡散接合の際に、前記第１の層及び前記第２の層において再結晶を生じさせることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記第１の層と前記第２の層とを固相拡散接合する工程の前に、
前記第１の電極を構成する金属が固相拡散する温度未満、かつ前記第２の電極を構成する金属が固相拡散する温度未満の温度で、前記第１の層及び前記第２の層を互いに接触させる工程を有することを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４）
前記第１の電極を構成する金属及び前記第２の電極を構成する金属は、Ｃｕ、Ｓｎ、Ａｌ又はＮｉを含むことを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
（付記５）
前記搭載部材は、リードフレーム又は回路基板であることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
（付記６）
前記第１の層の表面に存在する酸化膜及び前記第２の層の表面に存在する酸化膜を還元する工程において、蟻酸を還元剤として用い、処理温度を１００℃〜１５０℃とすることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
（付記７）
前記第１の層の表面に存在する酸化膜及び前記第２の層の表面に存在する酸化膜を還元する工程において、水素ラジカルを還元剤として用い、処理温度を２５℃〜１５０℃とすることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
（付記８）
前記第１の層の表面に存在する酸化膜及び前記第２の層の表面に存在する酸化膜を還元する工程において、一酸化炭素を還元剤として用い、処理温度を５０℃〜１５０℃とすることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
（付記９）
前記半導体素子は、高電子移動度トランジスタを含むことを特徴とする付記１乃至８のいずれか１項に記載の半導体装置の製造方法。
（付記１０）
前記固相拡散接合を、１５０℃〜２５０℃で行うことを特徴とする付記１乃至９のいずれか１項に記載の半導体装置の製造方法。
（付記１１）
前記固相拡散接合を、非酸化雰囲気下で行うことを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置の製造方法。
（付記１２）
前記機械加工として、前記第１の電極及び前記第２の電極の表面を平坦にする加工を行うことを特徴とする付記１乃至１１のいずれか１項に記載の半導体装置の製造方法。
１１：回路部
１２：電極
１２ａ：基部
１２ｂ：微結晶層
１５：ダイヤモンドバイト
３０：接続材
３０ａ：接合部
３１：回路基板
３２：電極
３２ａ：基部
３２ｂ：微結晶層
４１：回路基板
４２：ＧａＮ系ＨＥＭＴ
４２ｓ：ソース接続材
４２ｄ：ドレイン接続材
４２ｇ：ゲート接続材

Claims (10)

  1. 半導体素子に設けられた第１の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第１の層を設ける工程と、
    前記半導体素子が搭載される搭載部材に設けられた第２の電極の表面の機械加工を行って、当該機械加工前よりも粒径が小さい微結晶の第２の層を設ける工程と、
    前記第１の電極を構成する金属が固相拡散する温度未満、かつ前記第２の電極を構成する金属が固相拡散する温度未満の温度で、前記第１の層の表面に存在する酸化膜及び前記第２の層の表面に存在する酸化膜を還元する工程と、
    前記第１の層及び前記第２の層を互いに固相拡散接合する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記固相拡散接合の際に、前記第１の層及び前記第２の層において再結晶を生じさせることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の層と前記第２の層とを固相拡散接合する工程の前に、
    前記第１の電極を構成する金属が固相拡散する温度未満、かつ前記第２の電極を構成する金属が固相拡散する温度未満の温度で、前記第１の層及び前記第２の層を互いに接触させる工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第１の電極を構成する金属及び前記第２の電極を構成する金属は、Ｃｕ、Ｓｎ、Ａｌ又はＮｉを含むことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記搭載部材は、リードフレーム又は回路基板であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第１の層の表面に存在する酸化膜及び前記第２の層の表面に存在する酸化膜を還元する工程において、蟻酸を還元剤として用い、処理温度を１００℃〜１５０℃とすることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記半導体素子は、高電子移動度トランジスタを含むことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記固相拡散接合を、１５０℃〜２５０℃で行うことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記固相拡散接合を、非酸化雰囲気下で行うことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記機械加工として、前記第１の電極及び前記第２の電極の表面を平坦にする加工を行うことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
JP2011066475A 2011-03-24 2011-03-24 半導体装置の製造方法 Expired - Fee Related JP5779931B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011066475A JP5779931B2 (ja) 2011-03-24 2011-03-24 半導体装置の製造方法
US13/404,521 US8409931B2 (en) 2011-03-24 2012-02-24 Method of manufacturing semiconductor device
CN201210050652.7A CN102693914B (zh) 2011-03-24 2012-02-29 制造半导体器件的方法
TW101107150A TWI458025B (zh) 2011-03-24 2012-03-03 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011066475A JP5779931B2 (ja) 2011-03-24 2011-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012204523A JP2012204523A (ja) 2012-10-22
JP5779931B2 true JP5779931B2 (ja) 2015-09-16

Family

ID=46859278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011066475A Expired - Fee Related JP5779931B2 (ja) 2011-03-24 2011-03-24 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8409931B2 (ja)
JP (1) JP5779931B2 (ja)
CN (1) CN102693914B (ja)
TW (1) TWI458025B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011074B2 (ja) * 2012-01-20 2016-10-19 富士通株式会社 電子装置の製造方法及び電子装置の製造装置
FR2987892B1 (fr) * 2012-03-06 2014-04-18 Auxitrol Sa Procede de fabrication d'un capteur de pression et capteur correspondant
JP6003564B2 (ja) * 2012-11-19 2016-10-05 富士通株式会社 半導体装置及びその製造方法
EP2743972A1 (en) * 2012-12-17 2014-06-18 Imec Method for bonding semiconductor substrates and devices obtained thereby
EP3057123B1 (en) * 2013-10-07 2021-12-08 Furukawa Electric Co., Ltd. Joining structure comprising layers with different average crystal grain sizes for a semiconductor chip
JP6386746B2 (ja) * 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
JP6656836B2 (ja) * 2015-07-24 2020-03-04 新光電気工業株式会社 実装構造体及びその製造方法
JP6608640B2 (ja) * 2015-07-28 2019-11-20 新光電気工業株式会社 実装構造体の製造方法
CN111613542A (zh) * 2019-02-22 2020-09-01 中科院微电子研究所昆山分所 一种铜-铜键合的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04309474A (ja) 1991-04-09 1992-11-02 Ishikawajima Harima Heavy Ind Co Ltd 金属材の常温接合方法と常温接合による試験片の作製方法
JPH05131279A (ja) 1991-11-12 1993-05-28 Fukui Pref Gov Sangyo Shinko Zaidan アモルフアス金属を用いた金属の接合法
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
TWI251279B (en) * 2004-07-23 2006-03-11 Chung-Cheng Chang A method to enhance the conductivity and transparency of indium oxide and its related materials
US7776034B2 (en) * 2005-06-15 2010-08-17 St. Jude Medical, Atrial Fibrillation Division, Inc. Ablation catheter with adjustable virtual electrode
JP4744213B2 (ja) * 2005-07-11 2011-08-10 日本電波工業株式会社 電子部品の製造方法
JP2009135388A (ja) * 2007-10-30 2009-06-18 Hitachi Chem Co Ltd 回路接続方法
MY155481A (en) * 2008-05-02 2015-10-30 Shinko Seiki Company Ltd Bonding method and bonding apparatus
JP4987823B2 (ja) * 2008-08-29 2012-07-25 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2012204523A (ja) 2012-10-22
US8409931B2 (en) 2013-04-02
TWI458025B (zh) 2014-10-21
TW201246401A (en) 2012-11-16
CN102693914A (zh) 2012-09-26
US20120244665A1 (en) 2012-09-27
CN102693914B (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
JP5779931B2 (ja) 半導体装置の製造方法
US12107057B2 (en) Method for permanent connection of two metal surfaces
US20220165692A1 (en) Low temperature bonded structures
TWI297185B (en) Process for manufacturing semiconductor device and kit
CN117954388A (zh) 低温结合结构
JP4663165B2 (ja) 半導体装置およびその製造方法
TW201110304A (en) Suppressing fractures in diced integrated circuits
JP4036786B2 (ja) 電子部品実装方法
JP2011077193A (ja) 半導体装置の製造方法
JP2009532913A (ja) 半導体基板を金属基板に結合する方法
US20070042568A1 (en) Semiconductor device with a thinned semiconductor chip and method for producing the thinned semiconductor chip
Sakai et al. Low temperature Cu-Cu direct bonding for 3D-IC by using fine crystal layer
JP5149206B2 (ja) 回路装置、回路装置の製造方法および回路装置の評価方法
Zhou et al. Research progress of hybrid bonding technology for three-dimensional integration
CN108878390A (zh) 梳状凸块结构及其制造方法
JP2014022692A (ja) ワイヤボンディング構造およびワイヤボンディング方法
Bickel et al. Fine-Pitch Copper Nanowire Interconnects for 2.5/3D System Integration
CN102064136A (zh) 集成电路结构
CN113597674A (zh) 陶瓷铜电路基板及使用了其的半导体装置
JP4434106B2 (ja) 半導体装置の製造方法
JP5195715B2 (ja) 半導体装置の部品実装方法、及び半導体装置の実装部品
Sakai et al. Cu-Cu thermocompression bonding using ultra precision cutting of Cu bumps for 3D-SIC
JP2014187087A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150629

R150 Certificate of patent or registration of utility model

Ref document number: 5779931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees