[go: up one dir, main page]

JP5757163B2 - 多層配線基板およびその製造方法、並びに半導体装置 - Google Patents

多層配線基板およびその製造方法、並びに半導体装置 Download PDF

Info

Publication number
JP5757163B2
JP5757163B2 JP2011124604A JP2011124604A JP5757163B2 JP 5757163 B2 JP5757163 B2 JP 5757163B2 JP 2011124604 A JP2011124604 A JP 2011124604A JP 2011124604 A JP2011124604 A JP 2011124604A JP 5757163 B2 JP5757163 B2 JP 5757163B2
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
forming
conductive layer
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011124604A
Other languages
English (en)
Other versions
JP2012253195A5 (ja
JP2012253195A (ja
Inventor
修一 岡
修一 岡
周作 柳川
周作 柳川
研 足立
研 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011124604A priority Critical patent/JP5757163B2/ja
Priority to US13/480,925 priority patent/US9672983B2/en
Priority to CN201210167121.6A priority patent/CN102821545B/zh
Publication of JP2012253195A publication Critical patent/JP2012253195A/ja
Publication of JP2012253195A5 publication Critical patent/JP2012253195A5/ja
Application granted granted Critical
Publication of JP5757163B2 publication Critical patent/JP5757163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本開示は、プリント配線板やインターポーザ基板などの多層配線基板およびその製造方法、並びにこの多層配線基板を備えた半導体装置に関する。
プリント配線板やインターポーザ基板などの多層配線基板では、電源ラインのグラウンドに対する交流的なインピーダンスを下げる役割や、ノイズ成分が後続の回路へ伝わらないようにフィルタリングする役割を担うべく、表面実装型チップコンデンサがデカップリングキャパシタ（バイパスコンデンサ）として実装されてきた。
しかし、近年、能動回路の電源電圧の低下や消費電流の増加により、電源電圧の変動を抑える要求が厳しくなってきている。そのため、電源ラインからデカップリングキャパシタまでの引き回し配線による寄生抵抗や寄生インダクタンスによる影響が見えやすくなってきており、プリント配線板の表面に実装したデカップリングキャパシタが機能しないという問題が起こっている。
そこで、デカップリングキャパシタをプリント配線板やインターポーザ基板に部品内蔵することで寄生インピーダンスを極力抑える動きが盛んになってきている。しかし、部品内蔵には、部品を内蔵するぶん基板が厚くなることや、部品実装に必要なランドによる寄生インダクタンスは残ること、などの問題がある。
上述した問題を解決するための方法が、例えば特許文献１に提案されている。上部電極と下部電極との間に誘電層を備える薄膜キャパシタをプリント配線板に内蔵するという技術である。
特許第３８１６５０８号明細書
しかしながら、特許文献１のように基板に埋め込まれた薄膜キャパシタでは、製造工程におけるはんだリフロー等の加熱衝撃や製品使用途中の発生熱などに起因して、電極と誘電層との界面で剥離が誘発され、製品寿命を短命化させる現任となってしまうという問題があった。
本開示の目的は、薄膜キャパシタの電極と誘電層との界面での剥離を抑えることが可能な多層配線基板およびその製造方法、並びにこの多層配線基板を備えた半導体装置を提供することにある。
本開示による多層配線基板は、上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、機能領域以外の周辺領域とを有し、周辺領域の少なくとも一部に、誘電層および導電層が積層された係留部が設けられ、導電層の誘電層に接する面のラフネスが、上部電極または下部電極の誘電層に接する面のラフネスよりも大きいものである。
本開示の多層配線基板では、係留部における導電層のラフネスが、機能領域における上部電極または下部電極のラフネスよりも大きくなっている。よって、導電層の誘電層に接する面が荒れて表面積が増大することにより、導電層と誘電層との密着性が向上する。これにより、機能領域において薄膜キャパシタの上部電極または下部電極と誘電層との界面での剥離が抑えられる。
本開示の第１の多層配線基板の製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）金属箔の表面の一部のラフネスを悪化させる工程
（Ｂ）金属箔の表面に誘電層および導電材料層をこの順に積層する工程
（Ｃ）金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、ラフネスを悪化させた領域に、誘電層および下部導電層が積層された係留部を形成する工程
（Ｄ）導電材料層を成形することにより、薄膜キャパシタの上部電極を形成する工程
本開示の第２の多層配線基板の製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）金属箔の表面に誘電層および導電材料層をこの順に積層する工程
（Ｂ）レーザ加工により金属箔または導電材料層の誘電層に接する面の一部のラフネスを悪化させる工程
（Ｃ）金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、ラフネスを悪化させた領域に、誘電層および下部導電層が積層された係留部を形成する工程
（Ｄ）導電材料層を成形することにより、薄膜キャパシタの上部電極を形成すると共に、係留部に上部導電層を形成する工程
本開示の第３の多層配線基板の製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）金属箔の表面に誘電層および導電材料層をこの順に積層する工程
（Ｂ）金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、誘電層および下部導電層が積層された係留部を形成する工程
（Ｃ）レーザ加工により係留部における下部導電層または導電材料層の誘電層に接する面のラフネスを悪化させる工程
（Ｄ）導電材料層を成形することにより、薄膜キャパシタの上部電極を形成する工程
本開示の第４の多層配線基板の製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）金属箔の表面に誘電層および導電材料層をこの順に積層する工程
（Ｂ）金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、誘電層および下部導電層が積層された係留部を形成する工程
（Ｃ）導電材料層を成形することにより、薄膜キャパシタの上部電極を形成すると共に、係留部に上部導電層を形成する工程
（Ｄ）レーザ加工により上部導電層または下部導電層の誘電層に接する面のラフネスを悪化させる工程
本開示の半導体装置は、チップおよび上記本開示の多層配線基板を備えたものである。
本開示の半導体装置では、上記本開示の多層配線基板を備えているので、機能領域において薄膜キャパシタの上部電極または下部電極と誘電層との界面での剥離が抑えられており、製品寿命が長くなる。
本開示の多層配線基板によれば、係留部における導電層のラフネスを、機能領域における薄膜キャパシタの上部電極または下部電極のラフネスよりも大きくするようにしている。よって、係留部において導電層と誘電層との密着性を向上させ、機能領域において薄膜キャパシタの上部電極または下部電極と誘電層との界面での剥離を抑えることが可能となる。従って、この多層配線基板を用いて半導体装置を構成すれば、製品寿命を長くすることが可能となる。
本開示の第１の多層配線基板の製造方法によれば、金属箔の表面の一部のラフネスを悪化させたのち、誘電層および導電材料層をこの順に積層し、金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、ラフネスを悪化させた領域に、誘電層および下部導電層を積層した係留部を形成するようにしている。よって、上記本開示の多層配線基板を容易に製造することが可能となる。
本開示の第２の多層配線基板の製造方法によれば、金属箔の表面に誘電層および導電材料層をこの順に積層し、レーザ加工により金属箔または導電材料層の一部のラフネスを悪化させる。そののち、金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、ラフネスを悪化させた領域に、誘電層および下部導電層を積層した係留部を形成するようにしている。よって、上記本開示の多層配線基板を容易に製造することが可能となる。
本開示の第３の多層配線基板の製造方法によれば、金属箔の表面に誘電層および導電材料層をこの順に積層し、金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、誘電層および下部導電層が積層された係留部を形成する。そののち、レーザ加工により係留部における下部導電層または導電材料層のラフネスを悪化させるようにしている。よって、上記本開示の多層配線基板を容易に製造することが可能となる。
本開示の第４の多層配線基板の製造方法によれば、薄膜キャパシタを形成したのちに、レーザ加工により係留部の上部導電層または下部導電層の誘電層に接する面のラフネスを悪化させるようにしている。よって、上記本開示の多層配線基板を容易に製造することが可能となる。
本開示の第１の実施の形態に係る多層配線基板の構成を表す断面図である。 図１に示した多層配線基板の平面図である。 図１に示した多層配線基板の製造方法の流れを表す図である。 図３に示した製造方法を工程順に表す断面図である。 図４に続く工程を表す断面図である。 図５に続く工程を表す断面図である。 図６に続く工程を表す断面図である。 従来の多層配線基板の構成を表す断面図である。 本開示の第２の実施の形態に係る多層配線基板の構成を表す断面図である。 図９に示した多層配線基板の製造方法を工程順に表す断面図である。 図１０に続く工程を表す断面図である。 図１１に続く工程を表す断面図である。 本開示の第３の実施の形態に係る多層配線基板の製造方法の流れを表す図である。 図１３に示した製造方法を工程順に表す断面図である。 変形例１に係る多層配線基板の構成を表す断面図である。 変形例２に係る多層配線基板の構成を表す断面図である。 本開示の第４の実施の形態に係る多層配線基板の製造方法の流れを表す図である。 図１７に示した製造方法を工程順に表す断面図である。 本開示の第５の実施の形態に係る多層配線基板の製造方法の流れを表す図である。 図１９に示した製造方法を工程順に表す断面図である。 図２０に続く工程を表す断面図である。 変形例３に係る多層配線基板の製造方法の流れを表す図である。 本開示の第６の実施の形態に係る多層配線基板の構成を表す断面図である。 図２３に示した多層配線基板の製造方法の流れを表す図である。 図２３に示した多層配線基板の他の製造方法の流れを表す図である。 図２３に示した多層配線基板の更に他の製造方法の流れを表す図である。 図２３に示した多層配線基板の更に他の製造方法の流れを表す図である。 変形例４に係る多層配線基板の構成を表す断面図である。 本開示の第７の実施の形態に係る多層配線基板の構成を表す断面図である。 図２９に示した多層配線基板の変形例を表す断面図である。 本開示の第８の実施の形態に係る多層配線基板の構成を表す断面図である。 本開示の第９の実施の形態に係る半導体装置の構成を表す断面図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（多層配線基板；ラフネス悪化による係留部を、外形線に沿って設ける例）
２．第２の実施の形態（多層配線基板；ラフネス悪化による係留部を、貫通ビアを囲んで設ける例）
３．第３の実施の形態（多層配線基板の製造方法；金属箔に誘電層および導電材料層を積層したのちに、金属箔または導電材料層のラフネスを悪化させる例）
４．変形例１（多層配線基板；係留部の上部導電層のラフネスを、上部電極または下部電極のラフネスよりも大きくする例）
５．変形例２（多層配線基板；係留部の上部導電層および下部導電層の両方について、それらのラフネスを、上部電極または下部電極のラフネスよりも大きくする例）
６．第４の実施の形態（多層配線基板の製造方法；金属箔を成形して下部導電層を形成したのちに、下部導電層または導電材料層のラフネスを悪化させる例）
７．第５の実施の形態（多層配線基板の製造方法；薄膜キャパシタを内蔵したのちに、上部導電層または下部導電層のラフネスを悪化させる例）
８．変形例３（多層配線基板の製造方法；多層配線基板が出来上がったのちに、上部導電層または下部導電層のラフネスを悪化させる例）
９．第６の実施の形態（多層配線基板；上部導電層と下部導電層とを、誘電層を貫通してつなげる例）
１０．変形例４（多層配線基板；上部導電層または下部導電層のラフネスを悪化させると同時に、上部導電層および下部導電層とを、誘電層を貫通してつなげる例）
１１．第７の実施の形態（多層配線基板；薄膜キャパシタを内蔵するインターポーザ基板の例）
１２．第８の実施の形態（多層配線基板；インターポーザ基板を多段に重ねた例）
１３．第９の実施の形態（半導体装置；多層配線基板をマザーボードとして用いた例）
（第１の実施の形態）
図１は、本開示の第１の実施の形態に係る多層配線基板の断面構成を表したものである。この多層配線基板は、プリント配線板またはインターポーザ基板として用いられるものであり、例えば、銅（Ｃｕ）箔よりなる第１配線層Ｌ１，後述する薄膜キャパシタＣｓを含む第２配線層Ｌ２，銅箔よりなる第３配線層Ｌ３，および銅箔よりなる第４配線層Ｌ４を、樹脂層１１，１２，１３を間にして積層した４層プリント基板である。
また、この多層配線基板には、プリント配線板またはインターポーザ基板として用いられる基板領域１０Ａと、ダイシングやルーター加工などの物理的な切削・切断を行うための加工領域１０Ｂとが設けられている。基板領域１０Ａの一部には、薄膜キャパシタが内蔵された機能領域１０Ｃが設けられており、この機能領域１０Ｃ以外の領域は、キャパシタとして寄与しない周辺領域１０Ｄとなっている。周辺領域１０Ｄの一部には係留部１０Ｅが設けられている。
機能領域１０Ｃは、多層配線基板に部品キャパシタを実装する代わりに、基板領域１０Ａに薄膜キャパシタを内蔵した領域である。プリント配線板やインターポーザ基板に薄膜キャパシタを内蔵することで、ＩＣ（Integrated Circuit；集積回路）の直下にデカップリングキャパシタを配置することが可能となる。
このような機能領域１０Ｃは、例えば、上述した第２配線層Ｌ２の銅箔に代えて、上部電極２１および下部電極２２の間に誘電層３１を有する薄膜キャパシタＣｓを備えている。薄膜キャパシタＣｓの上部電極２１および下部電極２２には、貫通ビア２１Ａ，２２Ａがそれぞれ接続されている。
上部電極２１は、例えば、銅（Ｃｕ）などの金属箔により構成されている。また、上部電極２１は、金属箔のほか、めっき，スパッタ，蒸着などによる導電層により構成されていてもよい。
誘電層３１の構成材料は特に限定されないが、例えば、チタン酸ストロンチウム・バリウム（ＢＳＴ）（ＢａＳｒＴｉＯ），チタン酸バリウム（ＢＴＯ）（ＢａＴｉＯ3），チタン酸ストロンチウム（ＳＴＯ）（ＳｒＴｉＯ3）等が挙げられる。
下部電極２２は、例えば、ニッケル（Ｎｉ）箔等の金属箔により構成されている。下部電極２２の誘電層３１に接する面は、ラッピング・ポリッシング等により平滑化されており、その表面ラフネスは例えばＲｚ０．１μｍ以下であることが望ましい。誘電層３１の厚さを薄くしても耐圧劣化やリーク電流を抑えることが可能となり、薄膜キャパシタＣｓの単位面積当たりの容量値を高めることが可能となるからである。
上部電極２１の厚さは数μｍ〜数十μｍ、誘電層３１の厚さは１μｍ前後、下部電極２２の厚さは１０μｍ〜１００μｍである。従って、薄膜キャパシタＣｓの厚さは、部品キャパシタに比べて一桁近く薄くすることが可能である。また、薄膜キャパシタＣｓは、両面銅張積層板と類似の上部電極（導電層）２１／誘電層３１／下部電極（導電層）２２という層構成を有しているので、標準の基板プロセスと相性が良く、部品実装のためのランドを必要としないという利点もある。
係留部１０Ｅは、上部電極２１と同層の上部導電層４１および下部電極２２と同層の下部導電層４２との間に誘電層３１を有しており、その層構成は、機能領域１０Ｃの薄膜キャパシタＣｓと同じである。しかしながら、下部導電層４２の誘電層３１に接する面のラフネスは、例えば少なくともＲｚ４μｍ、好適にはＲｚ８μｍであり、下部電極２２の誘電層３１に接する面のラフネスよりも大きくなっている。換言すれば、下部導電層４２の誘電層３１に接する面は、下部電極２２の誘電層３１に接する面よりもラフネスが大きい粗面部４３とされている。これにより、この多層配線基板では、薄膜キャパシタＣｓの上部電極２１または下部電極２２と誘電層３１との界面での剥離を抑えることが可能となっている。
すなわち、薄膜キャパシタは部品キャパシタに比べると単位面積当たりの容量値が小さいという問題があった。薄膜キャパシタで実現可能な単位面積当たりの容量値は数μＦ／ｃｍ2である。単位面積当たりの容量値を向上させるためには、誘電層の比誘電率を大きくするか、誘電層の厚さを薄くする必要がある。
誘電層の比誘電率を大きくするためには、誘電層の材料を変えるのが効果的である。しかしながら、薄膜キャパシタでは、既に、部品キャパシタでも用いられている強誘電膜であるチタン酸ストロンチウムやチタン酸バリウム、チタン酸バリウムストロンチウム等を用いているため、大幅な比誘電率の向上は期待できない。
一方、誘電層の厚さについては、理論的には誘電層の厚さに反比例して容量値は増えることになるため、誘電層を薄くすることは非常に有効である。ただし、実際には導電層に凹凸が存在するため、誘電層の膜厚を単純に薄くするだけでは局所的に誘電層の膜厚が薄くなる部分の影響が大きくなってしまい、そのため、大幅な耐圧劣化、及び大幅なリーク電流の増加を招くことになる。
そこで、誘電層を形成する前に、導電層の表面を研磨等によりラフネスを改善させることで、局所的に誘電層の膜厚が薄くなる部分を無くすことが可能となり、誘電膜の膜厚を薄くすることが可能となる。
しかし、その一方で、導電層の表面ラフネスが改善する悪影響として、導電層と誘電層の密着性が低減してしまうことがあげられる。導電層と誘電層の密着性の低減は、その界面での剥離現象を引き起こすリスクを高めることになる。界面の剥離現象は、キャパシタとしての設計電気容量とのズレを大きくしたり、設計品質を満たさないことに繋がる。また、プリント配線板やインターポーザ基板としてのデラミネーション発生の起点となり、はんだリフロー等の加熱衝撃を受けることで層間剥離が生じたり、製品使用途中の発生熱による剥離が誘発され、製品寿命を短命化させる原因となってしまうという問題があった。
そこで、本実施の形態では、係留部１０Ｅにおける下部導電層４２の誘電層３１に接する面のラフネスを、機能領域１０Ｃにおける薄膜キャパシタＣｓの下部電極２２の誘電層３１に接する面のラフネスよりも大きくするようにしている。これにより、係留部１０Ｅに、下部導電層４２と誘電層３１との密着性を向上させるアンカー（係留）機能をもたせて、機能領域１０Ｃにおいて薄膜キャパシタＣｓの上部電極２１または下部電極２２と誘電層３１との界面での剥離を抑えることが可能となる。
係留部１０Ｅは、図２に示したように、外形線１０Ｆ、つまり基板領域１０Ａと加工領域１０Ｂとの境界線に沿って設けられていることが好ましい。外形線１０Ｆは、プリント配線板やインターポーザ基板のエッジ部分に相当し、ダイシングやルータ加工等の物理的な切削によるダメージにさらされる領域となる。この部分が、薄膜キャパシタＣｓの上部電極２１または下部電極２２と誘電層３１との界面での剥離を引き起こすリスクが最も高い場所の一つである。従って、係留部１０Ｅを外形線１０Ｆに沿って設けることにより、薄膜キャパシタＣｓの上部電極２１および下部電極２２と誘電層３１との界面での剥離を抑える効果を更に大きくすることが可能となる。
上部導電層４１および下部導電層４２は、それぞれ、上部電極２１および下部電極２２と同様の材料により構成されている。上部導電層４１および下部導電層４２は、それぞれ、上部電極２１および下部電極２２と連続して（共通層として）設けられていてもよいし、上部電極２１および下部電極２２とは非連続に（別の層として）設けられていてもよい。
誘電層３１は、機能領域１０Ｃと周辺領域１０Ｄとの共通層として（一つの連続した相として）設けられていることが好ましい。一般的な多層配線板の製造ラインにある装置での加工が難しいからである。
このような多層配線基板は、例えば、次のようにして製造することができる。
図３は、この多層配線基板の製造方法の流れを表し、図４ないし図７は、図３に示した製造方法を工程順に表したものである。まず、図４（Ａ）に示したように、下部電極２２および下部導電層４２の構成材料として、ニッケル箔等の金属箔５１を用意する（ステップＳ１０１）。
次いで、同じく図４（Ａ）に示したように、この金属箔５１の表面に対して、ラッピング・ポリッシング等により平滑化処理を行い、表面ラフネスを改善させる（ステップＳ１０２）。金属箔５１の表面ラフネスは、例えばＲｚ０．１μｍ以下になっているのが望ましい。これにより、機能領域１０Ｃの下部電極２２となる領域のラフネスが改善し、薄膜キャパシタＣｓの単位面積当たりの容量値を向上させることが可能となる。
続いて、図４（Ｂ）に示したように、金属箔５１の一部、具体的には、薄膜キャパシタＣｓとして寄与させない周辺領域１０Ｄの一部のラフネスを悪化させる（ステップＳ１０３）。そのラフネスは例えば少なくともＲｚ４μｍ、好適にはＲｚ８μｍとすることが望ましい。これにより、係留部１０Ｅの下部導電層４２となる領域のラフネスを、機能領域１０Ｃの下部電極２２となる領域のラフネスよりも大きく（荒く）させて、粗面部４３を形成する。
金属箔５１の一部のラフネスを悪化させる手法としては、例えば、レーザ照射（レーザ加工）を用いることが可能である。また、例えば、金属箔５１をドライフィルムフォトレジストで覆い、パターニングにより一部に開口を設け、薬液を用いた粗化処理により、金属箔５１の一部のラフネスを悪化させる方法でもよい。
続いて、図４（Ｃ）に示したように、金属箔５１の表面の全面に誘電層３１を設ける（ステップＳ１０４）。誘電層４１の形成方法としては、例えば、いわゆるゾル−ゲル法、誘電体フィラーとバインダー樹脂とを含む誘電体フィラー含有樹脂溶液を用いて塗工により誘電層を形成する塗工法、誘電体フィラーを含有したフィルムをラミネートする方法、スパッタ、蒸着等、種々の公知の方法を採用することが可能である。
そののち、図４（Ｄ）に示したように、誘電層３１の上に、上部電極２１および上部導電層４１を形成するための導電材料層５２を設ける（ステップＳ１０５）。導電材料層５２の形成方法としては、金属箔を用いて張り合わせる方法、めっき法で導電材料層５２を形成する方法、スパッタ、蒸着等、公知の種々の方法を採用することが可能である。
誘電層３１の上に導電材料層５２を設けたのち、例えばエッチング、より具体的にはウェットエッチングにより、金属箔５１を所定の形状に成形し、加工領域１０Ｂの金属箔５１を選択的に除去し、基板領域１０Ａのみに金属箔５１を残存させる。これにより、図５（Ａ）に示したように、機能領域１０Ｃには薄膜キャパシタＣｓの下部電極２２が形成され、ラフネスを悪化させた領域には、誘電層３１および下部導電層４２が積層された係留部１０Ｅが形成される（ステップＳ１０６）。
下部電極２２および係留部１０Ｅを形成したのち、図５（Ｂ）ないし図５（Ｅ）に示したように、下部電極２２および下部導電層４２の裏面に、第３配線層Ｌ３を形成するための金属箔５３を、樹脂層１２を間にして貼り合わせる。
金属箔５３の貼り合わせを行ったのち、図６（Ａ）に示したように、例えばエッチングにより、導電材料層５２を所定の形状に成形して、機能領域１０Ｃに薄膜キャパシタＣｓの上部電極２１を形成すると共に、係留部１０Ｅに上部導電層４１を形成する（ステップＳ１０７）。これにより、機能領域１０Ｃには、上部電極２１および下部電極２２の間に誘電層３１を有する薄膜キャパシタＣｓが形成される一方、周辺領域１０Ｄの一部に、上部導電層４１および下部導電層４２の間に誘電層３１を有する係留部１０Ｅが形成される。
これと同時に、同じく図６（Ａ）に示したように、金属箔５３を所定の形状に成形して第３配線層Ｌ３を形成する（ステップＳ１０８）。
金属箔５１，５３を成形したのち、図６（Ｂ）ないし図６（Ｄ）に示したように、上部電極２１および上部導電層４１の上に、第１配線層Ｌ１を形成するための金属箔５４を、樹脂層１１を間にして貼り合わせる。また、図６（Ｄ）ないし図６（Ｆ）、および図７（Ａ）に示したように、第３配線層Ｌ３の裏面に、第４配線層Ｌ４を形成するための金属箔５５を、樹脂層１３を間にして貼り合わせる。
金属箔５４，５５の貼り合わせを行ったのち、図７（Ｂ）に示したように、例えばエッチングにより、金属箔５４，５５を所定の形状に成形して第１配線層Ｌ１および第４配線層Ｌ４を形成する（ステップＳ１０９）。
最後に、同じく図７（Ｂ）に示したように、薄膜キャパシタＣｓの上部電極２１および下部電極２２に、例えばレーザ加工により、貫通ビア２１Ａ，２２Ａをそれぞれ接続する。以上により、図１に示した多層配線基板が完成する。
この多層配線基板では、係留部１０Ｅにおける下部導電層４２の誘電層３１に接する面のラフネスが、機能領域１０Ｃにおける下部電極２２の誘電層３１に接する面のラフネスよりも大きくなっている。よって、下部導電層４２の誘電層３１に接する面が荒れて表面積が増大することにより、下部導電層４２と誘電層３１との密着性が向上する。これにより、機能領域１０Ｃにおいて薄膜キャパシタＣｓの上部電極２１および下部電極２２と誘電層３１との界面での剥離が抑えられる。
また、下部電極２２の誘電層３１に接する面は、ラッピング・ポリッシング等により平滑化され、そのラフネスは例えばＲｚ０．１μｍ以下とされているので、誘電層３１の厚さを薄くしても耐圧劣化やリーク電流が抑えられている。よって、薄膜キャパシタＣｓの単位面積当たりの容量値が向上する。
これに対して、例えば図８に示したように、係留部１０Ｅを設けず、薄膜キャパシタの容量を高めるために上部電極１２１および下部電極１２２のラフネスを改善した場合には、ラフネス改善の悪影響として、上部電極１２１または下部電極１２２と誘電層１３１との密着性が低減してしまっていた。上部電極１２１または下部電極１２２と誘電層１３１との密着性の低減は、その界面での剥離現象を引き起こすリスクを高めることになっていた。界面の剥離現象は、キャパシタとしての設計電気容量とのズレを大きくしたり、設計品質を満たさないことに繋がっていた。また、プリント配線板やインターポーザ基板としてのデラミネーション発生の起点となり、はんだリフロー等の加熱衝撃を受けることで層間剥離が生じたり、製品使用途中の発生熱による剥離が誘発され、製品寿命を短命化させる原因となってしまっていた。なお、図８においては、図１に対応する構成要素には１００番台の同一の符号を付している。
このように本実施の形態では、係留部１０Ｅにおける下部導電層４２の誘電層３１に接する面のラフネスを、機能領域１０Ｃにおける薄膜キャパシタＣｓの下部電極２２の誘電層３１に接する面のラフネスよりも大きくするようにしている。よって、係留部１０Ｅにおいて下部導電層４２と誘電層３１との密着性を向上させ、機能領域１０Ｃにおいて薄膜キャパシタＣｓの上部電極２１または下部電極２２と誘電層３１との界面での剥離を抑えることが可能となる。
また、係留部１０Ｅを、外形線１０Ｆ、つまり基板領域１０Ａと加工領域１０Ｂとの境界線に沿って設けるようにしたので、ダイシングやルータ加工等の物理的な切削によるダメージから基板領域１０Ａを保護し、薄膜キャパシタＣｓの上部電極２１および下部電極２２と誘電層３１との界面での剥離を抑える効果を更に大きくすることが可能となる。
なお、上記実施の形態では、係留部１０Ｅを外形線１０Ｆに沿って配置する場合について説明したが、係留部１０Ｅは必ずしも外形線１０Ｆにある必要は無い。例えば、係留部１０Ｅは、薄膜キャパシタＣｓとして寄与する機能領域１０Ｃの周辺のみに設けられていてもよいし、薄膜キャパシタＣｓとして寄与する機能領域１０Ｃ以外の周辺領域１０Ｄの全てに設けられていてもよい。
また、上記実施の形態の製造方法では、最初に金属箔５１の表面ラフネスを改善させる場合について説明した。しかしながら、本実施の形態の要点は、薄膜キャパシタＣｓとして寄与する機能領域１０Ｃの下部電極２２は、誘電層３１を薄くすることによる高容量化を実現できるようにラフネスを改善しつつ、薄膜キャパシタＣｓとして寄与しない周辺領域１０Ｄの少なくとも一部に、下部導電層４２のラフネスを荒らした係留部１０Ｅを設けることで必要とされる密着性を得ることにある。従って、イニシャルの金属箔５１のラフネスが十分改善されている場合には、金属箔５１の表面ラフネスの改善工程を行わず、金属箔５１の表面の一部のラフネスを悪化させるだけでも、本実施の形態の効果は十分に得られる。
更に、イニシャルの金属箔５１のラフネスが、十分な密着性が得られるほど荒れている場合には、薄膜キャパシタＣｓとして寄与する機能領域１０Ｃの下部電極２２となる領域のみを選択的にラフネスを改善することによって、本実施の形態の効果は十分に得られることになる。下部電極２２となる領域のラフネスを選択的に改善する方法としては、例えば、ドライフィルムパターニングにより、金属箔５１のうち下部電極２２となる領域のみ露出させておき、その部分を電界研磨等によりラフネス改善することによって可能となる。あるいは、選択的な電界研磨以外の他の方法を選択的な研磨を行うことも可能である。
（第２の実施の形態）
図９は、本開示の第２の実施の形態に係る多層配線基板の断面構成を表したものである。この多層配線基板は、係留部１０Ｅが、外形線１０Ｆに加えて、周辺領域１０Ｄの貫通孔１０Ｇを囲んで設けられたものである。このことを除いては、この多層配線基板は第１の実施の形態と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
貫通孔１０Ｇは、多層配線基板の積層方向の全体を貫通して設けられたドリル貫通孔である。このような貫通孔１０Ｇの周辺は、ドリル加工による物理的な切削にさらされる領域となり、この部分も、薄膜キャパシタの導電層と誘電層の界面での剥離現象を引き起こすリスクが最も高い場所の一つである。従って、係留部１０Ｅを、貫通孔１０Ｇを囲んで配置することにより、薄膜キャパシタＣｓの上部電極２１および下部電極２２と誘電層３１との界面での剥離を抑える効果を更に大きくすることが可能となる。
この多層配線基板は、例えば次のようにして製造することができる。
図１０ないし図１２は、この多層配線基板の製造方法を工程順に表したものである。なお、製造方法の流れは第１の実施の形態と同様であるので、以下の説明においても図３のステップを参照して説明する。また、第１の実施の形態と重複する工程については図４を参照して説明する。
まず、第１の実施の形態と同様にして、図４（Ａ）に示した工程により、下部電極２２および下部導電層４２の構成材料として、ニッケル箔等の金属箔５１を用意する（ステップＳ１０１）。
次いで、第１の実施の形態と同様にして、同じく図４（Ａ）に示した工程により、この金属箔５１の表面に対して、ラッピング・ポリッシング等により平滑化処理を行い、表面ラフネスを改善させる（ステップＳ１０２）。
続いて、第１の実施の形態と同様にして、図４（Ｂ）に示した工程により、図１０（Ａ）に示したように、金属箔５１の一部、具体的には、薄膜キャパシタＣｓとして寄与させない周辺領域１０Ｄの一部のラフネスを悪化させる（ステップＳ１０３）。これにより、係留部１０Ｅの下部導電層４２となる領域のラフネスを、機能領域１０Ｃの下部電極２２となる領域のラフネスよりも大きく（荒く）させて粗面部４３を形成する。
続いて、第１の実施の形態と同様にして、図４（Ｃ）に示した工程により、同じく図１０（Ａ）に示したように、金属箔５１の表面の全面に誘電層３１を設ける（ステップＳ１０４）。
そののち、第１の実施の形態と同様にして、図４（Ｄ）に示した工程により、同じく図１０（Ａ）に示したように、誘電層３１の上に、上部電極２１および上部導電層４１を形成するための導電材料層５２を設ける（ステップＳ１０５）。
誘電層３１の上に導電材料層５２を設けたのち、例えばエッチングにより、金属箔５１を所定の形状に成形し、加工領域１０Ｂおよび貫通孔１０Ｇの形成予定領域の金属箔５１を選択的に除去する。これにより、図１０（Ｂ）に示したように、機能領域１０Ｃには薄膜キャパシタＣｓの下部電極２２が形成され、ラフネスを悪化させた領域には、誘電層３１および下部導電層４２が積層された係留部１０Ｅが形成される（ステップＳ１０６）。
下部電極２２および係留部１０Ｅを形成したのち、図１０（Ｃ）ないし図１０（Ｆ）に示したように、下部電極２２および下部導電層４２の裏面に、第３配線層Ｌ３を形成するための金属箔５３を、樹脂層１２を間にして貼り合わせる。
金属箔５３の貼り合わせを行ったのち、図１１（Ａ）に示したように、例えばエッチングにより、導電材料層５２を所定の形状に成形して、機能領域１０Ｃに薄膜キャパシタＣｓの上部電極２１を形成すると共に、係留部１０Ｅに上部導電層４１を形成する（ステップＳ１０７）。これにより、機能領域１０Ｃには、上部電極２１および下部電極２２の間に誘電層３１を有する薄膜キャパシタＣｓが形成される一方、周辺領域１０Ｄの一部に、上部導電層４１および下部導電層４２の間に誘電層３１を有する係留部１０Ｅが形成される。
これと同時に、同じく図１１（Ａ）に示したように、金属箔５３を所定の形状に成形して第３配線層Ｌ３を形成する（ステップＳ１０８）。
金属箔５１，５３を成形したのち、図１１（Ｂ）ないし図１１（Ｄ）に示したように、上部電極２１および上部導電層４１の上に、第１配線層Ｌ１を形成するための金属箔５４を、樹脂層１１を間にして貼り合わせる。また、図１１（Ｄ）ないし図１１（Ｆ）、および図１２（Ａ）に示したように、第３配線層Ｌ３の裏面に、第４配線層Ｌ４を形成するための金属箔５５を、樹脂層１３を間にして貼り合わせる。
金属箔５４，５５の貼り合わせを行ったのち、図１２（Ｂ）に示したように、例えばエッチングにより、金属箔５４，５５を所定の形状に成形して第１配線層Ｌ１および第４配線層Ｌ４を形成する（ステップＳ１０９）。
最後に、同じく図１２（Ｂ）に示したように、薄膜キャパシタＣｓの上部電極２１に、例えばレーザ加工により、貫通ビア２１Ａを接続する。また、ドリル加工により貫通孔１０Ｇを設ける。以上により、図９に示した多層配線基板が完成する。
この多層配線基板では、係留部１０Ｅが、外形線１０Ｆに加えて、周辺領域１０Ｄの貫通孔１０Ｇを囲んで設けられている。よって、薄膜キャパシタＣｓの上部電極２１および下部電極２２と誘電層３１との界面での剥離が更に確実に抑えられる。
このように本実施の形態では、第１の実施の形態の効果に加えて、係留部１０Ｅを、周辺領域１０Ｄの貫通孔１０Ｇを囲んで設けるようにしたので、薄膜キャパシタＣｓの上部電極２１および下部電極２２と誘電層３１との界面での剥離を抑える効果を更に大きくすることが可能となる。
なお、上記実施の形態では、係留部１０Ｅを外形線１０Ｆに沿って設けると共に、周辺領域１０Ｄの貫通孔１０Ｇを囲んで配置する場合について説明したが、係留部１０Ｅは必ずしも外形線１０Ｆおよび貫通孔１０Ｇの周囲のみにある必要は無い。例えば、係留部１０Ｅは、薄膜キャパシタＣｓとして寄与する機能領域１０Ｃの周辺のみに設けられていてもよいし、薄膜キャパシタＣｓとして寄与する機能領域１０Ｃ以外の周辺領域１０Ｄの全てに設けられていてもよい。
（第３の実施の形態）
図１３は、本開示の第３の実施の形態に係る多層配線基板の製造方法の流れを表し、図１４は、図１３に示した製造方法を工程順に表したものである。この製造方法は、金属箔５１に誘電層３１および導電材料層５２を積層したのちにレーザ加工によるラフネス悪化工程を行うことにおいて第１の実施の形態とは異なるものである。なお、第１の実施の形態と重複する工程については図４ないし図７を参照して説明する。また、この製造方法は第１の実施の形態の多層配線基板を製造する場合に限られるものではないが、以下の説明では例えば第１の実施の形態のように係留部１０Ｅを外形線１０Ｆに沿って設ける場合を例として説明する。
まず、第１の実施の形態と同様にして、図４（Ａ）に示した工程により、図１４（Ａ）に示したように、下部電極２２および下部導電層４２の構成材料として、ニッケル箔等の金属箔５１を用意する（ステップＳ１０１）。
次いで、第１の実施の形態と同様にして、同じく図４（Ａ）に示した工程により、同じく図１４（Ａ）に示したように、この金属箔５１の表面に対して、ラッピング・ポリッシング等により平滑化処理を行い、表面ラフネスを改善させる（ステップＳ１０２）。
続いて、図１４（Ｂ）に示したように、金属箔５１の表面の全面に誘電層３１を設ける（ステップＳ２０３）。
そののち、図１４（Ｃ）に示したように、誘電層３１の上に、上部電極２１および上部導電層４１を形成するための導電材料層５２を設ける（ステップＳ２０４）。
誘電層３１の上に導電材料層５２を設けたのち、図１４（Ｄ）に示したように、レーザ加工により、金属箔５１の誘電層３１に接する面の一部、具体的には、薄膜キャパシタＣｓとして寄与させない周辺領域１０Ｄの一部のラフネスを悪化させる（ステップＳ２０５）。具体的には、例えば金属箔５１の誘電層３１に接する面のラフネスを悪化させるためには、金属箔５１と誘電層３１との界面に焦点を合わせてレーザ光ＬＢを照射する。これにより、係留部１０Ｅの下部導電層４２となる領域のラフネスを、機能領域１０Ｃの下部電極２２となる領域のラフネスよりも大きく（荒く）させて粗面部４３を形成する。
レーザ加工を行ったのち、第１の実施の形態と同様にして、図５（Ａ）に示した工程により、例えばエッチングにより、金属箔５１を所定の形状に成形し、加工領域１０Ｂの金属箔５１を選択的に除去し、基板領域１０Ａのみに金属箔５１を残存させる。これにより、機能領域１０Ｃには薄膜キャパシタＣｓの下部電極２２が形成され、ラフネスを悪化させた領域には、誘電層３１および下部導電層４２が積層された係留部１０Ｅが形成される（ステップＳ２０６）。
下部電極２２および係留部１０Ｅを形成したのち、第１の実施の形態と同様にして、図５（Ｂ）ないし図５（Ｅ）に示した工程により、下部電極２２および下部導電層４２の裏面に、第３配線層Ｌ３を形成するための金属箔５３を、樹脂層１２を間にして貼り合わせる。
金属箔５３の貼り合わせを行ったのち、第１の実施の形態と同様にして、図６（Ａ）に示した工程により、例えばエッチングにより、導電材料層５２を所定の形状に成形して、機能領域１０Ｃに薄膜キャパシタＣｓの上部電極２１を形成すると共に、係留部１０Ｅに上部導電層４１を形成する（ステップＳ２０７）。これにより、機能領域１０Ｃには、上部電極２１および下部電極２２の間に誘電層３１を有する薄膜キャパシタＣｓが形成される一方、周辺領域１０Ｄの一部に、上部導電層４１および下部導電層４２の間に誘電層３１を有する係留部１０Ｅが形成される。
これと同時に、第１の実施の形態と同様にして、同じく図６（Ａ）に示した工程により、金属箔５３を所定の形状に成形して第３配線層Ｌ３を形成する（ステップＳ１０８）。
金属箔５１，５３を成形したのち、第１の実施の形態と同様にして、図６（Ｂ）ないし図７（Ｂ）に示した工程により、金属箔５４，５５の貼り合わせを行い、この金属箔５４，５５を所定の形状に成形して第１配線層Ｌ１および第４配線層Ｌ４を形成する（ステップＳ１０９）。
最後に、第１の実施の形態と同様にして、同じく図７（Ｂ）に示した工程により、薄膜キャパシタＣｓの上部電極２１および下部電極２２に、例えばレーザ加工により、貫通ビア２１Ａ，２２Ａをそれぞれ接続する。以上により、図１に示した多層配線基板が完成する。
本実施の形態の多層配線基板の作用および効果は、第１の実施の形態と同様である。
（変形例１）
なお、上記実施の形態では、係留部１０Ｅの下部導電層４２の誘電層３１に接する面のラフネスを、上部電極２１または下部電極２２の誘電層３１に接する面のラフネスよりも大きくする場合について説明した。しかしながら、図１５に示したように、係留部１０Ｅの上部導電層４１の誘電層３１に接する面のラフネスを、上部電極２１または下部電極２２の誘電層３１に接する面のラフネスよりも大きくすることも可能である。換言すれば、上部導電層４１の誘電層３１に接する面を粗面部４３とすることも可能である。その場合には、例えば導電材料層５２と誘電層３１との界面に焦点を合わせてレーザ光ＬＢを照射する。
（変形例２）
あるいは、図１６に示したように、係留部１０Ｅの上部導電層４１および下部導電層４２の両方について、それらの誘電層３１に接する面のラフネスを、上部電極２１または下部電極２２の誘電層３１に接する面のラフネスよりも大きくすることも可能である。換言すれば、上部導電層４１および下部導電層４２の両方の誘電層３１に接する面を粗面部４３とすることも可能である。このようにすれば、係留部１０Ｅの、上部導電層４１および下部導電層４２と誘電層３１との密着性を向上させるアンカー機能を更に強めて、機能領域１０Ｃにおいて薄膜キャパシタＣｓの上部電極２１または下部電極２２と誘電層３１との界面での剥離をより確実に抑えることが可能となる。
（第４の実施の形態）
図１７は、本開示の第４の実施の形態に係る多層配線基板の製造方法の流れを表し、図１８は、図１７に示した製造方法を工程順に表したものである。この製造方法は、金属箔５１を成形して下部導電層４２を形成したのちにレーザ加工によるラフネス悪化工程を行うようにしたことにおいて第３の実施の形態とは異なるものである。なお、第１の実施の形態と重複する工程については図４ないし図７を参照し、第３の実施の形態と重複する工程については図１４を参照して説明する。また、この製造方法は、第１の実施の形態の多層配線基板を製造する場合に限られるものではないが、本実施の形態では例えば第１の実施の形態のように係留部１０Ｅを外形線１０Ｆに沿って設ける場合を例として説明する。
まず、第１の実施の形態と同様にして、図４（Ａ）に示した工程により、下部電極２２および下部導電層４２の構成材料として、ニッケル箔等の金属箔５１を用意する（ステップＳ１０１）。
次いで、第１の実施の形態と同様にして、同じく図４（Ａ）に示した工程により、この金属箔５１の表面に対して、ラッピング・ポリッシング等により平滑化処理を行い、表面ラフネスを改善させる（ステップＳ１０２）。
続いて、第３の実施の形態と同様にして、図１４（Ｂ）に示した工程により、金属箔５１の表面の全面に誘電層３１を設ける（ステップＳ２０３）。
そののち、第３の実施の形態と同様にして、図１４（Ｃ）に示した工程により、図１８（Ａ）に示したように、誘電層３１の上に、上部電極２１および上部導電層４１を形成するための導電材料層５２を設ける（ステップＳ２０４）。
誘電層３１の上に導電材料層５２を設けたのち、第１の実施の形態と同様にして、図５（Ａ）に示した工程により、図１８（Ｂ）に示したように、例えばエッチングにより、金属箔５１を所定の形状に成形し、加工領域１０Ｂの金属箔５１を選択的に除去し、基板領域１０Ａのみに金属箔５１を残存させる。これにより、機能領域１０Ｃには薄膜キャパシタＣｓの下部電極２２が形成されると共に、周辺領域１０Ｄの一部に、誘電層３１および下部導電層４２が積層された係留部１０Ｅが形成される（ステップＳ３０５）。
下部電極２２および係留部１０Ｅを形成したのち、図１８（Ｃ）に示したように、レーザ加工により、下部導電層４２の誘電層３１に接する面の一部、具体的には、薄膜キャパシタＣｓとして寄与させない周辺領域１０Ｄの一部のラフネスを悪化させる（ステップＳ３０６）。具体的には、例えば下部導電層４２の誘電層３１に接する面のラフネスを悪化させるためには、下部導電層４２と誘電層３１との界面に焦点を合わせてレーザ光ＬＢを照射する。これにより、係留部１０Ｅの下部導電層４２の誘電層３１に接する面のラフネスを、機能領域１０Ｃの上部電極２１または下部電極２２の誘電層３１に接する面のラフネスよりも大きく（荒く）させて粗面部４３を形成する。
レーザ加工を行ったのち、第１の実施の形態と同様にして、図５（Ｂ）ないし図５（Ｅ）に示した工程により、下部電極２２および下部導電層４２の裏面に、第３配線層Ｌ３を形成するための金属箔５３を、樹脂層１２を間にして貼り合わせる。
金属箔５３の貼り合わせを行ったのち、第１の実施の形態と同様にして、図６（Ａ）に示した工程により、例えばエッチングにより、導電材料層５２を所定の形状に成形して、機能領域１０Ｃに薄膜キャパシタＣｓの上部電極２１を形成すると共に、係留部１０Ｅに上部導電層４１を形成する（ステップＳ３０７）。これにより、機能領域１０Ｃには、上部電極２１および下部電極２２の間に誘電層３１を有する薄膜キャパシタＣｓが形成される一方、周辺領域１０Ｄの一部に、上部導電層４１および下部導電層４２の間に誘電層３１を有する係留部１０Ｅが形成される。
これと同時に、第１の実施の形態と同様にして、同じく図６（Ａ）に示した工程により、金属箔５３を所定の形状に成形して第３配線層Ｌ３を形成する（ステップＳ１０８）。
金属箔５１，５３を成形したのち、第１の実施の形態と同様にして、図６（Ｂ）ないし図７（Ｂ）に示した工程により、金属箔５４，５５の貼り合わせを行い、この金属箔５４，５５を所定の形状に成形して第１配線層Ｌ１および第４配線層Ｌ４を形成する（ステップＳ１０９）。
最後に、第１の実施の形態と同様にして、同じく図７（Ｂ）に示した工程により、薄膜キャパシタＣｓの上部電極２１および下部電極２２に、例えばレーザ加工により、貫通ビア２１Ａ，２２Ａをそれぞれ接続する。以上により、図１に示した多層配線基板が完成する。
この多層配線基板の作用および効果は、第１の実施の形態と同様である。
なお、上記第３の実施の形態の変形例１（図１５）および変形例２（図１６）は本実施の形態にも適用可能である。
（第５の実施の形態）
図１９は、本開示の第４の実施の形態に係る多層配線基板の製造方法の流れを表し、図２０および図２１は、図１９に示した製造方法を工程順に表したものである。この製造方法は、薄膜キャパシタＣｓを形成したのちにレーザ加工によるラフネス悪化工程を行うようにしたことにおいて第３の実施の形態とは異なるものである。なお、第１の実施の形態と重複する工程については図４ないし図７を参照し、第３の実施の形態と重複する工程については図１４を参照して説明する。また、この製造方法は、第１の実施の形態の多層配線基板を製造する場合に限られるものではないが、本実施の形態では例えば第１の実施の形態のように係留部１０Ｅを外形線１０Ｆに沿って設ける場合を例として説明する。
まず、第１の実施の形態と同様にして、図４（Ａ）に示した工程により、下部電極２２および下部導電層４２の構成材料として、ニッケル箔等の金属箔５１を用意する（ステップＳ１０１）。
次いで、第１の実施の形態と同様にして、同じく図４（Ａ）に示した工程により、この金属箔５１の表面に対して、ラッピング・ポリッシング等により平滑化処理を行い、表面ラフネスを改善させる（ステップＳ１０２）。
続いて、第３の実施の形態と同様にして、図１４（Ｂ）に示した工程により、金属箔５１の表面の全面に誘電層３１を設ける（ステップＳ２０３）。
そののち、第３の実施の形態と同様にして、図１４（Ｃ）に示した工程により、図２０（Ａ）に示したように、誘電層３１の上に、上部電極２１および上部導電層４１を形成するための導電材料層５２を設ける（ステップＳ２０４）。
誘電層３１の上に導電材料層５２を設けたのち、第１の実施の形態と同様にして、図５（Ａ）に示した工程により、図２０（Ｂ）に示したように、例えばエッチングにより、金属箔５１を所定の形状に成形し、加工領域１０Ｂの金属箔５１を選択的に除去し、基板領域１０Ａのみに金属箔５１を残存させる。これにより、機能領域１０Ｃには薄膜キャパシタＣｓの下部電極２２が形成されると共に、周辺領域１０Ｄの一部に、誘電層３１および下部導電層４２が積層された係留部１０Ｅが形成される（ステップＳ４０５）。
下部電極２２および係留部１０Ｅを形成したのち、第１の実施の形態と同様にして、図５（Ｂ）ないし図５（Ｅ）に示した工程により、図２０（Ｃ）ないし図２０（Ｆ）に示したように、下部電極２２および下部導電層４２の裏面に、第３配線層Ｌ３を形成するための金属箔５３を、樹脂層１２を間にして貼り合わせる。
金属箔５３の貼り合わせを行ったのち、第１の実施の形態と同様にして、図６（Ａ）に示した工程により、図２１（Ａ）に示したように、例えばエッチングにより、導電材料層５２を所定の形状に成形して、機能領域１０Ｃに薄膜キャパシタＣｓの上部電極２１を形成すると共に、係留部１０Ｅに上部導電層４１を形成する（ステップＳ４０６）。これにより、機能領域１０Ｃには、上部電極２１および下部電極２２の間に誘電層３１を有する薄膜キャパシタＣｓが形成される一方、周辺領域１０Ｄの一部に、上部導電層４１および下部導電層４２の間に誘電層３１を有する係留部１０Ｅが形成される。
これと同時に、第１の実施の形態と同様にして、同じく図６（Ａ）に示した工程により、同じく図２１（Ａ）に示したように、金属箔５３を所定の形状に成形して第３配線層Ｌ３を形成する（ステップＳ４０７）。
上部電極２１および上部導電層４１を形成したのち、図２１（Ｂ）に示したように、レーザ加工により、下部導電層４２の誘電層３１に接する面の一部、具体的には、薄膜キャパシタＣｓとして寄与させない周辺領域１０Ｄの一部のラフネスを悪化させる（ステップＳ４０８）。具体的には、例えば下部導電層４２の誘電層３１に接する面のラフネスを悪化させるためには、下部導電層４２と誘電層３１との界面に焦点を合わせてレーザ光ＬＢを照射する。これにより、係留部１０Ｅの下部導電層４２の誘電層３１に接する面のラフネスを、機能領域１０Ｃの上部電極２１または下部電極２２の誘電層３１に接する面のラフネスよりも大きく（荒く）させて粗面部４３を形成する。
金属箔５１，５３を成形したのち、第１の実施の形態と同様にして、図６（Ｂ）ないし図７（Ｂ）に示した工程により、金属箔５４，５５の貼り合わせを行い、この金属箔５４，５５を所定の形状に成形して第１配線層Ｌ１および第４配線層Ｌ４を形成する（ステップＳ１０９）。
最後に、第１の実施の形態と同様にして、同じく図７（Ｂ）に示した工程により、薄膜キャパシタＣｓの上部電極２１および下部電極２２に、例えばレーザ加工により、貫通ビア２１Ａ，２２Ａをそれぞれ接続する。以上により、図１に示した多層配線基板が完成する。
この多層配線基板の作用および効果は、第１の実施の形態と同様である。
（変形例３）
なお、上記実施の形態では、金属箔５１および導電材料層５２を成形して薄膜キャパシタＣｓおよび係留部１０Ｅを形成したのちにレーザ加工を行うようにした場合について説明した。しかしながら、例えば図２２に示したように、第１配線層Ｌ１および第４配線層Ｌ４を形成し（ステップＳ１０９）、薄膜キャパシタＣｓが多層配線基板に内蔵されたのちにレーザ加工を行う（ステップＳ４０８）ことも可能である。
また、上記第３の実施の形態の変形例１（図１５）および変形例２（図１６）は、本実施の形態または変形例３にも適用可能である。
（第６の実施の形態）
図２３は、本開示の第６の実施の形態に係る多層配線基板の断面構成を表したものである。この多層配線基板は、係留部１０Ｅにおいて、上部導電層４１と下部導電層４２とが、連結部４４を介して誘電層３１を貫通して物理的につながっており、電気的にも短絡（ショート）しているものである。これにより、この多層配線基板では、第１の実施の形態と同様に、薄膜キャパシタＣｓの上部電極２１または下部電極２２と誘電層３１との界面での剥離を抑えることが可能となっている。このことを除いては、本実施の形態は第１の実施の形態と同様の構成、作用および効果を有している。
この多層配線基板は、例えば、次のようにして製造することができる。
図２４は、この多層配線基板の製造方法の流れを表したものである。なお、第１の実施の形態と重複する工程については図４ないし図７を参照し、第３の実施の形態と重複する工程については図１４を参照して説明する。また、この製造方法は第１の実施の形態の多層配線基板を製造する場合に限られるものではないが、以下の説明では例えば第１の実施の形態のように係留部１０Ｅを外形線１０Ｆに沿って設ける場合を例として説明する。
まず、第１の実施の形態と同様にして、図４（Ａ）に示した工程により、下部電極２２および下部導電層４２の構成材料として、ニッケル箔等の金属箔５１を用意する（ステップＳ１０１）。
次いで、第１の実施の形態と同様にして、同じく図４（Ａ）に示した工程により、この金属箔５１の表面に対して、ラッピング・ポリッシング等により平滑化処理を行い、表面ラフネスを改善させる（ステップＳ１０２）。
続いて、第３の実施の形態と同様にして、図１４（Ｂ）に示した工程により、金属箔５１の表面の全面に誘電層３１を設ける（ステップＳ２０３）。
そののち、第３の実施の形態と同様にして、図１４（Ｃ）に示した工程により、誘電層３１の上に、上部電極２１および上部導電層４１を形成するための導電材料層５２を設ける（ステップＳ２０４）。
誘電層３１の上に導電材料層５２を設けたのち、レーザ加工により金属箔５１と導電材料層５２とを、連結部４４を介して誘電層３１を貫通して物理的につなげる（ステップＳ５０５）。
レーザ加工を行ったのち、第１の実施の形態と同様にして、図５（Ａ）に示した工程により、例えばエッチングにより、金属箔５１を所定の形状に成形し、加工領域１０Ｂの金属箔５１を選択的に除去し、基板領域１０Ａのみに金属箔５１を残存させる。これにより、機能領域１０Ｃには薄膜キャパシタＣｓの下部電極２２が形成され、金属箔５１と導電材料層５２とを物理的につなげた領域には、誘電層３１および下部導電層４２が積層された係留部１０Ｅが形成される（ステップＳ５０６）。その際、係留部１０Ｅは薄膜キャパシタＣｓとして寄与しない周辺領域１０Ｄの一部なので、誘電層３１がレーザ加工により焼損などのダメージを受け、下部導電層４２（金属箔５１）と導電材料層５２とが連結部４４を介して電気的に短絡（ショート）していても問題は生じない。
下部電極２２および係留部１０Ｅを形成したのち、第１の実施の形態と同様にして、図５（Ｂ）ないし図５（Ｅ）に示した工程により、下部電極２２および下部導電層４２の裏面に、第３配線層Ｌ３を形成するための金属箔５３を、樹脂層１２を間にして貼り合わせる。
金属箔５３の貼り合わせを行ったのち、第１の実施の形態と同様にして、図６（Ａ）に示した工程により、例えばエッチングにより、導電材料層５２を所定の形状に成形して、機能領域１０Ｃに薄膜キャパシタＣｓの上部電極２１を形成すると共に、係留部１０Ｅに上部導電層４１を形成する（ステップＳ５０７）。これにより、機能領域１０Ｃには、上部電極２１および下部電極２２の間に誘電層３１を有する薄膜キャパシタＣｓが形成される一方、周辺領域１０Ｄの一部に、上部導電層４１および下部導電層４２の間に誘電層３１を有する係留部１０Ｅが形成される。
これと同時に、第１の実施の形態と同様にして、同じく図６（Ａ）に示した工程により、金属箔５３を所定の形状に成形して第３配線層Ｌ３を形成する（ステップＳ１０８）。
金属箔５１，５３を成形したのち、第１の実施の形態と同様にして、図６（Ｂ）ないし図７（Ｂ）に示した工程により、金属箔５４，５５の貼り合わせを行い、この金属箔５４，５５を所定の形状に成形して第１配線層Ｌ１および第４配線層Ｌ４を形成する（ステップＳ１０９）。
最後に、第１の実施の形態と同様にして、同じく図７（Ｂ）に示した工程により、薄膜キャパシタＣｓの上部電極２１および下部電極２２に、例えばレーザ加工により、貫通ビア２１Ａ，２２Ａをそれぞれ接続する。以上により、図２３に示した多層配線基板が完成する。
また、この多層配線基板は、例えば、次のようにして製造することも可能である。
図２５は、この多層配線基板の他の製造方法の流れを表したものである。なお、第１の実施の形態と重複する工程については図４ないし図７を参照し、第３の実施の形態と重複する工程については図１４を参照して説明する。また、この製造方法は、第１の実施の形態の多層配線基板を製造する場合に限られるものではないが、本実施の形態では例えば第１の実施の形態のように係留部１０Ｅを外形線１０Ｆに沿って設ける場合を例として説明する。
まず、第１の実施の形態と同様にして、図４（Ａ）に示した工程により、下部電極２２および下部導電層４２の構成材料として、ニッケル箔等の金属箔５１を用意する（ステップＳ１０１）。
次いで、第１の実施の形態と同様にして、同じく図４（Ａ）に示した工程により、この金属箔５１の表面に対して、ラッピング・ポリッシング等により平滑化処理を行い、表面ラフネスを改善させる（ステップＳ１０２）。
続いて、第３の実施の形態と同様にして、図１４（Ｂ）に示した工程により、金属箔５１の表面の全面に誘電層３１を設ける（ステップＳ２０３）。
そののち、第３の実施の形態と同様にして、図１４（Ｃ）に示した工程により、誘電層３１の上に、上部電極２１および上部導電層４１を形成するための導電材料層５２を設ける（ステップＳ２０４）。
誘電層３１の上に導電材料層５２を設けたのち、第１の実施の形態と同様にして、図５（Ａ）に示した工程により、例えばエッチングにより、金属箔５１を所定の形状に成形し、加工領域１０Ｂの金属箔５１を選択的に除去し、基板領域１０Ａのみに金属箔５１を残存させる。これにより、機能領域１０Ｃには薄膜キャパシタＣｓの下部電極２２が形成されると共に、周辺領域１０Ｄの一部に、誘電層３１および下部導電層４２が積層された係留部１０Ｅが形成される（ステップＳ６０５）。
下部電極２２および係留部１０Ｅを形成したのち、レーザ加工により、係留部１０Ｅにおける下部導電層４２と導電材料層５２とを、連結部４４を介して誘電層３１を貫通して物理的につなげる（ステップＳ６０６）。
レーザ加工を行ったのち、第１の実施の形態と同様にして、図５（Ｂ）ないし図５（Ｅ）に示した工程により、下部電極２２および下部導電層４２の裏面に、第３配線層Ｌ３を形成するための金属箔５３を、樹脂層１２を間にして貼り合わせる。なお、金属箔５３の貼り合わせは、レーザ加工の前に行うことも可能である。
金属箔５３の貼り合わせを行ったのち、第１の実施の形態と同様にして、図６（Ａ）に示した工程により、例えばエッチングにより、導電材料層５２を所定の形状に成形して、機能領域１０Ｃに薄膜キャパシタＣｓの上部電極２１を形成すると共に、係留部１０Ｅに上部導電層４１を形成する（ステップＳ６０７）。これにより、機能領域１０Ｃには、上部電極２１および下部電極２２の間に誘電層３１を有する薄膜キャパシタＣｓが形成される一方、周辺領域１０Ｄの一部に、上部導電層４１および下部導電層４２の間に誘電層３１を有する係留部１０Ｅが形成される。
また、第１の実施の形態と同様にして、同じく図６（Ａ）に示した工程により、金属箔５３を所定の形状に成形して第３配線層Ｌ３を形成する（ステップＳ１０８）。
金属箔５１，５３を成形したのち、第１の実施の形態と同様にして、図６（Ｂ）ないし図７（Ｂ）に示した工程により、金属箔５４，５５の貼り合わせを行い、この金属箔５４，５５を所定の形状に成形して第１配線層Ｌ１および第４配線層Ｌ４を形成する（ステップＳ１０９）。
最後に、第１の実施の形態と同様にして、同じく図７（Ｂ）に示した工程により、薄膜キャパシタＣｓの上部電極２１および下部電極２２に、例えばレーザ加工により、貫通ビア２１Ａ，２２Ａをそれぞれ接続する。以上により、図２３に示した多層配線基板が完成する。
あるいは、この多層配線基板は、例えば、次のようにして製造することも可能である。
図２６は、この多層配線基板の更に他の製造方法の流れを表したものである。なお、第１の実施の形態と重複する工程については図４ないし図７を参照し、第３の実施の形態と重複する工程については図１４を参照して説明する。また、この製造方法は、第１の実施の形態の多層配線基板を製造する場合に限られるものではないが、本実施の形態では例えば第１の実施の形態のように係留部１０Ｅを外形線１０Ｆに沿って設ける場合を例として説明する。
まず、第１の実施の形態と同様にして、図４（Ａ）に示した工程により、下部電極２２および下部導電層４２の構成材料として、ニッケル箔等の金属箔５１を用意する（ステップＳ１０１）。
次いで、第１の実施の形態と同様にして、同じく図４（Ａ）に示した工程により、この金属箔５１の表面に対して、ラッピング・ポリッシング等により平滑化処理を行い、表面ラフネスを改善させる（ステップＳ１０２）。
続いて、第３の実施の形態と同様にして、図１４（Ｂ）に示した工程により、金属箔５１の表面の全面に誘電層３１を設ける（ステップＳ２０３）。
そののち、第３の実施の形態と同様にして、図１４（Ｃ）に示した工程により、誘電層３１の上に、上部電極２１および上部導電層４１を形成するための導電材料層５２を設ける（ステップＳ２０４）。
誘電層３１の上に導電材料層５２を設けたのち、第１の実施の形態と同様にして、図５（Ａ）に示した工程により、例えばエッチングにより、金属箔５１を所定の形状に成形し、加工領域１０Ｂの金属箔５１を選択的に除去し、基板領域１０Ａのみに金属箔５１を残存させる。これにより、機能領域１０Ｃには薄膜キャパシタＣｓの下部電極２２が形成されると共に、周辺領域１０Ｄの一部に、誘電層３１および下部導電層４２が積層された係留部１０Ｅが形成される（ステップＳ７０５）。
下部電極２２および係留部１０Ｅを形成したのち、第１の実施の形態と同様にして、図５（Ｂ）ないし図５（Ｅ）に示した工程により、下部電極２２および下部導電層４２の裏面に、第３配線層Ｌ３を形成するための金属箔５３を、樹脂層１２を間にして貼り合わせる。
金属箔５３の貼り合わせを行ったのち、第１の実施の形態と同様にして、図６（Ａ）に示した工程により、例えばエッチングにより、導電材料層５２を所定の形状に成形して、機能領域１０Ｃに薄膜キャパシタＣｓの上部電極２１を形成すると共に、係留部１０Ｅに上部導電層４１を形成する（ステップＳ７０６）。これにより、機能領域１０Ｃには、上部電極２１および下部電極２２の間に誘電層３１を有する薄膜キャパシタＣｓが形成される一方、周辺領域１０Ｄの一部に、上部導電層４１および下部導電層４２の間に誘電層３１を有する係留部１０Ｅが形成される。
これと同時に、第１の実施の形態と同様にして、同じく図６（Ａ）に示した工程により、金属箔５３を所定の形状に成形して第３配線層Ｌ３を形成する（ステップＳ７０７）。
上部電極２１，上部導電層４１および第３配線層Ｌ３を形成したのち、レーザ加工により、上部導電層４１と下部導電層４２とを、連結部４４を介して誘電層３１を貫通して物理的につなげる（ステップＳ７０８）。
金属箔５１，５３を成形したのち、第１の実施の形態と同様にして、図６（Ｂ）ないし図７（Ｂ）に示した工程により、金属箔５４，５５の貼り合わせを行い、この金属箔５４，５５を所定の形状に成形して第１配線層Ｌ１および第４配線層Ｌ４を形成する（ステップＳ１０９）。
最後に、第１の実施の形態と同様にして、同じく図７（Ｂ）に示した工程により、薄膜キャパシタＣｓの上部電極２１および下部電極２２に、例えばレーザ加工により、貫通ビア２１Ａ，２２Ａをそれぞれ接続する。以上により、図２３に示した多層配線基板が完成する。
なお、図２６に示した製造方法において、変形例３と同様にして、図２７に示したように、第１配線層Ｌ１および第４配線層Ｌ４を形成し（ステップＳ１０９）、薄膜キャパシタＣｓが多層配線基板に内蔵されたのちにレーザ加工を行う（ステップＳ７０８）ことも可能である。
この多層配線基板では、係留部１０Ｅにおける上部導電層４１と下部導電層４２とが、連結部４４を介して誘電層３１を貫通して物理的につながっているので、上部導電層４１および下部導電層４２の密着性が向上する。これにより、機能領域１０Ｃにおいて薄膜キャパシタＣｓの上部電極２１および下部電極２２と誘電層３１との界面での剥離が抑えられる。
このように本実施の形態では、係留部１０Ｅにおける上部導電層４１と下部導電層４２とを、誘電層３１を貫通して物理的につなげるようにしている。よって、係留部１０Ｅにおいて上部導電層４１および下部導電層４２の密着性を向上させ、機能領域１０Ｃにおいて薄膜キャパシタＣｓの上部電極２１または下部電極２２と誘電層３１との界面での剥離を抑えることが可能となる。
（変形例４）
なお、上記実施の形態では、係留部１０Ｅにおいて、上部導電層４１と下部導電層４２とが、誘電層３１を貫通して物理的につながっている場合について説明したが、本実施の形態と第１の実施の形態とを組み合わせることも可能である。例えば図２８に示したように、係留部１０Ｅにおいて、上部導電層４１または下部導電層４２の誘電層３１に接する面のラフネスが、上部電極２１または下部電極２２の誘電層３１に接する面のラフネスよりも大きく（換言すれば、上部導電層４１または下部導電層４２の誘電層３１に接する面が粗面部４３とされており）、かつ、上部導電層４１と下部導電層４２とが、誘電層３１を貫通して物理的につながっていてもよい。係留部１０Ｅは薄膜キャパシタＣｓとして寄与しない周辺領域１０Ｄの一部であることから、ラフネス悪化工程において誘電層３１がダメージを受けて（例えばレーザ加工により焼損してしまって）、上部導電層４１と下部導電層４２とが物理的につながり、電気的に短絡（ショート）してしまっても問題は生じない。
（第７の実施の形態）
図２９は、本開示の第７の実施の形態に係る多層配線基板の断面構成を表したものである。この多層配線基板７は、例えばインターポーザ基板として用いられるものであり、第１の実施の形態の薄膜キャパシタＣｓが内蔵された基板本体部７１を有している。基板本体部７１には、例えば外形線１０Ｆに沿って、第１または第６の実施の形態と同様の係留部１０Ｅが設けられている。
基板本体部７１の上面には、薄膜キャパシタＣｓの上方に、半導体素子７２が実装されている。半導体素子７２が実装された基板本体部７１の上面は、保護膜７３で被覆されている。
また、図３０に示したように、半導体素子７２に代えて、ＩＣチップ７４などを実装することも可能である。
この多層配線基板７は、例えば、第１，第３ないし第５の実施の形態と同様にして製造することができ、その作用および効果も第１または第６の実施の形態と同様である。
（第８の実施の形態）
図３１は、本開示の第８の実施の形態に係る多層配線基板の断面構成を表したものである。この多層配線基板８は、例えば、ＰｏＰと呼ばれる多段に重ねられた構造のインターポーザ基板であり、第７の実施の形態に係る多層配線基板７を複数層（例えば図３１では二層）重ねた構成を有している。
本実施の形態では、半導体素子７２と、多層配線基板７の基板本体部７１に埋め込まれた薄膜キャパシタＣｓとの間の配線距離を最短にすることが可能となり、半導体素子７２から見たパッケージ全体のインダクタンスを低減することが可能となる。
（第９の実施の形態）
図３２は、本開示の第９の実施の形態に係る半導体装置の構成を表したものである。この半導体装置９は、例えばマザーボード８０上に、ＤＣ／ＤＣ電源回路９１と、バルクチップ９２と、インターポーザ基板として第８の実施の形態に係る多層配線基板８とを実装したものである。マザーボード８０は、第１配線層（ＧＮＤ）Ｌ１および第２配線層（電源供給配線）Ｌ２を、樹脂層８１，８２，８３を間にして積層した構成を有するプリント配線基板である。マザーボード８０内部には、第１配線層Ｌ１および第２配線層Ｌ２と、それらの間の樹脂層８２とにより、上記第１または第６の実施の形態に係る薄膜キャパシタＣｓおよび係留部１０Ｅが構成されている。
この半導体装置では、マザーボード８０が上記実施の形態の多層配線基板により構成されているので、機能領域１０Ｃにおいて薄膜キャパシタＣｓの上部電極２１または下部電極２２と誘電層３１との界面での剥離が抑えられており、製品寿命が長くなる。
以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態では、周辺領域１０Ｄの一部に係留部１０Ｅを設ける場合について説明したが、係留部１０Ｅは、周辺領域１０Ｄの少なくとも一部に設けられていればよい。例えば、係留部１０Ｅは、周辺領域１０Ｄの全部に設けられていてもよい。
また、上記実施の形態では、係留部１０Ｅが上部導電層４１および下部導電層４２の間に誘電層３１を積層した構成を有している場合について説明したが、係留部１０Ｅは、誘電層３１と下部導電層４２とを積層した構成を有し、下部導電層４２の誘電層３１に接する面が粗面部４３とされていてもよい。または、係留部１０Ｅは、誘電層３１と上部導電層４１とを積層した構成を有し、上部導電層４１の誘電層３１に接する面が粗面部４３とされていてもよい。
更に、例えば、上記実施の形態では、多層配線基板または半導体装置の構成を具体的に挙げて説明したが、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。
なお、本技術は以下のような構成を取ることも可能である。
（１）
上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
前記周辺領域の少なくとも一部に、前記誘電層および導電層が積層された係留部が設けられ、
前記導電層の前記誘電層に接する面のラフネスが、前記上部電極または前記下部電極の前記誘電層に接する面のラフネスよりも大きい
多層配線基板。
（２）
前記誘電層は、前記機能領域と前記周辺領域との共通層として設けられている
前記（１）記載の多層配線基板。
（３）
前記係留部が、外形線に沿って設けられている
前記（１）または（２）記載の多層配線基板。
（４）
前記周辺領域に貫通孔が設けられており、
前記係留部は、前記貫通孔を囲んで設けられている
前記（１）ないし（３）のいずれか１項に記載の多層配線基板。
（５）
前記係留部は、上部導電層および下部導電層の間に前記誘電層を有し、前記上部導電層と前記下部導電層とが、前記誘電層を貫通して物理的につながっている
前記（１）ないし（４）のいずれか１項に記載の多層配線基板。
（６）
金属箔の表面の一部のラフネスを悪化させる工程と、
前記金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記ラフネスを悪化させた領域に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成する工程と
を含む多層配線基板の製造方法。
（７）
前記金属箔の表面の一部のラフネスを悪化させる工程の前に、前記金属箔の表面のうち少なくとも前記下部電極となる領域のラフネスを改善させる工程を含む
前記（６）記載の多層配線基板の製造方法。
（８）
前記ラフネスを悪化させる手法として、レーザ加工を用いる
前記（６）または（７）記載の多層配線基板の製造方法。
（９）
前記ラフネスを悪化させる手法として、薬液による粗化処理を用いる
前記（６）または（７）記載の多層配線基板の製造方法。
（１０）
金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
レーザ加工により前記金属箔または前記導電材料層の前記誘電層に接する面の一部のラフネスを悪化させる工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記ラフネスを悪化させた領域に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と
を含む多層配線基板の製造方法。
（１１）
金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
レーザ加工により前記係留部における前記下部導電層または前記導電材料層の前記誘電層に接する面のラフネスを悪化させる工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成する工程と
を含む多層配線基板の製造方法。
（１２）
金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と、
レーザ加工により前記係留部における前記上部導電層または前記下部導電層の前記誘電層に接する面のラフネスを悪化させる工程と
を含む多層配線基板の製造方法。
（１３）
上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
前記周辺領域の少なくとも一部に、上部導電層および下部導電層の間に前記誘電層を有する係留部が設けられ、
前記上部導電層と前記下部導電層とが、前記誘電層を貫通して物理的につながっている
多層配線基板。
（１４）
金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
レーザ加工により前記金属箔と前記導電材料層とを、前記誘電層を貫通して物理的につなげる工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記金属箔と前記導電材料層とを物理的につなげた領域に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と
を含む多層配線基板の製造方法。
（１５）
金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
レーザ加工により前記係留部における前記下部導電層と前記導電材料層とを、前記誘電層を貫通して物理的につなげる工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と
を含む多層配線基板の製造方法。
（１６）
金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と、
レーザ加工により前記係留部における前記上部導電層と前記下部導電層とを、前記誘電層を貫通して物理的につなげる工程と
を含む多層配線基板の製造方法。
（１７）
チップおよび多層配線基板を備え、
前記多層配線基板は、
上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
前記周辺領域の少なくとも一部に、前記誘電層および導電層が積層された係留部が設けられ、
前記導電層の前記誘電層に接する面のラフネスが、前記上部電極または前記下部電極の前記誘電層に接する面のラフネスよりも大きい
半導体装置。
（１８）
チップおよび多層配線基板を備え、
前記多層配線基板は、
上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
前記周辺領域の少なくとも一部に、上部導電層および下部導電層の間に前記誘電層を有する係留部が設けられ、
前記上部導電層と前記下部導電層とが、前記誘電層を貫通して物理的につながっている
半導体装置。
１０Ａ…基板領域、１０Ｂ…加工領域、１０Ｃ…機能領域、１０Ｄ…周辺領域、１０Ｅ…係留部、１１，１２，１３…樹脂層、２１…上部電極、２２…下部電極、３１…誘電層、４１…上部導電層、４２…下部導電層、５１…金属箔、Ｃｓ…薄膜キャパシタ、Ｌ１…第１配線層、Ｌ２…第２配線層、Ｌ３…第３配線層、Ｌ４…第４配線層

Claims (13)

  1. 上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
    前記周辺領域の少なくとも一部に、前記誘電層および導電層が積層された係留部が設けられ、
    前記導電層の前記誘電層に接する面のラフネスが、前記上部電極または前記下部電極の前記誘電層に接する面のラフネスよりも大きい
    多層配線基板。
  2. 前記誘電層は、前記機能領域と前記周辺領域との共通層として設けられている
    請求項１記載の多層配線基板。
  3. 前記係留部が、外形線に沿って設けられている
    請求項１または２記載の多層配線基板。
  4. 前記周辺領域に貫通孔が設けられており、
    前記係留部は、前記貫通孔を囲んで設けられている
    請求項１ないし３のいずれか１項に記載の多層配線基板。
  5. 前記係留部は、上部導電層および下部導電層の間に前記誘電層を有し、前記上部導電層と前記下部導電層とが、前記誘電層を貫通して物理的につながっている
    請求項１ないし４のいずれか１項に記載の多層配線基板。
  6. 金属箔の表面の一部のラフネスを悪化させる工程と、
    前記金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
    前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記ラフネスを悪化させた領域に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
    前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成する工程と
    を含む多層配線基板の製造方法。
  7. 前記金属箔の表面の一部のラフネスを悪化させる工程の前に、前記金属箔の表面のうち少なくとも前記下部電極となる領域のラフネスを改善させる工程を含む
    請求項６記載の多層配線基板の製造方法。
  8. 前記ラフネスを悪化させる手法として、レーザ加工を用いる
    請求項６または７記載の多層配線基板の製造方法。
  9. 前記ラフネスを悪化させる手法として、薬液による粗化処理を用いる
    請求項６または７記載の多層配線基板の製造方法。
  10. 金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
    レーザ加工により前記金属箔または前記導電材料層の前記誘電層に接する面の一部のラフネスを悪化させる工程と、
    前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記ラフネスを悪化させた領域に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
    前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と
    を含む多層配線基板の製造方法。
  11. 金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
    前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
    レーザ加工により前記係留部における前記下部導電層または前記導電材料層の前記誘電層に接する面のラフネスを悪化させる工程と、
    前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成する工程と
    を含む多層配線基板の製造方法。
  12. 金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
    前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
    前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と、
    レーザ加工により前記係留部における前記上部導電層または前記下部導電層の前記誘電層に接する面のラフネスを悪化させる工程と
    を含む多層配線基板の製造方法。
  13. チップおよび多層配線基板を備え、
    前記多層配線基板は、
    上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
    前記周辺領域の少なくとも一部に、前記誘電層および導電層が積層された係留部が設けられ、
    前記導電層の前記誘電層に接する面のラフネスが、前記上部電極または前記下部電極の前記誘電層に接する面のラフネスよりも大きい
    半導体装置。
JP2011124604A 2011-06-02 2011-06-02 多層配線基板およびその製造方法、並びに半導体装置 Expired - Fee Related JP5757163B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011124604A JP5757163B2 (ja) 2011-06-02 2011-06-02 多層配線基板およびその製造方法、並びに半導体装置
US13/480,925 US9672983B2 (en) 2011-06-02 2012-05-25 Peel resistant multilayer wiring board with thin film capacitor and manufacturing method thereof
CN201210167121.6A CN102821545B (zh) 2011-06-02 2012-05-25 多层布线板、其制造方法以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011124604A JP5757163B2 (ja) 2011-06-02 2011-06-02 多層配線基板およびその製造方法、並びに半導体装置

Publications (3)

Publication Number Publication Date
JP2012253195A JP2012253195A (ja) 2012-12-20
JP2012253195A5 JP2012253195A5 (ja) 2014-07-10
JP5757163B2 true JP5757163B2 (ja) 2015-07-29

Family

ID=47261548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011124604A Expired - Fee Related JP5757163B2 (ja) 2011-06-02 2011-06-02 多層配線基板およびその製造方法、並びに半導体装置

Country Status (3)

Country Link
US (1) US9672983B2 (ja)
JP (1) JP5757163B2 (ja)
CN (1) CN102821545B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
MY175520A (en) * 2014-02-21 2020-07-01 Mitsui Mining & Smelting Co Ltd Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
KR20160004090A (ko) * 2014-07-02 2016-01-12 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법
JP2016219737A (ja) * 2015-05-26 2016-12-22 ソニー株式会社 電子機器
CN106658964A (zh) * 2015-10-28 2017-05-10 碁鼎科技秦皇岛有限公司 电路板及其制作方法
WO2017183135A1 (ja) 2016-04-20 2017-10-26 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
JP6704129B2 (ja) * 2016-04-21 2020-06-03 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
KR101813374B1 (ko) * 2016-05-13 2017-12-28 삼성전기주식회사 박막 커패시터 및 그 제조방법
CN107613642B (zh) * 2017-08-31 2019-06-07 江苏普诺威电子股份有限公司 含阶梯槽埋容线路板的制作方法
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
WO2020203665A1 (ja) * 2019-04-02 2020-10-08 三菱電機株式会社 複合プリント配線板およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275298B2 (en) * 2001-10-23 2007-10-02 Schindel David W Ultrasonic printed circuit board transducer
EP1500638B1 (de) * 2003-07-21 2008-05-07 Abb Research Ltd. Laserbestrahlte metallisierte Elektrokeramik
US7056800B2 (en) * 2003-12-15 2006-06-06 Motorola, Inc. Printed circuit embedded capacitors
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
JP4028863B2 (ja) * 2004-09-10 2007-12-26 富士通株式会社 基板製造方法
JP3816508B2 (ja) 2004-11-04 2006-08-30 三井金属鉱業株式会社 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
JP4461386B2 (ja) * 2005-10-31 2010-05-12 Ｔｄｋ株式会社 薄膜デバイスおよびその製造方法
KR100793916B1 (ko) * 2006-04-05 2008-01-15 삼성전기주식회사 인쇄회로기판 내장형 커패시터의 제조방법
KR100878414B1 (ko) * 2006-10-27 2009-01-13 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 제조방법
KR100881695B1 (ko) * 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법
JP4876173B2 (ja) * 2008-01-25 2012-02-15 イビデン株式会社 多層配線板およびその製造方法
JP5659592B2 (ja) * 2009-11-13 2015-01-28 ソニー株式会社 印刷回路基板の製造方法

Also Published As

Publication number Publication date
CN102821545B (zh) 2018-02-02
US20120307469A1 (en) 2012-12-06
JP2012253195A (ja) 2012-12-20
CN102821545A (zh) 2012-12-12
US9672983B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
JP5757163B2 (ja) 多層配線基板およびその製造方法、並びに半導体装置
JP5339384B2 (ja) ラミネートキャパシタおよび集積回路基板
CN1993012B (zh) 能以简单结构减小宽频带上的噪声的多层接线板
US8405953B2 (en) Capacitor-embedded substrate and method of manufacturing the same
JP5756958B2 (ja) 多層回路基板
US20020054471A1 (en) Method of making a parallel capacitor laminate
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
US10340243B2 (en) Circuit substrate and method for manufacturing circuit substrate
JP6927544B2 (ja) 薄膜キャパシター及びその製造方法
JP2011238923A (ja) 積層セラミックキャパシタ、これを含む印刷回路基板及びその製造方法
CN110767455B (zh) 层叠陶瓷电子部件及其制造方法和内置电子部件的电路板
US20130149464A1 (en) Method of manufacturing circuit board
JP2009076815A (ja) 半導体装置
US20120241204A1 (en) Thin film capacitor, mounting substrate, and method of manufacturing the mounting substrate
JP2018133363A (ja) 電子部品内蔵基板及び基板実装構造体
JP5791411B2 (ja) コンデンサおよび回路基板
JP2019165072A (ja) 配線基板、半導体モジュール及び配線基板の製造方法
JP2005244068A (ja) 積層型半導体装置
JP2017216394A (ja) 半導体集積回路装置、プリント基板、半導体集積回路装置の製造方法
KR102737210B1 (ko) 다층 배선 기판
KR102771302B1 (ko) 다층 배선 기판
JP2005269293A (ja) デカップリングデバイス
JP2007110017A (ja) キャパシタ内蔵基板及びその製造方法
JP2009049241A (ja) 電子部品内蔵基板
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150520

R151 Written notification of patent or utility model registration

Ref document number: 5757163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees