[go: up one dir, main page]

KR102737210B1 - 다층 배선 기판 - Google Patents

다층 배선 기판 Download PDF

Info

Publication number
KR102737210B1
KR102737210B1 KR1020230191137A KR20230191137A KR102737210B1 KR 102737210 B1 KR102737210 B1 KR 102737210B1 KR 1020230191137 A KR1020230191137 A KR 1020230191137A KR 20230191137 A KR20230191137 A KR 20230191137A KR 102737210 B1 KR102737210 B1 KR 102737210B1
Authority
KR
South Korea
Prior art keywords
wiring
layers
wiring board
electrodes
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230191137A
Other languages
English (en)
Inventor
손동진
배진호
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020230191137A priority Critical patent/KR102737210B1/ko
Application granted granted Critical
Publication of KR102737210B1 publication Critical patent/KR102737210B1/ko
Priority to PCT/KR2024/096718 priority patent/WO2025143987A1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

다층 배선 기판은 글래스 기판, 및 글래스 기판의 상면 상에 배치되고, 반복 적층된 배선층들, 절연층들 및 층간 연결 도전체들을 포함하는 배선 적층체를 포함한다. 배선 적층체는 배선층들, 층간 연결 도전체들 또는 상기 절연층들에 의해 형성된 수동 소자를 내장한다.

Description

다층 배선 기판{MULTI-LAYERED WIRING SUBSTRATE}
본 발명은 다층 배선 기판에 관한 것이다. 보다 상세하게는, 복층의 절연층들 및 배선층들을 포함하는 다층 배선 기판에 관한 것이다.
예를 들면, 스마트 폰에 포함되는 AP(Application Processor) 칩, 메모리 소자와 같은 반도체 칩 등을 회로에 연결시키기 위해 인쇄 회로 기판과 같은 다층 배선 기판이 사용된다. 상기 다층 배선 기판은 내부에 반복 적층된 복수의 절연층들 및 복수의 배선층들을 포함할 수 있다. 최외곽 절연층 및 배선층을 이용한 솔더링, 와이어 연결 등을 통해 상기 다층 배선 기판 상에 상기 AP 칩 또는 반도체 칩을 실장시킬 수 있다.
최근, 전자 소자가 고집적화됨에 따라 다층 배선 기판에도 보다 많은 층수의 배선층들이 포함될 수 있다. 이 경우, 절연층 및 배선층의 열 팽창 계수 차이에 따라 기판의 휨(warpage)이 발생할 수 있다. 또한, AP 칩 또는 반도체 칩으로의 신호 전달시 발생되는 열에 의해 상기 기판의 휨이 심화될 수도 있다.
또한, 커패시터, 인덕터, 레지스터 등과 같은 수동 소자(passive element)가 기판 내에 포함되는 경우, 상기 수동 소자 및 다층 배선 기판의 열 팽창 계수 차이에 의해, 기판 휨, 기판 크랙 등이 보다 쉽게 발생할 수 있다.
예를 들면, 한국 등록특허공보 　10-2565119호는 칩이 내장된 배선 기판을 개시하고 있다.
한국 등록특허공보 제10-2565119호
본 발명의 일 과제는 향상된 기계적 안정성 및 전기적 효율성을 갖는 다층 배선 기판을 제공하는 것이다.
1. 글래스 기판; 및 상기 글래스 기판의 상면 상에 적층되고, 반복 적층된 배선층들, 절연층들 및 층간 연결 도전체들을 포함하는 배선 적층체를 포함하고, 상기 배선 적층체는 상기 배선층들, 상기 층간 연결 도전체들 또는 상기 절연층들에 의해 형성된 수동 소자를 내장한, 다층 배선 기판.
2. 위 1에 있어서, 상기 수동 소자는 레지스터, 커패시터 및 인덕터 중 적어도 하나를 포함하는, 다층 배선 기판.
3. 위 2에 있어서, 상기 레지스터는 상기 배선층들 중 일 배선층에 포함된 라인 패턴을 포함하는, 다층 배선 기판.
4. 위 2에 있어서, 상기 커패시터는 상기 배선층들 중 서로 다른 레벨의 배선층들에 각각 포함된 제1 전극 및 제2 전극, 및 상기 절연층들 중 상기 제1 전극 및 상기 제2 전극 사이에 배치된 절연층을 포함하는, 다층 배선 기판.
5. 위 2에 있어서, 상기 커패시터는,
상기 배선층들에 포함되어 서로 이격된 제1 단자 전극 및 제2 단자 전극;
상기 층간 연결 도전체들 중 일 층의 층간 연결 도전체에 포함된 제1 내부 전극들 및 제2 내부 전극들을 포함하고,
상기 제1 내부 전극들의 일단부들은 상기 제1 단자 전극에 연결되고, 상기 제2 내부 전극들의 타단부들은 상기 제2 단자 전극에 연결된, 다층 배선 기판.
6. 위 5에 있어서, 상기 제1 내부 전극들 및 상기 제2 내부 전극들은 상기 절연층들 중 일 절연층 내에서 서로 교대로 반복되는, 다층 배선 기판.
7. 위 2에 있어서, 상기 인덕터는 상기 배선층들 중 서로 다른 배선층들에 각각 포함된 제1 코일부 및 제2 코일부, 및 상기 제1 코일부 및 상기 제2 코일부를 연결시키는 코일 비아를 포함하는, 다층 배선 기판.
8. 7에 있어서, 상기 코일 비아는 상기 층간 연결 도전체들 중 일 층의 층간 연결 도전체에 포함된, 다층 배선 기판.
9. 위 2에 있어서, 상기 인덕터는
상기 배선층들 중 일 배선층에 포함된 제1 단자 전극 및 하부 연결 전극들; 상기 배선층들 중 다른 배선층에 포함된 제2 단자 전극 및 상부 연결 전극들; 상기 하부 연결 전극들 및 상기 상부 연결 전극들에 의해 지그재그로 연결된 코일 비아들을 포함하는, 다층 배선 기판.
10. 위 9에 있어서, 상기 코일 비아들은 상기 일 배선층 및 상기 다른 배선층 사이의 절연층 내에 배치된 층간 연결 도전체에 포함된, 다층 배선 기판.
11. 위 1에 있어서, 상기 글래스 기판을 관통하는 관통 글래스 비아를 더 포함하는, 다층 배선 기판.
12. 위 11에 있어서, 상기 층간 연결 도전체는 상기 관통 글래스 비아의 상면과 접촉하는 배선-TGV 비아 및 상기 배선층들을 서로 연결하는 층간 비아를 포함하는, 다층 배선 기판.
13. 위 12에 있어서, 상기 관통 글래스 비아의 연장 방향을 따라 연장하며 상기 글래스 기판의 하면으로부터 상기 배선 적층체의 상면으로 연장하는 공통 인터커넥트 구조를 더 포함하는, 다층 배선 기판.
14. 위 13에 있어서, 상기 공통 인터커넥트 구조는 상기 관통 글래스 비아, 상기 배선-TGV 비아, 및 상기 배선-TGV 비아로부터 교대로 적층된 배선층들 및 상기 층간 비아를 포함하는, 다층 배선 기판.
15. 위 11에 있어서, 상기 관통 글래스 비아는 상기 수동 소자에 전기적으로 연결된, 다층 배선 기판.
본 발명의 실시예들에 따르면, 글래스 기판 상에 배선 적층체를 적층할 수 있다. 상기 글래스 기판이 상기 배선 적층체의 지지 기판으로 제공되며, 다층 배선 기판의 전체적인 휨(warpage)을 억제할 수 있다.
예시적인 실시예들에 따르면, 상기 글래스 기판을 관통하는 관통 글래스 비아를 형성하여 상기 배선 적층체에 포함된 배선층들과 상기 관통 글래스 비아를 전기적으로 연결시킬 수 있다. 따라서, 상기 글래스 기판의 하면으로부터 상기 배선 적층체 상부로의 전기적 신호 손실을 감소시키며 high-Q 특성을 구현할 수 있다.
예시적인 실시예들에 따르면, 상기 배선 적층체는 내부에 매립된 수동 소자를 포함할 수 있다. 따라서, 기판 외면에 수동 소자 실장을 위한 고온 SMT 공정을 생략할 수 있어, 기판의 열 손상, 휨을 추가적으로 방지할 수 있다. 또한, 상기 배선 적층체에 포함된 배선층을 활용하여 상기 수동 소자를 설계할 수 있다. 그러므로, 수동 소자의 제조 비용을 감소시키면서 고집적 회로 구조를 용이하게 설계할 수 있다.
도 1은 예시적인 실시예들에 따른 다층 배선 기판을 나타내는 개략적인 단면도이다.
도 2는 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 일 구현예를 나타내는 개략적인 단면도이다.
도 3은 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 일 구현예를 나타내는 개략적인 단면도이다.
도 4는 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 구현예들을 나타내는 개략적인 사시도이다.
도 5는 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 일 구현예를 나타내는 개략적인 평면도이다.
도 6a 및 도 6b는 각각 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 일 구현예를 나타내는 개략적인 사시도 및 단면도이다.
본 발명의 실시예들은 글래스 기판 및 배선 적층체를 포함하는 다층 배선 기판을 제공한다.
이하 도면을 참고하여, 본 발명의 실시예들을 보다 구체적으로 설명하도록 한다. 다만, 본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술한 발명의 내용과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
본 출원에 사용된 용어 "제1", "제2", "제3", "제4", "일단", "타단", "상면", "저면" 등은 절대적인 위치 혹은 순서를 한정하는 것이 아니며, 서로 다른 구성 또는 부분을 구분하기 위한 상대적인 의미로 사용된다.
도 1은 예시적인 실시예들에 따른 다층 배선 기판을 나타내는 개략적인 단면도이다.
도 1을 참조하면, 다층 배선 기판(100)은 글래스 기판(105) 및 글래스 기판(105) 상에 적층된 배선 적층체(107)를 포함할 수 있다.
글래스 기판(105)은 실질적으로 유기 물질은 포함하지 않는 글래스 제품 또는 베어 글래스로부터 제조될 수 있다. 예를 들면, 본 출원에 사용된 용어 "글래스 기판"은 유기층에 글래스 입자 또는 글래스 섬유가 함침된 구조는 배제시키는 의미로 사용될 수 있다. 일 실시예에 있어서, 글래스 기판은 강화 유리를 포함할 수 있다.
일부 실시예들에 있어서, 글래스 기판(105)은 후술하는 관통 글래스 비아 형성을 위한 관통 비아 홀 외에는 다른 베이컨시(vacancy) 혹은 식각된 공간(예를 들면, 리세스, 홈, 캐비티 등)은 포함하지 않을 수 있다.
글래스 기판(105)의 유전율은 1 MHz에서 1 내지 10, 바람직하게는 1 내지 7, 1 내지 5, 또는 1 내지 3일 수 있다. 글래스 기판(105)의 손실 탄젠트(유전 손실)는 0.00005 내지 0.001일 수 있으며, 예를 들면 0.0005 내지 0.001일 수 있다. 글래스 기판(105)의 열 팽창 계수는 1*10-6 /K 내지 10-5/K, 예를 들면, 1*10-6 /K 내지 5*10-6/K 일 수 있다.
글래스 기판(105)의 두께는 25㎛ 내지 1,000㎛, 50㎛ 내지 1,000㎛, 100㎛ 내지 1,000㎛, 또는 500㎛ 내지 1,000㎛일 수 있다. 글래스 기판(105)의 두께는 배선 적층체(107)의 두께 및 적층 수를 고려하여 상기 범위에서 적절히 조절될 수 있다.
글래스 기판(105)은 낮은 유전 손실 값을 가지며, 후술하는 다층 배선 기판에 지지 기판으로 적용되어 배선 기판의 저손실, high Q 특성을 향상시킬 수 있다. 또한, 글래스 기판(105)은 낮은 열 팽창 계수를 가지며 배선 기판의 고온 동작, 빌드 업 공정에서 발생하는 휨(warpage)을 효과적으로 억제할 수 있다.
글래스 기판(105) 내부에는 관통 글래스 비아(Through Glass Via: TGV)(110)가 형성될 수 있다. 관통 글래스 비아(110)는 글래스 기판(105)의 상면 및 하면에 걸쳐 하나의 일체 구조로서 연장할 수 있다. 관통 글래스 비아(110)의 상면 및 하면은 각각 글래스 기판(105)의 상면 및 하면으로 노출될 수 있다.
예를 들면, 레이저 드릴링 등을 통해 글래스 기판(105)의 상기 상면 및 하면을 관통하는 관통 비아 홀을 형성할 수 있다. 상기 관통 비아 홀을 도금 공정(예를 들면, 구리 도금)을 통해 금속 물질로 충진하여 관통 글래스 비아(110)를 형성할 수 있다.
배선 적층체(107)는 배선층들을 포함하는 유기 기판일 수 있다. 예시적인 실시예들에 따르면, 배선 적층체(107)는 글래스 기판(105)의 상기 상면으로부터 반복적으로 적층된 절연층들(120) 및 배선층들(130)을 포함할 수 있다. 예시적인 실시예들에 따르면, 배선층들(130) 및 절연층들(120)은 교대로, 반복적으로 적층되는 빌드업 배선층들 및 빌드업 절연층들일 수 있다.
예를 들면, 배선층들(130)은 제1 배선층(130a), 제2 배선층(130b), 제3 배선층(130c), 제4 배선층(130d) 및 제5 배선층(130e)을 포함할 수 있다. 절연층들(120)은 제1 절연층(120a), 제2 절연층(120b), 제3 절연층(120c) 및 제4 절연층(120d)을 포함할 수 있다.
예시적인 실시예들에 따르면, 글래스 기판(105)의 상기 상면 상에, 제1 배선층(130a), 제1 절연층(120a), 제2 배선층(130b), 제2 절연층(120b), 제3 배선층(130c), 제3 절연층(120c)...의 순서로 배선층들(130) 및 절연층들(120)이 교대로 반복적으로 적층될 수 있다.
다만, 도 1에 도시된 배선층들(130) 및 절연층들(120)의 개수는 설명의 편의를 위해 제공되는 예일뿐이며, 배선 적층체(107)의 층 수 및 회로 설계가 도 1에 도시된 바와 같이 제한되는 것은 아니다.
배선층들(130)은 글래스 기판(105)의 상기 상면 또는 어느 하나의 절연층(120) 상에 도전층을 형성한 후, 식각 공정을 통해 상기 도전층을 패터닝하여 형성될 수 있다. 상기 도전층은 도금 공정, 또는 스퍼터링(sputtering) 공정과 같은 증착 공정을 통해 형성될 수 있다.
일부 실시예들에 있어서, 배선층들(130)은 SAP공정(Semi-Additive Process), M-SAP공정(Modified Semi-Additive Process) 또는 텐팅(tenting)공정　등을 통해 형성될 수도 있다.
배선층들(130)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있으며, 바람직하게는 구리(Cu)를 포함할 수 있다.
절연층들(120)은 각각 배선층(130)을 덮도록 형성될 수 있다. 절연층(120)은 아크릴계 수지와 같은 감광성 수지 및/또는 에폭시 수지와 같은 열경화성 수지를 사용하여 형성될 수 있다.
배선 적층체(107)는 배선층들(120)을 서로 연결시키는 층간 연결 도전체들(140)을 더 포함할 수 있다. 층간 연결 도전체(140)는 서로 다른 레벨의 배선층들(130) 사이에 배치되며 절연층(120) 내에 형성된 도전체를 지칭한다.
일부 실시예들에 있어서, 층간 연결 도전체(140)는 서로 다른 레벨들에 배치된 배선층들(130)을 연결시키는 층간 비아(via)를 포함할 수 있다.
일부 실시예들에 있어서. 층간 연결 도전체(140)는 관통 글래스 비아(110) 및 배선층(130)(예를 들면, 제2 배선층(130b))을 서로 연결시키는 배선-TGV 비아(140a)를 포함할 수 있다. 배선-TGV 비아(140a)는 관통 글래스 비아(110) 및 제2 배선층(130b)과 직접 접촉할 수 있다.
일부 실시예들에 있어서, 층간 연결 도전체(140)는 상/하층의 배선층들(130)을 서로 연결시키는 층간 비아(140b)를 포함할 수 있다.
본 발명의 실시예들에 따르면, 배선 적층체(107) 내부에는 수동 소자(passive element)가 포함될 수 있다. 예를 들면, 배선 적층체(107)는 상기 수동 소자가 내장된 집적 수동 소자(Integrated Passive Device; IPD) 기판으로 제공될 수 있다.
예시적인 실시예들에 따르면, 상기 수동 소자는 별도의 칩으로 배선 적층체(107)에 삽입되지 않고, 배선층들(130) 및 절연층들(120)의 배치에 의해 형성되는 내재(inherent) 소자로서 구현될 수 있다.
상기 수동 소자는 인덕터, 커패시터, 레지스터 등을 포함할 수 있다. 일부 실시예들에 있어서, 상기 수동 소자는 제1 수동 소자(PE1), 제2 수동 소자(PE2) 및 제3 수동 소자(PE3)을 포함할 수 있다.
제1 수동 소자(PE1), 제2 수동 소자(PE2) 및 제3 수동 소자(PE3)는 각각 서로 다른 타입의 수동 소자일 수 있다. 예를 들면, 제1 수동 소자(PE1)는 제2 배선층(130b)에 포함된 도체 패턴 및 제3 배선층(130c)에 포함된 도체 패턴을 포함하며, 상기 도체 패턴들이 제2 절연층(120b)을 사이에 두고 서로 마주볼 수 있다. 이에 따라, 제1 수동 소자(PE1)는 커패시터로 제공될 수 있다.
제2 수동 소자(PE2)는 예를 들면, 제4 배선층(120d)에 포함된 상대적으로 큰 길이를 갖는 라인 패턴을 포함할 수 있다. 이에 따라, 제2 수동 소자(PE2)는 레지스터로 제공될 수 있다.
제3 수동 소자(PE3)는 적어도 2개 층의 배선층들이 층간 연결 도전체(140)(예를 들면, 층간 비아)를 통해 연결된 코일을 포함할 수 있다. 이에 따라, 제3 수동 소자(PE3)는 인덕터로 제공될 수 있다.
상술한 바와 같이, 배선 적층체(107)에 포함된 배선층들(130), 절연층들(120) 및/또는 층간 연결 도전체(140)를 활용하여 배선 기판(100) 또는 배선 적층체(107)에 내장된 수동 소자가 설계될 수 있다. 예시적인 실시예들에 따르면, 상기 수동 소자는 배선층(130), 절연층(120) 및/또는 층간 연결 도전체(140) 외에 다른 구성/구조는 포함하지 않을 수 있다.
따라서, 배선 적층체(107)에 포함된 재질과 다른 재질을 갖는 별도의 분리된 칩 형태의 수동 소자가 포함되지 않으며, 상기 칩 형태의 수동 소자의 열 팽창 계수 같은 물성 차이에 의한 휨 증가를 방지할 수 있다.
또한, 배선층들(130)의 라인 앤 스페이스를 조절하여 수동 소자의 집적도도 용이하게 조절할 수 있다. 따라서, 수동 소자의 고집적도를 효율적으로 구현하며, RF 기판이 효과적으로 제공될 수 있다.
상술한 바와 같이, 상기 수동 소자는 배선층(130)과 일체화되어 설계될 수 있다. 따라서, 별도의 칩을 내장하는 경우에 비해 신호 손실을 감소시키며 High Q 특성을 증진할 수 있다.
예시적인 실시예들에 따르면, 배선 적층제(107) 및 글래스 기판(105)은 내부에 예를 들면 칩 형태의 전기 소자(예를 들면, 수동 소자 및 IC 칩과 같은 능동 소자)의 삽입/내장을 위한 캐비티, 리세스, 쓰루 홀와 같은 칩 수용 공간을 포함하지 않을 수 있다. 따라서, 상기 칩 수용 공간에 의한 기판 강성 저하, 휨 발생 등의 기계적 불량을 방지할 수 있다.
관통 글래스 비아들(110)은 연결되는 배선 적층체(107)에 포함된 도전 패턴에 따라 분류될 수 있다. 일부 실시예들에 있어서, 관통 글래스 비아들(110)은 제1 관통 글래스 비아(110a), 제2 관통 글래스 비아(110b) 및 제3 관통 글래스 비아(110c)를 포함할 수 있다.
제1 관통 글래스 비아(110a) 상으로 층간 연결 도전체들(140) 및 배선층들(130)이 교대로, 순차적으로 반복 적층되어 공통 인터커넥트 구조(CI)가 형성될 수 있다. 예를 들면, 공통 인터커넥트 구조(CI)는 배선 기판(100)의 수직 방향 또는 두께 방향으로 글래스 기판(105) 및 배선 적층체(107)에 걸쳐 최단 거리의 전기 신호 경로를 제공할 수 있다.
제1 관통 글래스 비아(110a)의 상면 상에는 상술한 배선-TGV 비아(140a)가 적층 또는 접촉할 수 있다. 배선-TGV 비아(140a) 상에는 배선층들(120) 및 층간 비아들(140b)이 교대로, 반복적으로 적층되어 공통 인터커넥트 구조(CI)를 형성할 수 있다.
공통 인터커넥트 구조(CI)는 실질적으로 단일 기둥으로 제공될 수 있다. 예를 들면, 제1 관통 글래스 비아(110a)를 수직 방향으로 관통하는 가상의 중심선은 공통 인터커넥트 구조(CI)를 전체적으로 관통할 수 있다.
제2 관통 글래스 비아(110b)는 수동 소자와 연결될 수 있다. 예를 들면, 배선-TGV 비아(140a)를 통해 제1 수동 소자(PE1)과 연결될 수 있다.
제3 관통 글래스 비아(110c)는 배선층(120)과 연결될 수 있다. 예를 들면, 제3 관통 글래스 비아(110c)는 제1 배선층(130a)과 배선-TGV 비아(140a) 및 층간 비아(140b)를 통해 전기적으로 연결될 수 있다.
글래스 기판(105)의 상기 하면으로는 하부 배선층(190) 및 하부 절연층(180)이 적층될 수 있다. 하부 배선층(190) 상에는 하부 배선 비아(195)가 연결 또는 접촉할 수 있다.
공통 인터커넥트 구조(CI)는 관통 글래스 비아(110)의 하면과 접촉하는 TGV 연결 비아(197)를 더 포함할 수 있다.
배선 적층체(107)는 배선 기판(100)의 상부 배선/절연 구조로 제공될 수 있다. 배선 적층체(107)에 포함된 최상부 배선층(예를 들면, 제5 배선층(130e))은 전자 소자 실장을 위한 패드를 포함할 수 있다. 예를 들면, 반도체 다이, AP 칩, IC 칩 등과 같은 능동 소자가 솔더링 혹은 와이어 본딩 방식으로 상기 패드 상에 실장될 수 있다.
일부 실시예들에 있어서, TGV 연결 비아(197) 및 하부 배선 비아(195)는 마더 보드에 도전 볼 또는 솔더링을 통해 연결될 수 있다.
도 2는 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 일 구현예를 나타내는 개략적인 단면도이다. 예를 들면, 도 2는 레지스터로서 제공되는 제2 수동 소자(PE2)의 구현예를 도시하고 있다.
도 2를 참조하면, 배선층들(130)에 포함되는 라인 패턴(132a)이 하층 절연층(예를 들면, 제3 절연층(120c)) 상에 배치될 수 있다. 상층 절연층(예를 들면, 제4 절연층(120d))은 라인 패턴(132a)과 직접 접촉하며 라인 패턴(132a)을 덮을 수 있다. 라인 패턴(132a)의 길이에 따라 저항이 조절되어, 레지스터 기능을 하는 수동 소자가 제공될 수 있다.
라인 패턴(132a)의 양 단부들에는 각각 연결 전극(141)이 형성될 수 있다. 연결 전극(141)은 상기 상층 절연층을 관통하며 라인 패턴(132a)과 접촉 또는 연결될 수 있다. 단자 전극(132b)은 상기 상층 절연층 상에 형성되어 연결 전극(141)과 접촉 또는 연결될 수 있다.
라인 패턴(132a)은 배선층들(130) 중 어느 하나의 배선층(130)의 구성으로 포함되며, 배선층(130)과 실질적으로 동일한 물질 및 동일한 공정으로 동일한 레벨에 형성될 수 있다. 단자 전극(132b)도 배선층들(130) 중 어느 하나의 배선층(130)(예를 들면, 최상부 배선층(예를 들면, 제5 배선층(130e))의 구성으로 포함되며, 배선층(130)과 실질적으로 동일한 물질 및 동일한 공정으로 동일한 레벨에 형성될 수 있다
연결 전극(141)은 층간 연결 도전체들(140)중 일 층의 층간 연결 도전체(140)의 구성으로 포함되며, 층간 연결 도전체(140)와 실질적으로 동일한 물질 및 동일한 공정으로 동일한 레벨에 형성될 수 있다.
도 3은 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 일 구현예를 나타내는 개략적인 단면도이다. 예를 들면, 도 3은 커패시터로서 제공되는 제1 수동 소자(PE1)의 구현예를 도시하고 있다.
도 3을 참조하면, 절연층(120)을 사이에 제1 전극(131) 및 제2 전극(133)이 서로 마주보도록 배치될 수 있다. 이에 따라, MIM(Metal-Insulator-Metal) 커패시터 구조의 수동 소자가 구현될 수 있다.
제1 전극(131) 및 제2 전극(133)은 각각 배선층들(130) 중 어느 하나의 배선층(130)의 구성으로 포함되며, 배선층(130)과 실질적으로 동일한 물질 및 동일한 공정으로 동일한 레벨에 형성될 수 있다.
도 1에 도시된 바와 같이, 제1 전극(131) 및 제2 전극(133)은 각각 층간 연결 도전체(140)와 연결될 수 있다(제1 수동 소자(PE1) 참조). 제1 전극(131) 및 제2 전극(133)과 연결된 층간 연결 도전체(140)는 단자 전극 또는 외부 전극으로 제공될 수 있다.
도 4는 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 구현예들을 나타내는 개략적인 사시도이다. 도 4는 수동 소자로서 커패시터의 일 구현예를 도시하고 있다.
도 4를 참조하면, 배선층들(130) 중 일 배선층(130)이 제1 단자 전극(134)(또는 제1 외부 전극)으로 제공되며, 배선층들(130) 중 일 배선층(130)이 제2 단자 전극(136)(또는 제2 외부 전극)으로 제공될 수 있다. 일 실시예에 있어서, 제1 단자 전극(134) 및 제2 단자 전극(136)은 동일 레벨의 배선층(130)에 포함될 수 있다. 이와는 달리, 제1 단자 전극(134) 및 제2 단자 전극(136)은 서로 다른 레벨의 배선층들(130)에 포함될 수도 있다.
절연층(120) 내에는 내부 전극들이 분포할 수 있다. 예를 들면, 수평 방향으로 제1 내부 전극들(142) 및 제2 내부 전극들(144)이 교대로 반복될 수 있다.
제1 내부 전극들(142)의 일단부들은 제1 단자 전극(134)과 접촉 또는 연결될 수 있다. 제2 내부 전극들(144)의 타단부들(제1 내부 전극들(152)의 상기 일단부들과 반대 방향의 단부들)은 제2 단자 전극(136)과 접촉 또는 연결될 수 있다.
서로 인접하는 제1 내부 전극(142) 및 제2 내부 전극(144) 사이의 절연층(120) 부분에서 정전 용량이 형성될 수 있다. 따라서, 다층 커패시터 구조의 수동 소자가 구현될 수 있다.
제1 내부 전극들(142) 및 제2 내부 전극들(144)은 층간 연결 도전체들(140)중 일 층의 층간 연결 도전체(140)의 구성으로 포함되며, 층간 연결 도전체(140)와 실질적으로 동일한 물질 및 동일한 공정으로 동일한 레벨에 형성될 수 있다.
도 5는 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 일 구현예를 나타내는 개략적인 평면도이다. 예를 들면, 도 5는 인덕터로서 제공되는 제3 수동 소자(PE3)의 구현예를 도시하고 있다.
도 5를 참조하면, 하층 절연층(미도시)(예를 들면, 제2 절연층(120b)) 상에 제1 코일부(138)가 배치되고, 상층 절연층(미도시)(예를 들면, 제3 절연층(120c)이 제1 코일부(138)와 접촉하며 제1 코일부(138)를 덮을 수 있다. 제2 코일부(139)는 상기 상층 절연층 상에 배치될 수 있다.
제1 코일부(138) 및 제2 코일부(139)는 상기 상층 절연층을 관통하는 코일 비아(미도시)에 의해 서로 연결될 있다. 이에 따라, 복수의 권회 수를 갖는 코일 형태의 인덕터가 구현될 수 있다.
제1 코일부(138) 및 제2 코일부(139)는 각각 배선층들(130) 중 어느 하나의 배선층(130)의 구성으로 포함되며, 배선층(130)과 실질적으로 동일한 물질 및 동일한 공정으로 동일한 레벨에 형성될 수 있다.
상기 코일 비아는 층간 연결 도전체들(140)중 일 층의 층간 연결 도전체(140)의 구성으로 포함되며, 층간 연결 도전체(140)와 실질적으로 동일한 물질 및 동일한 공정으로 동일한 레벨에 형성될 수 있다.
제1 코일부(138) 및 제2 코일부(139)의 단부들에는 각각 단자 전극(미도시)이 접촉 또는 연결될 수 있다. 상기 단자 전극은 층간 연결 도전체들(140)중 일 층의 층간 연결 도전체(140)의 구성으로 포함되며, 층간 연결 도전체(140)와 실질적으로 동일한 물질 및 동일한 공정으로 동일한 레벨에 형성될 수 있다.
도 6a 및 도 6b는 각각 예시적인 실시예들에 따른 다층 배선 기판에 포함되는 수동 소자의 일 구현예를 나타내는 개략적인 사시도 및 단면도이다. 예를 들면, 도 6b는 도 6a의 I-I' 라인을 따라 수직 방향 또는 두께 방향으로 절단한 단면도이다.
도 6a 및 도 6b를 참조하면, 배선층들(130) 중 일 배선층(130)은 제1 단자 전극(135)(또는 제1 외부 전극) 및 하부 연결 전극들(135a)을 포함할 수 있다. 절연층(120)을 사이에 두고 제1 단자 전극(135) 및 하부 연결 전극들(135a)에 대해 상층의 배선층(130)은 제2 단자 전극(137)(또는 제2 외부 전극) 및 상부 연결 전극들(137a)을 포함할 수 있다.
절연층(120) 내에는 코일 비아들(145)이 분포할 수 있다. 코일 비아들(145)은 층간 연결 도전체들(140)중 일 층의 층간 연결 도전체(140)의 구성으로 포함되며, 층간 연결 도전체(140)와 실질적으로 동일한 물질 및 동일한 공정으로 동일한 레벨에 형성될 수 있다.
제1 단자 전극(135) 및 제2 단자 전극(137)은 코일 비아들(145) 및 연결 전극들(135a, 137a)을 통해 연결되어 코일 형태의 인덕터가 형성될 수 있다. 예시적인 실시예들에 따르면, 너비 방향으로 이웃하는 코일 비아들(145)은 상부 연결 전극(137a)에 의해 서로 연결되고, 상기 너비 방향에 대해 사선 방향으로 이웃하는 코일 비아들(145)은 하부 연결 전극(135a)에 의해 서로 연결될 수 있다. 이에 따라, 지그재그로 도전체가 하층 및 상층에 걸쳐 반복되어 코일을 형성할 수 있다.
상술한 다층 배선 기판(100)은 스마트 폰, PC, 반도체 패키지 등과 같은 고집적 전자 장치의 회로 기판으로 적용될 수 있다. 글래스 기판(105) 및 수동 소자 내장 배선 적층체가 결합되어 저손실, High Q, 고속도의 박형 회로 기판을 제공할 수 있다.
100: 다층 배선 기판 105: 글래스 기판
107: 배선 적층체 110: 관통 글래스 비아
120: 절연층 130: 배선층
131: 제1 전극 132a: 라인 패턴
133: 제2 전극 134, 135: 제1 단자 전극
135a: 하부 연결 전극 138: 제1 코일부
136, 137: 제2 단자 전극 137a: 상부 연결 전극
139: 제2 코일부 140: 층간 연결 도전체
141: 연결 전극 142: 제1 내부 전극
144: 제2 내부 전극 145: 코일 비아

Claims (15)

  1. 글래스 기판;
    상기 글래스 기판을 관통하는 관통 글래스 비아; 및
    상기 글래스 기판의 상면 상에 배치되고, 반복 적층된 배선층들, 절연층들 및 층간 연결 도전체들을 포함하는 배선 적층체를 포함하고,
    상기 배선 적층체는 상기 배선층들, 상기 층간 연결 도전체들 또는 상기 절연층들에 의해 형성된 수동 소자를 내장하고
    상기 배선 적층체에 포함된 상기 배선층들 중 최상부의 배선층은 능동 소자 실장을 위한 패드를 포함하고,
    상기 관통 글래스 비아는 상기 글래스 기판의 상기 상면 상에서 상기 배선 적층체에 내장된 상기 수동 소자와 전기적으로 연결된, 다층 배선 기판.
  2. 청구항 1에 있어서, 상기 수동 소자는 레지스터, 커패시터 및 인덕터 중 적어도 하나를 포함하는, 다층 배선 기판.
  3. 청구항 2에 있어서, 상기 레지스터는 상기 배선층들 중 일 배선층에 포함된 라인 패턴을 포함하는, 다층 배선 기판.
  4. 청구항 2에 있어서, 상기 커패시터는 상기 배선층들 중 서로 다른 레벨의 배선층들에 각각 포함된 제1 전극 및 제2 전극, 및 상기 절연층들 중 상기 제1 전극 및 상기 제2 전극 사이에 배치된 절연층을 포함하는, 다층 배선 기판.
  5. 청구항 2에 있어서, 상기 커패시터는,
    상기 배선층들에 포함되어 서로 이격된 제1 단자 전극 및 제2 단자 전극;
    상기 층간 연결 도전체들 중 일 층의 층간 연결 도전체에 포함된 제1 내부 전극들 및 제2 내부 전극들을 포함하고,
    상기 제1 내부 전극들의 일단부들은 상기 제1 단자 전극에 연결되고, 상기 제2 내부 전극들의 타단부들은 상기 제2 단자 전극에 연결된, 다층 배선 기판.
  6. 청구항 5에 있어서, 상기 제1 내부 전극들 및 상기 제2 내부 전극들은 상기 절연층들 중 일 절연층 내에서 서로 교대로 반복되는, 다층 배선 기판.
  7. 청구항 2에 있어서, 상기 인덕터는 상기 배선층들 중 서로 다른 배선층들에 각각 포함된 제1 코일부 및 제2 코일부, 및 상기 제1 코일부 및 상기 제2 코일부를 연결시키는 코일 비아를 포함하는, 다층 배선 기판.
  8. 청구항 7에 있어서, 상기 코일 비아는 상기 층간 연결 도전체들 중 일 층의 층간 연결 도전체에 포함된, 다층 배선 기판.
  9. 청구항 2에 있어서, 상기 인덕터는
    상기 배선층들 중 일 배선층에 포함된 제1 단자 전극 및 하부 연결 전극들;
    상기 배선층들 중 다른 배선층에 포함된 제2 단자 전극 및 상부 연결 전극들;
    상기 하부 연결 전극들 및 상기 상부 연결 전극들에 의해 지그재그로 연결된 코일 비아들을 포함하는, 다층 배선 기판.
  10. 청구항 9에 있어서, 상기 코일 비아들은 상기 일 배선층 및 상기 다른 배선층 사이의 절연층 내에 배치된 층간 연결 도전체에 포함된, 다층 배선 기판.
  11. 삭제
  12. 청구항 1에 있어서, 상기 층간 연결 도전체는 상기 관통 글래스 비아의 상면과 접촉하는 배선-TGV 비아 및 상기 배선층들을 서로 연결하는 층간 비아를 포함하는, 다층 배선 기판.
  13. 청구항 12에 있어서, 상기 관통 글래스 비아의 연장 방향을 따라 연장하며 상기 글래스 기판의 하면으로부터 상기 배선 적층체의 상면으로 연장하는 공통 인터커넥트 구조를 더 포함하는, 다층 배선 기판.
  14. 청구항 13에 있어서, 상기 공통 인터커넥트 구조는 상기 관통 글래스 비아, 상기 배선-TGV 비아, 및 상기 배선-TGV 비아로부터 교대로 적층된 배선층들 및 상기 층간 비아를 포함하는, 다층 배선 기판.
  15. 삭제
KR1020230191137A 2023-12-26 2023-12-26 다층 배선 기판 Active KR102737210B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020230191137A KR102737210B1 (ko) 2023-12-26 2023-12-26 다층 배선 기판
PCT/KR2024/096718 WO2025143987A1 (ko) 2023-12-26 2024-12-11 다층 배선 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230191137A KR102737210B1 (ko) 2023-12-26 2023-12-26 다층 배선 기판

Publications (1)

Publication Number Publication Date
KR102737210B1 true KR102737210B1 (ko) 2024-12-02

Family

ID=93848014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230191137A Active KR102737210B1 (ko) 2023-12-26 2023-12-26 다층 배선 기판

Country Status (2)

Country Link
KR (1) KR102737210B1 (ko)
WO (1) WO2025143987A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025143987A1 (ko) * 2023-12-26 2025-07-03 동우 화인켐 주식회사 다층 배선 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134432A (ja) * 2010-12-24 2012-07-12 Dainippon Printing Co Ltd 部品内蔵配線板
US20150289360A1 (en) * 2014-04-02 2015-10-08 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies
KR20160094502A (ko) * 2015-01-30 2016-08-10 주식회사 심텍 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
KR20230025209A (ko) * 2021-08-13 2023-02-21 삼성전자주식회사 반도체 패키지
KR102565119B1 (ko) 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102737210B1 (ko) * 2023-12-26 2024-12-02 동우 화인켐 주식회사 다층 배선 기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134432A (ja) * 2010-12-24 2012-07-12 Dainippon Printing Co Ltd 部品内蔵配線板
US20150289360A1 (en) * 2014-04-02 2015-10-08 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies
KR20160094502A (ko) * 2015-01-30 2016-08-10 주식회사 심텍 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
KR102565119B1 (ko) 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
KR20230025209A (ko) * 2021-08-13 2023-02-21 삼성전자주식회사 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025143987A1 (ko) * 2023-12-26 2025-07-03 동우 화인켐 주식회사 다층 배선 기판

Also Published As

Publication number Publication date
WO2025143987A1 (ko) 2025-07-03

Similar Documents

Publication Publication Date Title
US7326061B2 (en) Via providing multiple electrically conductive paths
EP1761119B1 (en) Ceramic capacitor
US8942004B2 (en) Printed circuit board having electronic components embedded therein
US8289725B2 (en) Package substrate having embedded capacitor
US7035113B2 (en) Multi-chip electronic package having laminate carrier and method of making same
EP1443561A2 (en) Stacked chip electronic package having laminate carrier and method of making same
JP4912992B2 (ja) キャパシタ内蔵基板及びその製造方法
JPH0234184B2 (ko)
JP5182448B2 (ja) 部品内蔵基板
KR102737210B1 (ko) 다층 배선 기판
US6683781B2 (en) Packaging structure with low switching noises
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
US8829361B2 (en) Wiring board and mounting structure using the same
KR102771302B1 (ko) 다층 배선 기판
KR102819094B1 (ko) 글래스 기판 및 이를 포함하는 다층 배선 기판
KR20250100462A (ko) 다층 배선 기판
KR100483609B1 (ko) 노이즈 차폐형 적층 기판의 제조방법
US20250014825A1 (en) Capacitor and electronic device with the capacitor mounted thereon
JP7010727B2 (ja) 配線基板
JP4458033B2 (ja) 積層型電子回路構造体とその製造方法
JP2006339293A (ja) 回路モジュール
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
KR20150142936A (ko) 패키지 기판 및 이를 이용한 패키지
KR20210091497A (ko) 인쇄회로기판 및 이의 제조 방법
KR20090083614A (ko) 인쇄 회로 기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20231226

PA0201 Request for examination

Patent event code: PA02011R01I

Patent event date: 20231226

Comment text: Patent Application

PA0302 Request for accelerated examination

Patent event date: 20231226

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20231226

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240328

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240925

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241128

End annual number: 3

Start annual number: 1

PG1601 Publication of registration