JP5668082B2 - 半導体装置 - Google Patents

Description

この発明は、位相同期ループに主として用いられる制御発振器を備えた半導体装置に関する。

通信用のＲＦＩＣ（無線周波数集積回路：Radio Frequency Integrated Circuit）には変復調に必要な位相同期ループ（ＰＬＬ：Phase Locked Loop）回路が実装される。ＰＬＬ回路は主に制御発振器、分周器、位相比較器、およびフィルタで構成される。ＰＬＬ回路は制御発振器に与えられる制御電圧（またはデジタルコード）をフィードバックループで制御することによって、発振周波数を一定に保つ回路である。分周器の分周比を変更することによって発振周波数を変更することができるので、上記の構成のＰＬＬ回路は、周波数シンセサイザとも呼ばれる。

ＰＬＬ回路の具体的構成は、たとえば、Robert Bogdan Staszewskiらの論文（“All-Digital PLL and Transmitter for Mobile Phones”、IEEE Journal of Solid-State Circuits、Vol.40、No.12、December 2005（非特許文献１））や、Pin-En Suらの論文（“Fractional-N Phase-Locked-Loop-Based Frequency Synthesis: A Tutorial”、IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS、Vol.56、No.12、December 2009（非特許文献２））に記載されている。前者の文献は、全デジタルＰＬＬ（ＡＤＰＬＬ：All Digital PLL）回路について開示するものであり、後者の文献は、Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬシンセサイザについて開示するものである。Ｆｒａｃｔｉｏｎａｌ−Ｎ ＰＬＬシンセサイザでは、ΔΣ変調を用いて分周数を等価的に非整数とすることによって発振周波数を連続的に変化させることができる。

ＰＬＬ回路を構成する要素のうち制御発振器については、たとえば、特開平３−１９６７０６号公報（特許文献１）や特開２００７−７４４３６号公報（特許文献２）などに記載されている。特開平３−１９６７０６号公報（特許文献１）に記載の発振回路では、発振周波数を決定する容量部のうち少なくとも１つが並列に接続された複数の容量を含む。これらの複数の容量のうち１つ以上の容量を選択することによって容量部の容量値が制御され、これによって発振周波数が制御される。

特開２００７−７４４３６号公報（特許文献２）には、広帯域な発振周波数を得るための電圧制御発振回路の構成が開示される。具体的にこの文献の電圧制御発振回路は、外部からの第１の制御信号によってオンオフされるＭＯＳ（Metal Oxide Semiconductor）スイッチと固定キャパシタとを直列接続した複数のスイッチドキャパシタと、外部からの第２の制御信号によってキャパシタ値を可変にできる可変キャパシタと、インダクタと、差動対を構成する半導体電流制御素子とを含む。

ＰＬＬ回路において、発振周波数が一定となった状態を「ロック状態」、不安定な状態を「ロックが外れた状態」と呼ぶ。携帯電話などの移動体通信用のＲＦＩＣでは、搭載されるＰＬＬ回路がロック状態になったときの周波数や、ロックが外れた状態から再ロックするまでに要する時間について仕様が定められており、これらの値を仕様の範囲内に収める必要がある。

たとえば、特開２００２−３１４４０８号公報（特許文献３）に記載の技術は、分数分周方式のＰＬＬ回路においてロック状態での出力信号に不要な周波数成分が重畳されないようにすることで発振周波数を仕様の範囲内に収めることを目的にしている。

特開２００２−１１８４６１号公報（特許文献４）および特開２００３−１５８４５２号公報（特許文献５）に記載の技術は、ロックアップタイムの高速化を図ることを目的としている。具体的には、チャージポンプ回路に供給される電流量を増加させることによってロックアップタイムの高速化が図られる。

特開２００５−１０９６０８号公報（特許文献６）に記載の技術も、ロックアップタイムの高速化を目的とする。具体的には、ループフィルタのカットオフ周波数を可変とすることでロックアップタイムが制御される。

１つの基地局に対し、複数の端末が接続される移動体通信（たとえば、ＷＣＤＭＡ：Wideband Code Division Multiple Access）では、一度に通信できる端末数を増加させるため、基地局と各端末間の距離に応じて各端末の送信電力を調整し、基地局が受ける個々の端末からの電力を一定に保つ必要がある。各端末ではＲＦＩＣの出力部にある増幅器のゲインを調整することによって送信電力が制御される（たとえば、Kurt Hausmann、他６名、“A SAW-less CMOS TX for EGPRS and WCDMA”、IEEE Radio Frequency Integrated Circuits Symposium、pp.25-28、May 2010（非特許文献３））。各端末と基地局との距離が近づくにつれてＲＦＩＣでの消費電力は減少する（バッテリ寿命測定法については、たとえば、GSM Association Official Document DG.09 v5.1（非特許文献４）を参照）。

特開平３−１９６７０６号公報 特開２００７−７４４３６号公報 特開２００２−３１４４０８号公報 特開２００２−１１８４６１号公報 特開２００３−１５８４５２号公報 特開２００５−１０９６０８号公報

Robert Bogdan Staszewski、他１４名、"All-Digital PLL and Transmitter for Mobile Phones"、IEEE Journal of Solid-State Circuits、Vol.40、No.12、December 2005 Pin-En Su、他１名、"Fractional-N Phase-Locked-Loop-Based Frequency Synthesis: A Tutorial"、IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS、Vol.56、No.12、December 2009 Kurt Hausmann、他６名、"A SAW-less CMOS TX for EGPRS and WCDMA"、IEEE Radio Frequency Integrated Circuits Symposium、pp.25-28、May 2010 "Battery Life Measurement Technique"、［online］、GSM Association Official Document DG.09 v5.1、2009年9月15日、インターネット<http://www.gsmworld.com/documents/DG_09_v51.doc>

雑音特性を仕様よりも悪化させないようにしながらＰＬＬ回路の制御発振器に供給する駆動電流を減少させることができれば、さらに消費電力を低減することができる。ところが、制御発振器の駆動電流量を変化させると、発振周波数や位相に跳びが生じることによってＰＬＬ回路のロックが外れることが問題となる。このため、従来のＰＬＬ回路では、制御発振器に供給する駆動電流は一定値に固定されるのが通常である。

ＰＬＬ回路のロック外れは、分周器に供給する駆動電流を変化させた場合にも生じることがあるし、さらには、時分割復信（ＴＤＤ：Time Division Duplex）において送受信の切替を行なうときに、送信出力段の増幅アンプをオンまたはオフに切替える場合にも生じることがある。

この発明の目的は、ＰＬＬ回路のロックが外れた場合でも発振周波数の跳びの量を抑制することによって再ロックするまでの時間の短縮を可能にすることである。

この発明の実施の一形態による半導体装置は、制御発振器と制御部とを備える。制御発振器は、共振回路と増幅部と電流調整部とを含む。共振回路は、１または複数のインダクタおよび容量値が変更可能な第１の容量部を含む。増幅部は、共振回路と接続され、共振回路の共振周波数に対応した発振周波数を有する局部発振信号を出力する。電流調整部は、増幅部に供給する駆動電流の値を調整する。制御部は、第１の容量部の容量値および電流調整部を制御する。制御部は、増幅部に供給する駆動電流の値を変更するように電流調整部に指令したときには、第１の容量部の容量値も変更する。

上記の実施の形態による半導体装置によれば、制御部は、増幅部に供給する駆動電流の値を変更するように電流調整部に指令したときには、第１の容量部の容量値も調整する。したがって、上記の構成の制御発振器および制御部を備えたＰＬＬ回路においては、第１の容量部の容量値を調整することによって駆動電流が変化に伴う発振周波数の跳びの量を抑制できるので、ロック外れを防止することができる。たとえロック外れが生じたとしても再ロックするまでの時間を短縮することができる。

この発明の実施の形態１によるＲＦＩＣ（半導体装置）１０を搭載した通信機１の全体構成を示すブロック図である。 図１の局部発振器２６の構成と、制御部１２のうち局部発振器２６の制御に関係する部分の構成を示すブロック図である。 図２のＬＣ発振器５０の構成の一例を示す回路図である。 図３に示す容量部５３，５４の構成の一例を示す図である。 図４の電圧制御キャパシタ１０２において制御電圧と容量値との関係を示す図である。 図３に示す容量部５３，５４の他の構成例を示す図である。 図３に示す電流調整部５６の構成の一例を示す図である。 図３のＬＣ発振器５０において電流調整コードＩＣが切替わったときの発振周波数の変化を示す図である（容量部５４によって発振周波数の調整が行なわれない場合）。 図３のＬＣ発振器５０において電流調整コードＩＣが切替わったときの発振周波数の変化を示す図である（容量部５４によって発振周波数の調整が行なわれる場合）。 図２の局部発振器２６および制御部１２のうちテーブルの作成に関係する部分を示すブロック図である。 キャリブレーション時（ＳＷ１＝“１”）においてモード１（ＳＷ２＝“０”）の場合の制御部１２の動作を説明するための図である。 キャリブレーション時（ＳＷ１＝“１”）においてモード２（ＳＷ２＝“１”）の場合の制御部１２の動作を説明するための図である。 通常動作時（ＳＷ１＝“０”）における制御部１２の動作を説明するための図である。 キャリブレーション時において、切替部ＳＷ１，ＳＷ２の状態、制御コードＩＣ，ＣＮの値の時間変化、および発振周波数の時間変化を示すタイミング図である。 通常動作時において、切替部ＳＷ１，ＳＷ２の状態、制御コードＩＣ，ＣＮの値の時間変化、および発振周波数の時間変化を示すタイミング図である。 この発明の実施の形態２による局部発振器２６Ａおよび制御部１２の構成を示すブロック図である。 図１６のデジタルローパスフィルタ６２Ａの構成の一例を概念的に示す図である。 デジタルローパスフィルタの通過帯域幅とロックアップタイムとの関係を説明するための図である。 ＰＬＬ回路の位相雑音特性を説明するための図である。 この発明の実施の形態３による局部発振器２６Ｂおよび制御部１２Ａの構成を示すブロック図である。 実施の形態１の変形例としてのＬＣ発振器５０Ａおよびこれを制御する制御部１２Ｂの構成を示す図である。 実施の形態２の変形例としてＬＣ発振器５０Ｂおよびこれを制御する制御部１２Ｃの構成を示す図である。 より一般的な場合における発振周波数の跳びの抑制方法について説明するための図である。

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。

＜実施の形態１＞
［通信機１の全体構成］
図１は、この発明の実施の形態１によるＲＦＩＣ（半導体装置）１０を搭載した通信機１の全体構成を示すブロック図である。通信機１は、ベースバンド回路（ＢＢＩＣ：Baseband IC）２と、ＲＦＩＣ１０と、差動信号のインピーダンスを変換するとともに差動信号をシングルエンド信号に変換する変換器３と、電力増幅器（ＨＰＡ：High Power Amplifier）４と、フロントエンドモジュール（ＦＥＭ：Front-End Module）５と、アンテナ６と、シングルエンド信号を差動信号に変換して、差動信号のインピーダンスを変換する変換器７とを含む。

以下、送信時および受信時に分けて各部の動作について簡単に説明する。以下の説明では、差動信号ＸＸを構成する非反転信号と反転信号を区別するときには、参照符号ＸＸの末尾にＴ（非反転信号）、Ｂ（反転信号）をそれぞれ付して、ＸＸ＿Ｔ、ＸＸ＿Ｂのように記載する。送信をＴＸ、受信をＲＸと記載する場合がある。

まず、送信時には、ベースバンド回路２は、送信データに基づいてＩ信号と直交位相成分であるＱ信号とを生成する。生成されたＩ信号およびＱ信号は、ＲＦＩＣ１０への制御信号とともに、シリアル差動信号Ｓ＿ＴＸに変換されて、ＬＶＤＳ（Low Voltage Differential Signaling）でＲＦＩＣ１０に出力される。シリアル差動信号Ｓ＿ＴＸは、ＲＦＩＣ１０のインターフェース部１１でシリアル−パラレル変換されてＩ信号ＤｉおよびＱ信号ＤｑとＲＦＩＣ１０への制御信号とに分離される。

ＲＦＩＣ１０は、送信装置の構成として、補正値加算部２１と、ＤＡＣ２２，２３（ＤＡＣ：Digital-to-Analog Converter）と、ＬＰＦ２４，２５（ＬＰＦ：Low Pass Filter）と、局部発振器２６と、移相器２７と、直交変調器３０と、送信パワーを制御するＴＸＰＧＡ３１（ＰＧＡ：Programmable Gain Amplifier)とを含む。

インターフェース部１１から出力されたデジタルのＩ信号ＤｉおよびＱ信号Ｄｑは、補正値加算部２１によって第１および第２のオフセット補正値がそれぞれ付加される。オフセット補正値は、直交変調器３０のキャリアリークを抑制するためのものである。

ＤＡＣ２２，２３は、オフセット補正されたＩ信号ＤｉおよびＱ信号Ｄｑをそれぞれアナログ差動信号に変換する。アナログ変換されたオフセット補正後のＩ信号およびＱ信号は、ＬＰＦ２４，２５をそれぞれ通過した後、それぞれ差動のベースバンド信号ＢＢ＿Ｉ、ＢＢ＿Ｑとして直交変調器３０に入力される。

直交変調器３０には、さらに、局部発振器２６の出力信号に基づいて移相器２７にて生成されたアナログ差動信号である局部発振信号ＬＯ＿Ｉと局部発振信号ＬＯ＿Ｑとが入力される。ここで、局部発振信号ＬＯ＿ＩとＬＯ＿Ｑの位相差は９０度であり、ＬＯ＿Ｑの位相がＬＯ＿Ｉの位相よりも遅れている。移相器２７に代えて、１／２分周器によって局部発振信号ＬＯ＿Ｉ，ＬＯ＿Ｑを生成してもよい。

直交変調器３０は、ＢＢ＿Ｉ信号とＬＯ＿Ｉ信号とを乗算するとともに、ＢＢ＿Ｑ信号とＬＯ＿Ｑ信号とを乗算し、それらの乗算結果を減算することによって、送信周波数帯域の送信信号を生成してＴＸＰＧＡ３１に出力する。

ＴＸＰＧＡ３１に入力された送信信号は、制御信号に応じて送信パワーが調整された後、変換器３によって差動信号からシングルエンド信号に変換される。

電力増幅器４は、変換器３から出力された送信信号を増幅する。増幅された送信信号はフロントエンドモジュール５を介してアンテナ６に供給され、アンテナ６から放射される。フロントエンドモジュール５は、送信信号と受信信号を分離するデュプレクサと、送受信周波数帯ごとに用意されたデュプレクサとアンテナ６との接続を切替えるスイッチとを含むモジュールである。

次に、受信時には、アンテナ６で受信した受信信号は、フロントエンドモジュール５を介して変換器７に入力される。変換器７は、シングルエンド信号である受信信号を差動信号に変換するとともにインピーダンス変換を行ってＲＦＩＣ１０に伝送する。

ＲＦＩＣ１０は、受信装置の構成として、ＬＮＡ８０（ＬＮＡ：Low Noise Amplifier）と、直交復調器８１と、局部発振器８２と、移相器８３と、ＬＰＦ８４，８５と、ＲＸＰＧＡ８６，８７と、ＡＤＣ８８，８９（ＡＤＣ：Analog-to-Digital Converter）とを含む。

変換器７から入力された受信信号は、ＬＮＡ８０によって増幅された後、直交復調器８１に入力される。直交復調器８１には、ＬＮＡ８０の出力に加えて、局部発振器８２の出力信号に基づいて移相器８３にて生成されたアナログ差動信号である局部発振信号ＲＸＬＯ＿Ｉおよび局部発振信号ＲＸＬＯ＿Ｑが入力される。ここで、局部発振信号ＲＸＬＯ＿ＩとＲＸＬＯ＿Ｑとの位相差は９０度であり、ＲＸＬＯ＿Ｑの位相がＲＸＬＯ＿Ｉの位相よりも遅れている。移相器８３に代えて、１／２分周器によって局部発振信号ＲＸＬＯ＿Ｉ，ＲＸＬＯ＿Ｑを生成してもよい。

直交復調器８１は、受信信号と局部発振信号ＲＸＬＯ＿Ｉとを乗算することによってベースバンドＩ信号を生成し、受信信号と局部発振信号ＲＸＬＯ＿Ｑとを乗算することによってベースバンドＱ信号を生成する。

直交復調器８１によって生成されたベースバンドＩ信号とベースバンドＱ信号とは、ＬＰＦ８４，８５によって不要波が除去された後にＲＸＰＧＡ８６，８７によってそれぞれレベル調整される。ＲＸＰＧＡ８６，８７を通過したＩ信号およびＱ信号は、ＡＤＣ８８，８９によってそれぞれデジタル変換される。その後、ベースバンドＩ信号およびベースバンドＱ信号は、インターフェース部１１によってシリアル差動信号Ｓ＿ＲＸに変換されてＬＶＤＳにてベースバンド回路２に出力される。ベースバンド回路２は、受信したＩ信号およびＱ信号を含むシリアル差動信号Ｓ＿ＲＸに基づいて受信信号を復調する。

ＲＦＩＣ１０は制御部１２をさらに含む。制御部１２は、インターフェース部１１で分離されたベースバンド回路２からの制御信号を受け、上述の送信装置および受信装置の各要素を制御する。たとえば、制御部１２は、ＴＸＰＧＡ３１のゲインを制御するゲイン調整コードＧＣや局部発振器２６を制御するための制御コードＦＳ，ＩＣ，ＣＮを出力する。

［局部発振器２６および制御部１２の構成］
図２は、図１の局部発振器２６の構成と、制御部１２のうち局部発振器２６の制御に関係する部分の構成を示すブロック図である。図２には、図１の移相器２７、直交変調器３０、およびＴＸＰＧＡ３１も合わせて示される。

図２を参照して、局部発振器２６は、ＬＣ発振器（デジタル制御発振器）５０と、分周器（ＤＩＶ：divider）６０と、デジタル位相比較器（ＤＰＦＤ：Digital Phase Frequency Detector）６１と、デジタルローパスフィルタ（ＤＬＰＦ：Digital Low Pass Filter）６２とを含む全デジタルＰＬＬ回路である。

ＬＣ発振器５０は、デジタルローパスフィルタ６２のデジタル出力（トラッキングコードＴＲ）の値に応じた周波数で発振する。ＬＣ発振器５０の出力信号（局部発振信号ＬＯ）は差動信号（０，π）である。移相器２７は、この差動の出力信号ＬＯを受けて、互いに９０度位相の異なる局部発振信号ＬＯ＿Ｉ（０，π）およびＬＯ＿Ｑ（π／２，３π／２）を生成する。ＬＣ発振器５０の詳細な構成は図３で説明する。

分周器６０は、ＬＣ発振器５０の出力信号（局部発振信号ＬＯ）を分周した信号を出力する。

デジタル位相比較器６１（位相比較部）は、たとえば温度補償型水晶発振器（図示省略）から出力されたクロック信号ＣＫと、分周器６０の出力信号との位相差を検出し、検出した位相差に対応した位相差信号を出力する。たとえば、デジタル位相比較器６１は、クロック信号ＣＫおよびクロック信号ＣＫの立上り時刻（または立下り時刻）の時間差を検出する。

デジタルローパスフィルタ６２は、デジタル位相比較器６１から出力された位相差信号の周波数帯域を制限するデジタルフィルタである。デジタルローパスフィルタ６２によって位相差信号の高域の雑音成分が除去される。

上記のＬＣ発振器５０、分周器６０、デジタル位相比較器６１、およびデジタルローパスフィルタ６２によって帰還ループが構成される。この帰還ループによって、分周器６０から出力された信号の周波数とクロック信号ＣＫの周波数とが一致するまで帰還がかかる。このように周波数が一致することをロックするという。周波数がロックした状態では、局部発振信号ＬＯの周波数は、クロック信号ＣＫの周波数に分周比を乗算した値に一致する。

次に、局部発振器２６の制御に関係する制御部１２の構成について説明する。図２を参照して、制御部１２は、加算器４１と、レジスタ４２，４５Ａ，４５Ｂ，４５Ｃと、論理回路４３と、比較器４４と、テーブル記憶部４６とを含む。

制御部１２は、図１のベースバンド回路２からパワー制御情報（＋１：パワー増加、−１：パワー減少、０：パワー維持）を受ける。加算器４１は、パワー制御情報とレジスタ４２に保持されたデータとを加算する。加算器４１の加算結果はレジスタ４２に上書きされる。この結果、レジスタ４２には、通信機１の現在の出力電力の設定値ＰＳが保持される。図２の場合、出力電力の設定値ＰＳは５ビットのデジタルデータである。論理回路４３は、出力電力の設定値ＰＳをゲイン調整コードＧＣに変換してＴＸＰＧＡ３１に出力する。ＴＸＰＧＡ３１の出力はゲイン調整コードＧＣの値に応じて変化する。

比較器４４は、レジスタ４２に保持された現在の出力電力の設定値ＰＳと、レジスタ４５Ａ，４５Ｂ，４５Ｃにそれぞれ保持された比較値１，２，３（たとえば、比較値１＜比較値２＜比較値３）とを比較することによって、５ビットの出力電力の設定値ＰＳを２ビットの電流調整コードＩＣに変換する。電流調整コードＩＣに応じてＬＣ発振器５０に供給される駆動電流の値が調整される。このように、出力電力の設定値ＰＳに応じて駆動電流を調整することによってＲＦＩＣ１０の消費電力を低減することができる。電流調整コードＩＣのビット数は２ビットに限られない。たとえば、出力電力の設定値ＰＳと比較する比較値を１個にした場合には、比較器４４によって１ビットの電流調整コードＩＣが生成される。

出力電力の設定値ＰＳに対応して電流調整コードＩＣの値が切替わると、通常、ＬＣ発振器５０の発振周波数に跳びが生じる。テーブル記憶部４６は、電流調整コードＩＣの値の変化に対応付けて予め設定されたキャンセルコードＣＮの値を記憶する。図８〜図１５で詳しく説明するように、電流調整コードＩＣの値を切替えるときには、対応するキャンセルコードＣＮがテーブル記憶部４６から出力される。このキャンセルコードＣＮに応答してＬＣ発振器５０に含まれる容量部の容量値が調整されることによって、ＬＣ発振器５０の発振周波数の跳びが抑制される。

制御部１２は、さらに、図１のベースバンド回路２から受けた制御信号に基づいて局部発振器２６の発振周波数を設定するために、分周器６０の分周比を変更する周波数設定コードＦＳを出力する。

上記の説明と異なり、アナログ回路によって位相比較器６１およびローパスフィルタ６２を構成することができる。この場合、ＬＣ発振器５０はローパスフィルタ６２から出力された制御電圧の値に応じた周波数で発振する。この明細書では、デジタルの制御コードとアナログの制御電圧とを総称して制御信号とも記載する。

［ＬＣ発振器５０の構成］
図３は、図２のＬＣ発振器５０の構成の一例を示す回路図である。図３を参照して、ＬＣ発振器５０は、増幅部２０１と、ＬＣ共振回路２０２と、電流調整部５６とを含む。ＬＣ発振器５０は、ＬＣ共振回路２０２の共振周波数に対応した発振周波数を有する差動の局部発振信号ＬＯを出力ノードＮＤ１，ＮＤ２から出力する。

増幅部２０１はクロスカップル接続された一対のＮＭＯＳ（Negative-channel Metal Oxide Semiconductor）トランジスタ５１，５２を含む。ＮＭＯＳトランジスタ５１のドレインは第１の出力ノードＮＤ１に接続され、ゲートは第２の出力ノードＮＤ２に接続され、ソースは接続ノードＮＤ３に接続される。ＮＭＯＳトランジスタ５２のドレインは第２の出力ノードＮＤ２に接続され、ゲートは第１の出力ノードＮＤ１に接続され、ソースは接続ノードＮＤ３に接続される。

ＬＣ共振回路２０２は、ＮＭＯＳトランジスタ５１，５２の負荷として増幅部２０１に接続される。ＬＣ共振回路２０２は、出力ノードＮＤ１，ＮＤ２間に互いに並列に接続された、容量部５３、容量部５４、およびインダクタ５５を含む。容量部５３は、図２のデジタルローパスフィルタ６２から出力されたトラッキングコードＴＲの値に応じて容量値が変化する。容量部５４は、制御部１２から出力されたキャンセルコードＣＮの値に応じて容量値が変化する付加的なキャパシタである。ＬＣ共振回路２０２の共振周波数は、主として容量部５３の容量値とインダクタ５５のインダクタンス値によって決まる。インダクタ５５の中点は、電源ノードＶＤＤに接続される。

電流調整部５６は、接続ノードＮＤ３と電源ノードＶＳＳ（接地ノード）との間に接続される。電流調整部５６の抵抗値は図２の制御部１２から出力された電流調整コードＩＣの値に応じて変化し、これによって、電源ノードＶＤＤから電源ノードＶＳＳに流れる増幅部２０１の駆動電流（トランジスタ５１，５２のコレクタ電流）の大きさが変化する。

図４は、図３に示す容量部５３，５４の構成の一例を示す図である。図４を参照して、容量部５３，５４の各々は、デジタル・アナログ変換器（ＤＡＣ：Digital-to-Analog Converter）１０１と、電圧制御キャパシタ１０２とを含む。デジタル・アナログ変換器１０１は、制御コード（トラッキングコードＴＲまたはキャンセルコードＣＮ）をアナログの制御電圧Ｖｃｎｔに変換する。電圧制御キャパシタ１０２は、直列接続されたＭＯＳトランジスタ・キャパシタ（MOSFET Capacitor）１０３，１０４を含む。ＭＯＳトランジスタ・キャパシタ１０３，１０４の接続ノードに印加された制御電圧Ｖｃｎｔに応じて電圧制御キャパシタ１０２の容量値が変化する。

図５は、図４の電圧制御キャパシタ１０２において制御電圧と容量値との関係を示す図である。制御コードに対応する制御電圧Ｖｃｎｔ（最小値ＶＬ、最大値ＶＨ）によって電圧制御キャパシタ１０２の容量値が決まる。

図６は、図３に示す容量部５３，５４の他の構成例を示す図である。図６を参照して、容量部５３，５４の各々は、容量素子１０５（０）〜１０５（ｍ）と、容量素子１０６（０）〜１０６（ｍ）と、スイッチング素子としてのＮＭＯＳトランジスタ１０７（０）〜１０７（ｍ）とを含む。ただし、ｍは、制御コード（トラッキングコードＴＲまたはキャンセルコードＣＮ）のビット数に応じて決まる整数である。第ｉ番目（０≦ｉ≦ｍ）の容量素子１０５（ｉ）、ＮＭＯＳトランジスタ１０７（ｉ）、および容量素子１０６（ｉ）は、出力ノードＮＤ１，ＮＤ２間に直列に接続されることによって直列接続体を構成する。これらのｍ＋１個の直列接続体は互いに並列に接続される。ＮＭＯＳトランジスタ１０７（０）〜１０７（ｍ）の各々が制御コード（トラッキングコードＴＲ、キャンセルコードＣＮ）の値に応じてオンまたはオフに切替えられることによって、容量部５３，５４の容量値が変化する。

図７は、図３に示す電流調整部５６の構成の一例を示す図である。図７を参照して、電流調整部５６は、スイッチング素子としてのＮＭＯＳトランジスタ１０８（０）〜１０８（ｎ）と、抵抗素子１０９（０）〜１０９（ｎ）とを含む。ただし、ｎは、制御コード（電流調整コードＩＣ）のビット数に応じて決まる整数である。第ｉ番目（０≦ｉ≦ｎ）のＮＭＯＳトランジスタ１０８（ｉ）および抵抗素子１０９（ｉ）は、接続ノードＮＤ３と電源ノードＶＳＳとの間に直列に接続されることによって直列接続体を構成する。これらのｎ＋１個の直列接続体は互いに並列に接続される。ＮＭＯＳトランジスタ１０８（０）〜１０８（ｎ）の各々が制御コード（電流調整コードＩＣ）の値に応じてオンまたはオフに切替えられることによって、電流調整部５６の抵抗値が変化する。

［発振周波数の跳びの抑制方法］
次に、電流調整コードＩＣが切替わったときにおける発振周波数の跳びの抑制方法について説明する。まず、図３の容量部５４によって発振周波数の調整が行なわれない場合、すなわち、発振周波数の跳びが抑制されない場合を説明する。

図８は、図３のＬＣ発振器５０において電流調整コードＩＣが切替わったときの発振周波数の変化を示す図である。図８の上側のグラフ（Ａ）はＬＣ発振器５０に流れる電流の時間変化を示し、下側のグラフ（Ｂ）はＬＣ発振器５０の発振周波数の時間変化を示す。

図３、図８を参照して、時刻ｔ１で電流調整コードＩＣの値が切替わることによって制御発振器を流れる駆動電流が変化する。この駆動電流の変化に起因して発振周波数にΔｆの跳びが生じる。発振周波数は、時間の経過と共にＰＬＬの作用によって元の発振周波数に戻る。発振周波数が許容範囲ＦＴ内に収まるまでの時間（時刻ｔ１から時刻ｔ２まで）を再ロッキング時間ＴＲＬと称する。

図９は、図３のＬＣ発振器５０において電流調整コードＩＣが切替わったときの発振周波数の変化を示す図である。図９の場合には、図３の容量部５４によって発振周波数の調整が行なわれる。図９において、（Ａ）のグラフは電流調整コードＩＣの値に対応する駆動電流の時間変化を示す。（Ｂ）のグラフは、キャンセルコードＣＮを一定にして電流調整コードＩＣの値を変化させたときの発振周波数の時間変化を示す。（Ｃ）のグラフはキャンセルコードＣＮの値の変化に対応する発振周波数の変化分を示す（トラッキングコードＴＲおよび電流調整コードＩＣは一定とする）。（Ｄ）のグラフは、電流調整コードＩＣとキャンセルコードの値の両方を変化させた場合の発振周波数の時間変化を示す。

図３、図９を参照して、時刻ｔ１で電流調整コードＩＣの値が切替わることによって制御発振器を流れる駆動電流が変化する。キャンセルコードＣＮによって容量部５４の容量値の調整を行なわない場合には、グラフ（Ｂ）に示すように、時刻ｔ１の直後に発振周波数の跳びΔｆが生じる。この発振周波数の跳びΔｆを抑圧するために時刻ｔ１の電流調整コードＩＣの切替わりと同時にキャンセルコードＣＮが切替えられ、これによって、グラフ（Ｂ）における発振周波数の跳びを打ち消すように容量部５４の容量値を変化させる（グラフ（Ｃ）参照）。グラフ（Ｄ）に示すように、電流調整コードＩＣとキャンセルコードＣＮとの両方を変化させることによって、時刻ｔ１における発振周波数の跳びが抑圧され、発振周波数が許容範囲ＦＴ内に維持される。時刻ｔ１より後のキャンセルコードＣＮは、電流調整コードＩＣの値の変化に対応付けてテーブル記憶部４６に予め記憶された値が用いられる。以下、テーブル記憶部４６に予め記憶するテーブルの作成方法について説明する。テーブルの作成はキャリブレーション時に行なわれる。

図１０は、図２の局部発振器２６および制御部１２のうちテーブルの作成に関係する部分を示すブロック図である。図１０においてＬＣ発振器５０は、容量部５４とその他の部分５９とに分けて示される。

図２、図３、図１０を参照して、局部発振器２６は図２の構成に加えて切替部ＳＷ１をさらに含む。制御部１２は、図２の構成に加えてレジスタ４７とテーブル設定部７０とをさらに含む。レジスタ４７は予め設定された参照コードＲＥＦを保持する。参照コードＲＥＦとして、たとえば、トラッキングコードＴＲの設定可能範囲の中央値が用いられる。

切替部ＳＷ１は、デジタルローパスフィルタ６２から出力されたトラッキングコードＴＲと、レジスタ４７から出力された参照コードＲＥＦとを受け、制御部１２の指令に応じていずれか一方の制御コードをＬＣ発振器５０の容量部５３に出力する。キャリブレーション時には、切替部ＳＷ１によってレジスタ４７とＬＣ発振器５０とが接続される（ＳＷ１＝“１”）ことによって、ＬＣ発振器５０の発振周波数はオープンループ制御される。通常動作時には、切替部ＳＷ１によってデジタルローパスフィルタ６２とＬＣ発振器５０とが接続される（ＳＷ１＝“０”）ことによって、ＬＣ発振器５０の発振周波数はクローズドループ制御される。

テーブル設定部７０は、周波数カウンタ７１と、レジスタ７２と、比較器７３と、２分探索（Binary Search）ロジック７４と、切替部ＳＷ２とを含む。周波数カウンタ７１は、ＬＣ発振器５０から出力された局部発振信号ＬＯを受け、キャリブレーション時（ＳＷ１＝“１”）に動作状態（ＯＮ状態）となって局部発振信号ＬＯの周波数を検出する。検出された周波数のデータ（たとえば、１０ビット）は、比較器７３および切替部ＳＷ２に出力される。周波数カウンタ７１は、通常動作時（ＳＷ１＝“０”）には停止状態（ＯＦＦ状態）になる。

切替部ＳＷ２は、周波数カウンタ７１とレジスタ７２とを接続するか否かを切替える。周波数カウンタ７１とレジスタ７２とが接続されているとき（ＳＷ２＝“０”）、レジスタ７２は、周波数カウンタ７１から出力された周波数データを保持する。周波数カウンタ７１とレジスタ７２とが接続されていないとき（ＳＷ２＝“１”）、レジスタ７２は比較器７３の入力端子ｂと接続され、保持している周波数データを比較器７３に出力する。以下、切替部ＳＷ２によってレジスタ７２と周波数カウンタ７１とが接続されている場合（ＳＷ２＝“０”）をモード１と称し、レジスタ７２と周波数カウンタ７１とが接続されていない場合（ＳＷ２＝“１”）をモード２と称する。

比較器７３は、モード１（ＳＷ２＝“０”）のとき停止状態（ＯＦＦ状態）となり、モード２（ＳＷ２＝“１”）のとき動作状態（ＯＮ状態）となる。比較器７３は、動作状態のとき、周波数カウンタ７１から出力された周波数データと、レジスタ７２に保持されている周波数データとを比較し、比較結果（１ビットデータ）を２分探索ロジック７４に出力する。たとえば、図１０の端子ａに入力される値が端子ｂに入力される値より大きい場合（ａ＞ｂ）には比較器７３は“１”を出力し、端子ａに入力される値が端子ｂに入力される値以下の場合（ａ≦ｂ）には比較器７３は“０”を出力する。

２分探索ロジック７４は、モード１（ＳＷ２＝“０”）のとき停止状態（ＯＦＦ状態）となり、モード２（ＳＷ２＝“１”）のとき動作状態（ＯＮ状態）となる。制御部１２は、キャリブレーション時（ＳＷ１＝“１”）に、モード１（ＳＷ２＝“０”）からモード２（ＳＷ２＝“１”）へのモード切替を行なうのと同時に電流調整コードＩＣの値を切替える。２分探索ロジック７４は、モード２（ＳＷ２＝“１”）のときに電流調整コードＩＣの値を切替える前後において検出された局部発振信号ＬＯの周波数が等しくなるように、電流調整コードＩＣの値の切替後に供給すべきキャンセルコードＣＮの値を２分探索法によって決定する。

具体的には、２分探索ロジック７４は、初期の探索範囲をキャンセルコードＣＮの最小値から最大値までの全範囲とし、探索範囲の中央値をテーブル記憶部４６に出力する。探索範囲の中央値は、テーブル記憶部４６を介してＬＣ発振器５０の容量部５４に出力され、キャンセルコードＣＮとして用いられる。このキャンセルコードＣＮの値に対する比較器７３の比較結果に基づいて、２分探索ロジック７４は探索範囲を半分に縮小する。以上の過程がキャンセルコードＣＮのビット数の回数だけ繰返されることによって、キャンセルコードＣＮの値が最終的に決定される。テーブル記憶部４６は、決定されたキャンセルコードＣＮの値を、電流調整コードＩＣの値の変化に対応付けて記憶する。

［テーブル作成の具体例］
以下、図１１〜図１５を参照して、電流調整コードＩＣの初期値を“００”、キャンセルコードＣＮの初期値を“ｎ０”（ｎ０は、１０ビットの２進数を意味する）とし、電流調整コードＩＣを初期値“００”から“０１”に切替えたとき、切替後に供給すべきキャンセルコードＣＮの値を決定する手順について説明する。

図１１は、キャリブレーション時（ＳＷ１＝“１”）においてモード１（ＳＷ２＝“０”）の場合の制御部１２の動作を説明するための図である。図１１を参照して、制御部１２は、電流調整コードＩＣとして初期値“００”を出力する。キャリブレーション時には、トラッキングコードＴＲに代えて一定値の参照コードＲＥＦがＬＣ発振器５０に入力される。この状態で、テーブル設定部７０はＬＣ発振器５０から出力された局部発振信号ＬＯの周波数を検出し、レジスタ７２に保持する。

図１２は、キャリブレーション時（ＳＷ１＝“１”）においてモード２（ＳＷ２＝“１”）の場合の制御部１２の動作を説明するための図である。図１２を参照して、制御部１２は、電流調整コードＩＣとして切替後の値“０１”を出力する。キャリブレーション時には、トラッキングコードＴＲに代えて一定値の参照コードＲＥＦがＬＣ発振器５０に入力されている。比較器７３は、この状態で周波数カウンタ７１によって検出された局部発振信号ＬＯの周波数の値と、レジスタ７２に保持されている周波数のデータとを比較し、比較結果を２分探索ロジック７４に出力する。２分探索ロジック７４は、比較器７３の比較結果に基づいて探索範囲を半分に削減するともに、新たに設定された探索範囲の中央値をテーブル記憶部４６に出力する。出力された探索範囲の中央値はキャンセルコードＣＮとしてＬＣ発振器５０の容量部５４に与えられる。キャンセルコードＣＮが１０ビットの場合には、以上の手順が１０回繰返されることによって、最終的なキャンセルコードＣＮの値として“ｎ１”が決定される。決定された値“ｎ１”は、切替後の電流調整コードＩＣの値“０１”に対応付けてテーブル記憶部４６によって記憶される。同様に、電流調整コードＩＣの値が初期値“００”から“１０”に切替えられたとき、切替後に供給されるキャンセルコードＣＮの値として“ｎ２”が決定され、テーブル記憶部４６によって記憶される。電流調整コードＩＣの値が初期値“００”から“１１”に切替えられたとき、切替後に供給されるキャンセルコードＣＮの値として“ｎ３”が決定され、テーブル記憶部４６によって記憶される。

図１３は、通常動作時（ＳＷ１＝“０”）における制御部１２の動作を説明するための図である。図１３を参照して、通常動作時には、図２のデジタルローパスフィルタから出力されたトラッキングコードＴＲがＬＣ発振器５０に入力される。周波数カウンタ７１は停止状態（ＯＦＦ状態）である。このとき、制御部１２から出力される電流調整コードＩＣが“００”から“０１”に切替えられると、この切替に応じてテーブル記憶部４６から容量部５４に出力されるキャンセルコードＣＮが“ｎ０”から“ｎ１”にテーブルに基づいて切替えられる。この結果、電流調整コードの切替時における発振周波数の跳びが抑制される。

図１４は、キャリブレーション時において、切替部ＳＷ１，ＳＷ２の状態、制御コードＩＣ，ＣＮの値の時間変化、および発振周波数の時間変化を示すタイミング図である。グラフ（Ａ）は電流調整コードＩＣの値の時間変化を示し、グラフ（Ｂ）は切替部ＳＷ１の状態を示し、グラフ（Ｃ）は切替部ＳＷ２の状態を示し、グラフ（Ｄ）はキャンセルコードＣＮの値の時間変化を示し、グラフ（Ｅ）はＬＣ発振器５０から出力される局部発振信号ＬＯの周波数（発振周波数）の時間変化を示す。

図１１、図１２、図１４を参照して、キャリブレーションモード時には切替部ＳＷ１の状態は“１”である。制御部１２は、時刻ｔ１で電流調整コードＩＣを“００”から“０１”に切替えるとともに、切替部ＳＷ２の状態を“０”から“１”に切替えることによってモード１からモード２に動作モードを移行させる。時刻ｔ１以降、制御部１２は、発振周波数が時刻ｔ１より前の初期値に等しくなるように、２分探索ロジック７４によってキャンセルコードＣＮの値を調整し、最終的にキャンセルコードＣＮの値を“ｎ１”に決定する。

図１５は、通常動作時において、切替部ＳＷ１，ＳＷ２の状態、制御コードＩＣ，ＣＮの値の時間変化、および発振周波数の時間変化を示すタイミング図である。グラフ（Ａ）は電流調整コードＩＣの値の時間変化を示し、グラフ（Ｂ）は切替部ＳＷ１の状態を示し、グラフ（Ｃ）は切替部ＳＷ２の状態を示し、グラフ（Ｄ）はキャンセルコードＣＮの値の時間変化を示し、グラフ（Ｅ）はＬＣ発振器５０から出力される局部発振信号ＬＯの周波数（発振周波数）の時間変化を示す。

図１３、図１５を参照して、通常動作時には切替部ＳＷ１の状態は“０”であり、切替部ＳＷ２の状態は制御部１２の動作に関係しない。制御部１２は、時刻ｔ１で電流調整コードＩＣの値を“００”から“０１”に切替えるとともに、キャンセルコードＣＮの値を“ｎ０”から“ｎ１”に切替える。この結果、時刻ｔ１の前後で発振周波数の値をほとんど変化させずに許容範囲ＦＴ内に収めることができる。

以上のとおり実施の形態１によるＲＦＩＣ１０によれば、電流調整コードＩＣの値を切替えることによってＬＣ発振器５０の駆動電流の値を切替えたときには、キャンセルコードＣＮの値を調整することによって駆動電流が変化する前後での発振周波数の跳びの量を抑制できる。この結果、ロック外れを防止することができ、たとえロック外れが生じたとしても再ロックするまでの時間を短縮することができる。

＜実施の形態２＞
図１６は、この発明の実施の形態２による局部発振器２６Ａおよび制御部１２の構成を示すブロック図である。図１６の局部発振器２６Ａは、デジタルローパスフィルタ６２Ａの構成が実施の形態１のデジタルローパスフィルタ６２と異なる。その他の局部発振器２６Ａの構成および制御部１２の構成は、図２および図１０で説明した実施の形態１の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

デジタルローパスフィルタ６２Ａは、電流調整コードＩＣを受け、電流調整コードＩＣの値が切替わってから所定の時間の間、通過帯域幅を通常の帯域幅よりも増加させる。この結果、電流調整コードＩＣが切替わったときにＬＣ発振器５０の発振周波数の跳びを抑制できることに加えて、所望の発振周波数にロックするまでの時間（ロックアップタイム）を短縮することができる。デジタルフィルタを用いているので、通過帯域幅を通常の帯域幅に戻す際に生じる発振周波数の跳びも抑制することができる。

図１７は、図１６のデジタルローパスフィルタ６２Ａの構成の一例を概念的に示す図である。図１７を参照して、デジタルローパスフィルタ６２Ａは、演算部１１０と、フィルタ係数Ｎを設定する係数設定部１２０とを含む。

演算部１１０は、乗算器１１１，１１２と、加算器１１３，１１４と、遅延器１１５とを含む。乗算器１１１は、図１６のデジタル位相比較器６１から出力された位相差データＰＤを２^-N倍する（ただし、Ｎはフィルタ係数）。加算器１１３は、乗算器１１１の出力と加算器１１４の出力とを加算して、遅延器１１５に出力する。遅延器１１５の出力はトラッキングコードＴＲとして図１６の切替部ＳＷ１に与えられる。乗算器１１２は遅延器１１５の出力を２^-N倍する（ただし、Ｎはフィルタ係数）。加算器１１４は、遅延器１１５の出力から乗算器１１２の出力を減算する。

係数設定部１２０は、排他的論理和（ＸＯＲ）ゲート１２１，１２２と、論理和（ＯＲ）ゲート１２３と、遅延回路１２４，１２５と、判定回路１２６とを含む。電流調整コードが２ビットの場合、上位ビット対応する信号ＩＣ［１］は、ＸＯＲゲート１２１の第１の入力端子と遅延回路１２４とに入力される。遅延回路１２４の出力は、ＸＯＲゲート１２１の第２の入力端子に入力される。電流調整コードＩＣの下位ビットに対応する信号ＩＣ［０］は、ＸＯＲゲート１２２の第１の入力端子と遅延回路１２５とに入力される。遅延回路１２５の出力は、ＸＯＲゲート１２２の第２の入力端子に入力される。ＯＲゲート１２３は、ＸＯＲゲート１２１，１２２の各出力の論理和を判定回路１２６に出力する。

判定回路１２６は、ＯＲゲート１２３の出力Ｚが“０”であるか“１”であるかを判定する。電流調整コードＩＣの値が変更された場合には、遅延回路１２４，１２５による遅延時間の間、ＯＲゲート１２３の出力Ｚが“１”になる。判定回路１２６は、ＯＲゲート１２３の出力Ｚが“０”の場合にはフィルタ係数Ｎを比較的大きな値（Ｎ＝ＨＩＧＨ）に設定し、ＯＲゲート１２３の出力Ｚが“１”の場合にはフィルタ係数Ｎを比較的小さな値（Ｎ＝ＬＯＷ）に設定する。したがって、電流調整コードＩＣの変更後、遅延回路１２４，１２５による遅延時間の間、フィルタ係数Ｎの値が小さくなる（Ｎ＝ＬＯＷ）ので、デジタルローパスフィルタ６２Ａの通過帯域幅が広くなる。

電流調整コードＩＣのビット数が２ビット以外の場合には、ビット数に対応する個数の遅延回路とＸＯＲ回路との組合わせを設け、各ビットに対応するＸＯＲ回路の出力の論理和を求めることによって、電流調整コードＩＣに変更があったか否かを判定することができる。

図１８は、デジタルローパスフィルタの通過帯域幅とロックアップタイムとの関係を説明するための図である。図１８において、Ａのグラフは、フィルタ係数Ｎを比較的小さくすることによってループ帯域を広げた場合の発振周波数の時間変化を示し、Ｂのグラフは、フィルタ係数Ｎを比較的大きくすることによってループ帯域を狭めた場合の発振周波数の時間変化を示す。帯域幅が比較的広いＡの場合のロックアップタイムＴＬ１は、帯域幅が比較的狭いＢの場合のロックアップタイムＴＬ２よりも短くなる。

図１９は、ＰＬＬ回路の位相雑音特性を説明するための図である。図１９の横軸は周波数［Ｈｚ］であり、縦軸は位相雑音［ｄＢｃ／Ｈｚ］である。フィルタ係数Ｎが比較的小さい（Ｎ＝ＬＯＷ）場合は、フィルタ係数Ｎが比較的大きい（Ｎ＝ＨＩＧＨ）場合に比べてループ帯域が広がるために位相雑音特性が劣化する。

＜実施の形態３＞
図２０は、この発明の実施の形態３による局部発振器２６Ｂおよび制御部１２Ａの構成を示すブロック図である。図２０の局部発振器２６Ｂは、切替部ＳＷ１を含まない点で図１６の局部発振器２６Ａと異なる。実施の形態３の場合には、キャリブレーション時にもデジタルローパスフィルタ６２ＡからＬＣ発振器５０にトラッキングコードＴＲが出力される。

さらに、図２０のテーブル設定部７０Ａは、周波数カウンタ７１を含まない点で図１０、図１６に示したテーブル設定部７０と異なる。図２０の場合には、トラッキングコードＴＲが、テーブル設定部７０Ａに設けられた比較器７３と、切替部ＳＷ２に入力される。キャリブレーション時において、モード１（ＳＷ２＝“０”）の場合、入力されたトラッキングコードＴＲがレジスタ７２に保持される。モード２（ＳＷ２＝“１”）の場合、入力されたトラッキングコードＴＲとレジスタ７２に保持されたトラッキングコードＴＲとが比較器７３によって比較される。

制御部１２Ａは、キャリブレーション時に、モード１（ＳＷ２＝“０”）からモード２（ＳＷ２＝“１”）へのモード切替を行なうのと同時に電流調整コードＩＣの値を切替える。２分探索ロジック７４は、電流調整コードＩＣの値を切替える前後におけるトラッキングコードＴＲの値が等しくなるように、電流調整コードＩＣの切替後に供給すべきキャンセルコードＣＮの値を２分探索法によって決定する。

具体的には、２分探索ロジック７４は、初期の探索範囲をキャンセルコードＣＮの最小値から最大値までの全範囲とし、探索範囲の中央値をテーブル記憶部４６に出力する。探索範囲の中央値は、テーブル記憶部４６を介してＬＣ発振器５０の容量部５４に出力され、キャンセルコードＣＮとして用いられる。このキャンセルコードＣＮの値に対する比較器７３の比較結果に基づいて、２分探索ロジック７４は探索範囲を半分に縮小する。以上の過程がキャンセルコードＣＮのビット数の回数だけ繰返されることによって、キャンセルコードＣＮの値が最終的に決定される。テーブル記憶部４６は、決定されたキャンセルコードＣＮの値を、電流調整コードＩＣの値の変化に対応付けて記憶する。たとえば、図２０のテーブル記憶部４６には、５ビットの電流調整コードＩＣを初期値“０００００”から変化させたときに出力すべきキャンセルコードＣＮの値が、変化後の電流調整コードＩＣの値に対応付けて記憶されている。

実施の形態３によれば、クローズドループ制御によって発振周波数が所望の値に制御された状態で、電流調整コードＩＣの値を変化させたときに出力すべきキャンセルコードＣＮの値を決定することができる。したがって、実施の形態１，２の場合に比べて精度良く発振周波数の跳びを抑圧することができる。発振周波数でなくトラッキングコードＴＲを用いてテーブルを作成するので、周波数カウンタを必要としないというメリットもある。実施の形態３のその他の点は図１０、図１６に示した実施の形態１，２の場合と同じであるので同一または相当する部分には同一の参照符号を付して説明を繰返さない。

上述の実施の形態３では、位相比較器６１およびローパスフィルタ６２はデジタル回路であるとしたが、これらをアナログ回路によって構成することもできる。この場合には、ローパスフィルタからＬＣ発振器に出力されるアナログの制御信号を検出し、検出したアナログ制御信号を受けてデジタル信号に変換するアナログ・デジタル変換器をテーブル設定部７０Ａに設ける必要がある。アナログ・デジタル変換器の出力は比較器７３および切替部ＳＷ２に入力される。

＜実施の形態４＞
実施の形態４では、図３で説明したＬＣ発振器５０の変形例について説明する。

図２１は、実施の形態１の変形例としてのＬＣ発振器５０Ａおよびこれを制御する制御部１２Ｂの構成を示す図である。図２１の共振回路２０２Ａは、出力ノードＮＤ１，ＮＤ２間に接続された容量部５７をさらに含む点で図３の共振回路２０２と異なる。容量部５７の容量値は、制御部１２Ｂ内のレジスタ４８に設定された粗調整コードＣＴの値に応じて変化する。粗調整コードＣＴの値を切替えることによってＬＣ発振器５０Ａの発振周波数を粗調整することができる。

図２１のその他の点は、実施の形態１，２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。たとえば、粗調整コードＣＴが一定の状態で電流調整コードＩＣの値が変更された場合には、発振周波数の跳びを抑制するために、ＬＣ発振器５０Ａの発振周波数を一定に保つようにキャンセルコードＣＮの値が変更される。この点は実施の形態１，２の場合と同様である。

図２２は、実施の形態２の変形例としてＬＣ発振器５０Ｂおよびこれを制御する制御部１２Ｃの構成を示す図である。図２２のＬＣ発振器５０Ｂの構成は図３で説明したＬＣ発振器５０の構成と同じである。制御部１２Ｃは、図２で示した構成に加えて、粗調整コードＣＴを保持するためのレジスタ４８と加算器４９とをさらに含む。加算器４９は、レジスタ４８に保持された粗調整コードＣＴとテーブル記憶部４６から出力されたキャンセルコードＣＮとを加算し、加算結果ＡＤを容量部５４に出力する。容量部５４の容量値は、加算結果ＡＤに応じて変化する。したがって、粗調整コードＣＴの値を変化させることによってＬＣ発振器５０Ｂの発振周波数を粗調整することができる。

図２２のその他の点は、実施の形態１，２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。たとえば、粗調整コードＣＴが一定の状態で電流調整コードＩＣの値が変更された場合には、発振周波数の跳びを抑制するために、ＬＣ発振器５０Ｂの発振周波数を一定に保つようにキャンセルコードＣＮを変更する。この点は実施の形態１，２の場合と同様である。

＜実施の形態５＞
ＰＬＬ回路のロック外れは、分周器の駆動電流量を切替えることによってもＬＣ発振器の負荷が変動するので生じることがある。さらには、時分割復信（ＴＤＤ：Time Division Duplex）において送受信の切替を行なうときに、送信出力段の増幅アンプをオンまたはオフに切替えた場合にも、電源ラインの電圧変動によってＰＬＬ回路のロック外れが生じることがある。実施の形態１〜４で説明した発振周波数の跳びの抑制方法は、上記の場合に対しても適用することができる。

図２３は、より一般的な場合における発振周波数の跳びの抑制方法について説明するための図である。実施の形態１で説明したように、局部発振器（ＰＬＬ回路）２６は、ＬＣ発振器（制御発振器）５０と、分周器６０と、デジタル位相比較器６１と、デジタルローパスフィルタ６２とを含む。ＬＣ発振器５０は、図３で説明したものと同じ構成を有し、デジタルローパスフィルタ６２から出力されたトラッキングコードＴＲに応じて発振周波数が変化する。

ここで、ＬＣ発振器５０の発振周波数（局部発振信号ＬＯの周波数）は、ノイズ源１３０の状態が変化することによって跳びが生じるものとする。ここで、ノイズ源１３０は、たとえば送信出力段の増幅アンプであり、ノイズ源１３０に供給される制御信号（トリガコードＴＧと称する）に応じてノイズ源１３０の状態変化（たとえば、増幅アンプのオンオフ）が生じる。ノイズ源１３０の状態変化に起因した発振周波数の跳びを抑圧するために、制御部１２は、トリガコードＴＧの値が変化したときには、その値の変化に対応したキャンセルコードＣＮを予め設定されたテーブルに基づいてＬＣ発振器５０に出力する。図３で説明したように、ＬＣ発振器５０に設けられた容量部５４の容量値がキャンセルコードＣＮに応じて変化することによって、ノイズ源１３０の状態変化に起因した発振周波数の跳びを生じないようにすることができる。テーブル記憶部４６に予め記憶されたテーブルは実施の形態１で説明したのと同様の方法で作成することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 通信機、２ ベースバンド回路、４ 電力増幅器、１０ ＲＦＩＣ（半導体装置）、１１ インターフェース部、１２，１２Ａ，１２Ｂ，１２Ｃ 制御部、２６，２６Ａ，２６Ｂ，８２ 局部発振器、２７，８３ 移相器、３０ 直交変調器、４６ テーブル記憶部、５０，５０Ａ，５０Ｂ ＬＣ発振器、５３，５３，５４，５４，５７ 容量部、５５ インダクタ、５６ 電流調整部、６０ 分周器、６１ デジタル位相比較器、６２，６２Ａ デジタルローパスフィルタ、６２Ａ デジタルローパスフィルタ、７０，７０Ａ テーブル設定部、７１ 周波数カウンタ、７４ ２分探索ロジック、８１ 直交復調器、２０１ 増幅部、２０２，２０２Ａ 共振回路、ＣＫ クロック信号、ＣＮ キャンセルコード、ＣＴ 粗調整コード、ＦＳ 周波数設定コード、ＧＣ ゲイン調整コード、ＩＣ 電流調整コード、ＬＯ 局部発振信号、ＲＥＦ 参照コード、ＳＷ１，ＳＷ２ 切替部、ＴＧ トリガコード、ＴＲ トラッキングコード、ＶＤＤ，ＶＳＳ 電源ノード。

Claims (7)

1. 半導体装置であって、
   制御発振器を備え、前記制御発振器は、
   １または複数のインダクタおよび容量値が変更可能な第１の容量部を含む共振回路と、
   前記共振回路と接続され、前記共振回路の共振周波数に対応した発振周波数を有する局部発振信号を出力する増幅部と、
   前記増幅部に供給する駆動電流の値を調整する電流調整部とを含み、
   前記半導体装置は、
   前記局部発振信号を分周して出力する分周器と、
   前記分周器の出力と与えられた基準信号との位相差に応じた信号を出力する位相比較器と、
   前記位相比較器の出力の高周波成分を除去することによってフィードバック信号を生成するフィルタ部と、
   前記第１の容量部の容量値および前記電流調整部を制御する制御部とをさらに備え、
   前記共振回路は、前記フィードバック信号の値に応じて容量値が変化する第２の容量部をさらに含み、
   前記制御部は、前記増幅部に供給する駆動電流の値を変更するように前記電流調整部に指令したときには、前記発振周波数を一定に保つように前記第１の容量部の容量値を変更し、
   前記半導体装置は、
   与えられたベースバンド信号によって前記局部発振信号を変調して出力する変調器と、
   前記変調器の出力を増幅する、ゲインを調整可能なアンプとをさらに備える、半導体装置。
2. 前記制御部は、前記アンプのゲインに応じて前記増幅部に供給する駆動電流の値を変更するように前記電流調整部に指令する、請求項１に記載の半導体装置。
3. 前記半導体装置は、前記フィルタ部と前記制御発振器との間の前記フィードバック信号の経路に設けられ、前記フィードバック信号および予め定める一定信号のいずれか一方を前記制御発振器の前記第２の容量部に供給する切替部をさらに含み、
   前記第１の容量部の容量値は、前記制御部で生成された第１の制御信号の値に応じて変化し、
   前記電流調整部は、前記制御部で生成された第２の制御信号の値に応じて前記増幅部に供給する駆動電流の値を調整し、
   前記制御部は、キャリブレーション時に、前記切替部を切替えることによって前記一定信号を前記第２の容量部に供給した状態で前記第２の制御信号の値を変化させ、前記制御部は、前記第２の制御信号の値を変化させた前後で検出された前記局部発振信号の周波数が等しくなるように、前記第２の制御信号の値を変化させた後に供給する前記第１の制御信号の値を決定し、前記制御部は、決定した前記第１の制御信号の値を前記第２の制御信号の値の変化に対応付けてテーブルとして記憶し、
   前記制御部は、前記フィードバック信号が前記切替部を介して前記制御発振器に供給される通常動作時において前記第２の制御信号の値を変化させる場合には、前記第２の制御信号の値を変化させた後に供給する前記第１の制御信号の値を前記テーブルに基づいて決定する、請求項１に記載の半導体装置。
4. 前記第１の容量部の容量値は、前記制御部で生成された第１の制御信号の値に応じて変化し、
   前記電流調整部は、前記制御部で生成された第２の制御信号の値に応じて前記増幅部に供給する駆動電流の値を調整し、
   前記制御部は、キャリブレーション時に、前記第２の制御信号の値を変化させ、前記制御部は、前記第２の制御信号の値を変化させた前後で検出された前記フィードバック信号の値が等しくなるように、前記第２の制御信号の値を変化させた後に供給する前記第１の制御信号の値を決定し、前記制御部は、決定した前記第１の制御信号の値を前記第２の制御信号の値の変化に対応付けてテーブルとして記憶し、
   前記制御部は、通常動作時に前記第２の制御信号の値を変化させる場合には、前記第２の制御信号の値を変化させた後に供給する前記第１の制御信号の値を前記テーブルに基づいて決定する、請求項１に記載の半導体装置。
5. 前記フィルタ部は、デジタル回路によって構成され、前記制御部からの指令に応じて通過帯域幅を変更可能であり、
   前記制御部は、前記増幅部に供給する駆動電流の値を変更するように前記電流調整部に指令したときには、前記フィルタ部の通過帯域幅を通常の帯域幅よりも増加させる、請求項１に記載の半導体装置。
6. 半導体装置であって、
   制御発振器を備え、前記制御発振器は、
   １または複数のインダクタおよび容量値が変更可能な第１の容量部を含む共振回路と、
   前記共振回路と接続され、前記共振回路の共振周波数に対応した発振周波数を有する局部発振信号を出力する増幅部と、
   前記増幅部に供給する駆動電流の値を調整する電流調整部とを含み、
   前記半導体装置は、
   前記局部発振信号を分周して出力する分周器と、
   前記分周器の出力と与えられた基準信号との位相差に応じた信号を出力する位相比較器と、
   前記位相比較器の出力の高周波成分を除去することによってフィードバック信号を生成するフィルタ部と、
   前記第１の容量部の容量値および前記電流調整部を制御する制御部とをさらに備え、
   前記共振回路は、
   前記フィードバック信号の値に応じて容量値が変化する第２の容量部と、
   前記制御部の指令に応じて容量値が変化する第３の容量部とをさらに含み、
   前記制御部は、前記第３の容量部の容量値を一定に保った状態で、前記増幅部に供給する駆動電流の値を変更するように前記電流調整部に指令したときには、前記発振周波数を一定に保つように前記第１の容量部の容量値を変更し、
   前記半導体装置は、
   与えられたベースバンド信号によって前記局部発振信号を変調して出力する変調器と、
   前記変調器の出力を増幅する、ゲインを調整可能なアンプとをさらに備える、半導体装置。
7. 半導体装置であって、
   制御発振器を備え、前記制御発振器は、
   １または複数のインダクタおよび容量値が変更可能な第１の容量部を含む共振回路と、
   前記共振回路と接続され、前記共振回路の共振周波数に対応した発振周波数を有する局部発振信号を出力する増幅部と、
   前記増幅部に供給する駆動電流の値を調整する電流調整部とを含み、
   前記半導体装置は、
   前記局部発振信号を分周して出力する分周器と、
   前記分周器の出力と与えられた基準信号との位相差に応じた信号を出力する位相比較器と、
   前記位相比較器の出力の高周波成分を除去することによってフィードバック信号を生成するフィルタ部と、
   前記第１の容量部の容量値および前記電流調整部を制御する制御部とをさらに備え、
   前記共振回路は、前記フィードバック信号の値に応じて容量値が変化する第２の容量部をさらに含み、
   前記制御部は、第１の制御信号および第２の制御信号を生成し、
   前記第１の容量部の容量値は、前記第１の制御信号と前記第２の制御信号とを加算した信号の値に応じて変化し、
   前記制御部は、前記第２の制御信号を一定に保った状態で、前記増幅部に供給する駆動電流の値を変更するように前記電流調整部に指令したときには、前記発振周波数を一定に保つように前記第１の制御信号の値を変更し、
   前記半導体装置は、
   与えられたベースバンド信号によって前記局部発振信号を変調して出力する変調器と、
   前記変調器の出力を増幅する、ゲインを調整可能なアンプとをさらに備える、半導体装置。

Images