[go: up one dir, main page]

JP5661523B2 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP5661523B2
JP5661523B2 JP2011061216A JP2011061216A JP5661523B2 JP 5661523 B2 JP5661523 B2 JP 5661523B2 JP 2011061216 A JP2011061216 A JP 2011061216A JP 2011061216 A JP2011061216 A JP 2011061216A JP 5661523 B2 JP5661523 B2 JP 5661523B2
Authority
JP
Japan
Prior art keywords
silicon oxide
gas
oxide film
film forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011061216A
Other languages
English (en)
Other versions
JP2012199306A (ja
Inventor
柿本　明修
明修 柿本
高木　聡
聡 高木
池内　俊之
俊之 池内
克彦 小森
克彦 小森
長谷部　一秀
一秀 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011061216A priority Critical patent/JP5661523B2/ja
Priority to TW101108695A priority patent/TWI547586B/zh
Priority to US13/420,723 priority patent/US9005459B2/en
Priority to KR1020120027233A priority patent/KR101514867B1/ko
Priority to CN201210073108.4A priority patent/CN102691048B/zh
Publication of JP2012199306A publication Critical patent/JP2012199306A/ja
Application granted granted Critical
Publication of JP5661523B2 publication Critical patent/JP5661523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32752—Means for moving the material to be treated for moving the material across the discharge
    • H01J37/32761—Continuous moving
    • H01J37/32779—Continuous moving of batches of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、凹部を含むパターンが形成された基板上に酸化シリコン膜を成膜する成膜方法及び成膜装置に関する。
集積回路（ＩＣ）の製造プロセスには、例えばライン・スペース・パターンのスペースを酸化シリコン膜で埋め込む工程がある。ＩＣの集積度が高まるにつれて、ライン・スペース・パターンのスペース幅は例えば３０ｎｍ程度となりつつあるが、このような狭いスペースに例えば化学堆積（ＣＶＤ）法により酸化シリコン膜を埋め込む場合には、狭いスペースの底部にプリカーサが進入しにくいため、ライン側壁の上端部近傍での膜厚が厚くなる傾向がある。そのため、スペースに埋め込まれた酸化シリコン膜にはボイドが生じる場合がある。後のエッチング工程において、そのような酸化シリコン膜がエッチングされると、酸化シリコン膜の上面に、ボイドと連通する開口が形成されることがある。そのような開口からボイドにエッチャントが進入して汚染が生じ、または、後のメタライゼーションの際にボイド中に金属が入り込み、欠陥が生じる可能性がある。
特開２０１０−７３７７３号公報
このような問題を解決するため、高密度プラズマ（ＨＤＰ）−化学堆積（ＣＶＤ）法を用いて成膜とスパッタエッチとを同時に進行させることにより、良好な埋込特性を得ることが試みられている（特許文献１）。しかし、このようなＨＤＰ−ＣＶＤ法は、枚葉式のＣＶＤ装置には適用可能であるが、スループットの点で有利なバッチ式のＣＶＤ装置においてＨＤＰ−ＣＶＤ法を行おうとすると、高い均一性が得られないおそれがある。
本発明は、上記の事情を考慮し、良好な埋込特性が得られるバッチ式の成膜装置及び成膜方法を提供する。
本発明の第１の態様によれば、凹部を含むパターンが形成された複数の基板を多段にして反応管に搭載するステップと、シリコン含有ガス及び酸素含有ガスを前記反応管へ供給することにより、前記複数の基板上に酸化シリコン膜を成膜する成膜ステップと、フッ酸ガス及びアンモニアガスを前記反応管へ供給することにより、前記成膜ステップにおいて成膜された前記酸化シリコン膜をエッチングするエッチングステップと、前記成膜ステップから前記エッチングステップへ切り替える際に、前記基板の温度を変更し、安定化させる条件変更ステップとを含み、前記エッチングステップは、前記酸化シリコン膜の表層部を変性させることで変性層を形成する工程を含み、前記成膜ステップにおける前記基板の温度は、前記変性層の昇華温度よりも高く、前記エッチングステップにおける前記基板の温度は、前記変性層の昇華温度よりも低く、前記成膜ステップと前記エッチングステップとが同一の前記反応管内において交互に繰り返される成膜方法が提供される。
本発明の第２の態様によれば、凹部を含むパターンが形成される複数の基板を多段に支持するウエハ支持部と、前記基板を加熱する加熱部と、下部に開口部を有する有蓋形状を有し、前記ウエハ支持部が前記開口部から挿入可能な反応管と、前記反応管内において前記ウエハ支持部により支持される前記複数の基板に対し、シリコン含有ガスを供給するシリコン含有ガス供給部、酸素含有ガスを供給する酸素ガス供給部、フッ酸ガスを供給するフッ酸ガス供給部、及びアンモニアガスを供給するアンモニアガス供給部と、前記複数の基板に対してシリコン含有ガス及び酸素含有ガスを供給することにより、前記複数の基板上に酸化シリコン膜を成膜し、前記酸化シリコン膜が成膜された前記複数の基板に対してフッ酸ガス及びアンモニアガスを供給することにより、前記酸化シリコン膜の表層部を変性させることで変性層を形成し、前記酸化シリコン膜をエッチングするように、前記シリコン含有ガス供給部、前記酸素ガス供給部、前記フッ酸ガス供給部、及びアンモニアガス供給部を制御し、前記酸化シリコン膜の成膜のときの前記基板の温度は、前記変性層の昇華温度よりも高く、前記酸化シリコン膜のエッチングのときの前記基板の温度は、前記変性層の昇華温度よりも低く、前記酸化シリコン膜の成膜から前記酸化シリコン膜のエッチングへ切り替える際に、前記基板の温度を変更し、安定化させるように、前記加熱部を制御する制御部とを備える成膜装置が提供される。
本発明の実施形態によれば、良好な埋込特性が得られるバッチ式の成膜装置及び成膜方法が提供される。
本発明の第１の実施形態による成膜装置の概略図である。 図１の成膜装置の断面図である。 本発明の第２の実施形態による成膜方法を示すタイムチャートである。 本発明の第２の実施形態による成膜方法により酸化シリコン膜が成膜されるウエハの断面図を主要ステップごとに模式的に示す断面図である。 比較例の成膜方法により酸化シリコン膜が成膜されるウエハの断面図を主要ステップごとに模式的に示す断面図である。 本発明の第３の実施形態による成膜方法により酸化シリコン膜が成膜されるウエハの断面図を主要ステップごとに模式的に示す断面図である。 他の比較例の成膜方法により酸化シリコン膜が成膜されるウエハの断面図を主要ステップごとに模式的に示す断面図である。
以下、添付の図面を参照しながら、本発明の限定的でない例示の実施形態について説明する。添付の全図面中、同一または対応する部材または部品については、同一または対応する参照符号を付し、重複する説明を省略する。また、図面は、部材もしくは部品間の相対比を示すことを目的とせず、したがって、具体的な寸法は、以下の限定的でない実施形態に照らし、当業者により決定されるべきものである。
（第１の実施形態）
図１は、本発明の第１の実施形態によるＡＬＤ装置を模式的に示す縦断面図であり、図２は、図１のＡＬＤ装置の横断面図である。
図１に示すように、成膜装置８０は、下端が開口された有天井の円筒体状を有する、たとえば石英により形成される処理容器１を有している。処理容器１内の上方には、石英製の天井板２が設けられている。また、処理容器１の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド３がＯリング等のシール部材４を介して連結されている。
マニホールド３は処理容器１の下端を支持する支持部材として働くとともに、側面に設けられた複数の貫通孔にそれぞれ接続される配管から所定のガスを処理容器１内へ供給する。マニホールド３の下部には、マニホールド３の下端開口部を開閉する例えばステンレススチール製の蓋部９が例えばＯリングよりなるシール部材１２を介して連結されている。蓋部９は中央に開口を有しており、この開口を回転シャフト１０が気密に貫通している。回転シャフト１０の上端部にはテーブル８が取り付けられ、テーブル８の上には石英製の保温筒７を介してウエハボート５が設けられている。ウエハボート５は３本の支柱６を有し（図２参照）、支柱６に形成された溝により多数枚のウエハＷが支持される。回転シャフト１０が図示しない回転機構により中心軸の周りに回転することにより、ウエハボート５もまた回転することができる。
回転シャフト１０の下端部は、図示しない昇降機構により上下動可能に支持されるアーム１３に取り付けられている。アーム１３の上下動により、ウエハボート５が処理容器１内へ搬入され、搬出される。なお、回転シャフト１０と蓋部９の開口との間には磁性流体シール１１が設けられ、これにより処理容器１が密閉される。
また、成膜装置８０は、処理容器１内へ酸素含有ガスを供給する酸素含有ガス供給機構１４と、処理容器１内へＳｉ含有ガスを供給するＳｉ含有ガス供給機構１５と、処理容器１内へフッ酸（ＨＦ）ガスを供給するＨＦ供給機構２１０と、処理容器１内へアンモニア（ＮＨ３）ガスを供給するＮＨ３供給機構２４０とを有している。酸素含有ガス供給機構１４とＳｉ含有ガス供給機構１５は、処理容器１内のウエハＷ上に酸化シリコン膜を成膜するために使用され、ＨＦ供給機構２１０とＮＨ３供給機構２４０は、ウエハＷに成膜された酸化シリコン膜（の一部）をエッチングするために使用される。
酸素含有ガス供給機構１４は、酸素含有ガス供給源１７と、酸素含有ガス供給源１７からの酸素含有ガスを導く酸素含有ガス配管１７Ｌと、酸素含有ガス配管１７Ｌに接続され、マニホールド３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸素含有ガス分散ノズル１９とを有している。酸素含有ガス分散ノズル１９の垂直部分には、複数のガス吐出孔１９ａが所定の間隔を隔てて形成されており、各ガス吐出孔１９ａから水平方向にほぼ均一に酸素含有ガスを吐出することができる。
また、酸素含有ガス配管１７Ｌには、開閉バルブ１７ａと、酸素含有ガスの流量を制御する流量制御器１７ｂとが設けられている。これらにより、酸素含有ガスの供給の開始／停止、および流量が制御される。
Ｓｉ含有ガス供給機構１５は、Ｓｉ含有ガス供給源２０と、Ｓｉ含有ガス供給源２０からのＳｉ含有ガスを導くＳｉ含有ガス配管２０Ｌと、Ｓｉ含有ガス配管２０Ｌに接続され、マニホールド３の側壁を内側へと貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＳｉ含有ガス分散ノズル２２とを有している。図示の例では、２本のＳｉ含有ガス分散ノズル２２が設けられており（図２参照）、各Ｓｉ含有ガス分散ノズル２２には、その長さ方向に沿って複数のガス吐出孔２２ａが所定の間隔を隔てて形成されている。これにより、各ガス吐出孔２２ａから水平方向に処理容器１内にほぼ均一にＳｉ含有ガスを吐出することができる。なお、Ｓｉ含有ガス分散ノズル２２は１本のみであってもよい。
また、Ｓｉ含有ガス配管２０Ｌには、開閉バルブ２０ａ、流量制御器２０ｂ、バッファータンク１８０、および開閉バルブ２０ｃが設けられている。例えば開閉バルブ２０ｃを閉じたまま開閉バルブ２０ａを開け、Ｓｉ含有ガス源２０からＳｉ含有ガスを所定の流量で流すことにより、バッファータンク１８０内にＳｉ含有ガスを一時的に溜めることができる。その後、開閉バルブ２０ａを閉じて開閉バルブ２０ｃを開けば、所定の量のＳｉ含有ガスを処理容器１内へ供給することが可能となる。これらにより、Ｓｉ含有ガスの供給の開始／停止、および流量が制御される。
ＨＦガス供給機構２１０は、ＨＦガス供給源２１と、ＨＦガス供給源２１と接続され、ＨＦガスを導くＨＦガス配管２１Ｌと、ＨＦガス配管２１Ｌに接続され、マニホールド３の側壁を内側へと貫通して上方向へ屈曲されて垂直に延びる例えばセラミック管よりなるＨＦガス分散ノズル４５とを有している。ＨＦガス分散ノズル４５には、その長さ方向に沿って図２に示すガス吐出孔４５ａが複数個、所定の間隔を隔てて形成されている。これにより、各ガス吐出孔４５ａから水平方向に処理容器１内にほぼ均一にＨＦガスを吐出することができる。
また、ＨＦガス配管２１Ｌには、開閉バルブ２１ａと、ＨＦガスの流量を制御する流量制御器２１ｂとが設けられている。これらにより、ＨＦガスの供給の開始／停止、および流量が制御される。
ＮＨ３ガス供給機構２４０は、ＮＨ３ガス供給源２４と、ＮＨ３ガス供給源２４と接続され、ＮＨ３ガスを導くＮＨ３ガス配管２４Ｌと、ＮＨ３ガス配管２４Ｌに接続され、マニホールド３の側壁を内側へと貫通して上方向へ屈曲されて垂直に延びる石英管よりなるＮＨ３ガス分散ノズル４６とを有している。ＮＨ３ガス分散ノズル４６には、その長さ方向に沿って図２に示すガス吐出孔４６ａが複数個、所定の間隔を隔てて形成されている。これにより、各ガス吐出孔４６ａから水平方向に処理容器１内にほぼ均一にＮＨ３ガスを吐出することができる。
また、ＮＨ３ガス配管２４Ｌには、開閉バルブ２４ａと、ＮＨ３ガスの流量を制御する流量制御器２４ｂとが設けられている。これらにより、ＮＨ３ガスの供給の開始／停止、および流量が制御される。
処理容器１の側壁の一部には、酸素含有ガスのプラズマを形成するプラズマ生成機構３０が形成されている。このプラズマ生成機構３０は、処理容器１の側壁に上下に細長く形成された開口３１と、開口３１を外側から覆うように処理容器１の外壁に気密に溶接されたプラズマ区画壁３２とを有している。プラズマ区画壁３２は、断面凹部状をなし上下に細長く形成され、例えば石英で形成されている。プラズマ区画壁３２により、処理容器１の側壁の一部が凹部状に外側へ窪んでおり、プラズマ区画壁３２の内部空間は処理容器１の内部空間に連通する。また、開口３１は、ウエハボート５に保持されている全てのウエハＷを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
また、プラズマ生成機構３０は、このプラズマ区画壁３２の側壁の外面に上下方向に沿って互いに対向するようにして配置された細長い一対のプラズマ電極３３、３３と、プラズマ電極３３、３３に給電ライン３４を介して接続されプラズマ電極３３、３３へ高周波電力を供給する高周波電源３５とを有している。そして、高周波電源３５からプラズマ電極３３、３３に対し例えば１３．５６ＭＨｚの高周波電圧を印加することにより酸素含有ガスのプラズマを発生させることができる。なお、この高周波電圧の周波数は、１３．５６ＭＨｚに限定されず、他の周波数、例えば４００ｋＨｚ等であってもよい。
プラズマ区画壁３２の内部空間には、処理容器１内を上方向に延びる途中で処理容器１の半径方向外方へ屈曲された酸素含有ガス分散ノズル１９が、プラズマ区画壁３２の直立面に沿って上方に向けて伸びている。このため、高周波電源３５からプラズマ電極３３、３３間に高周波電圧が印加され、両電極３３、３３間に高周波電界が形成されると、酸素含有ガス分散ノズル１９のガス吐出孔１９ａから吐出された酸素含有ガスがプラズマ化されて処理容器１の中心に向かって流れる。
プラズマ区画壁３２の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー３６が取付けられている。また、この絶縁保護カバー３６の内側には、図示しない冷媒通路が設けられており、例えば冷却された窒素ガスを流すことによりプラズマ電極３３、３３を冷却することができる。
なお、上述の２本のＳｉ含有ガス分散ノズル２２は、処理容器１の側壁の開口３１の両側に起立して設けられており、Ｓｉ含有ガス分散ノズル２２に形成された複数のガス吐出孔２２ａから処理容器１の中心方向に向けてＳｉ含有ガスを吐出することができる。
Ｓｉ含有ガスとしては、ジクロロシラン（ＤＣＳ（ＳｉＨ２Ｃｌ２））、ヘキサクロロジシラン（ＨＣＤ）ガス、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ヘキサメチルジシラザン（ＨＭＤＳ）、テトラクロロシラン（ＴＣＳ）、ジシリルアミン（ＤＳＡ）、トリシリルアミン（ＴＳＡ）、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、ジイソプロピルアミノシラン（ＤＩＰＡＳ）等を用いることができる。また、酸素含有ガスとしては、亜酸化窒素（Ｎ２Ｏ）ガス、酸素（Ｏ２）ガス、オゾンガス（Ｏ３）等を用いることができる。
一方、処理容器１の開口３１に対向する部分には、処理容器１内を排気するための排気口３７が設けられている。この排気口３７は処理容器１の側壁を上下に細長く削り取ることによって形成されている。処理容器１の外側には、図２に示すように、排気口３７を覆うように断面凹部状に成形された排気口カバー部材３８が溶接により取り付けられている。排気口カバー部材３８は、処理容器１の側壁に沿って上方に延びており、処理容器１の上方にガス出口３９を画定している。そして、ガス出口３９は、処理容器１の主弁ＭＶおよび圧力調整器ＰＣを介して真空ポンプＶＰに接続され、これにより処理容器１内が排気される。真空ポンプＶＰは、例えばメカニカルブースタポンプとターボ分子ポンプを含んで良い。
また、処理容器１の外周を囲むように、処理容器１およびその内部のウエハＷを加熱する筐体状の加熱ユニット４０が設けられている（図２においては、加熱ユニット４０を省略している）。
成膜装置８０の各構成部の制御、例えば開閉バルブ１７ａ、２０ａ、２０ｃ、２１ａ、２４ａの開閉による各ガスの供給／停止、流量制御器１７ｂ、２０ｂ、２１ｂ、４１ｂによるガス流量の制御、および高周波電源３５のオン／オフ制御、加熱ユニット４０の制御等は例えばマイクロプロセッサ（コンピュータ）からなるコントローラ５０により行われる。コントローラ５０には、工程管理者が成膜装置８０を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置８０の稼働状況を表示するディスプレイ等からなるユーザインターフェース５１が接続されている。
また、コントローラ５０には、成膜装置８０で実行される各種処理をコントローラ５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置８０の各構成部に処理を実行させるための各種のプログラム（またはレシピ）が格納された記憶部５２が接続されている。プログラムには、後述する成膜方法を成膜装置８０に実行させる成膜プログラムが含まれる。また、各種のプログラムは記憶媒体５２ａに記憶され、記憶部５２に格納され得る。記憶媒体５２ａは、ハードディスクや半導体メモリであってもよいし、ＣＤ−ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを記憶部５２へ適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザインターフェース５１からの指示等にて任意のプログラムを記憶部５２から呼び出してコントローラ５０に実行させることで、コントローラ５０の制御下で、成膜装置８０での所望の処理が行われる。すなわち、成膜プログラムが実行される場合、コントローラ５０は、成膜装置８０の各構成部を制御して、成膜方法を実行する制御部として機能する。
（第２の実施形態）
次に、図３及び図４Ａを参照しながら、本発明の第２の実施形態による成膜方法を、上述の成膜装置８０を用いて実施する場合を例にとり説明する。図３は、本実施形態の成膜方法を示すタイムチャートであり、図４Ａは、本実施形態の成膜方法により酸化シリコン膜が成膜されるウエハＷの断面図を主要ステップごとに模式的に示す断面図である。図４Ａ（ａ）を参照すると、ウエハＷには、例えば約３０ｎｍの幅を有する複数のラインＬが形成され、隣り合う２つのラインＬの間には、例えば約３０ｎｍの幅を有するスペースＳが形成されている。このようなライン・スペース・パターンは、例えばダブルパターニング（ＤＰ）技術により形成することができる。なお、ラインＬは、図示の例では、シリコンにより形成されているが、これに限らず、金属で形成されていても良い。
まず、上述の（図４Ａ（ａ）に示す）パターンを有するウエハＷがウエハボート５に搭載され、アーム１３によりウエハボート５が処理容器１内に収容される。その後、処理容器１内にいずれのガスも供給しないで処理容器１の主弁ＭＶを開き、圧力制御器ＰＣの圧力調整弁を全開にして、真空ポンプＶＰにより、処理容器１内を到達真空度まで排気する。また、加熱ユニット４０により例えば１０℃から７００℃までの範囲内の温度にウエハＷを加熱する。
次に、成膜ステップＳ１（図３）において酸化シリコンがウエハＷ上に成膜される。具体的には、図１に示す酸素ガス配管１７Ｌの開閉バルブ１７ａが開き、酸素含有ガス供給源１７に貯留されたＮ２Ｏガスが流量制御器１７ｂにより制御されて酸素含有ガス分散ノズル１９へ供給される。酸素含有ガス分散ノズル１９へ供給されたＮ２Ｏガスは、複数のガス吐出孔１９ａからウエハＷへ向かって流れる。一方、Ｓｉガス配管２０Ｌの開閉バルブ２０ａ及び２０ｃが開き、Ｓｉ含有ガス供給源２０に貯留されたＤＣＳガスが、流量制御器２０ｂにより制御されてＳｉ含有ガス分散ノズル２２へ供給され、ガス吐出孔２２ａから吐出され、ウエハＷに向かって流れる。これらのガスがウエハＷの表面近傍において反応し、図４Ａ（ｂ）に示すように、ライン・スペース・パターンを覆うように酸化シリコン膜６１がウエハＷ上に成膜される。酸化シリコン膜６１の膜厚が例えば１５ｎｍ程度となった時点で、ＤＣＳガス及びＮ２Ｏガスの供給を停止することにより、成膜ステップＳ１が終了する。なお、１５ｎｍ程度の膜厚となるのに要する時間は、例えば予備実験において求めた成膜レートに基づいて決定することができる。また、ＤＣＳガス及びＮ２Ｏガスを用いて成膜する酸化シリコン（ＨＴＯ）膜６１は、図４Ａ（ｂ）に強調して図示するように、ラインＬの側壁の上端において膜厚が厚くなり、いわゆるオーバーハング形状を呈する（bread loaf形状とも言う）。
次に、加熱ユニット４０を調整することにより、例えば２５℃から３００℃までの範囲内にウエハＷの温度を変更する（条件変更ステップＳ２（図３））。温度が変更され、安定した後、ＣＯＲ（Chemical Oxide Removal）ステップＳ３が行われる。具体的には、図１に示すＨＦガス配管２１Ｌの開閉バルブ２１ａを開くと、流量調整器２１ｂにより制御される流量（例えば１０ｓｃｃｍから５０００ｓｃｃｍ、好ましくは２００ｓｃｃｍから１０００ｓｃｃｍ）でＨＦガス供給源２１からＨＦガス分散ノズル４５へＨＦガスが供給される。そして、ＨＦガス分散ノズル４５のガス吐出孔４５ａからＨＦガスが吐出され、ウエハＷへ向かって流れる。これに合わせて、ＮＨ３ガス配管２４Ｌの開閉バルブ２４ａを開くと、流量調整器２４ｂにより制御される流量（例えば１０ｓｃｃｍから５０００ｓｃｃｍ、好ましくは２００ｓｃｃｍから１０００ｓｃｃｍ）でＮＨ３ガス供給源２４からＮＨ３ガス分散ノズル４６へＮＨ３ガスが供給される。そして、ＮＨ３ガス分散ノズル４６のガス吐出孔４６ａからＨＦガスが吐出され、ウエハＷへ向かって流れる。また、このとき、圧力制御器ＰＣにより処理容器１内が例えば１０Ｐａから１３３００Ｐａまでの範囲内の圧力に調整される。
ＨＦガス及びＮＨ３ガスにより、ウエハＷに成膜した酸化シリコン膜６１の表層部は、ＨＦガス及びＮＨ３ガスと反応してケイフッ化アンモニウム（（ＮＨ４）２ＳｉＦ６）に変性する。ケイフッ化アンモニウムは、約１３０℃以上の温度において容易に昇華するため、図４Ａ（ｃ）に示すように、酸化シリコン膜６１がエッチングされて薄くなる。また、上述の条件（ＨＦガス供給量、ＮＨ３ガス供給量、処理容器１内の圧力、ウエハＷの温度など）は、図４Ａ（ｃ）に示すように、ラインＬの上面及び側壁上端部における酸化シリコン膜６１に対するエッチング速度は速く、スペースＳの底部における酸化シリコン膜６１に対するエッチング速度は遅くなるように設定されている。具体的には、予備実験やシミュレーション等により、そのような条件を設定することが好ましい。このため、ラインＬの側壁上端におけるオーバーハングＨはほぼ消失する。しかも、スペースＳにおける酸化シリコン膜６１で画成される開口は、スペースＳの底部において狭く、上方に向かうに従って広くなっている。
次に、開閉バルブ２１ａと開閉バルブ２４ａとを閉めることによりＨＦガス及びＮＨ３ガスの供給を停止して、処理容器１内を到達真空度まで排気しつつ、加熱ユニット４０を調整することにより、ウエハＷの温度を再び成膜時の温度に変更する（条件変更ステップＳ４）。温度が変更され、安定した後、再び成膜ステップＳ１が行われる。このとき、ＣＯＲステップＳ３においてエッチングされて開口の上方が広がった酸化シリコン膜６１に対して酸化シリコンが更に成膜されるため、図４Ａ（ｄ）に示すように、オーバーハング形状にはなり難くなる。
この後、条件変更ステップＳ２、ＣＯＲステップＳ３、条件変更ステップＳ４、及び成膜ステップＳ１を繰り返していくと、酸化シリコン膜６１上へ酸化シリコンが更に成膜され、また、酸化シリコン膜６１におけるラインＬの側壁の上端部側が速いエッチング速度でエッチングされるため、図４Ａ（ｅ）に示すように、スペースＳにおける酸化シリコン膜６１の断面形状は、ほぼＶ字形状となる。酸化シリコンが更に成膜されると、Ｖ字形状が浅くなるようにして、スペースＳが埋め込まれていく。
このようにして、ウエハＷ上の酸化シリコン膜６１が所定の膜厚（ラインＬの上面における膜厚）に達するまで成膜ステップＳ１、条件変更ステップＳ２、ＣＯＲステップＳ３、及び条件変更ステップＳ４をこの順に繰り返すと、図４Ａ（ｆ）に示すように、スペースＳが酸化シリコン膜１６により埋め込まれる。
以上のとおり、本実施形態による成膜方法によれば、Ｓｉ含有ガスとしてのＤＣＳガスと酸素含有ガスとしてのＮ２Ｏガスとによる酸化シリコン膜６１の成膜（成膜ステップＳ１）と、ＨＦガスとＮＨ３ガスとによる酸化シリコン膜６１のエッチング（ＣＯＲステップＳ３）とが、同一の処理容器１内において交互に行われる。ＣＯＲステップＳ３では、例えばラインＬの側壁の上端部側においてエッチング速度が速いため、スペースＳにおける酸化シリコン膜１６の開口は上端に向かって広がる形状を有する。このため、スペースＳはボイドが生じることなく埋め込まれる。
仮に、ＣＯＲステップＳ３を行うことなく、ＤＣＳガスとＮ２Ｏガスによる成膜のみを行う場合には、図４Ｂ（ａ）から（ｃ）に示すようにオーバーハングＨが大きくなっていき、隣り合うオーバーハングＨが接してしまい、図４Ｂ（ｄ）に示すようにスペースＳを埋め込む酸化シリコン膜６１０にはボイド６２が生じることとなる。このことから、本実施形態の効果が理解される。
（第３の実施形態）
次に、図５Ａを参照しながら、本発明の第３の実施形態による成膜方法を説明する。本実施形態による成膜方法おいても上述の成膜装置８０が用いられる。また、本実施形態による成膜方法においては、第３の実施形態による成膜方法と同様に、図３に示す成膜ステップＳ１、条件変更ステップＳ２、ＣＯＲステップＳ３、及び条件変更ステップＳ４がこの順に繰り返される。また、成膜ステップＳ１においてＳｉ含有ガスとしてのビスターシャリブチルアミノシラン（ＢＴＢＡＳ）ガスと、酸素含有ガスとしての酸素（Ｏ２）ガスとが用いられ、いわゆる原子層堆積（ＡＬＤ）法により酸化シリコンが成膜される。以下、相違点を中心に説明する。
まず、第２の実施形態と同様に、図５Ａ（ａ）に示すようなライン・スペース・パターンを有するウエハＷが処理容器１内に収容され、処理容器１内を到達真空度まで排気するとともに、加熱ユニット４０により例えば１０℃から５００℃までの範囲内の温度にウエハＷを加熱する。この間、Ｓｉ含有ガス供給源２０と処理容器１とを繋ぐＳｉ含有ガス配管２０Ｌの開閉バルブ２０ｃを閉じたまま開閉バルブ２０ａを開けて、Ｓｉ含有ガス供給源２０からのＢＴＢＡＳガスを流量制御器２０ｂで流量制御しつつ流し、バッファータンク１８０内にＢＴＢＡＳガスを溜めておく。このとき、バッファータンク１８０内に溜められるＢＴＢＡＳガスの量（ＢＴＢＡＳガス分子数）は、ウエハボート５に支持されるウエハＷの表面をＢＴＢＡＳガス分子で覆うことができるように設定され、具体的には予備実験から決定して良い。
次に、開閉バルブ２０ａを閉じたまま開閉バルブ２０ｃを開けることにより、バッファータンク１８０内に溜められていたＢＴＢＡＳガスが、Ｓｉ含有ガス配管２０Ｌ及びＳｉ含有ガス分散ノズル２２を通して処理容器１内に供給される。これにより、ウエハＷの表面にＢＴＢＡＳガスが吸着する。続けて、開閉バルブ２０ｃを閉じて、酸素含有ガス配管１７Ｌの開閉バルブ１７ａを開くことにより、流量制御器１７ｂで流量制御されたＯ２ガスが、酸素含有ガス配管１７Ｌ及び酸素含有ガス分散ノズル１９を通して処理容器１内に供給される。このとき、プラズマ生成機構３０の高周波電源３５から高周波電力を電極３３、３３へ供給し、Ｏ２ガスをプラズマ化する。これにより、プラズマにより活性化されたＯ２ガス（酸素ラジカル、酸素イオン等を含む）が、ウエハＷへ供給される。そして、半導体ウエハＷに吸着されたＢＴＢＡＳガスが酸化され、一分子層又は複数分子層の酸化シリコン膜６１が成膜される。以下、ＢＴＢＡＳガスのウエハＷの表面への吸着と、吸着したＢＴＢＡＳガスのＯ２プラズマによる酸化とが複数回繰り返されて、図５Ａ（ｂ）に示すように、所定の膜厚を有する酸化シリコン膜６１が得られる。このようなＡＬＤ法によれば、酸化シリコン膜６１は、下地のライン・スペース・パターンのラインＬの側面及び上面、並びにスペースＳの底部においてほぼ等しい膜厚を有し、下地のパターンを反映した断面形状（コンフォーマル形状）を有することになる。
次に、第２の実施形態と同様に、条件変更ステップＳ２を経て、ＣＯＲステップＳ３が行われる。これにより、ラインＬの側壁の上端部及び上面に成膜された酸化シリコン膜６１が速いエッチング速度でエッチングされ、図５Ａ（ｃ）に示すように、スペースＳにおいて、酸化シリコン膜６１は上端に向かって開口が広がるような形状となる。なお、ＣＯＲステップＳ３においては、例えば第２の実施形態において説明したのと同様に決定することが好ましい。
続けて、条件変更ステップＳ４から、条件変更ステップＳ４、成膜ステップＳ１、条件変更ステップＳ２、・・・が繰り返されることにより、図５Ａ（ｄ）及び図５Ａ（ｅ）のように酸化シリコン膜６１が厚くなっていく。そして、図５Ａ（ｆ）に示すように、スペースＳが、酸化シリコン膜６１によりボイドが生じることなく、埋め込まれる。
仮に、ＣＯＲステップＳ３を行うことなく、ＢＴＢＡＳガスとＯ２プラズマとを用いて酸化シリコン膜のＡＬＤを行うと、図５Ｂ（ｂ）及び図５Ｂ（ｃ）に示すように、コンフォーマル形状を維持しつつ、酸化シリコン膜６１０が厚くなっていく。この場合、スペースＳにおいては、両側のラインＬの側壁から、これらの側壁とほぼ平行な（垂直方向に延びる）酸化シリコン膜６１の表面が互いに近づくこととなり、その間の隙間が徐々に狭くなる。特に、両側から酸化シリコン膜６１が接する直前においては極めて狭い隙間が生じているに過ぎず、副生成物（例えばＢＴＢＡＳガス（分子）中の有機物等）が外部へ排気され難くなる。そのため、副生成物が酸化シリコン膜６１中に取り込まれてしまう可能性がある。そうすると、互いに接触した界面６３（シーム）においては不純物濃度が高くなっているおそれがある。また、シーム６３においては酸素原子とシリコン原子との間の結合手が形成されず、欠陥が多数含まれている可能性もある。すなわち、このようなシーム６３においては、酸化シリコン膜６１の膜質が悪化している可能性がある。このような場合、後続のエッチング工程において、シーム６３が過剰にエッチングされてしまうといった問題が生じ得る。
しかし、本実施形態による成膜方法によれば、ＣＯＲステップＳ３において、ＨＦガスとＮＨ３ガスとを用いたエッチングにより、図５Ａ（ｃ）及び（ｅ）に示すように、スペースＳにおける酸化シリコン膜１６の開口は上端に向かって広がり、ほぼＶ字状の形状を有することとなる。このような形状を有する酸化シリコン膜１６に対して成膜ステップＳ１とＣＯＲステップＳ３を交互に行うと、スペースＳにおけるＶ字形状が浅くなっていく。すなわち、ラインＬの側壁とほぼ平行な表面を有する酸化シリコン膜が互いに近づく場合と異なり、シームが形成されることがない。すなわち、本実施形態によれば、不純物が局所的に蓄積したり、欠陥密度が局所的に高くなったりするが殆どなく、高品質な酸化シリコン膜６１が得られる。
以上、幾つかの実施形態及び実施例を参照しながら本発明を説明したが、本発明は上述の実施形態及び実施例に限定されることなく、添付の特許請求の範囲に照らし、種々に変形又は変更が可能である。
例えば、ＤＣＳガスとＮ２Ｏガスを用いたＨＴＯと、ＢＴＢＡＳガスとＯ２プラズマとを用いてＡＬＤ−ｏｘｉｄｅとを例示したが、成膜ステップＳ１において利用できる成膜法は、これらに限られない。例えば、モノシランガスとＮ２Ｏガスとを用いた成膜法を利用しても良く、テトラエトキシシラン（ＴＥＯＳ）とオゾン（Ｏ３）を用いた酸化シリコン膜の成膜法を利用しても良い。この場合、例えば成膜装置１８の酸素含有ガス配管１７Ｌにオゾナイザを設けることにより、Ｏ３ガスを供給することができる。
また、Ｓｉ含有ガス及び酸素含有ガスは、成膜法に応じて適宜選択して良い。例えばＡＬＤ法における酸素含有ガスとしては、Ｏ２ガスの他、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスを使用してよい。また、Ｓｉ含有ガスとして上述のＤＩＰＡＳを使用し、酸素含有ガスとしてＯ２プラズマを使用する場合には、例えば室温（約２５℃）から約１００℃の温度にて酸化シリコン膜を堆積することができる。さらに、Ｓｉ含有ガスとして上述のＤＩＰＡＳを使用し、酸素含有ガスとしてＯ３ガスを使用する場合の酸化シリコン膜の成膜温度は例えば約２００℃から約５００℃である。
また、上述の実施形態においてはＣＯＲステップＳ３にてＨＦガスとＮＨ３ガスを用いたが、他の実施形態においては、ＮＦ３ガスとＮＨ３ガスを用いても良い。ただし、これらのガスを用いる場合にはウエハＷの温度を約６００℃とする必要がある。一方、ＤＣＳガスとＮ２Ｏガスを用いたＨＴＯにおいては成膜温度を約７００℃から８５０℃とすることができるため、成膜ステップＳ１においてＤＣＳガスとＮ２Ｏガスを用いれば、条件変更ステップＳ２及びＳ４において変更すべき温度の差を小さくすることができる。このため、条件変更ステップＳ２及びＳ４に要する時間を短縮することができ、スループットの向上に寄与する。
逆に、ＣＯＲステップＳ３においてＨＦガスとＮＨ３ガスを用いる場合には、ウエハＷの温度は約２５℃から約３００℃となるため、このＣＯＲの温度に近い成膜温度を実現可能なＢＴＢＡＳガスとＯ２プラズマ、又はＤＩＰＡＳと及びＯ２プラズマを成膜ステップＳ１において用いることが好ましい。なお、ＣＯＲステップＳ３においてＨＦガスとＮＨ３ガスを用いる場合には、ＣＯＲステップＳ３の後の条件変更ステップＳ４において温度を変更（昇温）中に、ケイフッ化アンモニウムが昇華するように、ＣＯＲステップＳ３におけるＣＯＲ温度と成膜ステップＳ１（ＡＬＤステップ）における成膜温度とを設定することが好ましい。すなわち、ケイフッ化アンモニウムの昇華温度（約１３０℃）よりも低い温度にＣＯＲ温度を設定し、高い温度に成膜温度を設定することが好ましい。
また、ライン・スペース・パターンに酸化シリコン膜を成膜し、ボイドを発生させることなくスペースを埋め込む場合を説明したが、ウエハＷに形成されたホールを酸化シリコン膜で埋め込む場合にも本発明を適用することができる。
１・・・処理容器、２・・・天井板、３・・・マニホールド、５・・・ウエハボート、６・・・支柱、８・・・テーブル、１０・・・回転シャフト、１３・・・アーム、１７・・・酸素含有ガス供給源、１７Ｌ・・・酸素含有ガス配管、１７ａ・・・開閉バルブ、１７ｂ・・・流量制御器、１９・・・酸素含有ガス分散ノズル、１９ａ・・・ガス吐出孔、２０・・・Ｓｉ含有ガス供給源、２０Ｌ・・・Ｓｉ含有ガス配管、２２・・・Ｓｉ含有ガス分散ノズル、２２ａ・・・ガス吐出孔、２０ａ・・・開閉バルブ、２０ｂ・・・流量制御器、２０ｃ・・・開閉バルブ、２１・・・ＨＦガス供給源、２１Ｌ・・・ＨＦガス配管、２１ａ・・・開閉バルブ、２１ｂ・・・流量制御器、４５・・・ＨＦガス分散ノズル、２４・・・ＮＨ３ガス供給源、２４Ｌ・・・ＮＨ３ガス配管、２４ａ・・・開閉バルブ、２４ｂ・・・流量制御器、４６・・・ＮＨ３ガス分散ノズル、３０・・・プラズマ生成機構、３１・・・開口、４１・・・不活性ガス供給源、４１Ｌ・・・不活性ガス配管、４１ａ・・・開閉バルブ、４１ｂ・・・流量制御器、３２・・・プラズマ区画壁、３３・・・プラズマ電極、３５・・・高周波電源、３７・・・排気口、８０・・・成膜装置、Ｌ・・・ライン、Ｓ・・・スペース、１８０・・・バッファータンク、ＭＶ・・・主弁、ＰＣ・・・圧力調整器ＰＣ、ＶＰ・・・真空ポンプＶＰ、Ｗ・・・ウエハ。

Claims (6)

  1. 凹部を含むパターンが形成された複数の基板を多段にして反応管に搭載するステップと、
    シリコン含有ガス及び酸素含有ガスを前記反応管へ供給することにより、前記複数の基板上に酸化シリコン膜を成膜する成膜ステップと、
    フッ酸ガス及びアンモニアガスを前記反応管へ供給することにより、前記成膜ステップにおいて成膜された前記酸化シリコン膜をエッチングするエッチングステップと、
    前記成膜ステップから前記エッチングステップへ切り替える際に、前記基板の温度を変更し、安定化させる条件変更ステップと
    を含み、
    前記エッチングステップは、前記酸化シリコン膜の表層部を変性させることで変性層を形成する工程を含み、
    前記成膜ステップにおける前記基板の温度は、前記変性層の昇華温度よりも高く、前記エッチングステップにおける前記基板の温度は、前記変性層の昇華温度よりも低く、
    前記成膜ステップと前記エッチングステップとが同一の前記反応管内において交互に繰り返される成膜方法。
  2. 前記エッチングステップにおいて、前記成膜ステップにおいて前記凹部の側壁の上端部に成膜された前記酸化シリコン膜に対するエッチング速度が、前記凹部の底部に成膜された前記酸化シリコン膜に対するエッチング速度よりも速くなるようにエッチングされる、請求項１に記載の成膜方法。
  3. 前記成膜ステップから前記エッチングステップへ切り替える際に、エッチングステップに適したエッチング条件を設定するための条件変更ステップを更に含む、請求項１又は２に記載の成膜方法。
  4. 前記エッチングステップから前記成膜ステップへ切り替える際に、成膜ステップに適した成膜条件を設定するための他の条件変更ステップを更に含む、請求項１から３のいずれか一項に記載の成膜方法。
  5. 凹部を含むパターンが形成される複数の基板を多段に支持するウエハ支持部と、
    前記基板を加熱する加熱部と、
    下部に開口部を有する有蓋形状を有し、前記ウエハ支持部が前記開口部から挿入可能な反応管と、
    前記反応管内において前記ウエハ支持部により支持される前記複数の基板に対し、
    シリコン含有ガスを供給するシリコン含有ガス供給部、
    酸素含有ガスを供給する酸素ガス供給部、
    フッ酸ガスを供給するフッ酸ガス供給部、及び
    アンモニアガスを供給するアンモニアガス供給部と、
    前記複数の基板に対してシリコン含有ガス及び酸素含有ガスを供給することにより、前記複数の基板上に酸化シリコン膜を成膜し、前記酸化シリコン膜が成膜された前記複数の基板に対してフッ酸ガス及びアンモニアガスを供給することにより、前記酸化シリコン膜の表層部を変性させることで変性層を形成し、前記酸化シリコン膜をエッチングするように、前記シリコン含有ガス供給部、前記酸素ガス供給部、前記フッ酸ガス供給部、及びアンモニアガス供給部を制御し、
    前記酸化シリコン膜の成膜のときの前記基板の温度は、前記変性層の昇華温度よりも高く、前記酸化シリコン膜のエッチングのときの前記基板の温度は、前記変性層の昇華温度よりも低く、前記酸化シリコン膜の成膜から前記酸化シリコン膜のエッチングへ切り替える際に、前記基板の温度を変更し、安定化させるように、前記加熱部を制御する制御部と
    を備える成膜装置。
  6. 前記凹部の側壁の上端部に成膜された前記酸化シリコン膜に対するエッチング速度が、前記凹部の底部に成膜された前記酸化シリコン膜に対するエッチング速度よりも速くなるようにエッチングされる、請求項５に記載の成膜装置。
JP2011061216A 2011-03-18 2011-03-18 成膜方法及び成膜装置 Active JP5661523B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011061216A JP5661523B2 (ja) 2011-03-18 2011-03-18 成膜方法及び成膜装置
TW101108695A TWI547586B (zh) 2011-03-18 2012-03-14 膜沉積方法與膜沉積設備
US13/420,723 US9005459B2 (en) 2011-03-18 2012-03-15 Film deposition method and film deposition apparatus
KR1020120027233A KR101514867B1 (ko) 2011-03-18 2012-03-16 성막 방법 및 성막 장치
CN201210073108.4A CN102691048B (zh) 2011-03-18 2012-03-19 成膜方法及成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011061216A JP5661523B2 (ja) 2011-03-18 2011-03-18 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2012199306A JP2012199306A (ja) 2012-10-18
JP5661523B2 true JP5661523B2 (ja) 2015-01-28

Family

ID=46856781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011061216A Active JP5661523B2 (ja) 2011-03-18 2011-03-18 成膜方法及び成膜装置

Country Status (5)

Country Link
US (1) US9005459B2 (ja)
JP (1) JP5661523B2 (ja)
KR (1) KR101514867B1 (ja)
CN (1) CN102691048B (ja)
TW (1) TWI547586B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5803552B2 (ja) * 2011-10-14 2015-11-04 東京エレクトロン株式会社 処理装置
SG2013083241A (en) * 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
JP6066847B2 (ja) * 2013-07-09 2017-01-25 東京エレクトロン株式会社 基板処理方法及び制御装置
US9798317B2 (en) 2013-07-03 2017-10-24 Tokyo Electron Limited Substrate processing method and control apparatus
JP6267881B2 (ja) * 2013-07-03 2018-01-24 東京エレクトロン株式会社 基板処理方法及び制御装置
US20150206803A1 (en) * 2014-01-19 2015-07-23 United Microelectronics Corp. Method of forming inter-level dielectric layer
CN103972077A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种自对准双层图形的形成方法
JP6225837B2 (ja) * 2014-06-04 2017-11-08 東京エレクトロン株式会社 成膜装置、成膜方法、記憶媒体
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
JP6616094B2 (ja) * 2015-04-16 2019-12-04 株式会社ｉＭｏｔｔ 保護膜の製造方法
JP6502206B2 (ja) * 2015-08-07 2019-04-17 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US10115601B2 (en) * 2016-02-03 2018-10-30 Tokyo Electron Limited Selective film formation for raised and recessed features using deposition and etching processes
JP6584352B2 (ja) * 2016-03-24 2019-10-02 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10354923B2 (en) * 2017-05-31 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for atomic layer deposition of a dielectric over a substrate
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
JP6987021B2 (ja) * 2018-05-28 2021-12-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11935736B2 (en) * 2018-08-21 2024-03-19 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
KR102726216B1 (ko) 2019-05-01 2024-11-04 램 리써치 코포레이션 변조된 원자 층 증착
JP6953480B2 (ja) * 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7259649B2 (ja) * 2019-08-30 2023-04-18 東京エレクトロン株式会社 成膜装置及び成膜方法
JP7257930B2 (ja) 2019-10-08 2023-04-14 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2021153141A (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7308876B2 (ja) * 2021-05-07 2023-07-14 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2023025751A (ja) * 2021-08-11 2023-02-24 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法
KR20230060463A (ko) 2021-10-27 2023-05-04 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 시스템

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68928402T2 (de) * 1988-12-27 1998-03-12 Toshiba Kawasaki Kk Verfahren zur Entfernung einer Oxidschicht auf einem Substrat
JP2839720B2 (ja) * 1990-12-19 1998-12-16 株式会社東芝 熱処理装置
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JP2914041B2 (ja) * 1992-09-24 1999-06-28 日本電気株式会社 絶縁膜の形成方法
US5282925A (en) * 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
JPH0845852A (ja) * 1994-08-02 1996-02-16 Toshiba Corp 気相成長装置と気相成長方法
US5656827A (en) * 1995-05-30 1997-08-12 Vanderbilt University Chemical sensor utilizing a chemically sensitive electrode in combination with thin diamond layers
US5920791A (en) * 1997-11-06 1999-07-06 Vanguard International Semiconductor Corporation Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
KR100470973B1 (ko) * 2003-02-26 2005-03-10 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정
US6867086B1 (en) * 2003-03-13 2005-03-15 Novellus Systems, Inc. Multi-step deposition and etch back gap fill process
JP4039385B2 (ja) * 2003-04-22 2008-01-30 東京エレクトロン株式会社 ケミカル酸化膜の除去方法
CN100377317C (zh) * 2003-04-22 2008-03-26 东京毅力科创株式会社 硅氧化膜的去除方法及处理装置
US7078312B1 (en) * 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
US7217658B1 (en) * 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
US7482247B1 (en) * 2004-12-30 2009-01-27 Novellus Systems, Inc. Conformal nanolaminate dielectric deposition and etch bag gap fill process
US7195985B2 (en) * 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
JP4475136B2 (ja) * 2005-02-18 2010-06-09 東京エレクトロン株式会社 処理システム、前処理装置及び記憶媒体
WO2007108401A1 (ja) * 2006-03-20 2007-09-27 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
US7524750B2 (en) * 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
JP5258229B2 (ja) * 2006-09-28 2013-08-07 東京エレクトロン株式会社 成膜方法および成膜装置
EP2077577A4 (en) * 2006-11-22 2010-03-24 Sumitomo Precision Prod Co SILICON STRUCTURE HAVING A HIGH SIDE OPENING, METHOD FOR PRODUCING THE SILICON STRUCTURE, A SILICON STRUCTURE MANUFACTURING DEVICE, A SILICON STRUCTURE PRODUCTION PROGRAM, AND METHOD FOR PRODUCING A SILICONE STRUCTURE METAL MASK
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
US20080142483A1 (en) * 2006-12-07 2008-06-19 Applied Materials, Inc. Multi-step dep-etch-dep high density plasma chemical vapor deposition processes for dielectric gapfills
US7951683B1 (en) * 2007-04-06 2011-05-31 Novellus Systems, Inc In-situ process layer using silicon-rich-oxide for etch selectivity in high AR gapfill
KR100818714B1 (ko) * 2007-04-10 2008-04-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR101002493B1 (ko) * 2007-12-28 2010-12-17 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
US8252194B2 (en) * 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
US7622369B1 (en) * 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
JP5514420B2 (ja) 2008-09-17 2014-06-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7910491B2 (en) * 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
JP5044579B2 (ja) * 2009-01-27 2012-10-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
KR101566922B1 (ko) * 2009-02-16 2015-11-09 삼성전자주식회사 저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법
JP2011165854A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
JP5632687B2 (ja) * 2010-09-10 2014-11-26 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
TWI492298B (zh) * 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程
JP5712874B2 (ja) * 2011-09-05 2015-05-07 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体

Also Published As

Publication number Publication date
TW201241227A (en) 2012-10-16
US20120267340A1 (en) 2012-10-25
CN102691048B (zh) 2016-01-20
KR20120106650A (ko) 2012-09-26
CN102691048A (zh) 2012-09-26
US9005459B2 (en) 2015-04-14
TWI547586B (zh) 2016-09-01
JP2012199306A (ja) 2012-10-18
KR101514867B1 (ko) 2015-04-23

Similar Documents

Publication Publication Date Title
JP5661523B2 (ja) 成膜方法及び成膜装置
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
CN102097302B (zh) 成膜方法和成膜装置
KR101247828B1 (ko) 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체
US8349401B2 (en) Film formation apparatus and method for using same
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
KR101174953B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
CN101962756B (zh) 半导体处理用的成批化学气相沉积方法及装置
JP5258229B2 (ja) 成膜方法および成膜装置
KR101131709B1 (ko) 반도체 처리용 성막 방법, 반도체 처리용 성막 장치, 및컴퓨터로 판독 가능한 매체
US20140199839A1 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US20160376699A1 (en) Substrate processing apparatus, and storage medium
KR20080029846A (ko) 실리콘 산화막을 형성하기 위한 성막 방법 및 장치
US8080477B2 (en) Film formation apparatus and method for using same
KR102276870B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR20060103128A (ko) 성막 장치, 성막 방법 및 기억 매체
JP2005123275A (ja) 成膜方法及び成膜装置
JP2017092098A (ja) 窒化膜の形成方法
CN105938796B (zh) 基板处理装置以及基板处理方法
JP2012175057A (ja) 成膜方法および成膜装置
JP2013179321A (ja) 成膜方法および成膜装置
US9460913B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US9466476B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US20230274939A1 (en) Atomic layer etching of a semiconductor, a metal, or a metal oxide with selectivity to a dielectric

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141203

R150 Certificate of patent or registration of utility model

Ref document number: 5661523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250