[go: up one dir, main page]

KR100954243B1 - 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체 - Google Patents

반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체 Download PDF

Info

Publication number
KR100954243B1
KR100954243B1 KR1020050055543A KR20050055543A KR100954243B1 KR 100954243 B1 KR100954243 B1 KR 100954243B1 KR 1020050055543 A KR1020050055543 A KR 1020050055543A KR 20050055543 A KR20050055543 A KR 20050055543A KR 100954243 B1 KR100954243 B1 KR 100954243B1
Authority
KR
South Korea
Prior art keywords
processing
gas
region
processing region
gases
Prior art date
Application number
KR1020050055543A
Other languages
English (en)
Other versions
KR20060048541A (ko
Inventor
가즈히데 하세베
파오화 초우
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060048541A publication Critical patent/KR20060048541A/ko
Application granted granted Critical
Publication of KR100954243B1 publication Critical patent/KR100954243B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 처리용 성막 방법은 처리 기판을 수납한 처리 영역 내에 성막용 제1 처리 가스와 제1 처리 가스와 반응하는 제2 처리 가스를 공급하고, CVD에 의해 피처리 기판 상에 박막을 형성한다. 이 성막 방법은 제1 내지 제4 공정을 교대로 구비한다. 제1 공정에서는 처리 영역에 대한 제1 및 제2 처리 가스의 공급을 행한다. 제2 공정에서는 처리 영역에 대한 제1 및 제2 처리 가스의 공급을 정지한다. 제3 공정에서는 처리 영역에 대한 제2 처리 가스의 공급을 행하는 한편, 처리 영역에 대한 제1 처리 가스의 공급을 정지한다. 제4 공정에서는 처리 영역에 대한 제1 및 제2 처리 가스의 공급을 정지한다.
반도체 처리용 성막 장치, 처리 가스, 매니폴드, 웨이퍼, 보트, 보온통, 회전축

Description

반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체{FILM FORMATION APPARATUS AND METHOD FOR SEMICONDUCTOR PROCESS AND COMPUTER-READBLE MEDIUM}
도1은 본 발명의 제1 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도.
도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.
도3은 제1 실시 형태에 관한 성막 방법에 있어서의 가스 공급 및 RF의 인가 형태를 도시하는 타이밍차트.
도4는 제1 실시 형태에 관한 실험 1에 의해 얻게 된 실리콘 질화막의 막 두께 데이터를 나타내는 그래프.
도5는 실험 1에 의해 얻게 된 실리콘 질화막의 성막률을 나타내는 그래프.
도6은 실험 1에 의해 얻게 된 실리콘 질화막의 막 두께의 면내 균일성을 나타내는 그래프.
도7은 실험 1에 의해 얻게 된 실리콘 질화막의 적외선 회절에 의한 결과를 나타내는 그래프.
도8은 제1 실시 형태의 변경예에 관한 성막 방법에 있어서의 가스 공급 및 RF의 인가 형태를 도시하는 타이밍차트.
도9는 본 발명의 제2 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하 는 단면도.
도10은 제2 실시 형태에 관한 성막 방법에 있어서의 가스 공급 및 RF의 인가 형태를 도시하는 타이밍차트.
도11a는 제2 실시 형태에 관한 실험 3에 의해 얻게 된 실리콘 질화막의 성막률을 나타내는 그래프.
도11b는 실험 3에 의해 얻게 된 실리콘 질화막의 성막률 개선률을 나타내는 그래프.
도12는 주제어부의 구성의 개략을 도시하는 블럭도.
도13은 종래의 성막 방법에 있어서의 가스 공급 및 RF의 인가 형태를 도시하는 타이밍차트.
<도면의 주요 부분에 대한 부호의 설명>
2 : 성막 장치
4 : 처리 용기
5 : 처리 영역
8 : 매니폴드
12 : 웨이퍼 보트
14 : 보온통
20 : 회전축
25 : 승강 기구
28 : 지원 가스 공급계
32 : 퍼지 가스 공급계
본 출원은 명세선 전반에 걸쳐 참조하는 것으로서, 2004년 6월 28일자로 출원된 일본 특허 출원 제2004-190233호 및 제2005년 2월 23일자로 출원된 제2005-048059호를 기초로 하며, 이에 대한 우선권을 주장한다.
본 발명은 반도체 웨이퍼 등의 피처리 기판 상에 박막을 형성하기 위한 반도체 처리용 성막 장치 및 방법에 관한 것이다. 여기서, 반도체 처리라 함은, 웨이퍼나 LCD(Liquid Crystal Display)나 FPD(Flat ㎩nel Display)용 유리 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 집적 회로를 구성하는 반도체 디바이스의 제조에 있어서는 피처리 기판, 예를 들어 반도체 웨이퍼에 성막, 산화, 확산, 개질, 어닐링, 에칭 등의 각종 처리가 실시된다. 일본 특허 공개 2004-6801호 공보는 종형의(소위 일괄식) 열처리 장치에 있어서의 이러한 종류의 반도체 처리 방법을 개시한다. 이 방법에서는, 우선 반도체 웨이퍼가 웨이퍼 카세트로부터 종형의 웨이퍼 보트 상에 이동 탑재되어 다단으로 지지된다. 웨이퍼 카세트에는, 예를 들어 25매의 웨이퍼를 수용할 수 있고, 웨이퍼 보트에는 30 내지 150매의 웨이퍼를 적재할 수 있다. 다음에, 웨이 퍼 보트가 처리 용기의 하방으로부터 그 내부로 로드되는 동시에, 처리 용기가 기밀하게 폐쇄된다. 다음에, 처리 가스의 유량, 처리 압력, 처리 온도 등의 각종 처리 조건이 제어된 상태에서 소정의 열처리가 행해진다.
최근, 반도체 집적 회로의 한층 고집적화 및 고미세화의 요구에 수반하여 반도체 디바이스의 제조 공정에 있어서의 열이력을 경감하여 디바이스의 특성을 향상시키는 것이 기대되고 있다. 종형의 처리 장치에 있어서도 이러한 요구에 수반한 반도체 처리 방법의 개량이 이루어지는 것이 기대되고 있다. 예를 들어, 성막 처리의 일종인 CVD(Chemical Vapor Deposition)에 있어서, 원료 가스 등을 간헐적으로 공급하면서 원자 혹은 분자 레벨의 두께의 층을 1층 혹은 수층씩 반복해서 성막하는 방법이 있다(예를 들어, 일본 특허 공개 평6-45256호 공보, 일본 특허 공개 평11-87341호 공보). 이와 같은 성막 방법은, 일반적으로는 ALD(Atomic layer Deposition)이라 칭해지고, 이에 의해 웨이퍼를 그정도의 고온에 노출시키지 않아도 목적으로 하는 처리를 행하는 것이 가능해진다.
도13은 실란계 가스인 디클로로실란(DCS)과 질화 가스인 NH3를 이용하여 실리콘 질화막(SiN)을 형성하는 경우의, 종래의 성막 방법에 있어서의 가스 공급 및 RF의 인가 형태를 도시하는 타이밍차트이다. 도13에 도시한 바와 같이, 처리 용기 내에 DCS와 NH3 가스가 퍼지 기간을 협지하여 교대로 간헐적으로 공급된다. NH3 가스를 공급할 때에 RF(고주파)가 인가됨으로써, 처리 용기 내에 플라즈마가 생성되어 질화 반응이 촉진된다. 즉, 우선 DCS가 처리 용기 내로 공급됨으로써 웨이퍼 표면 상에 DCS가 분자 레벨에서 한층 혹은 복수층 흡착한다. 여분의 DCS는 퍼지 기간 중에 배제된다. 다음에, NH3가 공급되어 플라즈마가 생성됨으로써, 저온에서의 질화에 의해 실리콘 질화막이 형성된다. 이와 같은 일련의 공정이 반복해서 행해져 소정의 두께의 막이 완성된다.
상술한 성막 방법에서는 비교적 양호한 스텝 커버 레지스터를 얻을 수 있을 뿐만 아니라, 저온화에 의해 고온의 CVD 성막 방법으로 행한 경우와 비교하여 막 중의 Si-H 결합이 적어져 막질의 특성도 향상시킬 수 있다. 그러나, 종래의 이러한 종류의 성막 방법으로는 플라즈마에 의해 반응을 촉진시킴에도 불구하고 성막률이 매우 낮고, 처리량이 낮다.
본 발명의 목적은 막질을 높게 유지할 수 있는 동시에 성막 레지스터를 대폭으로 향상시킬 수 있는 성막 방법 및 성막 장치를 제공하는 데 있다.
본 발명의 제1 시점은 피처리 기판을 수납한 처리 영역 내에 성막용 제1 처리 가스와 상기 제1 처리 가스와 반응하는 제2 처리 가스를 공급하고, CVD에 의해 상기 피처리 기판 상에 박막을 형성하는 반도체 처리용 성막 방법이며,
상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 제1 공정과,
상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제2 공정과,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정과,
상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제4 공정을 교대로 구비한다.
본 발명의 제2 시점은 피처리 기판을 수납한 처리 영역 내에 성막용 제1 처리 가스와 상기 제1 처리 가스와 반응하는 제2 처리 가스와 제1 및 제2 처리 가스 중 어느 것과도 같지 않은 제3 처리 가스를 공급하고, CVD에 의해 상기 피처리 기판 상에 박막을 형성하는 반도체 처리용 성막 방법이며,
상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 정지하는 제1 공정과, 상기 제1 공정은 상기 제3 처리 가스를 여기(勵起) 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 기간을 구비하는 것과,
상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제2 공정과,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과,
상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제4 공정을 교대로 구비한다.
본 발명의 제3 시점은 반도체 처리용 성막 장치이며,
피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,
상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,
상기 처리 영역 내를 배기하는 배기계와,
상기 처리 영역에 성막용 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
상기 처리 영역에 상기 제1 처리 가스와 반응하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
상기 처리 영역에 공급되는 상기 제2 처리 가스를 선택적으로 여기하는 여기 기구와,
상기 장치의 동작을 제어하는 제어부를 구비한다.
본 발명의 제4 시점은 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
상기 프로그램 지령은 프로세서에 의해 실행될 때, 피처리 기판을 수납한 처리 영역 내에 성막용 제1 처리 가스와 상기 제1 처리 가스와 반응하는 제2 처리 가스를 공급하고, CVD에 의해 상기 피처리 기판 상에 박막을 형성하는 반도체 처리용 성막 장치에,
상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 제1 공정과,
상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제2 공정과,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정과,
상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제4 공정을 교대로 실행시킨다.
본 발명의 제5 시점은 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
상기 프로그램 지령은 프로세서에 의해 실행될 때, 피처리 기판을 수납한 처리 영역 내에 성막용 제1 처리 가스와 상기 제1 처리 가스와 반응하는 제2 처리 가스와 제1 및 제2 처리 가스 중 어느 것과도 같지 않은 제3 처리 가스를 공급하고, CVD에 의해 상기 피처리 기판 상에 박막을 형성하는 반도체 처리용 성막 장치에,
상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 정지하는 제1 공정과, 상기 제1 공정은 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 기간을 구비하는 것과,
상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제2 공정과,
상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과,
상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제4 공정을 교대로 실행시킨다.
제1 내지 제5 시점에 있어서, 상기 제1 처리 가스는 실란계 가스를 포함하고, 상기 제2 처리 가스는 질화 가스 또는 산질화 가스를 포함하고, 상기 제3 처리 가스는 질소 가스, 희박 가스, 산화질소 가스로 이루어지는 군으로부터 선택된 가스를 포함할 수 있다. 예를 들어, 상기 제1 처리 가스는 디클로로실란(DCS), 헥사클로로실란(HCD), 모노실란[SiH4], 디실란[Si2H6], 헥사메틸디실라잔(HMDS), 테트라클로로실란(TCS), 디시릴아민(DSA), 트리시릴아민(TSA), 비스터셜브틸아미노실란(BTBAS)으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함한다. 예를 들어, 상기 제2 처리 가스는 암모니아[NH3], 질소[N2], 일산화이질소[N2O], 일산화질소[NO]로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함한다.
본 발명의 부가적인 목적 및 이점은 하기에 설명하며, 일부는 이러한 설명으로부터 명백해질 수 있거나 본 발명을 수행함으로써 얻어질 수 있다. 본 발명의 목적 및 이점은 이하에 특별하게 지적한 수단 및 조합으로 실현되고 얻어질 수 있다.
본 명세서의 일부와 관련되고 이를 구성하는 첨부 도면은 본 발명의 양호한 실시예를 도시하며, 상기의 일반적인 설명과 하기의 양호한 실시예에 대한 상세한 설명과 함께 본 발명의 원리를 설명하는 데 조력한다.
이하에, 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일 부호를 붙여 중복 설명은 필요한 경우에만 행한다.
<제1 실시 형태>
도1은 본 발명의 제1 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도이다. 도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 이 성막 장치(2)는 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 원료 가스(제1 처리 가스)와 질화 가스인 암모니아(NH3) 가스를 포함하는 지원 가스(제2 처리 가스)를 공급하여 실리콘질화막(SiN)을 퇴적하도록 구성된다.
성막 장치(2)는 간격을 두고 포개어진 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(5)을 내부에 규정하는 하단부가 개구된 천정이 있는 원통체 형상의 처리 용기(4)를 갖는다. 처리 용기(4)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(4) 내의 천정에는 석영제의 천정판(6)이 배치되어 밀봉된다. 처리 용기(4)의 하단부 개구에는 원통체 형상으로 성형된 매니폴드(8)가 O링 등의 밀봉 부재(10)를 거쳐서 연결된다.
매니폴드(8)는, 예를 들어 스테인레스 스틸로 이루어져 처리 용기(4)의 하단부를 지지한다. 매니폴드(8)의 하단부 개구를 통해 석영제의 웨이퍼 보트(12)가 승강되고, 이에 의해 처리 용기(4)에 대해 웨이퍼 보트(12)가 로드/언로드된다. 웨이퍼 보트(12)에는 피처리 기판으로서 다수매의 반도체 웨이퍼(W)가 다단으로 적재된다. 예를 들어, 본 실시 형태의 경우에 있어서, 웨이퍼 보트(12)의 지주(12A)에는, 예를 들어 50 내지 100매 정도의 직경이 300 ㎜인 웨이퍼(W)가 대략 등피치 로 다단으로 지지 가능해진다.
웨이퍼 보트(12)는 석영제의 보온통(14)을 거쳐서 테이블(16) 상에 적재된다. 테이블(16)은 매니폴드(8)의 하단부를 개폐하는, 예를 들어 스테인레스 스틸제의 덮개(18)를 관통하는 회전축(20) 상에 지지된다.
회전축(20)의 관통부에는, 예를 들어 자성유체 밀봉(22)이 개설되어 회전축(20)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개(18)의 주변부와 매니폴드(8)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(24)가 개설되어 용기 내의 밀봉성을 유지한다.
회전축(20)은, 예를 들어 보트 엘리베이터 등의 승강 기구(25)에 지지된 아암(26)의 선단부에 부착된다. 승강 기구(25)에 의해, 웨이퍼 보트(12) 및 덮개(18) 등이 일체적으로 승강된다. 또한, 테이블(16)을 덮개(18)측으로 고정하여 설치하고, 웨이퍼 보트(12)를 회전시키지 않고 웨이퍼(W)의 처리를 행하도록 해도 좋다.
매니폴드(8)의 측부에는 처리 용기(4) 내의 처리 영역(5)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는 지원 가스 공급계(제2 처리 가스 공급계)(28), 원료 가스 공급계(제1 처리 가스 공급계)(30) 및 퍼지 가스 공급계(32)를 포함한다. 원료 가스 공급계(30)는 성막용 원료 가스로서, 예를 들어 실란계 가스의 DCS(디클로로실란) 가스를 공급한다. 지원 가스 공급계(28)는 선택적으로 플라즈마화되면서 원료 가스와 반응하는 지원 가스(제2 처리 가 스)로서, 예를 들어 암모니아(NH3) 가스를 공급한다. 퍼지 가스 공급계(32)는 퍼지 가스로서 불활성 가스, 예를 들어 N2 가스를 공급한다. 원료 가스 및 지원 가스(제1 및 제2 처리 가스)에는 필요에 따라서 적당한 양의 캐리어 가스가 혼합되지만, 이하에서는 설명을 쉽게 하기 위해, 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 원료 가스 공급계(30)는 매니폴드(8)의 측벽을 내측으로 관통하고 상방향으로 굴곡되어 연장되는 석영관으로 이루어지는 2개의 가스 분산 노즐(36)을 갖는다(도2 참조). 각 가스 분산 노즐(36)에는 그 길이 방향(상하 방향)을 따라서 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(36A)이 소정의 간격을 두고 형성된다. 각 가스 분사 구멍(36A)은 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 수평 방향에 대략 균일하게 원료 가스를 공급한다. 또한, 가스 분산 노즐(36)은 2개가 아닌 1개만 설치하도록 해도 좋다.
지원 가스 공급계(28)도 매니폴드(8)의 측벽을 내측으로 관통하고 상방향으로 굴곡되어 연장되는 석영관으로 이루어지는 가스 분산 노즐(34)을 갖는다. 가스 분산 노즐(34)에는 그 길이 방향(상하 방향)을 따라서 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(34A)이 소정의 간격을 두고 형성된다. 각 가스 분사 구멍(34A)은 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 수평 방향에 대략 균일하게 지원 가스를 공급한다. 퍼지 가스 공급계(32)는 매니폴드(8)의 측벽을 관통하여 설치한 가스 노즐 (38)을 갖는다.
노즐(34, 36, 38)은 가스 공급 라인(가스 통로)(42, 44, 46)을 거쳐서 NH3 가스, DCS 가스 및 N2 가스의 가스원(41, 43, 45)에 각기 접속된다. 가스 공급 라인(42, 44, 46) 상에는 개폐 밸브(42A, 44A, 46A)와 매스플로우 컨트롤러와 같은 유량 제어기(42B, 44B, 46B)가 배치된다. 이에 의해, NH3 가스, DCS 가스 및 N2 가스가 각각 유량을 제어하면서 공급 가능해진다.
처리 용기(4)의 측벽의 일부에는 그 높이 방향에 따라서 가스 여기부(50)가 배치된다. 가스 여기부(50)에 대향하는 처리 용기(4)의 반대측에는 이 내부 분위기를 진공 배기하기 위해 처리 용기(4)의 측벽을, 예를 들어 상하 방향으로 깎음으로써 형성한 가늘고 긴 배기구(52)가 배치된다.
구체적으로는, 가스 여기부(50)는 처리 용기(4)의 측벽을 상하 방향을 따라서 소정의 폭으로 깎음으로써 형성한 상하로 가늘고 긴 개구(54)를 갖는다. 개구(54)는 처리 용기(4)의 외벽에 기밀하게 용접 접합된 석영제의 커버(56)에 의해 덮인다. 커버(56)는 처리 용기(4)의 외측으로 돌출되도록 단면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(4)의 측벽으로 돌출되고 또한 일측이 처리 용기(4) 내로 개구되는 가스 여기부(50)가 형성된다. 즉, 가스 여기부(50)의 내부 공간은 처리 용기(4) 내의 처리 영역(5)에 연통한다. 개구(54)는 웨이퍼 보트(12)에 보유 지지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향 으로 충분히 길게 형성된다.
커버(56)의 양측벽의 외측면에는 그 길이 방향(상하 방향)을 따라서 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(58)이 배치된다. 전극(58)에는 플라즈마 발생용 고주파 전원(60)이 급전 라인(62)을 거쳐서 접속된다. 전극(58)에, 예를 들어 13.56 ㎒의 고주파 전압을 인가함으로써, 한 쌍의 전극(58) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56 ㎒에 한정되지 않고, 다른 주파수, 예를 들어 400 ㎑ 등을 이용해도 좋다.
가스 분산 노즐(34)은 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 하부의 위치에서 처리 용기(4)의 반경 방향 외측으로 굴곡된다. 그 후, 가스 분산 노즐(34)은 가스 여기부(50) 내의 가장 안측[처리 용기(4)의 중심으로부터 가장 떨어진 부분]의 위치에서 수직으로 기립한다. 가스 분산 노즐(34)은, 도2에도 도시한 바와 같이 한 쌍의 대향하는 전극(58)에 협지된 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 설치된다. 가스 분산 노즐(34)의 가스 분사 구멍(34A)으로부터 분사된 NH3 가스를 포함하는 제2 처리 가스는 플라즈마 발생 영역(PS)을 향해 분사되어 여기서 여기(분해 혹은 활성)되고, 그 상태에서 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.
커버(56)의 외측에는 이들을 덮도록 하여, 예를 들어 석영으로 이루어지는 절연 보호 커버(64)가 부착된다. 절연 보호 커버(64)의 내측이며 전극(56)과 대향 하는 부분에는 냉매 통로로 이루어지는 냉각 기구(도시하지 않음)가 배치된다. 냉매 통로에 냉매로서, 예를 들어 냉각된 질소 가스를 흐르게 함으로써 전극(58)이 냉각된다. 또한, 절연 보호 커버(64)의 외측에는 이들을 덮고 고주파의 누설을 방지하기 위해 실드(도시하지 않음)가 배치된다.
가스 여기부(50)의 개구(54)의 외측 근방, 즉 개구(54)의 외측[처리 용기(4) 내]의 양측에 2개의 가스 분사 노즐(36)이 기립되어 배치된다. 가스 분산 노즐(36)에 형성된 각 가스 분사 구멍(36A)으로부터 처리 용기(4)의 중심 방향을 향해 DCS 가스를 포함하는 원료 가스가 분사된다.
한편, 가스 여기부(50)에 대향시켜 설치한 배기구(52)에는 이를 덮도록 하여 석영으로 이루어지는 단면 역ㄷ자 형상으로 성형된 배기구 커버 부재(66)가 용접에 의해 부착된다. 배기 커버 부재(66)는 처리 용기(4)의 측벽을 따라서 상방으로 연장되고, 처리 용기(4)의 상방에 가스 출구(68)가 형성된다. 가스 출구(68)에는 진공 펌프 등을 배치한 진공 배기계(GE)가 접속된다.
처리 용기(4)를 포위하도록 처리 용기(4) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(70)가 배치된다. 처리 용기(4) 내의 배기구(70)의 근방에는 히터(70)를 제어하기 위한 열전대(도시하지 않음)가 배치된다.
또한 성막 장치(2)는 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주제어부(48)를 구비한다. 주제어부(48)는 이것에 부수된 기억부에 미리 기억된 성막 처리의 처리 레시피, 예를 들어 형성되는 막의 막 두께나 조성에 따라서 후술하는 성막 처리를 행한다. 이 기억부에는, 또한 처리 가스 유량과 막의 두께 나 조성과의 관계가 미리 제어 데이터로서 기억된다. 따라서, 주제어부(48)는 이들이 기억된 처리 레시피나 제어 데이터를 기초로 하여 승강 기구(25), 가스 공급계(28, 30, 32), 배기계(GE), 가스 여기부(50), 히터(70) 등을 제어할 수 있다.
다음에, 도1에 도시하는 장치를 이용하여 행해지는 성막 방법(소위 ALD 성막)에 대해 설명한다. 개략적으로는, 이 성막 방법에서는 웨이퍼(W)를 수납한 처리 영역(5) 내에 원료 가스(성막용 제1 처리 가스)와 지원 가스(제1 처리 가스와 반응하는 제2 처리 가스)를 공급하여 CVD에 의해 웨이퍼(W) 상에 박막을 형성한다.
우선, 다수매, 예를 들어 50 내지 100매의 300 ㎜ 사이즈의 웨이퍼(W)를 보유 지지한 상온의 웨이퍼 보트(12)를 소정의 온도로 설정된 처리 용기(4) 내에 로드한다. 다음에, 처리 용기(8) 내를 진공화하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 성막용 처리 온도로 안정될 때까지 대기한다.
다음에, DCS 가스를 포함하는 원료 가스와 NH3 가스를 포함하는 지원 가스를 각각 유량 제어하면서 가스 분산 노즐(36, 34)로부터 간헐적으로 공급한다. 구체적으로는, 원료 가스는 가스 분산 노즐(36)의 가스 분사 구멍(36A)으로부터 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. 또한, 지원 가스는 가스 분산 노즐(34)의 가스 분사 구멍(36A)으로부터 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. 상기 두개 가스는 웨이퍼(W) 상에서 반응하고, 이에 의해 웨이퍼(W) 상에 실리콘 질화막이 형성된다.
가스 분사 노즐(34)의 가스 분사 구멍(36A)으로부터 공급된 지원 가스는 한 쌍의 전극(58) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이 때, 예를 들어 N*, NH*, NH2 *, NH3 * 등의 래디컬(활성종)이 생성된다(기호「*」는 래디컬인 것을 나타냄). 이들 래디컬은 가스 여기부(50)의 개구(54)로부터 처리 용기(4)의 중심을 향해 흘러 나가 웨이퍼(W) 상호간에 층류 상태에서 공급된다.
상기 래디컬은 웨이퍼(W)의 표면에 부착되어 있는 DCS 가스의 분자와 반응하고, 이에 의해 웨이퍼(W) 상에 실리콘 질화막이 형성된다. 또한, 이것과는 반대로, 웨이퍼(W)의 표면에 래디컬이 부착되어 있는 장소에 DCS 가스가 흘러 온 경우에도 같은 반응이 생겨 웨이퍼(W) 상에 실리콘 질화막이 형성된다.
도3은 제1 실시 형태에 관한 성막 방법에 있어서의 가스 공급 및 RF의 인가 형태를 도시하는 타이밍차트이다. 도3에 도시한 바와 같이, 본 실시 형태에 관한 성막 방법에 있어서는 제1 내지 제4 기간(제1 내지 제4 공정)(T1 내지 T4)을 교대로 반복한다. 즉, 제1 내지 제4 기간(T1 내지 T4)으로 이루어지는 사이클을 다수회 반복하여 사이클마다 형성되는 실리콘 질화막의 박막을 적층함으로써, 최종적인 두께의 실리콘 질화막을 얻을 수 있다.
구체적으로는, 제1 기간(제1 공정)(T1)에서는 처리 영역(5)에 대한 원료 가스(도3에서는 DCS라 표시) 및 지원 가스(도3에서는 NH3라 표시)의 공급을 행한다. 제2 기간(제2 공정)(T2)에서는 처리 영역(5)에 대한 원료 가스 및 지원 가스의 공 급을 정지한다. 제3 기간(제3 공정)(T3)에서는 처리 영역(5)에 대한 지원 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 원료 가스의 공급을 정지한다. 또한, 제3 기간(T3)에서는 RF 전원(60)을 온(ON)으로 하여 가스 여기부(50)에서 지원 가스를 플라즈마화함으로써, 지원 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 제4 기간(제4 공정)(T4)에서는 처리 영역(5)에 대한 원료 가스 및 지원 가스의 공급을 정지한다.
제2 및 제4 기간(T2, T4)은 처리 용기(4) 내에 잔류하는 가스를 배제하는 퍼지 기간으로서 사용된다. 여기서 퍼지라 함은, N2 가스 등의 불활성을 흐르게 하면서 처리 용기(4) 내를 진공 배기하는 것, 혹은 모든 가스의 공급을 정지하여 처리 용기(4) 내를 진공 배기함으로써, 처리 용기(4) 내의 잔류 가스를 제거하는 것을 의미한다. 또한, 제1 및 제3 기간(T1, T3)에 있어서, 원료 가스 및 지원 가스를 공급할 때에는 처리 용기(4) 내의 진공 배기를 정지할 수 있다. 그런, 원료 가스 및 지원 가스의 공급을, 처리 용기(4) 내를 진공 배기하면서 행하는 경우에는 제1 내지 제4 기간(T1 내지 T4)의 전체에 걸쳐서 처리 용기(4) 내의 진공 배기를 계속시킬 수 있다.
도3에 있어서, 제1 기간(T1)은 약 1 내지 20초, 예를 들어 약 10초, 제2 기간(T2)은 약 1 내지 20초, 예를 들어 약 10초, 제3 기간(T3)은 약 1 내지 30초, 예를 들어 약 10초, 제4 기간(T4)은 약 1 내지 20초, 예를 들어 약 10초로 설정된다. 단, 이들 시간은 단순히 일예를 나타낸 것에 지나지 않고, 이 수치로 한정되지 않 는다.
상술한 바와 같이, NH3 가스를 포함하는 지원 가스와 DCS 가스를 포함하는 원료 가스를 함께 공급하는 기간(T1)과, NH3 가스를 포함하는 지원 가스를 단독으로 공급하는 기간(T3)이 퍼지 기간(T2, T4)을 협지하여 교대로 실시된다. 이에 의해, 형성되는 실리콘 질화막의 막질을 높게 유지하면서 그 성막률을 대폭으로 향상시킬 수 있다. 그 이유는 다음과 같이 생각된다. 즉, 제1 기간(T1)에서 지원 가스와 원료 가스를 함께 공급하면, 웨이퍼 표면에 흡착하는 DCS 가스 분자가 동시에 공급되는 NH3 가스에 의해 일부가 불완전하게 질화된다. 이로 인해, 제1 기간(T1)에 있어서, 흡착량이 포화되지 않고 DCS 가스 분자의 흡착이 진행되고, 그 결과, DCS 가스의 흡착량이 종래의 방법(원료 가스를 단독으로 흘림)의 경우보다도 다량이 된다. 다음에, 제3 기간(T3)에서 플라즈마에 의해 여기된 NH3 가스에 의해 불완전한 반응 부분이 완전하게 반응되어 성막률이 높은 상태에서 실리콘 질화막이 형성된다.
상기 성막 처리의 처리 조건은 다음과 같다. DCS 가스의 유량은 100 내지 3000 sccm의 범위 내, 예를 들어 1000 sccm(1 slm)이다. NH3 가스의 유량은 100 내지 5000 sccm의 범위 내, 예를 들어 1000 sccm이다. 처리 온도는 통상의 CVD 처리보다도 낮은 온도이고, 구체적으로는 130 내지 600 ℃ 미만, 예를 들어 550 ℃이다. 처리 온도가 180 ℃보다도 낮으면 반응이 생기지 않아 대부분 막이 퇴적되지 않는다. 처리 온도가 600 ℃ 이상인 경우에는 막질이 뒤떨어지는 CVD에 의한 퇴적막이 형성된다.
처리 압력은 27 ㎩(0.2 Torr) 내지 1330 ㎩(10 Torr)의 범위 내이고, 예를 들어 제1 기간(흡착 공정)(T1)에서는 1 Torr, 제3 기간(플라즈마를 이용하는 질화 공정)(T3)에서는 0.3 Torr이다. 처리 압력이 27 ㎩보다도 작은 경우에는 성막률이 실용 레벨 이하가 된다. 처리 압력이 1330 ㎩보다도 큰 경우에는 플라즈마가 충분히 세워지지 않게 된다.
제1 기간(흡착 공정)(T1)에 있어서, DCS 가스와 NH3 가스의 유량비[DCS/NH3]는 1/10 내지 10 정도의 범위 내로 설정된다. NH3 가스의 유량비가 지나치게 적으면 이 NH3 가스를 동시에 공급한 효과가 없어진다. NH3 가스의 유량비가 지나치게 많으면 성막 자체가 생기지 않게 된다.
<실험 1>
도3에 도시하는 타이밍차트에 따르는 제1 실시 형태에 관한 성막 방법과, 도13에 도시하는 타이밍차트에 따르는 종래의 성막 방법(ALD법)을 이용하여 실리콘질화막을 형성하여 평가하는 실험 1을 행하였다. 제1 실시 형태에 관한 2개의 실시예 PE1, PE2에 있어서는 NH3 가스의 공급량을 각각 500 sccm(0.5 slm), 1000 sccm(1 slm)으로 하였다. 종래의 성막 방법에 관한 비교예 CE1에 있어서는 NH3 가스의 공급량을 1000 sccm(1 slm)으로 하였다. 성막의 사이클수는 모두 160회로 하였다.
도4는 실험 1에 의해 얻게 된 실리콘 질화막의 막 두께 데이터를 나타내는 그래프이다. 도5는 실험 1에 의해 얻게 된 실리콘 질화막의 성막률을 나타내는 그래프이다. 도6은 실험 1에 의해 얻게 된 실리콘 질화막의 막두께의 면내 균일성을 나타내는 그래프이다. 도7은 실험 1에 의해 얻게 된 실리콘 질화막의 적외선 회절에 의한 결과를 나타내는 그래프이다. 또한, 도4 내지 도7 중 "TOF", "CTR" 및 "BTM"은 웨이퍼 보트 중의 반도체 웨이퍼의 정상부, 중앙 및 바닥부의 위치를 각각 나타낸다.
도4에 도시하는 실리콘 질화막의 막 두께(TH)(㎚)에 관한 것으로, 비교예 CE1의 경우에는 웨이퍼 위치에 관계없이 TH는 15 ㎚ 정도였다. 2개의 실시예 PE1, PE2의 경우에는 웨이퍼 위치에 관계없이 TH는 모두 20 ㎚ 정도였다. 즉, 2개의 실시예 PE1, PE2에서는 비교예 CE1과 비교하여 매우 두꺼운 실리콘 질화막을 퇴적할 수 있는 것이 확인되었다.
도5에 도시하는 1사이클당의 성막률(Rth)(㎚/사이클)에 관한 것으로, 비교예 CE1의 경우에는, Rth는 0.1 ㎚ 정도였다. 2개의 실시예 PE1, PE2의 경우에는, Rth는 0.12 ㎚ 내지 0.13 ㎚ 정도였다. 즉, 2개의 실시예 PE1, PE2에서는 비교예 CE1과 비교하여 성막률을 증가시킬 수 있는 것이 확인되었다.
도6에 도시하는 막 두께의 면내 균일성(PTuni)(±％)에 관한 것으로, 비교예 CE1의 경우에는, PTuni는 ±3.5 내지 4.5 ％ 정도였다. 2개의 실시예 PE1, PE2의 경우에는, PTuni는 ±3.0 내지 4.0 ％ 정도였다. 즉, 2개의 실시예 PE1, PE2에서는 비교예 CE1과 비교하여 막 두께의 면내 균일성을 개선할 수 있는 것이 확인되었 다.
도7에 도시하는 막질의 적외선 회절에 의해 얻게 된 적외선 강도(LD)(a, u)에 관한 것으로, 비교예 CE11의 경우에는 파수 2200 정도의 위치에서 LD에 "Si-H 결합"의 존재를 나타내는 피크(P1)가 출현하였다. 또한, 이 비교예 CE11로서는 헥사클로로실란(HCD)을 처리 가스로 하여 LP(저압)-DVD로 형성한 실리콘 질화막을 사용하였다. 한편, 실시예 PE1의 경우에는 LD가 대략 전체적으로 평탄했다. 즉, 실시예 PE1에서는 비교예 CE11과 비교하여 양호한 막질이 되는 것을 확인할 수 있었다.
도3의 타이밍차트에 따르면, NH3 가스를 포함하는 지원 가스와 DCS 가스를 포함하는 원료 가스를 함께 공급하는 기간(T1)에서는 RF를 오프(OFF)로 하고, NH3 가스를 포함하는 지원 가스를 단독으로 공급하는 기간(T3)에서는 RF를 온으로 한다. 이것 대신에, 도8에 도시한 바와 같은 RF의 인가 형태를 이용할 수 있다. 도8은 제1 실시 형태의 변경예에 관한 성막 방법에 있어서의 가스 공급 및 RF의 인가 형태를 도시하는 타이밍차트이다.
도8의 타이밍차트에 따르면, NH3 가스를 포함하는 지원 가스와 DCS 가스를 포함하는 원료 가스를 함께 공급하는 기간(T1) 및 NH3 가스를 포함하는 지원 가스를 단독으로 공급하는 기간(T3)의 양 기간에 있어서 RF를 온으로 하여 지원 가스를 여기한다. 이 경우에는 제1 기간(T1)에서 원료 가스를 흐르게 할 때에 지원 가스를 여기함으로써, 반도체 웨이퍼(W) 상에 DCS와 NH3 래디컬이 흡착한다. 다음에, 제3 기간(T3)에서 플라즈마에 의해 여기된 NH3 가스에 의해 불완전한 반응 부분이 완전하게 반응되어 성막률이 높은 상태에서 실리콘 질화막이 형성된다.
<실험 2>
질화 가스로서 NH3 대신에 N2 가스를 이용할 수 있다. 도3에 따르는 방법에 있어서, NH3 가스 대신에 N2 가스를 이용하여 실리콘 질화막을 성막하는 실험 2를 행하였다. 그 결과, 그 성막률은 0.1 ㎚/사이클이었다. 또한, 도8에 따르는 방법에 있어서, NH3 가스 대신에 N2 가스를 이용하여 실리콘 질화막을 성막하였다. 그 성막률은 0.5 ㎚/사이클이었다. 따라서, 질화 가스로서 NH3 가스 대신에 N2 가스를 이용하는 경우, 도8에 따르는 방법에 의해 성막률을 대폭으로 향상시킬 수 있는 것을 확인할 수 있었다.
<제2 실시 형태>
도9는 본 발명의 제2 실시 형태에 관한 성막 장치(종형 CVD 장치)를 도시하는 단면도이다. 제2 실시 형태에 관한 성막 장치(2X)는 지원 가스 공급계(제2 처리 가스 공급계)(28), 원료 가스 공급계(제1 처리 가스 결합계)(30) 및 퍼지 가스 공급계(32) 외에, 또한 보조 가스 공급계(제3 처리 가스 공급계)(84)를 포함한다. 보조 가스 공급계(84)는 원료 가스나 지원 가스와는 다른 보조 가스를 공급한다. 구체적으로는, 보조 가스는 질소 가스, 희박 가스, 산화질소 가스로 이루어지는 군 으로부터 선택된 가스를 포함하고, 본 실시 형태에서는, 예를 들어 N2 혹은 Ar 가스로 이루어진다. 보조 가스 공급계(84)에 관련되는 부분 이외에 대해 도9에 도시하는 성막 장치(2X)는 도1에 도시하는 성막 장치(2)와 실질적으로 동일한 구조를 갖는다.
보조 가스 공급계(84)는 지원 가스 공급계(28)와 공통의 가스 분산 노즐(34)을 공유하고, 따라서 가스 분산 노즐(34)에 형성된 가스 분사 구멍(34A)을 공유한다. 이로 인해, 노즐(34)은 보조 가스 공급계(84)의 가스 공급 라인(가스 통로)(86)을 거쳐서 N2 혹은 Ar 가스의 가스원(85)에 접속된다. 가스 공급 라인(86) 상에는 개폐 밸브(86A)와 매스플로우 컨트롤러와 같은 유량 제어기(86B)가 배치된다. 이에 의해, N2 혹은 Ar 가스가 유량 제어하면서 공급 가능해진다. 상술한 바와 같이, 보조 가스로서는 질소 가스나 희박 가스와 같은 불활성 가스 대신에, 산화질소 가스를 사용할 수 있다.
전술한 바와 같이, 가스 분사 노즐(34)은 매니폴드(3)의 측벽을 내측으로 관통하고 상방향으로 굴곡되어 연장되는 석영관으로 이루어진다. 가스 분산 노즐(34)에는 그 길이 방향(상하 방향)에 따라서 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(34A)이 소정의 간격을 두고 형성된다. 각 가스 분사 구멍(34A)은 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 수평 방향에 대략 균일하게 지원 가스 혹은 보조 가스를 공급한다. 또한, 보조 가스 공급계(54)는 지원 가스 공급계(28)와 가스 분산 노즐 (34)을 공용하지 않고, 보조 가스용 가스 분산 노즐을 가스 분산 노즐(34)과 병설하도록 구성할 수도 있다.
다음에, 도9에 도시하는 장치를 이용하여 행해지는 성막 방법(소위 ALD 성막)에 대해 설명한다. 개략적으로는, 이 성막 방법에서는 웨이퍼(W)를 수납한 처리 영역(5) 내에 원료 가스(성막용 제1 처리 가스)와 지원 가스(제1 처리 가스와 반응하는 제2 처리 가스)와 상술한 바와 같이 보조 가스(제3 처리 가스)를 공급하여 CVD에 의해 웨이퍼(W) 상에 박막을 형성한다.
우선, 다수매, 예를 들어 50 내지 100매의 300 ㎜ 사이즈의 웨이퍼(W)를 보유 지지한 상온의 웨이퍼 보트(12)를 소정의 온도로 설정된 처리 용기(4) 내에 로드한다. 다음에, 처리 용기(8) 내를 진공화하여 소정의 처리 압력으로 유지하는 동시에, 웨이퍼 온도를 상승시켜 성막용 처리 온도로 안정될 때까지 대기한다.
다음에, DCS 가스를 포함하는 원료 가스와 NH3 가스를 포함하는 지원 가스와 보조 가스를 각각 유량 제어하면서 가스 분산 노즐(36, 34)로부터 간헐적으로 공급한다. 구체적으로는, 원료 가스는 가스 분산 노즐(35)의 가스 분사 구멍(36A)으로부터 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. 또한, 지원 가스 및 보조 가스는 가스 분산 노즐(34)의 가스 분사 구멍(36A)으로부터 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스 흐름을 형성하도록 공급된다. DCS 가스와 NH3 가스는 웨이퍼(W) 상에서 반응하고, 이에 의해 웨이퍼(W) 상에 실리콘 질화막이 형성된다.
도10은 제2 실시 형태에 관한 성막 방법에 있어서의 가스 공급 및 RF의 인가 형태를 도시하는 타이밍차트이다. 도10에 도시한 바와 같이, 본 실시 형태에 관한 성막 방법에 있어서는 제1 내지 제4 기간(제1 내지 제4 공정)(T11 내지 T14)을 교대로 반복한다. 즉, 제1 내지 제4 기간(T11 내지 T14)으로 이루어지는 사이클을 다수회 반복하고, 사이클마다 형성되는 실리콘 질화막의 박막을 적층함으로써, 최종적인 두께의 실리콘 질화막을 얻을 수 있다.
구체적으로는, 제1 기간(제1 공정)(T11)에서는 처리 영역(5)에 대한 원료 가스(도10에서는 DCS라 표시) 및 보조 가스(도10에서는 N2 혹은 Ar이라 표시)의 공급을 행하는 한편, 처리 영역(5)에 대한 지원 가스(도10에서는 NH3라 표시)의 공급을 정지한다. 또한, 제1 기간(T11)에서는 RF 전원(60)을 온으로 하여 가스 여기부(50)에서 보조 가스를 플라즈마화함으로써, 보조 가스를 여기한 상태에서 처리 영역(5)으로 공급한다. 제2 기간(제2 공정)(T12)에서는 처리 영역(5)에 대한 원료 가스, 지원 가스 및 보조 가스의 공급을 정지한다. 제3 기간(제3 공정)(T13)에서는 처리 영역(5)에 대한 지원 가스의 공급을 행하는 한편, 처리 영역(5)에 대한 원료 가스 및 보조 가스의 공급을 정지한다. 또한, 제3 기간(T13)에서는 도중으로부터 RF 전원(60)을 온으로 하여 가스 여기부(50)에서 지원 가스를 플라즈마화함으로써, 서브 기간(T13b)의 동안만큼 지원 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 제4 기간(제4 공정)(T14)에서는 처리 영역(5)에 대한 원료 가스, 지원 가스 및 보조 가스의 공급을 정지한다.
제2 및 제4 기간(T12, T14))은 처리 용기(4) 내에 잔류하는 가스를 배제하는 퍼지 기간으로서 사용된다. 여기서 퍼지라 함은, N2 가스 등의 불활성을 흐르게 하면서 처리 용기(4) 내를 진공 배기하는 것, 혹은 전체 가스의 공급을 정지하여 처리 용기(4) 내를 진공 배기함으로써 처리 용기(4) 내의 잔류 가스를 제거하는 것을 의미한다. 또한, 제1 및 제3 기간(T11, T13)에 있어서, 원료 가스, 지원 가스 및 보조 가스를 공급할 때에는 처리 용기(4) 내의 진공 배기를 정지할 수 있다. 그러나, 원료 가스, 지원 가스 및 보조 가스의 공급을, 처리 용기(4) 내를 진공 배기하면서 행하는 경우에는 제1 내지 제4 기간(T11 내지 T14)의 전체에 걸쳐서 처리 용기(4) 내의 진공 배기를 계속시킬 수 있다.
도10에 있어서, 제1 기간(T11)은 약 1 내지 20초, 예를 들어 약 10초, 제2 기간(T12)은 약 1 내지 20초, 예를 들어 약 10초, 제3 기간(T13)은 약 1 내지 30초, 예를 들어 약 20초, 서브 기간(T13b)은 약 1 내지 25초, 예를 들어 약 15초, 제4 기간(T14)은 약 1 내지 20초, 예를 들어 약 10초로 설정된다. 단, 이 시간은 단순히 일예를 나타낸 것에 지나지 않고, 이 수치로 한정되지 않는다.
상술한 바와 같이, 보조 가스를 더하여 여기함으로써, 이 때에 동시에 공급되는 원료 가스가 상기 보조 가스의 활성종에 따라서 분해가 촉진된다. 그 결과, 실리콘 질화막의 성막률을 향상시킬 수 있다. 이 경우, 특히 보조 가스로서 N2 가스를 이용한 경우에는 원료 가스의 분해를 촉진시킬 수 있을 뿐만 아니라, 질소의 활성종과 실리콘의 활성종이 직접 화합하여 SiN이 바로 형성된다. 그 결과, 실리 콘 질화막의 성막률을 더 향상시킬 수 있다.
제2 실시 형태에 있어서, 처리 온도 및 처리 압력 및 DCS 가스, NH3 가스의 각 유량은 제1 실시 형태의 경우와 동일하다. 보조 가스의 유량은 원료 가스인 DCS 가스의 흐름보다도 적게 설정하여, 예를 들어 DCS 가스의 1/10 정도의 유량으로 한다.
제3 기간(T13)에서는 소정의 시간(Δt)이 경과된 후에 RF 전원(60)을 온으로 하고 가스 여기부(50)에서 지원 가스를 플라즈마화함으로써, 서브 기간(T13b) 동안만큼 지원 가스를 여기한 상태에서 처리 영역(5)에 공급한다. 이 소정의 시간(Δt)이라 함은, NH3 가스의 유량이 안정되기까지의 시간으로, 예를 들어 5초 정도이다. 그러나, 제1 실시 형태와 같이, 지원 가스의 공급 기간의 전체 기간에 걸쳐서 가스 여기부(50)에서 지원 가스를 플라즈마화해도 좋다. 이와 같이 지원 가스의 유량이 안정화된 후에 RF 전원을 온으로 하여 플라즈마를 일으킴으로써, 웨이퍼(W)의 면간 방향(높이 방향)에 있어서의 활성종의 농도 균일성을 향상시킬 수 있다.
<실험 3>
도10에 도시하는 타이밍차트에 따르는 제2 실시 형태에 관한 성막 방법과, 도13에 도시하는 타이밍차트에 따르는 종래의 성막 방법(ALD법)을 이용하여 실리콘 질화막을 형성하고 평가하는 실험 3을 행하였다. 제2 실시 형태에 관한 2개의 실시예 PE11, PE12에 있어서는 보조 가스로서 각각 N2 가스, Ar 가스를 사용하였다. 종래의 성막 방법에 관한 비교예 CE1은 보조 가스를 사용하지 않고, 도13에 도시하 는 타이밍차트에 따르는 것으로 하였다(실험 1의 비교예 CE1과 실질적으로 동일함). 성막의 사이클 수는 모두 160회로 하였다.
도11a는 실험 3에 의해 얻게 된 실리콘 질화막의 성막률을 나타내는 그래프이다. 도11b는 실험 3에 의해 얻게 된 실리콘 질화막의 성막률 개선률을 나타내는 그래프이다. 또한, 도11a, 도11b 중 "TOP", "CTR" 및 "BTM"은 웨이퍼 보트 중의 반도체 웨이퍼의 정상부, 중앙 및 바닥부의 위치를 각각 나타낸다.
도11a에 도시하는 1사이클당의 성막률(Rth)(㎚/사이클)에 관한 것으로, 비교예 CE1의 경우에는, 웨이퍼 위치에 관계없이 Rth는 0.1 ㎚ 정도였다. 보조 가스로서 N2 가스를 이용한 실시예 PE11의 경우에는, Rth는 0.45 ㎚ 내지 0.55 ㎚ 정도였다. 보조 가스로서 Ar 가스를 이용한 실시예 PE12의 경우에는, Rth는 0.25 ㎚ 내지 0.4 ㎚ 정도였다.
도11b에 도시하는 성막률 개선률(IRth)(％)에 관한 것으로, 보조 가스로서 N2 가스를 이용한 실시예 PE11의 경우에는, IRth는 150 내지 300 ％ 정도였다. 보조 가스로서 Ar 가스를 이용한 실시예 PE12의 경우에는, IRth는 300 내지 500 ％ 정도였다.
즉, 2개의 실시예 PE11, PE12에서는 비교예 CE1과 비교하여 성막률을 증가시킬 수 있는 것이 확인되었다. 또한, 실시예 PE11이 실시예 PE12보다도 성막률이 높은 것은 다음과 같은 이유에 의한 것이라 생각된다. 즉, 전술한 바와 같이, N2 가스의 활성종은 원료 가스의 분해를 촉진시킬 뿐만아니라, 여기한 실리콘과 반응 하여 질화 실리콘을 직접 형성할 수 있다.
<제1 및 제2 실시 형태에 공통의 사항 및 변경예>
제1 및 제2 실시 형태에 관한 방법은 상술한 바와 같이 처리 프로그램을 기초로 하여 주제어부(48)의 제어 하에서 실행된다. 도12는 주제어부(48)의 구성의 개략을 도시하는 블럭도이다. 주제어부(48)는 CPU(210)를 갖고, 여기에 기억부(212), 입력부(214), 출력부(216) 등이 접속된다. 기억부(212)에는 처리 프로그램이나 프로세스 레시피가 기억된다. 입력부(214)는 사용자와 대화하기 위한 입력 장치, 예를 들어 키보드나 포인팅 디바이스 및 기억 매체의 드라이브 등을 포함한다. 출력부(216)는 처리 장치의 각 기기를 제어하기 위한 제어 신호를 출력한다. 도12는 또한 컴퓨터에 착탈 가능한 기억 매체(213)도 더불어 도시한다.
상술한 실시 형태에 관한 방법은 프로세서상에서 실행하기 위한 프로그램 지령으로서 컴퓨터로 판독 가능한 기억 매체에 기입하여 각종 반도체 처리 장치에 적용할 수 있다. 혹은, 이러한 종류의 프로그램 지령은 통신 매체에 의해 전송하여 각종 반도체 처리 장치에 적용할 수 있다. 기억 매체는, 예를 들어 자기디스크{가요성디스크, 하드디스크[일예는 기억부(212)에 포함되는 하드 디스크] 등}, 광 디스크(CD, DVD 등), 마그네트옵티컬디스크(MO 등), 반도체 메모리 등이다. 반도체 처리 장치의 동작을 제어하는 컴퓨터는 기억 매체에 기억된 프로그램 지령을 판독하고, 이들 프로세서상에서 실행함으로써 상술한 방법을 실행한다.
제1 및 제2 실시 형태에서는 원료 가스인 실란계 가스로서 DCS 가스를 이용하고 있다. 이에 한정되지 않고, 원료 가스로서는 디클로로실란(DCS), 헥사클로로 실란(HCD), 모노실란 [SiH4], 디실란[Si2H6], 헥사메틸디실라잔(HMDS), 테트라클로로실란(TCS), 디시릴아민(DSA), 트리시릴아민(TSA), 비스터셜브틸아미노실란(BTBAS)으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 이용할 수 있다.
또한 제1 및 제2 실시 형태에 있어서, 지원 가스로서는 NH3 가스, N2 가스와 같은 질화 가스 대신에, 일산화이질소[N2O], 일산화질소[NO]와 같은 산질화 가스를 이용할 수 있다. 또한, 지원 가스로서는 질화 가스 대신에, 산화성 가스를 이용할 수 있다.
또한 제2 실시 형태에 있어서, 보조 가스로서 이용하는 희박 가스로서는 AT 가스로 한정되지 않고, He, Ne, Kr, Xe 등을 이용할 수 있다. 또한 보조 가스로서 이용하는 산화질소로서는 일산화이질소[N2O], 일산화질소[NO], 이산화질소[NO2] 등을 이용할 수 있다.
상기 제1 및 제2 실시 형태에서는 성막 장치(2)로서 플라즈마를 형성하는 여기부(50)를 처리 용기(4)에 일체적으로 조립한 구성을 갖는다. 대신에, 여기부(50)를 처리 용기(4)와는 별개의 부재로 설치하고, NH3 가스를 처리 용기(4) 밖에서 미리 여기(소위 리모트 플라즈마), 그 여기 NH3 가스를 처리 용기(4) 내로 공급하도록 해도 좋다. 피처리 기판으로서는 반도체 웨이퍼에 한정되지 않고, LCD 기판, 유리 기판 등의 다른 기판이라도 좋다.
이 기술 분야의 숙련자는 부가적인 이점 및 변형이 가능하다는 것을 알 수 있다. 따라서, 본 발명의 범위로 본 명세서에서 도시하고 설명한 특정 설명 및 대표 도면으로 제한되는 것은 아니다. 따라서, 다양한 변경은 첨부한 청구범위 및 이들의 균등물로 한정된 일반적인 발명 개념 또는 기술 사상 내에서 가능할 수 있다.
본 발명은 막질을 높게 유지할 수 있는 동시에 성막 레지스터를 대폭으로 향상시킬 수 있는 성막 방법 및 성막 장치를 제공할 수 있다.

Claims (30)

  1. 피처리 기판을 수납한 처리 영역 내에 성막용 제1 처리 가스와 상기 제1 처리 가스와 반응하는 제2 처리 가스를 공급하고, CVD에 의해 상기 피처리 기판 상에 박막을 형성하는 반도체 처리용 성막 방법이며,
    상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 제1 공정과,
    상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정과,
    상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제4 공정을 교대로 구비하는 반도체 처리용 성막 방법.
  2. 제1항에 있어서, 상기 제3 공정은 상기 제2 처리 가스를 여기(勵起) 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 기간을 구비하는 반도체 처리용 성막 방법.
  3. 제2항에 있어서, 상기 제1 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하는 기간을 구비하지 않은 반도체 처리용 성막 방법.
  4. 제2항에 있어서, 상기 제1 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 기간을 구비하는 반도체 처리용 성막 방법.
  5. 제2항에 있어서, 상기 여기 기구는 상기 처리 영역과 연통하는 공간 내에서 상기 제2 처리 가스의 공급구와 상기 기판 사이에 배치된 플라즈마 발생 영역을 구비하고, 상기 제2 처리 가스는 상기 플라즈마 발생 영역을 통과할 때에 여기되는 반도체 처리용 성막 방법.
  6. 제5항에 있어서, 상기 제1 처리 가스는 상기 플라즈마 발생 영역과 상기 기판 사이에서 상기 처리 영역에 공급되는 반도체 처리용 성막 방법.
  7. 제1항에 있어서, 상기 제2 및 제4 공정의 각각은 상기 처리 영역에 대한 퍼지 가스의 공급을 행하는 기간을 구비하는 반도체 처리용 성막 방법.
  8. 제1항에 있어서, 상기 박막을 형성하는 공정 중, 상기 처리 영역 내의 배기를 계속하는 반도체 처리용 성막 방법.
  9. 제1항에 있어서, 상기 제1 처리 가스는 실란계 가스를 포함하고, 상기 제2 처리 가스는 질화 가스 또는 산질화 가스를 포함하는 반도체 처리용 성막 방법.
  10. 제9항에 있어서, 상기 제1 처리 가스는 디클로로실란, 헥사클로로디실란, 모노실란, 디실란, 헥사메틸디실라잔, 테트라클로로실란, 디시릴아민, 트리시릴아민, 비스터셜브틸아미노실란으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하고, 상기 제2 처리 가스는 암모니아, 질소, 일산화이질소, 일산화질소로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하는 반도체 처리용 성막 방법.
  11. 피처리 기판을 수납한 처리 영역 내에 성막용 제1 처리 가스와 상기 제1 처리 가스와 반응하는 제2 처리 가스와 제1 및 제2 처리 가스 중 어느 것과도 같지 않은 제3 처리 가스를 공급하고, CVD에 의해 상기 피처리 기판 상에 박막을 형성하는 반도체 처리용 성막 방법이며,
    상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 정지하는 제1 공정과, 상기 제1 공정은 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 기간을 구비하는 것과,
    상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과,
    상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제4 공정을 교대로 구비하는 반도체 처리용 성막 방법.
  12. 제11항에 있어서, 상기 여기 기구는 상기 처리 영역과 연통하는 공간 내에서 상기 제3 처리 가스의 공급구와 상기 기판 사이에 배치된 플라즈마 발생 영역을 구비하고, 상기 제3 처리 가스는 상기 플라즈마 발생 영역을 통과할 때에 여기되는 반도체 처리용 성막 방법.
  13. 제12항에 있어서, 상기 제1 처리 가스는 상기 플라즈마 발생 영역과 상기 기판 사이에서 상기 처리 영역에 공급되는 반도체 처리용 성막 방법.
  14. 제11항에 있어서, 상기 제3 공정은 상기 제2 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 여기 기간을 구비하는 반도체 처리용 성막 방법.
  15. 제14항에 있어서, 상기 제3 공정은 상기 여기 기간 전에 상기 제2 처리 가스를 상기 여기 기구에 의해 여기하지 않은 상태에서 상기 처리 영역에 공급하는 기간도 구비하는 반도체 처리용 성막 방법.
  16. 제14항에 있어서, 상기 제2 처리 가스는 상기 제3 처리 가스와 공급구를 공 유하는 반도체 처리용 성막 방법.
  17. 제11항에 있어서, 상기 제2 및 제4 공정의 각각은 상기 처리 영역에 대한 퍼지 가스의 공급을 행하는 기간을 구비하는 반도체 처리용 성막 방법.
  18. 제11항에 있어서, 상기 박막을 형성하는 공정 중 상기 처리 영역 내의 배기를 계속하는 반도체 처리용 성막 방법.
  19. 제11항에 있어서, 상기 제1 처리 가스는 실란계 가스를 포함하고, 상기 제2 처리 가스는 질화 가스 또는 산질화 가스를 포함하고, 상기 제3 처리 가스는 질소 가스, 희박 가스, 산화질소 가스로 이루어지는 군으로부터 선택된 가스를 포함하는 반도체 처리용 성막 방법.
  20. 제19항에 있어서, 상기 제1 처리 가스는 디클로로실란, 헥사클로로실란, 모노실란, 디실란, 헥사메틸디실라잔, 테트라클로로실란, 디시릴아민, 트리시릴아민, 비스터셜브틸아미노실란으로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하고, 상기 제2 처리 가스는 암모니아, 질소, 일산화이질소, 일산화질소로 이루어지는 군으로부터 선택되는 1 이상의 가스를 포함하는 반도체 처리용 성막 방법.
  21. 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역 내에서 상기 피처리 기판을 지지하는 지지 부재와,
    상기 처리 영역 내의 상기 피처리 기판을 가열하는 히터와,
    상기 처리 영역 내를 배기하는 배기계와,
    상기 처리 영역에 성막용 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 처리 영역에 상기 제1 처리 가스와 반응하는 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 처리 영역에 공급되는 상기 제2 처리 가스를 선택적으로 여기하는 여기 기구와,
    상기 장치의 동작을 제어하는 제어부를 구비하는 반도체 처리용 성막 장치.
  22. 제21항에 있어서, 상기 여기 기구는 상기 처리 영역과 연통하는 공간 내에서 상기 제2 처리 가스의 공급구와 상기 기판 사이에 배치된 플라즈마 발생 영역을 구비하고, 상기 제2 처리 가스는 상기 플라즈마 발생 영역을 통과할 때에 여기되는 반도체 처리용 성막 장치.
  23. 제22항에 있어서, 상기 플라즈마 발생 영역은 상기 처리 용기에 부설된 전극 및 고주파 전원에 의해 상기 제2 처리 가스의 공급구와 상기 기판 사이에 형성되는 고주파 전계를 구비하는 반도체 처리용 성막 장치.
  24. 제21항에 있어서, 상기 처리 영역은 복수의 피처리 기판을 상하에 간격을 두고 적층한 상태에서 수납하도록 구성되고, 상기 복수의 피처리 기판은 상기 처리 영역의 주위에 배치된 상기 히터에 의해 가열되는 반도체 처리용 성막 장치.
  25. 제21항에 있어서, 상기 제1 및 제2 처리 가스는 상기 복수의 피처리 기판에 대해 평행한 가스 흐름을 형성하도록 상기 복수의 피처리 기판에 걸쳐서 상하 방향으로 배열된 복수의 제1 가스 분사 구멍 및 복수의 제2 가스 분사 구멍으로부터 각각 공급되는 반도체 처리용 성막 장치.
  26. 제21항에 있어서, 상기 제어부는 CVD에 의해 상기 피처리 기판 상에 박막을 형성하기 위해,
    상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 제1 공정과,
    상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정과,
    상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제4 공정을 교대로 실행하는 반도체 처리용 성막 장치.
  27. 제21항에 있어서, 상기 처리 영역에 제1 및 제2 처리 가스 중 어느 것과도 같지 않은 제3 처리 가스를 공급하는 제3 처리 가스 공급계를 더 구비하고, 상기 제3 처리 가스는 상기 제2 처리 가스와 공급구를 공유하고 또한 상기 여기 기구에 의해 선택적으로 여기되는 반도체 처리용 성막 장치.
  28. 제27항에 있어서, 상기 제어부는 CVD에 의해 상기 피처리 기판 상에 박막을 형성하기 위해,
    상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 정지하는 제1 공정과, 상기 제1 공정은 상기 제3 처리 가스를 상기 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 기간을 구비하는 것과,
    상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과,
    상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제4 공정을 교대로 실행하는 반도체 처리용 성막 장치.
  29. 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
    상기 프로그램 지령은 프로세서에 의해 실행될 때, 피처리 기판을 수납한 처리 영역 내에 성막용 제1 처리 가스와 상기 제1 처리 가스와 반응하는 제2 처리 가스를 공급하고, CVD에 의해 상기 피처리 기판 상에 박막을 형성하는 반도체 처리용 성막 장치에,
    상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 행하는 제1 공정과,
    상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 처리 가스의 공급을 정지하는 제3 공정과,
    상기 처리 영역에 대한 상기 제1 및 제2 처리 가스의 공급을 정지하는 제4 공정을 교대로 실행시키는 컴퓨터로 판독 가능한 매체.
  30. 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 매체이며,
    상기 프로그램 지령은 프로세서에 의해 실행될 때, 피처리 기판을 수납한 처리 영역 내에 성막용 제1 처리 가스와 상기 제1 처리 가스와 반응하는 제2 처리 가스와 제1 및 제2 처리 가스 중 어느 것과도 같지 않은 제3 처리 가스를 공급하고, CVD에 의해 상기 피처리 기판 상에 박막을 형성하는 반도체 처리용 성막 장치에,
    상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 정지하는 제1 공정과, 상기 제1 공정은 상기 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 상기 처리 영역에 공급하는 기간을 구비하는 것과,
    상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제2 공정과,
    상기 처리 영역에 대한 상기 제2 처리 가스의 공급을 행하는 한편, 상기 처리 영역에 대한 상기 제1 및 제3 처리 가스의 공급을 정지하는 제3 공정과,
    상기 처리 영역에 대한 상기 제1 내지 제3 처리 가스의 공급을 정지하는 제4 공정을 교대로 실행시키는 컴퓨터로 판독 가능한 매체.
KR1020050055543A 2004-06-28 2005-06-27 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체 KR100954243B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004190233 2004-06-28
JPJP-P-2004-00190233 2004-06-28
JP2005048059A JP4396547B2 (ja) 2004-06-28 2005-02-23 成膜方法、成膜装置及び記憶媒体
JPJP-P-2005-00048059 2005-02-23

Publications (2)

Publication Number Publication Date
KR20060048541A KR20060048541A (ko) 2006-05-18
KR100954243B1 true KR100954243B1 (ko) 2010-04-23

Family

ID=35506435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055543A KR100954243B1 (ko) 2004-06-28 2005-06-27 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체

Country Status (4)

Country Link
US (1) US7300885B2 (ko)
JP (1) JP4396547B2 (ko)
KR (1) KR100954243B1 (ko)
TW (1) TWI440087B (ko)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829327B1 (ko) * 2002-04-05 2008-05-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반응 용기
WO2006093136A1 (ja) * 2005-03-01 2006-09-08 Hitachi Kokusai Electric Inc. 基板処理装置および半導体デバイスの製造方法
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US20070240644A1 (en) 2006-03-24 2007-10-18 Hiroyuki Matsuura Vertical plasma processing apparatus for semiconductor process
JP4983063B2 (ja) * 2006-03-28 2012-07-25 東京エレクトロン株式会社 プラズマ処理装置
WO2007111348A1 (ja) * 2006-03-28 2007-10-04 Hitachi Kokusai Electric Inc. 基板処理装置
JP2007281082A (ja) * 2006-04-04 2007-10-25 Tokyo Electron Ltd 成膜方法及び成膜装置並びに記憶媒体
JP4929811B2 (ja) 2006-04-05 2012-05-09 東京エレクトロン株式会社 プラズマ処理装置
JP2007287890A (ja) * 2006-04-14 2007-11-01 Kochi Univ Of Technology 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置
US7798096B2 (en) * 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
EP2032744A2 (en) * 2006-05-31 2009-03-11 Tegal Corporation System and method for semiconductor processing
JP4844261B2 (ja) * 2006-06-29 2011-12-28 東京エレクトロン株式会社 成膜方法及び成膜装置並びに記憶媒体
US8283263B2 (en) * 2006-07-05 2012-10-09 Globalfoundries Singapore Pte. Ltd. Integrated circuit system including nitride layer technology
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7939455B2 (en) * 2006-09-29 2011-05-10 Tokyo Electron Limited Method for forming strained silicon nitride films and a device containing such films
US7605095B2 (en) * 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
WO2008149989A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
JP5151260B2 (ja) * 2007-06-11 2013-02-27 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5568212B2 (ja) * 2007-09-19 2014-08-06 株式会社日立国際電気 基板処理装置、そのコーティング方法、基板処理方法及び半導体デバイスの製造方法
JPWO2009038168A1 (ja) * 2007-09-21 2011-01-06 東京エレクトロン株式会社 成膜装置および成膜方法
JP4935684B2 (ja) * 2008-01-12 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP4935687B2 (ja) * 2008-01-19 2012-05-23 東京エレクトロン株式会社 成膜方法及び成膜装置
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
DE102008017077B4 (de) * 2008-04-01 2011-08-11 Helmholtz-Zentrum Berlin für Materialien und Energie GmbH, 14109 Verfahren zur Herstellung einer n-halbleitenden Indiumsulfid-Dünnschicht
JP5136574B2 (ja) 2009-05-01 2013-02-06 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US20110136347A1 (en) * 2009-10-21 2011-06-09 Applied Materials, Inc. Point-of-use silylamine generation
JP5250600B2 (ja) 2009-11-27 2013-07-31 東京エレクトロン株式会社 成膜方法および成膜装置
JP5346904B2 (ja) 2009-11-27 2013-11-20 東京エレクトロン株式会社 縦型成膜装置およびその使用方法
KR20120111738A (ko) 2009-12-30 2012-10-10 어플라이드 머티어리얼스, 인코포레이티드 융통성을 가진 질소／수소 비율을 이용하여 제조된 라디칼에 의한 유전체 필름의 성장
JP2011168881A (ja) 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5610438B2 (ja) * 2010-01-29 2014-10-22 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US8563445B2 (en) 2010-03-05 2013-10-22 Applied Materials, Inc. Conformal layers by radical-component CVD
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US20120213940A1 (en) * 2010-10-04 2012-08-23 Applied Materials, Inc. Atomic layer deposition of silicon nitride using dual-source precursor and interleaved plasma
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
TWI520177B (zh) 2010-10-26 2016-02-01 Hitachi Int Electric Inc 基板處理裝置、半導體裝置之製造方法及電腦可讀取的記錄媒體
JP5718031B2 (ja) * 2010-11-26 2015-05-13 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
TWI586828B (zh) * 2012-02-10 2017-06-11 財團法人國家同步輻射研究中心 原子層沈積之摻雜方法
JP5945430B2 (ja) * 2012-02-29 2016-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置、及びプログラム
JP5356569B2 (ja) * 2012-04-05 2013-12-04 株式会社日立国際電気 半導体装置の製造方法及び基板処理方法並びに基板処理装置
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
JP6080451B2 (ja) 2012-09-25 2017-02-15 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、及び熱電対支持体
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US20150125628A1 (en) * 2013-11-06 2015-05-07 Asm Ip Holding B.V. Method of depositing thin film
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9214333B1 (en) 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
JP6501560B2 (ja) * 2015-03-06 2019-04-17 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
JP6473269B2 (ja) 2016-02-29 2019-02-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6529927B2 (ja) * 2016-04-15 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US9865455B1 (en) 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
KR20200118504A (ko) 2018-03-02 2020-10-15 램 리써치 코포레이션 가수분해를 사용한 선택적인 증착
JP7012563B2 (ja) 2018-03-05 2022-01-28 東京エレクトロン株式会社 成膜方法および成膜装置
JP6987021B2 (ja) * 2018-05-28 2021-12-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR102726216B1 (ko) 2019-05-01 2024-11-04 램 리써치 코포레이션 변조된 원자 층 증착
JP7546000B2 (ja) 2019-06-04 2024-09-05 ラム リサーチ コーポレーション パターニングにおける反応性イオンエッチングのための重合保護層
CN114207184A (zh) 2019-08-06 2022-03-18 朗姆研究公司 含硅膜的热原子层沉积
JP7572124B2 (ja) * 2021-02-05 2024-10-23 東京エレクトロン株式会社 成膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047494A (ko) * 1998-12-04 2000-07-25 다케모토 히데하루 성막장치
KR20000068372A (ko) * 1997-06-30 2000-11-25 모리시타 요이찌 반도체 박막의 제조 방법 및 그 장치
KR20010009968A (ko) * 1999-07-15 2001-02-05 김용일 반도체 박막 증착 장치
KR20030019256A (ko) * 2001-08-31 2003-03-06 가부시끼가이샤 도시바 반도체 장치의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645256A (ja) 1992-07-21 1994-02-18 Rikagaku Kenkyusho ガスパルスの供給方法およびこれを用いた成膜方法
JP3529989B2 (ja) 1997-09-12 2004-05-24 株式会社東芝 成膜方法及び半導体装置の製造方法
JP3947126B2 (ja) 2002-04-11 2007-07-18 株式会社日立国際電気 半導体製造装置
WO2004066377A1 (ja) * 2003-01-24 2004-08-05 Tokyo Electron Limited 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000068372A (ko) * 1997-06-30 2000-11-25 모리시타 요이찌 반도체 박막의 제조 방법 및 그 장치
KR20000047494A (ko) * 1998-12-04 2000-07-25 다케모토 히데하루 성막장치
KR20010009968A (ko) * 1999-07-15 2001-02-05 김용일 반도체 박막 증착 장치
KR20030019256A (ko) * 2001-08-31 2003-03-06 가부시끼가이샤 도시바 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
JP2006049809A (ja) 2006-02-16
TWI440087B (zh) 2014-06-01
KR20060048541A (ko) 2006-05-18
US7300885B2 (en) 2007-11-27
TW200625443A (en) 2006-07-16
US20050287775A1 (en) 2005-12-29
JP4396547B2 (ja) 2010-01-13

Similar Documents

Publication Publication Date Title
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
US7351668B2 (en) Film formation method and apparatus for semiconductor process
US7964241B2 (en) Film formation method and apparatus for semiconductor process
US7507676B2 (en) Film formation method and apparatus for semiconductor process
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
KR101242274B1 (ko) 반도체 처리용 성막 방법, 컴퓨터로 판독 가능한 매체 및 반도체 처리용 성막 장치
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
US7632757B2 (en) Method for forming silicon oxynitride film
KR100771800B1 (ko) 피처리 기판 상에 실리콘 질화막을 형성하는 ｃｖｄ 방법
US8343594B2 (en) Film formation method and apparatus for semiconductor process
TWI461567B (zh) 於直立式批次薄膜形成設備中之薄膜形成方法
US7442656B2 (en) Method and apparatus for forming silicon oxide film
KR100890684B1 (ko) 반도체 처리용 성막 방법
US7758920B2 (en) Method and apparatus for forming silicon-containing insulating film
KR101141913B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
KR100983452B1 (ko) 실리콘 질화막의 형성 방법
TW201347037A (zh) ＳｉＣＮ膜之形成方法及裝置
KR20080001646A (ko) 성막 장치 및 그 사용 방법
KR20070016071A (ko) 실리콘 함유 절연막의 성막 방법 및 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050627

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080307

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050627

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100120

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100414

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100414

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130321

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140319

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170322

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180329

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190328

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200330

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230322

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20240320

Start annual number: 15

End annual number: 15