JP5614411B2 - 化合物半導体装置及びその製造方法 - Google Patents

Description

本発明は、化合物半導体装置及びその製造方法に関する。

ＧａＮは、高耐圧・低オン抵抗の次世代のパワーデバイスの材料として期待されている。これは、ＧａＮに、バンドギャップが広い、絶縁破壊耐圧が高い等の特徴があるからである。

ＧａＮを用いたパワーデバイスの一例として、縦型のＭＯＳ（metal-oxide-semiconductor）電界効果トランジスタ（ＦＥＴ：field effect transistor）がある。

しかしながら、従来の縦型のＭＯＳＦＥＴでは、ソースとドレインとの間のＧａＮの結晶に貫通転位が存在し、それを経路としたリーク電流が流れるという問題点がある。

特開２００６−３１３８５９号公報

Ohtake, Appl. Phys. Express1 (2008) 011105 Kodama, Appl. Phys. Express1 (2008) 021104

本発明は、縦型ＭＯＳＦＥＴのリーク電流を低減することができる化合物半導体装置及びその製造方法を提供することを目的とする。

化合物半導体装置の一態様には、第１導電型の第１の窒化物半導体層と、前記第１の窒化物半導体層上に形成され、前記第１の窒化物半導体層の上面と接する第１導電型の第２の窒化物半導体層と、前記第２の窒化物半導体層の側面と接する第２導電型の第３の窒化物半導体層と、前記第３の窒化物半導体層の側面と接する第１導電型の第４の窒化物半導体層と、が設けられている。更に、前記第１の窒化物半導体層と前記第４の窒化物半導体層とを絶縁分離する絶縁膜と、前記第１の窒化物半導体層の裏面に形成されたドレイン電極と、前記第４の窒化物半導体層上に形成されたソース電極と、前記第３の窒化物半導体層上にゲート絶縁膜を介して形成されたゲート電極と、が設けられている。前記ソース電極は、平面視で前記絶縁膜の外縁の内側に位置している。前記絶縁膜の前記第２の窒化物半導体層側の端部が前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に位置し、前記第３の窒化物半導体層の底面の少なくとも一部が前記第１の窒化物半導体層の上面と接している。

図１は、第１の実施形態に係る化合物半導体装置を示す断面図である。 図２は、第２の実施形態に係る化合物半導体装置を示す断面図である。 図３Ａは、第２の実施形態に係る化合物半導体装置の製造方法を示す断面図である。 図３Ｂは、図３Ａに引き続き、化合物半導体装置の製造方法を示す断面図である。 図３Ｃは、図３Ｂに引き続き、化合物半導体装置の製造方法を示す断面図である。 図３Ｄは、図３Ｃに引き続き、化合物半導体装置の製造方法を示す断面図である。 図３Ｅは、図３Ｄに引き続き、化合物半導体装置の製造方法を示す断面図である。 図３Ｆは、図３Ｅに引き続き、化合物半導体装置の製造方法を示す断面図である。 図３Ｇは、図３Ｆに引き続き、化合物半導体装置の製造方法を示す断面図である。 図３Ｈは、図３Ｇに引き続き、化合物半導体装置の製造方法を示す断面図である。 図４Ａは、半導体層１３の形成方法を示す断面図である。 図４Ｂは、図４Ａに引き続き、半導体層１３の形成方法を示す断面図である。 図４Ｃは、図４Ｂに引き続き、半導体層１３の形成方法を示す断面図である。 図５は、第３の実施形態に係る化合物半導体装置を示す断面図である。 図６Ａは、第３の実施形態に係る化合物半導体装置の製造方法を示す断面図である。 図６Ｂは、図６Ａに引き続き、化合物半導体装置の製造方法を示す断面図である。 図６Ｃは、図６Ｂに引き続き、化合物半導体装置の製造方法を示す断面図である。 図６Ｄは、図６Ｃに引き続き、化合物半導体装置の製造方法を示す断面図である。 図６Ｅは、図６Ｄに引き続き、化合物半導体装置の製造方法を示す断面図である。 図６Ｆは、図６Ｅに引き続き、化合物半導体装置の製造方法を示す断面図である。 図６Ｇは、図６Ｆに引き続き、化合物半導体装置の製造方法を示す断面図である。 図６Ｈは、図６Ｇに引き続き、化合物半導体装置の製造方法を示す断面図である。 図７は、第４の実施形態に係る化合物半導体装置を示す断面図である。 図８Ａは、第４の実施形態に係る化合物半導体装置の製造方法を示す断面図である。 図８Ｂは、図８Ａに引き続き、化合物半導体装置の製造方法を示す断面図である。 図８Ｃは、図８Ｂに引き続き、化合物半導体装置の製造方法を示す断面図である。 図８Ｄは、図８Ｃに引き続き、化合物半導体装置の製造方法を示す断面図である。 図８Ｅは、図８Ｄに引き続き、化合物半導体装置の製造方法を示す断面図である。 図８Ｆは、図８Ｅに引き続き、化合物半導体装置の製造方法を示す断面図である。 図８Ｇは、図８Ｆに引き続き、化合物半導体装置の製造方法を示す断面図である。 図８Ｈは、図８Ｇに引き続き、化合物半導体装置の製造方法を示す断面図である。

（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る化合物半導体装置（ＧａＮ系縦型ＭＯＳＦＥＴ）を示す断面図である。

第１の実施形態では、図１に示すように、第１導電型の窒化物半導体層１（第１の窒化物半導体層）上に絶縁膜２が形成され、絶縁膜２上に第１導電型の窒化物半導体層３（第４の窒化物半導体層）が形成されている。窒化物半導体層１上には第１導電型の窒化物半導体層５（第２の窒化物半導体層）も形成されている。そして、窒化物半導体層３と窒化物半導体層５との間に第２導電型の窒化物半導体層４（第３の窒化物半導体層）が形成されている。少なくとも、窒化物半導体層１に窒化物半導体層５が直接接触し、窒化物半導体層４に窒化物半導体層３及び５が直接接触している。また、窒化物半導体層４上にはゲート絶縁膜６を介して、窒化物半導体層４の電位を制御するゲート電極４が形成されている。また、窒化物半導体層３上にソース電極８が形成され、窒化物半導体層１の裏面にドレイン電極９が形成されている。ソース電極８は、平面視で絶縁膜２の外縁の内側に位置している。

このように構成された第１の実施形態では、窒化物半導体層１がドレイン領域として機能し、窒化物半導体層３がソース領域として機能する。また、窒化物半導体層４がウェル領域として機能し、窒化物半導体層５がドリフト領域として機能する。従って、ソース電極８に流れ込んだオン電流は、図１に示すように、ソース電極８のゲート電極７に近い領域から、窒化物半導体層３の表面近傍の領域及び窒化物半導体層４の表面近傍の領域を介して窒化物半導体層５の表層部に流れ、窒化物半導体層５の窒化物半導体層４との界面近傍の領域を流れて窒化物半導体層１に達する。そして、オン電流はドレイン電極９から流れ出る。このようにしてソース−ドレイン間をオン電流が流れる。

また、ソース電極８とドレイン電極９との間に絶縁膜２が位置しているので、窒化物半導体層１を上下方向に貫通する貫通転位、及び窒化物半導体層３を上下方向に貫通する貫通転位が存在していたとしても、窒化物半導体層１及び窒化物半導体層３の双方を貫通する貫通転位は存在しない。窒化物半導体層４の形成方法によっては、窒化物半導体層１及び窒化物半導体層４を貫通する貫通転位が平面視で絶縁膜２の外側に存在することもあるが、この貫通転位はソース電極８とドレイン電極９とを結ぶ直線上には存在し得ない。従って、この貫通転位がリーク電流の経路となったとしても、流れるリーク電流の量は僅かである。

このように、本実施形態によれば、ソース電極８とドレイン電極９との間のリーク電流を抑制することができる。また、リーク電流の抑制に伴って耐圧を向上させることもできる。

（第２の実施形態）
次に、第２の実施形態について説明する。図２は、第２の実施形態に係る化合物半導体装置（ＧａＮ系縦型ＭＯＳＦＥＴ）を示す断面図である。

第２の実施形態では、図２に示すように、ｎ型の導電性基板２０上にｎ型のバッファ層２１が形成されている。ｎ型の導電性基板２０としては、例えばｎ型ＧａＮ基板、ｎ型ＳｉＣ基板又はｎ型Ｓｉ基板等が用いられる。導電性基板のキャリアの濃度は１×１０^１８ｃｍ^−３以上であることが好ましい。良好な導電性を確保するためである。ｎ型のバッファ層２１としては、例えば、Ｓｉが５×１０^１８ｃｍ^−３程度の濃度でドーピングされたｎ^＋ＧａＮ層が用いられる。バッファ層２１の厚さは１００ｎｍ程度である。バッファ層２１上にｎ型の半導体層１１が形成されている。ｎ型の半導体層１１としては、例えば、Ｓｉが１×１０^１７ｃｍ^−３程度の濃度でドーピングされたｎ型ＧａＮ層が用いられる。半導体層１１の厚さは５μｍ程度である。

半導体層１１上にｎ型の半導体層１５が形成されている。ｎ型の半導体層１５としては、例えば、Ｓｉが５×１０^１８ｃｍ^−３程度の濃度でドーピングされたｎ^＋ＧａＮ層が用いられる。また、半導体層１１上に半導体層１５を挟むようにしてｐ型の半導体層１４が形成されている。ｐ型の半導体層１４としては、例えば、Ｍｇが５×１０^１９ｃｍ^−３程度の濃度でドーピングされたｐ型ＧａＮ層が用いられる。更に、絶縁膜１２を介して半導体層１１上に半導体層１４及び１５を挟むようにしてｎ型の半導体層１３が形成されている。ｎ型の半導体層１３としては、例えば、Ｓｉが５×１０^１８ｃｍ^−３程度の濃度でドーピングされたｎ^＋ＧａＮ層が用いられる。絶縁膜１２としては、例えばシリコン酸化膜又はシリコン窒化膜が用いられる。絶縁膜１２の厚さは２００ｎｍ程度であり、半導体層１３の厚さは８００ｎｍ程度であり、半導体層１４及び１５の厚さは１μｍ程度である。

半導体層１３、１４及び１５上にゲート絶縁膜１６が形成されている。ゲート絶縁膜１６には、半導体層１３の少なくとも一部を露出する開口部１６ａが形成されている。ゲート絶縁膜１６としては、例えばシリコン酸化膜、シリコン窒化膜、ハフニウム酸化膜等が用いられる。ゲート絶縁膜１６の厚さは１００ｎｍ程度である。開口部１６ａ内にソース電極１８が形成されている。また、半導体層１４上にゲート絶縁膜１６を介してゲート電極１７が形成されている。更に、導電性基板２０の裏面にドレイン電極１９が形成されている。ソース電極１８には、Ｔｉ膜及びその上に形成されたＡｌ膜が含まれている。Ｔｉ膜、Ａｌ膜の厚さは、夫々３０ｎｍ程度、１００ｎｍ程度である。ゲート電極１７には、Ｎｉ膜及びその上に形成されたＡｕ膜が含まれている。Ｎｉ膜、Ａｕ膜の厚さは、夫々１０ｎｍ程度、２００ｎｍ程度である。ドレイン電極１９には、導電性基板２０に接するＴｉ膜及びその下方に位置するＡｌ膜が含まれている。Ｔｉ膜、Ａｌ膜の厚さは、夫々３０ｎｍ程度、１００ｎｍ程度である。

このように構成された第２の実施形態では、導電性基板２０、バッファ層２１及び半導体層１１がドレイン領域として機能し、半導体層１３がソース領域として機能する。また、半導体層１４がウェル領域として機能し、半導体層１５がドリフト領域として機能する。従って、ソース電極１８に流れ込んだオン電流は、ソース電極１８のゲート電極１７に近い領域から、半導体層１３の表面近傍の領域及び半導体層１４の表面近傍の領域を介して半導体層１５の表層部に流れ、半導体層１５の半導体層１４との界面近傍の領域を流れて導電性基板２０、バッファ層２１及び半導体層１１に達する。そして、オン電流はドレイン電極１９から流れ出る。このようにしてソース−ドレイン間をオン電流が流れる。

次に、第２の実施形態に係る化合物半導体装置の製造方法について説明する。図３Ａ乃至図３Ｈは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。

先ず、図３Ａに示すように、導電性基板２１上に、有機金属化学気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法等の結晶成長法によりバッファ層２１及び半導体層１１をこの順で形成する。

次いで、半導体層１１上にスパッタリング法又はＣＶＤ法等により絶縁膜を形成し、この絶縁膜のパターニングを行うことにより、図３Ｂに示すように、絶縁膜１２を形成する。絶縁膜のパターニングとしては、例えばフッ酸を含む溶液を用いたウエットエッチング等を行う。

その後、図３Ｃに示すように、半導体層１１上に、横方向結晶成長が縦方向結晶成長よりも優位な条件下でＭＯＣＶＤ法又はハイドライド気相成長（ＨＶＰＥ：hydride
vapor phase epitaxy）法等の結晶成長法により半導体層１４を形成する。つまり、エピタキシャル横方向成長（ＥＬＯ：epitaxial lateral growth）技術を用いて半導体層１４を形成する。このような横方向結晶成長により形成された半導体層１４内の転位は主に絶縁膜１２の上方に集中している。これは、半導体層１４は半導体層１１の表面から成長し始め、絶縁膜１２の上方において、その両側から成長してきた半導体層１４が一体化するためである。また、半導体層１４が横方向結晶成長するため、半導体層１１及び半導体層１４の双方を貫通する貫通転位は生じない。半導体層１４の形成後には、半導体層１４に含まれる不純物（例えばＭｇ）を活性化させるために、例えば、６００℃で３０分間の熱処理を行う。

続いて、図３Ｄに示すように、半導体層１４上に、半導体層１３及び１５を形成する予定の領域を開口するマスク５１を形成する。マスク５１としては、例えばシリコン酸化膜等のハードマスクを用いる。次いで、マスク５１をエッチングマスクとして用いて半導体層１４のドライエッチングを行うことにより、半導体層１３を形成する予定の領域に開口部１４ａ（第１の開口部）を形成し、半導体層１５を形成する予定の領域に開口部１４ｂ（第２の開口部）を形成する。このドライエッチングでは、エッチングガスとして、例えばＣｌ_２ガスを用いる。開口部１４ａの形成の結果、半導体層１４の転位が集中していた領域の大部分が除去される。

その後、図３Ｅに示すように、マスク５１を成長マスクとして用いて開口部１４ａ内に半導体層１３を成長させ、開口部１４ｂ内に半導体層１５を成長させる。このとき、開口部１４ａの底には絶縁膜１２が存在するため、図４Ａに示すように、半導体層１３は半導体層１４の側面から横方向に成長し始める。半導体層１３は、その後も、図４Ｂに示すように横方向に成長し続ける。そして、図４Ｃに示すように、各方向から成長してきた半導体層１３が開口部１４ａの中央で一体化する。このように、半導体層１３は横方向結晶成長により形成される。半導体層１３内の転位は成長端に集中しやすいため、平面視での半導体層１３の中央部に、その周囲よりも転位密度が高い転位集中領域が存在する。このような転位集中領域は、少なくとも、半導体層１３の平面視での中心と半導体層１４との界面とを結ぶ線分を２：３に分割する点よりも中心側に位置する。半導体層１５の成長方向は特に制御する必要はないが、横方向結晶成長により半導体層１５を形成することが好ましい。これは、横方向結晶成長を優位にすると、半導体層１３と同様に転位が平面視での中央部に集中しやすく、オン電流の経路が含まれる半導体層１５の半導体層１４との界面近傍の領域における転位密度が低くなるからである。

半導体層１３及び半導体層１５の形成後、図３Ｆに示すように、マスク５１を除去する。マスク５１は、例えばフッ酸を含む溶液を用いて除去することができる。

次いで、図３Ｇに示すように、半導体層１３、１４及び１５上にゲート絶縁膜１６を形成し、ゲート絶縁膜１６に半導体層１３の少なくとも一部を露出する開口部１６ａを形成する。このとき、開口部１６ａの半導体層１５側の端部は、半導体層１３の転位集中領域よりも半導体層１５に近い位置に設定する。

その後、図３Ｈに示すように、開口部１６ａ内にソース電極１８を形成し、導電性基板２０の裏面にドレイン電極１９を形成する。ソース電極１８としては、例えば、リフトオフ法によりＴｉ膜及びＡｌ膜の積層体を形成する。また、ドレイン電極１９としては、例えば、Ｔｉ膜及びＡｌ膜の積層体を形成する。これらのＴｉ膜及びＡｌ膜の形成は、例えば蒸着法により行う。これらの積層体を形成した後には、例えば６００℃の熱処理によりオーミック接触を確立させる。この熱処理後に、ゲート絶縁膜１６上にゲート電極１７を形成する。ゲート電極１７としては、例えば、リフトオフ法によりＮｉ膜及びＡｕ膜の積層体を形成する。Ｎｉ膜及びＡｕ膜の形成は、例えば蒸着法により行う。

このようにして第２の実施形態に係る化合物半導体装置（ＧａＮ系縦型ＭＯＳＦＥＴ）を製造することができる。

そして、このような第２の実施形態では、第１の実施形態と同様に、リーク電流を抑制することができる。また、オン電流の経路の転位密度が低いため、オン抵抗を低減したり、信頼性を向上したりすることができる。

（第３の実施形態）
次に、第３の実施形態について説明する。図５は、第３の実施形態に係る化合物半導体装置（ＧａＮ系縦型ＭＯＳＦＥＴ）を示す断面図である。

第３の実施形態では、図５に示すように、開口部１４ｃの底面が半導体層１１と半導体層１４との界面よりも低く位置している。また、開口部１４ｃの底部に、側面から離間して成長マスク２４が形成されている。成長マスク２４としては、例えばシリコン酸化膜及びシリコン窒化膜等の絶縁膜、タングステン膜、タングステン窒化膜、チタン膜、チタン窒化膜、モリブデン膜、タンタル膜及びタンタル窒化膜等の高融点金属膜又はその窒化膜が用いられる。また、開口部１４ｃ内には、横方向結晶成長によりｎ型の半導体層２５が半導体層１５に代えて形成されている。ｎ型の半導体層２５としては、例えば、Ｓｉが５×１０^１８ｃｍ^−３程度の濃度でドーピングされたｎ^＋ＧａＮ層が用いられる。他の構成は第２の実施形態と同様である。

このように構成された第３の実施形態では、半導体層２５がドリフト領域として機能する。

次に、第３の実施形態に係る化合物半導体装置の製造方法について説明する。図６Ａ乃至図６Ｈは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。

先ず、図６Ａに示すように、第１の実施形態と同様にして半導体層１４の形成までの処理を行う。

次いで、図６Ｂに示すように、半導体層１４上に、半導体層１３を形成する予定の領域を開口するマスク５２を形成する。マスク５２としては、例えばシリコン酸化膜等のハードマスクを用いる。その後、マスク５２をエッチングマスクとして用いて半導体層１４のドライエッチングを行うことにより、半導体層１３を形成する予定の領域に開口部１４ａを形成する。

続いて、図６Ｃに示すように、マスク５２を成長マスクとして用いて開口部１４ａ内に半導体層１３を成長させる。

次いで、図６Ｄに示すように、マスク５２を除去し、半導体層１３及び１４上に、半導体層１５を形成する予定の領域を開口するマスク５３を形成する。マスク５２は、例えばフッ酸を含む溶液を用いて除去することができる。マスク５３としては、例えばシリコン酸化膜等のハードマスクを用いる。その後、マスク５３をエッチングマスクとして用いて半導体層１４のドライエッチングを行うことにより、半導体層２５を形成する予定の領域に開口部１４ｃ（第２の開口部）を形成する。このとき、開口部１４ｃの底面は、半導体層１４と半導体層１１との界面よりも下方に位置させる。

続いて、図６Ｅに示すように、開口部１４ｃの底面上に、側面から離間した成長マスク２４を形成する。成長マスク２４の厚さは１００ｎｍ程度とする。

次いで、図６Ｆに示すように、マスク５３を成長マスクとして用いて開口部１４ｃ内に半導体層２５を成長させる。このとき、開口部１４ｃの底には絶縁膜２４が存在するため、半導体層２５は半導体層１４の側面から横方向に成長し始める。半導体層２５は、その後も、横方向に成長し続ける。そして、各方向から成長してきた半導体層２５が開口部１４ｃの中央で一体化する。このように、半導体層２５は横方向結晶成長により形成される。半導体層２５内の転位は成長端に集中しやすいため、平面視での半導体層２５の中央部に、その周囲よりも転位密度が高い転位集中領域が存在する。

半導体層２５の形成後、図６Ｇに示すように、マスク５３を除去する。マスク５３は、例えばフッ酸を含む溶液を用いて除去することができる。次いで、半導体層１３、１４及び２５上にゲート絶縁膜１６を形成し、ゲート絶縁膜１６に半導体層１３の少なくとも一部を露出する開口部１６ａを形成する。

その後、図６Ｈに示すように、第２の実施形態と同様にしてソース電極１８の形成からゲート電極１７の形成までの処理を行う。

このようにして第３の実施形態に係る化合物半導体装置（ＧａＮ系縦型ＭＯＳＦＥＴ）を製造することができる。

そして、このような第３の実施形態でも、リーク電流を抑制することができる。更に、ドリフト領域（半導体層２５）のオン電流が流れる部分の転位を容易に低減することができる。

（第４の実施形態）
次に、第４の実施形態について説明する。図７は、第４の実施形態に係る化合物半導体装置（ＧａＮ系縦型ＭＯＳＦＥＴ）を示す断面図である。

第４の実施形態では、半導体層１１上にｎ型の半導体層３５が形成されている。ｎ型の半導体層３５としては、例えば、Ｓｉが１×１０^１７ｃｍ^−３程度の濃度でドーピングされたｎ⁻ＧａＮ層が用いられる。また、絶縁膜３２を介して半導体層１１上に半導体層３５を挟むようにしてｐ型の半導体層３４が形成されている。ｐ型の半導体層１４としては、例えば、Ｍｇが５×１０^１９ｃｍ^−３程度の濃度でドーピングされたｐ型ＧａＮ層が用いられる。更に、絶縁膜３２を介して半導体層１１上に半導体層３４及び３５を挟むようにしてｎ型の半導体層３３が形成されている。ｎ型の半導体層３３としては、例えば、Ｓｉが５×１０^１８ｃｍ^−３程度の濃度でドーピングされたｎ^＋ＧａＮ層が用いられる。絶縁膜３２としては、例えばシリコン酸化膜又はシリコン窒化膜が用いられる。絶縁膜３２の厚さは２００ｎｍ程度であり、半導体層３３及び３４の厚さは８００ｎｍ程度であり、半導体層３５の厚さは１μｍ程度である。

半導体層３３、３４及び３５上にゲート絶縁膜１６が形成されている。ゲート絶縁膜１６には、半導体層３３の少なくとも一部を露出する開口部１６ａが形成されている。開口部１６ａ内にソース電極１８が形成されている。また、半導体層３４上にゲート絶縁膜１６を介してゲート電極１７が形成されている。更に、導電性基板２０の裏面にドレイン電極１９が形成されている。

このように構成された第４の実施形態では、半導体層３３がソース領域として機能する。また、半導体層３４がウェル領域として機能し、半導体層３５がドリフト領域として機能する。

次に、第４の実施形態に係る化合物半導体装置の製造方法について説明する。図８Ａ乃至図８Ｈは、第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。

先ず、図８Ａに示すように、第１の実施形態と同様にして半導体層１１の形成までの処理を行う。次いで、半導体層１１上にスパッタリング法又はＣＶＤ法等により絶縁膜を形成し、この絶縁膜のパターニングを行うことにより、絶縁膜３２を形成する。絶縁膜のパターニングとしては、例えばフッ酸を含む溶液を用いたウエットエッチング等を行う。

その後、図８Ｂに示すように、半導体層１１上に、横方向結晶成長が縦方向結晶成長よりも優位な条件下でＭＯＣＶＤ法又はＨＶＰＥ法等の結晶成長法により半導体層３５（第５の窒化物半導体層）を形成する。つまり、ＥＬＯ技術を用いて半導体層３５を形成する。このような横方向結晶成長により形成された半導体層３５内の転位は主に絶縁膜３２の上方に集中している。

続いて、図８Ｃに示すように、半導体層３４上に、半導体層３３及び３４を形成する予定の領域を開口するマスク５４を形成する。マスク５４としては、例えばシリコン酸化膜等のハードマスクを用いる。次いで、マスク５４をエッチングマスクとして用いて半導体層３５のドライエッチングを行うことにより、半導体層３３及び３４を形成する予定の領域に開口部３５ａ（第３の開口部）を形成する。このドライエッチングでは、エッチングガスとして、例えばＣｌ_２ガスを用いる。開口部３５ａの形成の結果、半導体層３５の転位が集中していた領域の大部分が除去される。

その後、図８Ｄに示すように、マスク５４を成長マスクとして用いて開口部３５ａ内に半導体層３４を成長させる。このとき、開口部３５ａの底には絶縁膜３２が存在するため、半導体層３４は半導体層３５の側面から横方向に成長し始める。半導体層３４は、その後も、横方向に成長し続ける。そして、各方向から成長してきた半導体層３４が開口部３５ａの中央で一体化する。このように、半導体層３４は横方向結晶成長により形成される。半導体層３４内の転位は成長端に集中しやすいため、平面視での半導体層３４の中央部に、その周囲よりも転位密度が高い転位集中領域が存在する。

半導体層３４の形成後、図８Ｅに示すように、マスク５４を除去し、半導体層３４及び３５上に、半導体層３３を形成する予定の領域を開口するマスク５５を形成する。マスク５４は、例えばフッ酸を含む溶液を用いて除去することができる。マスク５５としては、例えばシリコン酸化膜等のハードマスクを用いる。次いで、マスク５５をエッチングマスクとして用いて半導体層３４のドライエッチングを行うことにより、半導体層３３を形成する予定の領域に開口部３４ａを形成する。

その後、図８Ｆに示すように、マスク５５を成長マスクとして用いて開口部３４ａ内に半導体層３３を成長させる。このとき、開口部３４ａの底には絶縁膜３２が存在するため、半導体層３３は半導体層３４の側面から横方向に成長し始める。半導体層３３は、その後も、横方向に成長し続ける。そして、各方向から成長してきた半導体層３３が開口部３４ａの中央で一体化する。このように、半導体層３３は横方向結晶成長により形成される。半導体層３３内の転位は成長端に集中しやすいため、平面視での半導体層３３の中央部に、その周囲よりも転位密度が高い転位集中領域が存在する。

半導体層３３の形成後、図８Ｇに示すように、マスク５５を除去する。マスク５５は、例えばフッ酸を含む溶液を用いて除去することができる。次いで、半導体層３３、３４及び３５上にゲート絶縁膜１６を形成し、ゲート絶縁膜１６に半導体層１３の少なくとも一部を露出する開口部１６ａを形成する。

その後、図８Ｈに示すように、第２の実施形態と同様にしてソース電極１８の形成からゲート電極１７の形成までの処理を行う。

このようにして第４の実施形態に係る化合物半導体装置（ＧａＮ系縦型ＭＯＳＦＥＴ）を製造することができる。

そして、このような第４の実施形態でも、リーク電流を抑制することができる。更に、ドリフト領域（半導体層３５）を形成するためのエッチングが行われていないため、ドリフト領域内のリーク電流の経路上の転位を低減することができる。

なお、これらの実施形態のトランジスタはｎチャネルＭＯＳＦＥＴであるが、各半導体層の導電型を反転させてｐチャネルＭＯＳＦＥＴを構成してもよい。

また、窒化物半導体として、ＧａＮ以外にＡｌＧａＮ等を用いることも可能である。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
第１導電型の第１の窒化物半導体層と、
前記第１の窒化物半導体層上に形成され、前記第１の窒化物半導体層と接する第１導電型の第２の窒化物半導体層と、
前記第２の窒化物半導体層と接する第２導電型の第３の窒化物半導体層と、
前記第３の窒化物半導体層と接する第１導電型の第４の窒化物半導体層と、
前記第１の窒化物半導体層と前記第４の窒化物半導体層とを絶縁分離する絶縁膜と、
前記第１の窒化物半導体層の裏面に形成されたドレイン電極と、
前記第４の窒化物半導体層上に形成されたソース電極と、
前記第３の窒化物半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
を有し、
前記ソース電極は、平面視で前記絶縁膜の外縁の内側に位置していることを特徴とする化合物半導体装置。
（付記２）
前記第４の窒化物半導体層に含まれる転位の密度は、平面視で、前記第４の窒化物半導体層の中心から離間するほど低くなっており、
前記ソース電極の前記ゲート電極側の端部は、前記第４の窒化物半導体層の前記中心と前記第３の窒化物半導体層との界面とを結ぶ線分を２：３に分割する点よりも前記ゲート電極側に位置していることを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記第２の窒化物半導体層に含まれる転位の密度は、平面視で、前記第２の窒化物半導体層の中心から離間するほど低くなっていることを特徴とする付記１に記載の化合物半導体装置。
（付記４）
第１導電型の第１の窒化物半導体層上に、前記第１の窒化物半導体層の表面の一部を露出する絶縁膜を形成する工程と、
前記第１の窒化物半導体層上に、前記絶縁膜の少なくとも一部を覆う第２導電型の第３の窒化物半導体層を形成する工程と、
前記第３の窒化物半導体層に前記絶縁膜の一部を露出する第１の開口部を形成する工程と、
前記第１の開口部内に横方向結晶成長により第１導電型の第４の窒化物半導体層を形成する工程と、
前記第１の窒化物半導体層の上面及び前記第３の窒化物半導体層の側面に接する第１導電型の第２の窒化物半導体層を形成する工程と、
前記第４の窒化物半導体層上にソース電極を形成し、前記第１の窒化物半導体層の裏面にドレイン電極を形成し、前記第３の窒化物半導体層の前記第２の窒化物半導体層と前記第４の窒化物半導体層との間に位置する部分上にゲート絶縁膜を介してゲート電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
（付記５）
前記第１の開口部の形成と並行して前記第３の窒化物半導体層に前記第１の窒化物半導体層の一部を露出する第２の開口部を形成し、
前記第４の窒化物半導体層の形成と並行して前記第２の窒化物半導体層を前記第２の開口部内に形成することを特徴とする付記４に記載の化合物半導体装置の製造方法。
（付記６）
前記第２の窒化物半導体層を横方向結晶成長により形成することを特徴とする付記５に記載の化合物半導体装置の製造方法。
（付記７）
前記第３の窒化物半導体層を横方向結晶成長により形成することを特徴とする付記５に記載の化合物半導体装置の製造方法。
（付記８）
前記第４の窒化物半導体層を形成する工程の後に、
前記第３の窒化物半導体層に前記第１の窒化物半導体層の一部を露出する第２の開口部を形成する工程と、
前記第２の開口部の底面上に前記第２の窒化物半導体層に対する成長マスクを形成する工程と、
を有し、
前記成長マスクを形成する工程の後に、前記第２の窒化物半導体層を前記第２の開口部内に形成することを特徴とする付記４に記載の化合物半導体装置の製造方法。
（付記９）
前記第２の開口部の底面を前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面よりも下方に位置させることを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）
前記第２の窒化物半導体層を横方向結晶成長により形成することを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１１）
前記第３の窒化物半導体層を横方向結晶成長により形成することを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１２）
前記第２の窒化物半導体層を形成する工程は、前記第３の窒化物半導体層を形成する工程の前に、
前記第１の窒化物半導体層上に、前記絶縁膜を覆う第１導電型の第５の窒化物半導体層を形成する工程と、
前記第５の窒化物半導体層に前記絶縁膜の一部を露出する第３の開口部を形成する工程と、
を有し、
前記第５の窒化物半導体層の残部が前記第２の窒化物半導体層として機能し、
前記第３の開口部内に前記第３の窒化物半導体層を形成することを特徴とする付記４に記載の化合物半導体装置の製造方法。
（付記１３）
前記第２の窒化物半導体層を横方向結晶成長により形成することを特徴とする付記１２に記載の化合物半導体装置の製造方法。
（付記１４）
前記第３の窒化物半導体層を横方向結晶成長により形成することを特徴とする付記１２に記載の化合物半導体装置の製造方法。
（付記１５）
前記ソース電極の前記ゲート電極側の端部を、平面視での前記第４の窒化物半導体層の中心と前記第３の窒化物半導体層との界面とを結ぶ線分を２：３に分割する点よりも前記ゲート電極側に位置させることを特徴とする付記４に記載の化合物半導体装置の製造方法。
（付記１６）
前記ソース電極を、平面視で前記絶縁膜の外縁の内側に位置させることを特徴とする付記４に記載の化合物半導体装置の製造方法。

これらの化合物半導体装置及び製造方法によれば、第１の窒化物半導体層上の絶縁膜を適切に用いてリーク電流を低減することができる。

Claims (9)

1. 第１導電型の第１の窒化物半導体層と、
   前記第１の窒化物半導体層上に形成され、前記第１の窒化物半導体層の上面と接する第１導電型の第２の窒化物半導体層と、
   前記第２の窒化物半導体層の側面と接する第２導電型の第３の窒化物半導体層と、
   前記第３の窒化物半導体層の側面と接する第１導電型の第４の窒化物半導体層と、
   前記第１の窒化物半導体層と前記第４の窒化物半導体層とを絶縁分離する絶縁膜と、
   前記第１の窒化物半導体層の裏面に形成されたドレイン電極と、
   前記第４の窒化物半導体層上に形成されたソース電極と、
   前記第３の窒化物半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
   を有し、
   前記ソース電極は、平面視で前記絶縁膜の外縁の内側に位置しており、
   前記絶縁膜の前記第２の窒化物半導体層側の端部が前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に位置し、
   前記第３の窒化物半導体層の底面の少なくとも一部が前記第１の窒化物半導体層の上面と接していることを特徴とする化合物半導体装置。
2. 前記第４の窒化物半導体層は、前記第３の窒化物半導体層に形成された開口部内に横方向結晶成長により形成されており、
   前記第４の窒化物半導体層に含まれる転位の密度は、平面視で、前記第４の窒化物半導体層の中心から離間するほど低くなっており、
   前記ソース電極の前記ゲート電極側の端部は、前記第４の窒化物半導体層の前記中心と前記第３の窒化物半導体層との界面とを結ぶ線分を２：３に分割する点よりも前記ゲート電極側に位置していることを特徴とする請求項１に記載の化合物半導体装置。
3. 前記第２の窒化物半導体層は、前記第３の窒化物半導体層に形成された開口部内に横方向結晶成長により形成されており、
   前記第２の窒化物半導体層に含まれる転位の密度は、平面視で、前記第２の窒化物半導体層の中心から離間するほど低くなっていることを特徴とする請求項１に記載の化合物半導体装置。
4. 第１導電型の第１の窒化物半導体層上に、前記第１の窒化物半導体層の表面の一部を露出する絶縁膜を形成する工程と、
   前記第１の窒化物半導体層上に、前記絶縁膜の少なくとも一部を覆う第２導電型の第３の窒化物半導体層を、前記第１の窒化物半導体層の露出した部分を成長起点とする横方向結晶成長により形成する工程と、
   前記第３の窒化物半導体層に前記絶縁膜の一部を露出する第１の開口部を形成する工程と、
   前記第３の窒化物半導体層に前記第１の窒化物半導体層の一部を露出する第２の開口部を形成する工程と、
   前記第１の開口部内に横方向結晶成長により第１導電型の第４の窒化物半導体層を形成する工程と、
   前記第２の開口部内に、前記第１の窒化物半導体層の上面及び前記第３の窒化物半導体層の側面に接する第１導電型の第２の窒化物半導体層を形成する工程と、
   前記第４の窒化物半導体層上にソース電極を形成し、前記第１の窒化物半導体層の裏面にドレイン電極を形成し、前記第３の窒化物半導体層の前記第２の窒化物半導体層と前記第４の窒化物半導体層との間に位置する部分上にゲート絶縁膜を介してゲート電極を形成する工程と、
   を有することを特徴とする化合物半導体装置の製造方法。
5. 第１導電型の第１の窒化物半導体層上に、前記第１の窒化物半導体層の表面の一部を露出する絶縁膜を形成する工程と、
   前記第１の窒化物半導体層上に、前記絶縁膜の少なくとも一部を覆う第２導電型の第３の窒化物半導体層を、前記第１の窒化物半導体層の露出した部分を成長起点とする横方向結晶成長により形成する工程と、
   前記第３の窒化物半導体層に前記絶縁膜の一部を露出する第１の開口部を形成する工程と、
   前記第１の開口部内に横方向結晶成長により第１導電型の第４の窒化物半導体層を形成する工程と、
   前記第３の窒化物半導体層に前記第１の窒化物半導体層の一部を露出する第２の開口部を形成する工程と、
   前記第２の開口部の底面上に成長マスクを形成する工程と、
   前記第２の開口部内に、前記第１の窒化物半導体層の上面及び前記第３の窒化物半導体層の側面に接する第１導電型の第２の窒化物半導体層を、前記第３の窒化物半導体層の側面を成長起点とする横方向結晶成長により形成する工程と、
   前記第４の窒化物半導体層上にソース電極を形成し、前記第１の窒化物半導体層の裏面にドレイン電極を形成し、前記第３の窒化物半導体層の前記第２の窒化物半導体層と前記第４の窒化物半導体層との間に位置する部分上にゲート絶縁膜を介してゲート電極を形成する工程と、
   を有することを特徴とする化合物半導体装置の製造方法。
6. 前記第２の開口部の底面を前記第１の窒化物半導体層と前記第３の窒化物半導体層との界面よりも下方に位置させることを特徴とする請求項５に記載の化合物半導体装置の製造方法。
7. 第１導電型の第１の窒化物半導体層上に、前記第１の窒化物半導体層の表面の一部を露出する絶縁膜を形成する工程と、
   前記第１の窒化物半導体層上に、前記絶縁膜を覆う第１導電型の第２の窒化物半導体層を、前記第１の窒化物半導体層の露出した部分を成長起点とする横方向結晶成長により形成する工程と、
   前記第２の窒化物半導体層に前記絶縁膜の一部を露出する第３の開口部を形成する工程と、
   前記第３の開口部内に第３の窒化物半導体層を、前記第２の窒化物半導体層の側面を成長起点とする横方向結晶成長により形成する工程と、
   前記第３の窒化物半導体層に前記絶縁膜の一部を露出する第１の開口部を形成する工程と、
   前記第１の開口部内に横方向結晶成長により第１導電型の第４の窒化物半導体層を形成する工程と、
   前記第４の窒化物半導体層上にソース電極を形成し、前記第１の窒化物半導体層の裏面にドレイン電極を形成し、前記第３の窒化物半導体層の前記第２の窒化物半導体層と前記第４の窒化物半導体層との間に位置する部分上にゲート絶縁膜を介してゲート電極を形成する工程と、
   を有することを特徴とする化合物半導体装置の製造方法。
8. 前記ソース電極の前記ゲート電極側の端部を、平面視での前記第４の窒化物半導体層の中心と前記第３の窒化物半導体層との界面とを結ぶ線分を２：３に分割する点よりも前記ゲート電極側に位置させることを特徴とする請求項４乃至７のいずれか１項に記載の化合物半導体装置の製造方法。
9. 前記ソース電極を、平面視で前記絶縁膜の外縁の内側に位置させることを特徴とする請求項４乃至８のいずれか１項に記載の化合物半導体装置の製造方法。

Images