[go: up one dir, main page]

JP5610328B1 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5610328B1
JP5610328B1 JP2014530853A JP2014530853A JP5610328B1 JP 5610328 B1 JP5610328 B1 JP 5610328B1 JP 2014530853 A JP2014530853 A JP 2014530853A JP 2014530853 A JP2014530853 A JP 2014530853A JP 5610328 B1 JP5610328 B1 JP 5610328B1
Authority
JP
Japan
Prior art keywords
semiconductor wafer
support substrate
back surface
wafer
ceramic adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014530853A
Other languages
English (en)
Other versions
JPWO2014142303A1 (ja
Inventor
正明 立岡
正明 立岡
中嶋　経宏
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014530853A priority Critical patent/JP5610328B1/ja
Application granted granted Critical
Publication of JP5610328B1 publication Critical patent/JP5610328B1/ja
Publication of JPWO2014142303A1 publication Critical patent/JPWO2014142303A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/144—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers using layers with different mechanical or chemical conditions or properties, e.g. layers with different thermal shrinkage, layers under tension during bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2313/00—Elements other than metals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1111—Using solvent during delaminating [e.g., water dissolving adhesive at bonding face during delamination, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning By Liquid Or Steam (AREA)

Abstract

１０００℃程度の高温プロセスに適用可能な半導体ウエハに支持基板を接着する方法を用いた半導体デバイスの製造方法を提供すること。半導体デバイスの製造方法であって、セラミック接着剤層およびマスクを介して、半導体ウエハの裏面に支持基板を接合して接合体とする裏面接合工程と、前記半導体ウエハのおもて面に機能構造を形成する機能構造形成工程と、前記セラミック接着剤層および前記マスクを除去して前記支持基板を前記半導体ウエハから剥離する剥離工程と、前記半導体ウエハの裏面に裏面処理をする裏面処理工程とを少なくとも含む半導体デバイスの製造方法。

Description

本発明は、半導体ウエハに支持基板を接着する方法を用いた半導体デバイスの製造方法に関する。
近年、半導体デバイスの小型化や高密度化が急速に進んでいる。これに伴い、デバイスに使用される半導体素子の薄膜化が求められており、半導体ウエハの厚さを１００μｍ以下にする必要性が生じている。半導体ウエハの厚さを１００μｍ以下に研削することや、１００μｍ以下の半導体ウエハを用いてデバイス形成する場合、半導体ウエハの強度が不十分であることにより反りが生じてしまうため、半導体ウエハ単体で、研削することや、デバイス形成することは不可能であった。そこで、半導体ウエハの強度を補って反りが生じることを防止するため、支持基板を半導体ウエハに貼り合わせ、研削やデバイス形成を行う技術が開発されてきた。
支持基板を半導体ウエハに貼り合わせる技術としては、例えば、ポリイミドやエポキシ樹脂等の有機系接着剤や、低融点ワックスを用いて、半導体ウエハを支持基板に接着する技術がある（特許文献１、２）。この技術では、半導体ウエハを有機系接着剤や低融点ワックスによって支持基板に固定し、研削やデバイス形成して薄膜化を行う。研削後やデバイス形成後は、光照射によって有機系接着剤を分解させたり、熱を印加することでワックスを融解させたりして、支持基板から半導体ウエハを剥離する。
支持基板を半導体ウエハに貼り合わせる技術としては、上記有機系接着剤や低融点ワックスの他、保護テープにより半導体ウエハを支持基板に固定する技術も挙げられる（特許文献３）。
図８は、従来技術の一例として、有機系接着剤を用いて支持基板を半導体ウエハに接合する工程を含む半導体デバイスの製造方法のプロセスフローである。プロセスとしては、半導体ウエハの準備（Ｓ２０１）、半導体ウエハのおもて面構造の形成（Ｓ２０２）、半導体ウエハのおもて面に支持基板を接合（Ｓ２０３）、半導体ウエハの薄化（Ｓ２０４）、裏面構造の形成（Ｓ２０５）、支持基板の剥離（Ｓ２０６）、ダイシング（Ｓ２０７）といった流れとなっている。半導体ウエハとしては、６００μｍ〜７００μｍの厚さのものが一般的である。おもて面構造の形成としては、おもて面へのイオン注入、約１０００℃での長時間の拡散、ゲート構造およびおもて面電極の形成を行う。支持基板の接合は、半導体ウエハと同形状の支持基板を有機系接着剤で貼り合わせることにより行う。半導体ウエハの薄化は、支持基板を接合後に半導体ウエハの裏面を研削し、エッチングすることにより行う。薄化後の半導体ウエハは、約１００μｍの厚さとなる。裏面構造の形成としては、裏面へのイオン注入、熱処理による不純物活性化、裏面電極の形成を行う。支持基板の剥離は、半導体ウエハと支持基板とを接合する有機系接着剤の加熱や、有機系接着剤へ紫外線を照射することにより分解して行う。ダイシングは、これまでの工程により、半導体ウエハに形成された集積回路等を、ダイシングソーで半導体ウエハを切削して切り出し、チップ化する工程である。
また、支持基板を半導体ウエハに貼り合わせる技術としては、耐熱性接着剤を用いて、半導体ウエハを支持基板に固定する技術も挙げられる（特許文献４）。
特開２００４−６４０４０号公報 特開平６−２９３８５号公報 特開２００４−１４０１０１号公報 特開２００９−２９５６９５号公報
有機系接着剤として用いられるポリイミドの耐熱温度は４００℃以下、エポキシ樹脂の耐熱温度は２００℃程度である。また、低融点ワックスの耐熱温度は、１００℃以下である。したがって、拡散温度として１０００℃程度の高温プロセスを含む工程を経て半導体デバイスを作製する必要がある場合には、このような有機系接着剤や低融点ワックスは、上記高温プロセスにて半導体ウエハを支持基板に接着したままの状態を保持することができないため、使用することができない。
一方、保護テープについても、接着剤と同様に耐熱性に問題があり、上記のような高温プロセスを含む半導体デバイスの作製には適していない。また、保護テープの場合は、保護テープを剥離する際に、その粘着力により半導体ウエハに割れや欠けを生じさせるおそれがある。
また、耐熱性接着剤も検討されているが、接着剤を剥離するためには、特許文献４に記載の方法では、デバイス加工で付加した温度を超える温度での熱処理が必要となる。しかし、所定の温度で拡散のプロセスを完了した半導体基板に対しては、拡散プロセスの温度以上の熱処理を行うと不純物の濃度プロファイルが変更されてしまうので、拡散プロセスの温度以上の熱処理を行うことができない。
本発明は、以上説明した点に鑑みてなされたものであり、本発明の目的は、高温プロセスにおいても半導体ウエハを支持基板に接着したままの状態を保持することが可能な半導体デバイスの製造方法を提供することを目的とする。
上記の問題を解決するために、本発明者は、高温プロセスに適用可能な、半導体デバイスの製造方法について鋭意検討を行った。その結果、セラミック接着剤を用いて半導体ウエハに支持基板を接着すれば、高温プロセスに適用可能であることがわかった。また、接着したセラミック接着剤を剥離することにより、高温プロセスを含む工程を経て半導体デバイスを製造することが可能となることがわかった。本発明者は、これらの知見を得て、本発明を想到するに至った。
すなわち、本発明は、半導体デバイスの製造方法であって、セラミック接着剤層およびマスクを介して、半導体ウエハの裏面に支持基板を接合して接合体とする裏面接合工程と、前記半導体ウエハのおもて面に機能構造を形成する機能構造形成工程と、前記セラミック接着剤層および前記マスクを除去して前記支持基板を前記半導体ウエハから剥離する剥離工程と、前記半導体ウエハの裏面に裏面処理をする裏面処理工程とを少なくとも含む半導体デバイスの製造方法、である。
本発明によれば、１０００℃程度の高温プロセスに適用可能な半導体デバイスの製造方法を提供することができる。
本発明の半導体デバイスの製造方法の一例を示すプロセスフローである。 裏面接合工程を示す断面図である。 マスクの斜視図である。 機能構造形成工程、および剥離工程を示す断面図である。 機能構造形成工程後の半導体ウエハのおもて面を表す平面図である。 おもて面接合工程を示す断面図である。 裏面処理工程、およびおもて面側の支持基板剥離工程を示す断面図である。 有機系接着剤を用いて支持基板を半導体ウエハに接合する工程を含む半導体デバイスの製造方法のプロセスフローである。 半導体ウエハの裏面をリング状支持基板と接合する工程を示す断面図である。
以下に、本発明の実施の形態について、その一態様を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。
本発明の半導体デバイスの製造方法は、裏面接合工程と、機能構造形成工程と、剥離工程と、裏面処理工程と、を少なくとも含む。
裏面接合工程は、セラミック接着剤層およびマスクを介して、半導体ウエハの裏面に支持基板を接合して接合体とする工程である。機能構造を形成する際の高温加熱等により、半導体ウエハに変形や反りが生じないよう、支持基板を接合する。機能構造を形成する過程においても、半導体ウエハと支持基板との接着性を十分に確保するべく、セラミック接着剤を使用する。セラミック接着剤は、半導体ウエハおよび支持基板のいずれにも塗付することが可能であり、半導体ウエハと支持基板の両方に塗付することもできる。この工程では、マスクを用いることにより、半導体ウエハや支持基板へのセラミック接着剤の塗付を容易にし、塗付したセラミック接着剤がセラミック接着剤層の側面からこぼれてしまうのを防止することができる。また、マスクにより、機能構造形成工程におけるフォトプロセスで焦点ブレが発生しないよう、セラミック接着剤層の厚みを均一にすることができる。このような効果を得ることが出来れば、マスクの形状は特に限定しないが、接着剤が塗布される領域を囲うような枠形状であることが好ましい。例えば、図３に示すように、半導体ウエハの裏面の外周部分を被覆するリング状のマスク等が、形状として挙げられる。前記枠状またはリング状のマスクの断面形状は、円状でも四角形状であってもよい。形状については後述する。マスクの素材としては、８００℃から１２００℃までの高温プロセスに適用可能な耐熱性を有する素材であればよく、例えばタングステンやモリブデンが挙げられる。タングステンやモリブデンは酸化されにくく、高温での耐久性に優れていることから好ましい。また、石英やアルミナなどのセラミックでもよく、前記セラミック等にタングステンやモリブデンを表面に形成したものでもよい。なお、セラミック接着剤は、マスクの素材によってはマスクとも接着する。また、枠状またはリング状のマスクの場合、支持基板またはウエハに接する面に、溝を有してもよい。この溝は、枠またはリングを内側から外側に貫くように形成されていることが望ましい。また、枠またはリングの内部を内側から外側に貫通するように設けられていてもよい。このような溝または貫通穴により、セラミック接着剤の水分が排出されやすくなる。また、支持基板を剥離する際には、温水が接着剤に染み込みやすくなり、剥離が良好に行われる。また、マスクは分割される形態であってもかまわない。
ここで、本発明の半導体デバイスの製造方法にかかる製造工程において、工程に投入する半導体ウエハの厚さが、設計上の仕上がりの厚さより厚い場合は、裏面接合工程後、半導体ウエハの厚さを減じるための薄化工程を設けることができる。薄化工程は、半導体ウエハの支持基板が接着されていないおもて面を研削や研磨を行って、半導体ウエハの厚さを初期の厚さより薄くするものである。半導体ウエハの支持基板が接着されていないおもて面は、次の機能構造形成工程で機能構造を形成できるように、平坦に加工される。
機能構造形成工程は、半導体ウエハのおもて面に機能構造を形成する工程である。この工程としては、例えば、Ｐｗｅｌｌや酸化膜を形成するガードリング形成工程、チャネル領域イオン注入および熱処理、酸化膜の除去、トレンチの形成、ゲート酸化膜の形成、ポリシリコン層の形成を行うゲート形成工程、Ｎ型不純物イオン注入および熱処理を行うエミッタ形成工程、およびＰ型不純物イオン注入および熱処理、層間絶縁膜の形成、電極の形成を行うコンタクト形成工程等を含む工程が挙げられる。
剥離工程は、前記セラミック接着剤層および前記マスクを除去して前記支持基板を前記半導体ウエハから剥離する工程である。支持基板による半導体ウエハの補強が不要となった場合に、この工程により、半導体ウエハから支持基板を剥離することができる。ここで、マスクは、セラミック接着剤と接着するものの、半導体ウエハや支持基板とは接着しない。そのため、セラミック接着剤層を剥離する工程により、マスクも除去することができる。
裏面処理工程は、半導体ウエハの裏面に裏面処理をする工程である。この工程としては、イオン注入および熱処理、電極の形成等を含む工程が挙げられる。また、裏面研磨等をしてもよい。
本発明の半導体デバイスの製造方法において、前記剥離工程は、前記半導体ウエハと前記支持基板との前記接合体を水洗または水中に浸漬して、前記マスクおよび前記セラミック接着剤層を除去する工程とすることができる。例えば、水に可溶なアルカリ金属塩またはケイ酸塩などの添加剤を含み、水を主な溶媒とするペースト状のセラミック接着剤を用いてセラミック接着剤層を形成した場合には、接合体を水に浸漬することにより、水中にセラミック接着剤を拡散させることができる。水に浸漬することにより密着力を低下させ、支持基板をスライドさせるようにして半導体ウエハから剥離することができる。セラミック接着剤はＡｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、およびこれらの混合物から選ばれるいずれかの無機酸化物の粒子（セラミック粒子）を、水に可溶なアルカリ金属塩またはケイ酸塩などの添加剤が周囲を覆ったものである。水分がある場合には、添加剤が溶解し、前記粒子は分離する。一方、加熱により脱水すると添加剤は析出し、固体化し、前記セラミック粒子同士を結合させる。よって、水に浸漬させると、添加剤であるアルカリ金属塩およびケイ酸塩が水に溶解し、前記セラミック粒子同士の結合力が弱まり、分離する。そして前記セラミック粒子は水等に分散する。剥離は、５０℃から１００℃、さらに好ましくは８０℃から９０℃の温水を用いることにより、より容易となる。また、この際、超音波を付与してもよい。そして、超音波の振動板と平行に接合面を配することができる。振動によりセラミック粒子同士が分離し、さらに、温水が染み込みやすくなるからである。そして、振動板は支持基板と対向するように設置する。しかし、リング状支持基板の場合には、ウエハの裏面または表面の機能構造部に超音波が直接作用しないように、金属乃至セラミック等の保護板などを設置することが望ましい。超音波強度を減衰させ、機能構造部にダメージを与えないようにするためには、前記保護板の厚さは１ｍｍ以上が好ましい。また、振動板をマスクの側面に対向するように配置してもよい。この場合は、セラミック接合部内部への温水の染み込みを促進する働きがある。なお、超音波は15ｋＨｚから数ＭＨｚまでの周波数のものを使用することが可能である。また、セラミック接合部への温水の進入を促進させるために、温水に0.1質量％から5質量％の界面活性剤を添加してもよい。界面活性剤によりセラミック粒子表面の濡れ性が向上し、温水の進入が容易になるためである。
本発明の半導体デバイスの製造方法において、セラミック接着剤は、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、およびこれらの混合物から選ばれるいずれかの無機酸化物を含むことが好ましい。これらの無機酸化物を含むセラミック接着剤は、半導体ウエハや支持基板への密着性が良好であり、また、８００℃から１２００℃までの高温プロセスに適用可能な耐熱性を有するからである。
セラミック接着剤としては、前記無機酸化物粒子および前記無機酸化物粒子の粒子同士の結合を促す役割を持つ添加剤を含むものであり、水を主な溶媒とするペースト状の接着剤が挙げられる。前記添加剤としては水に可溶な塩ならばよく、アルカリ金属やアルカリ土類金属の塩化物、水酸化物、炭酸塩、硫酸塩、硝酸塩、ケイ酸塩などで、水に可溶なものならば良い。特に水に可溶なアルカリ金属塩やケイ酸塩はセラミック粒子間の結合性がよく、セラミック粒子の溶媒への拡散性もよいため好ましい。ペースト状の接着剤の場合、添加剤の含有量は１重量％から３０重量％が好ましい。また、均一に塗布するために、粘性は１００００から１０００００ｍＰａ・ｓ（20℃）が好ましい。そして、前記粘性になるように、適宜水等で希釈して使用することができる。ただし、半導体ウエハや支持基板への密着性が良好であり、耐熱性を満足するセラミック接着剤であれば、これに限定されない。
また、セラミック接着剤に含まれる無機酸化物は、平均粒子径（Ｄ５０）がマスクの厚さ（ｄ）より小さいものが有用である。具体的には、１/１０ｄ＜Ｄ５０＜ｄの条件を満たす平均粒子径を有する無機酸化物であることが好ましい。粒子径が大きいと密着性が低下し、粒子径が小さすぎると剥離する際に温水が進入し難くなるため、好ましくない。
上記水を主な溶媒とするペースト状のセラミック接着剤の使用例としては、塗付に適した粘度となるように水で希釈したセラミック接着剤を半導体ウエハに塗付し、支持基板を貼り合わせたうえで加熱処理により水分を蒸発させて接着剤を硬化させる、という使用例が挙げられる。前記セラミック粒子の周囲にあるアルカリ金属塩などの添加剤はイオン性結晶のため、水が残っている状態では、少なくとも一部は水に溶解し、イオンとして存在する。しかし水が蒸発した後は前記セラミック粒子の周囲に析出する。これが近接するセラミック粒子同士に共有され、セラミック粒同士の結合に寄与する。Ｓｉウエハについても同様で、Ｓｉウエハ表面とセラミック粒子の間に析出したアルカリ金属塩などの添加剤によって結合される。なお、この際の加熱温度は８０℃から２００℃が好ましい。このようにして得られたセラミックの接着層には、空孔が存在する場合がある。空孔の存在率は、セラミックの粒子径や水の希釈率や加熱温度等の条件を調整することによって変えられる。密着性と剥離性を加味すると、空孔の存在率は２０体積％以上であることが望ましい。
本発明の半導体デバイスの製造方法において、前記裏面処理工程の前に、前記半導体ウエハのおもて面の機能構造を形成しない外周領域に、リング状の支持基板を接合するおもて面接合工程を含むことができる。この工程により、裏面処理によって生じるおそれのある半導体ウエハの変形や反りを防止することができる。半導体ウエハのおもて面には機能構造が形成されている領域があり、この領域に支持基板を接合すると、機能構造が破壊されるおそれがある。そこで、半導体ウエハの機能構造を形成しない外周領域に、リング状の支持基板を接合することで、半導体ウエハを補強する。
上記おもて面接合工程において、前記リング状の支持基板の接合を、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、およびこれらの混合物から選ばれるいずれかの無機酸化物を含むセラミック接着剤で行うことができる。セラミック接着剤であれば、裏面処理の過程においても、半導体ウエハと支持基板との接着性を十分に確保することができる。セラミック接着剤は、半導体ウエハおよび支持基板のいずれにも塗付することが可能であり、半導体ウエハと支持基板の両方に塗付することもできる。また、上記裏面接合工程のように、マスクを使用してセラミック接着剤を塗布することができる。また、おもて面側の支持基板の接着には、裏面構造を形成する工程で用いる温度や薬品に耐えられれば、樹脂等の有機系接着剤を用いることができる。
本発明の半導体デバイスの製造方法において、セラミック接着剤層の厚さは、５０μｍ〜２００μｍであることが好ましい。セラミック接着剤層等を介することなく、半導体ウエハと支持基板をじかに接合する際には、半導体ウエハおよび支持基板の表面粗さが原子レベルで平坦であることが必要となる。そのため、半導体ウエハと支持基板は、表面を平坦化するために、接合する前に原子ビームなどの精密研磨プロセスを経ることとなる。しかしながら、セラミック接着剤層を介することにより、セラミック接着剤層にある程度の厚さがあることで、半導体ウエハのおもて面や裏面、または支持基板のおもて面等に若干の凹凸があり、均一な平坦面ではない場合であっても、セラミック接着剤層に厚みがあることにより、フォトプロセスで焦点ブレが発生しないよう、半導体ウエハのおもて面等が水平となるように接着することができるからである。セラミック接着剤層の厚さが１００μｍ前後であれば、凹凸のある半導体ウエハと支持基板とを貼り合わせても、半導体ウエハのおもて面を十分に水平とすることができる。セラミック接着剤層の厚さは、マスクの厚みを調整することにより設定可能である。例えば、マスクの厚さを１００μｍとすることにより、セラミック接着剤層の厚さも１００μｍとすることができる。マスクを用いない場合には、セラミック接着剤層の塗付量により厚さを調整することができる。
本発明の半導体デバイスの製造方法において、半導体ウエハとしては、Ｓｉウエハに限定されることなく、ＳｉＣウエハ、およびＧａＮウエハを採用することができる。
本発明の半導体デバイスの製造方法において、前記裏面接合工程前の半導体ウエハの厚さは６インチ径で３００μｍ未満、８インチ径で４００μｍ未満である半導体ウエハを使用することができる。これまでは、機能構造の形成により半導体ウエハに変形や反りが生じることを防止するべく、６００μｍ〜７００μｍの厚さの半導体ウエハが一般的に使用されてきた。本発明の製造方法では、半導体ウエハに支持基板を接合して補強することから、上記したような従来よりも薄い半導体デバイスを使用することができる。半導体ウエハの厚さが６インチ径で３００μｍ未満、８インチ径で４００μｍ未満であれば、ウエハを薄くするために化学機械研磨等により過剰に研磨する必要が無いため、ウエハのコストを充分に低減することができる。また、半導体デバイスの仕上がり時点での半導体ウエハの厚さは、半導体デバイスの所望の特性に対応して選択することができる。例えば、数１０μｍ〜２００μｍである。
本発明の半導体デバイスの製造方法では、支持基板が高耐熱ガラス、Ｓｉウエハ、表面にシリコン酸化膜層を有するＳｉウエハ、およびＳｉＣウエハから選ばれるいずれかの基板であることが好ましい。これらの基板であれば、セラミック接着剤との接合性が良好であり、また、半導体ウエハの強度を十分に補うことができるからである。また、裏面接合に用いられる支持基板の形状は特に限定しない。ウエハが円盤状である場合には、この形状に応じて円盤状やリング状などの形状の支持基板を用いることができる。また、おもて面接合の場合は、支持基板の形状は、リング状が望ましい。これは、おもて面に形成された機能構造部分に影響を与えないようにすることができるからである。また、支持基板の厚みは、厚い方が半導体ウエハの強度を補うことができるが、過剰に厚い支持基板は製造装置間の搬送や製造装置内での取り扱いの支障となることがある。したがって、半導体ウエハと支持基板の貼り合わせ後の接合体の厚さが、一般的な半導体ウエハの投入時の厚さ（例えば６００μｍ〜７００μｍ）となるものを使用することができる。また、支持基板は、半導体ウエハの補強に繰り返し用いることができる。
次いで、本発明の半導体デバイスの製造方法の実施の形態について、図面を参照してさらに具体的に説明する。この場合において、本発明は図面を参照した実施形態に限定されるものではない。
〈第１実施形態〉
図１は、本発明の半導体デバイスの製造方法の一例を示すプロセスフローである。図１のステップＳ１０１において、半導体ウエハを製造工程に投入する。この半導体ウエハは、Ｓｉ製のウエハであり、その厚さは、６インチ径で厚さ５００μｍである。次のステップＳ１０２の裏面接合工程で半導体ウエハに支持基板を貼り合わせるため、製造工程への投入時の半導体ウエハの厚さは５００μｍより薄くすることができる。例えば３００μｍ程度の厚さの半導体ウエハを投入することができる。このように、製造工程への投入時の厚さが薄い半導体ウエハを用いることで、後述する薄化工程で除去するＳｉの量を減らすことができる。
次にステップＳ１０２の裏面接合工程において、セラミック接着剤層およびマスクを介して、半導体ウエハの裏面に支持基板を接合して接合体とする。機能構造を形成する際の高温加熱等により、半導体ウエハに変形や反りが生じないよう、支持基板を接合する。
次に、ステップＳ１０３の薄化工程において、半導体ウエハを薄化する。半導体ウエハに半導体デバイスが形成された仕上がり時点の半導体ウエハの厚さは、半導体デバイスの耐圧に応じて４０μｍ〜１２０μｍ程度である。ここで、半導体ウエハの厚さは、製造工程への投入時の半導体ウエハの厚さより薄くする（薄化する）必要がある。薄化工程では、製造工程への投入時の半導体ウエハの厚さを所定の厚さへ薄くするための加工を行う。加工方法としては、半導体ウエハの支持基板が接着されていない面に砥石を当てて研削してもよいし、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）を用いてもよい。ただし、半導体ウエハの支持基板が接着されていない面は、次の工程で機能構造を形成できるように平坦に加工する必要がある。
次に、ステップＳ１０４の機能構造形成工程において、半導体ウエハのおもて面に機能構造を形成する。この工程としては、例えば、深い拡散層を形成する工程がある。例えば、半導体デバイスとしてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を形成する場合、半導体ウエハのおもて面側にｐ型の拡散層（ｐベース領域）を形成する。このような拡散層の形成領域に選択的に不純物イオンの注入を行い、続いて１０００℃，数時間の熱処理を行って不純物を拡散させる。このｐ型の拡散層は、半導体ウエハのおもて面側の表面から１０μｍ程度の深さまで拡散する必要があり、高温・長時間の熱処理が必要となる。
本発明では、薄化した半導体ウエハをセラミック接着剤で支持基板に固定しているため、イオン注入や熱処理の際、各製造装置間を搬送する場合にも、半導体ウエハが破損する等の問題はない。また、セラミック接着剤は耐熱性があるため、１０００℃を超える熱処理を行っても、半導体ウエハが剥離することはない。
ステップＳ１０４の機能構造形成工程では、ほかに、チャネル領域を形成するためのイオン注入および熱処理や、トレンチの形成、ゲート酸化膜の形成、ｎ型不純物イオン注入および熱処理によるエミッタ領域の形成、層間絶縁膜の形成、電極の形成等の工程が挙げられる。
半導体ウエハのおもて面側に機能構造が形成されると、次に半導体ウエハの裏面の工程に進むのであるが、その前に、ステップＳ１０５の剥離工程では、セラミック接着剤層およびマスクを除去することにより、半導体ウエハから支持基板を剥離する。セラミック接着剤層を剥離する方法は、例えば、無機酸化物およびアルカリ金属塩を含む水を主な溶媒とするペースト状のセラミック接着剤を用いてセラミック接着剤層を形成した場合には、支持基板が接着した半導体ウエハを水浸漬することにより、水中にセラミック接着剤を拡散させる。
半導体ウエハと支持基板との間にはセラミック接着剤層が形成されているが、半導体ウエハの外周部分はマスクが介在しているため、マスクと半導体ウエハとの間、ならびにマスクと支持基板との間には接着剤層がない。このため、マスクと半導体ウエハとの間、ならびにマスクと支持基板との間から、水が浸入し、容易に密着力を低下させることができる。支持基板をスライドさせるようにして半導体ウエハから剥離することができる。剥離は、５０℃から１００℃、さらに好ましくは８０℃から９０℃の温水を用いることにより、より容易となる。
次に、ステップＳ１０６のおもて面接合工程において、半導体ウエハのおもて面側に裏面とは異なる支持基板を貼り合わせて接合する。このおもて面側の支持基板は、後述の工程で裏面構造を形成する際に、半導体ウエハのおもて面を製造装置に固定するにあたり、すでに形成済みのおもて面側の機能構造の損傷を防ぐためのものである。おもて面側の支持基板は、裏面構造を形成する工程に耐えられる素材を用いればよい。また、おもて面側の支持基板の接着には、裏面構造を形成する工程で用いる温度や薬品に耐えられれば、樹脂等の有機系接着剤を用いることができる。
次に、ステップＳ１０７の裏面処理工程において、裏面構造を形成する。裏面構造を形成する工程としては、裏面の半導体領域（例えばコレクタ領域）を形成するためのイオン注入および熱処理や、電極の形成等の工程が挙げられる。裏面の半導体領域の形成でおもて面側に深い拡散層を形成するときのような高温・長時間のプロセスを行わない場合は、半導体ウエハのおもて面に支持部材を接着する際に樹脂等の有機系接着剤を用いることができる。また、裏面構造を形成する前に研磨等をしてもかまわない。
次に、ステップＳ１０８のおもて面側の支持基板剥離工程において、おもて面側の支持基板を剥離する。例えば、紫外線の照射によって粘着力を除去できる接着剤や、加熱によって粘着力を除去できる接着剤を用いることができる。
次に、ステップＳ１０９のダイシングにおいて、ダイシングソー等により半導体ウエハを切断して、半導体デバイスを個片化する。
上記第１実施形態により、従来と比べて半導体ウエハ投入時のウエハの厚さが薄い半導体ウエハを使用することができるため、薄化工程等の研削による半導体ウエハ材料の廃棄量を低減することができる。また、ウエハ厚さの薄い半導体ウエハを用いても、支持基板の補強効果により、おもて面の拡散工程の熱処理温度に耐えることができ、半導体ウエハの変形や反りを防止することができる。
〈第２実施形態〉
第２実施形態は、第１実施形態と同様に、図１のプロセスフローにより半導体デバイスを製造する形態である。しかし、ステップＳ１０６のおもて面接合工程およびステップＳ１０８のおもて面側の支持基板剥離工程が、第１実施形態とは異なる。
ステップＳ１０６のおもて面接合工程では、例えばリング状の支持基板（例えば、耐熱ガラス製）にセラミック接着剤を塗布し、機能構造が形成された半導体ウエハのおもて面側に支持基板を接着する。裏面構造を形成する際に高温・長時間のプロセスを伴い、有機系接着剤を用いることができない場合には、セラミック接着剤を用いることができる。リング状の支持基板の外径は、半導体ウエハの外径と同じである。半導体ウエハのおもて面には、デバイス形成領域の外周にデバイスが形成されない外周領域があり、リング状の支持基板のリング状の接着面の幅は、デバイスに影響しないよう、この外周領域の幅と同程度とする。また、リング状の支持基板の厚さは、半導体ウエハの強度を保てる程度の厚さであればよく、例えば３００μｍである。
セラミック接着剤を介して、リング状の支持基板を半導体ウエハのおもて面に接合し、１００℃で２時間の加熱処理をしてセラミック接着剤層の水分を除去することで、セラミック接着剤を硬化させた。接着剤は、アルミナ（Ａｌ２Ｏ３）を主成分とするセラミック接着剤やシリカ（ＳｉＯ２）を主成分とするセラミック接着剤やジルコニア（ＺｒＯ２）を主成分とするセラミック接着剤を適用することができる。リング状の支持基板は、半導体ウエハのデバイスが形成されない外周領域に接合されるので、リング状の支持基板の接着によって、すでに形成されているおもて面側の機能構造を損傷することはない。
ステップＳ１０８のおもて面側の支持基板剥離工程において、半導体ウエハのおもて面に接合したリング状の支持部材を剥離する。第１実施形態のステップＳ１０５の剥離工程と同様に、例えば、無機酸化物およびアルカリ金属塩を含む水を主な溶媒とするペースト状のセラミック接着剤を用いてセラミック接着剤層を形成した場合には、支持基板が接着した半導体ウエハを水に浸漬することにより、水中にセラミック接着剤を拡散させる。半導体ウエハと支持基板との間にはセラミック接着剤層が形成されているが、リング状の支持部材の外周側ならびに内周側から水が浸入し、容易に密着力を低下させることができる。剥離は、５０℃から１００℃、さらに好ましくは８０℃から９０℃の温水を用いることにより、より容易となる。
〈第３実施形態〉
リング状の支持基板を用いる実施形態として、例えば次のような実施形態にも適用することができる。
ここでは、図１のステップＳ１０１において、おもて面側が鏡面研磨処理された半導体ウエハを製造工程に投入する。この半導体ウエハは、Ｓｉ製のウエハであり、その厚さは、６インチ径で３００μｍである。おもて面側が鏡面研磨処理されているので、製造工程へ投入後、直ちにおもて面側のプロセスを開始することができる。なお、おもて面側に薄化工程を施したり、鏡面研磨処理してもかまわない。
ステップＳ１０２の裏面接合工程において半導体ウエハに支持基板を貼り合わせるため、製造工程への投入時の半導体ウエハの厚さを薄くすることができる。このように、製造工程への投入時の厚さが薄い半導体ウエハを用いることで、薄化工程を省いたり、薄化工程で除去するＳｉの量を減らすことができる。
次に、半導体ウエハの裏面を支持基板と接合する。第１実施形態のステップＳ１０２の裏面接合工程で説明した工程により接合してもよいが、半導体ウエハのおもて面側がすでに鏡面研磨処理されているので、これを損傷しないために、リング状支持基板にリング状および円盤状のマスクを載置し、セラミック接着剤を支持基板に塗布したのちに半導体ウエハの裏面をセラミック接着剤層上に載置することができる。この場合について、図９を用いて説明する。リング状支持基板４ｃの中心側には円盤状乃至はリング状のマスク（中心用マスク２ａ）を載置する。また、リング状支持基板の外側には、リング状のマスク（外周用マスク２ｂ）を設置する。そして、中心用マスク２ａと外周用マスク２ｂの間にセラミック接着剤８を塗布し、所定の厚さの接着剤層を形成し、ウエハを接着する。その後、加熱し、接着剤を硬化させる。マスクを利用して接着剤層を形成することにより、接着剤の厚さを均一にすることができるので好ましい。これにより、ウエハの形状を平坦に保つことができ、おもて面１ａの薄化工程ないし機能構造形成工程を良好に行うことができる。ウエハの形状を平坦に保つこと、およびウエハのハンドリングが容易であることから、少なくとも中心用マスク２ａは、ウエハとリング状支持基板と共におもて面１ａの薄化工程ないし機能構造形成工程をおこなうことが好ましい。
また、リング状の支持基板４ｃを使用する場合には、半導体ウエハ１の裏面１ｂにマスクを使ってリング状支持基板の形状に対応したセラミック接着剤８を塗布することもできる。この場合、ウエハの中心側には円盤状乃至はリング状のマスク（中心用マスク２ａ）を載置する。また、ウエハの外側には、リング状のマスク（外周用マスク２ｂ）を設置する。そして、中心用マスク２ａと外周用マスク２ｂの間にセラミック接着剤を塗布し、リング状支持基板４ｃと接合する。この場合にも接着剤の厚さを均一にすることができ、ウエハの形状を平坦に保つことができる。そして、少なくとも中心用マスクと半導体ウエハと支持基板とが一体となり、薄化工程ないし機能構造形成工程をおこなうことが好ましい。
機能構造形成工程において、第３実施形態では、半導体ウエハのおもて面が当初から鏡面研磨処理されているため、支持基板を接着した後、機能構造を形成する。機能構造形成工程としては、図１のステップＳ１０４と同様であるので、重複する説明は省略する。
半導体ウエハのおもて面側に機能構造を形成後、半導体ウエハの裏面処理工程に進むのであるが、その前に、剥離工程により半導体ウエハから支持基板を剥離する。剥離工程は、ステップＳ１０５と同様であるので重複する説明は省略する。
剥離工程後、おもて面接合工程により、半導体ウエハのおもて面にリング状の支持部材を接合する。この工程は、第２実施形態のステップＳ１０６のおもて面接合工程と同様の工程である。
おもて面接合工程により、半導体ウエハのおもて面にリング状の支持部材を接着して半導体ウエハを補強した後、半導体ウエハを所望の厚さに薄化する。第１実施形態では、半導体ウエハのおもて面側から薄化したが、第３実施形態では、半導体ウエハの裏面側から薄化する。半導体ウエハの薄化工程では、製造工程への投入時の半導体ウエハの厚さを所定の厚さへ薄くするための加工を行う。加工方法としては、半導体ウエハの支持基板が接着されていない面に砥石を当てて研削してもよいし、ＣＭＰを用いてもよい。半導体ウエハに半導体デバイスが形成された仕上がり時点の半導体ウエハの厚さは、半導体デバイスの耐圧に応じて４０μｍ〜１２０μｍ程度である。
なお、半導体ウエハのおもて面側は、外周領域にリング状の支持基板が接合している状態である。つまり、機能構造等が形成されているチップ形成領域の部分は半導体ウエハの厚さであり、外周領域は半導体ウエハの厚さに支持基板の厚さを加えた厚さとなる。この状態では、半導体ウエハのおもて面側を吸着固定して裏面の薄化を行うことが難しいので、支持基板の厚さによって生じる段差部に剥離可能な樹脂を充填して、おもて面側全面を平坦にしてから吸着固定する。あるいは、支持基板の厚さによって生じる段差と同形状の段差を有するステージに半導体ウエハを吸着してもよい。
次に、第１実施形態のステップＳ１０７の裏面処理工程により、裏面構造を形成する。そして、第２実施形態のステップＳ１０８のおもて面側に支持基板剥離工程により、支持基板を剥離する。最後に、第１実施形態のステップＳ１０９のダイシングにより、半導体デバイスを個片化する。
〈第４実施形態〉
第３実施形態で説明したリング状の支持基板を用いる実施形態として、さらに次のような実施形態にも適用することができる。
第３実施形態では、半導体ウエハのおもて面側が鏡面研磨処理された半導体ウエハを製造工程に投入したが、第４実施形態では、図１のステップＳ１０１において、このような鏡面研磨処理前の半導体ウエハを投入してもよい。第３実施形態のように、半導体ウエハの裏面に支持基板を接合した後、半導体ウエハのおもて面を研磨する研磨工程を追加すればよい。このように研磨工程を追加することで、鏡面研磨前の安価な半導体ウエハを適用することができる。
図２〜図７を参照して、本発明の半導体デバイスの製造方法の第２実施形態について説明する。図２は、本発明の製造方法のうち、裏面接合工程を示す断面図である。半導体ウエハ１のおもて面１ａを下、裏面１ｂを上とし（図２ａ）、半導体ウエハ１の裏面１ｂの外周部分にリング状のマスク２を載置する（図２ｂ）。続いて、セラミック接着剤を半導体ウエハ１の裏面１ｂに塗付し、スキージを用いて余分なセラミック接着剤を除去し、マスク２と同じ高さのセラミック接着剤層３を形成する（図２ｃ）。そして、支持基板４ａをセラミック接着剤層３の上に載置する（図２ｄ）。その後、加熱処理によりセラミック接着剤層３の水分を蒸発させ、セラミック接着剤を硬化させることにより、半導体ウエハ１に支持基板４ａを接着することができる。
図３は、マスク２の斜視図である。マスク２の外径は半導体ウエハの外径と同じであり、例えば外径が６インチの半導体ウエハには、外径が６インチのマスク２を用いることが好ましい。半導体ウエハと接合する面およびこれとは反対側の面は平坦であり、幅ａは約２ｍｍ〜５ｍｍとすることができる。また、マスク２の高さに応じて、セラミック接着剤層３の厚みが決まる。例えばマスク２の高さが１００μｍである場合には、セラミック接着剤層３の厚みも１００μｍとなる。
なお、図２の例では、半導体ウエハ１の裏面１ｂの外周部分にリング状のマスク２を載置し、セラミック接着剤を半導体ウエハ１の裏面１ｂに塗付した。これとは異なる手順として、支持基板４ａにリング状のマスク２を載置し、セラミック接着剤を支持基板４ａに塗布したのちに半導体ウエハ１の裏面１ｂをセラミック接着剤層３上に載置するようにしてもよい。このようにすると、半導体ウエハ１のおもて面１ａへのダストの付着や傷の発生を防ぐことができるため、おもて面１ａを清浄に保つことができる。
図４は、本発明の製造方法のうち、機能構造形成工程、および剥離工程を示す断面図である。図２の工程により支持基板４ａを接着した半導体ウエハ１に対し（図４（ａ））、ガードリング形成工程、ゲート形成工程、エミッタ形成工程、およびコンタクト形成工程等を経て、おもて面側機能構造５を形成する（図４（ｂ））。おもて面側機能構造５を形成した後、温水の入った水槽６へ浸漬することにより（図４（ｃ））、セラミック接着剤の密着力を低下させ、マスク２、および支持基板４ａを半導体ウエハ１から剥離する（図４（ｄ））。これらの工程により、半導体ウエハ１のおもて面１ａを加工することができる。
図５は、機能構造形成工程後の半導体ウエハのおもて面を表す平面図である。半導体ウエハ１のおもて面１ａは、機能構造を形成する領域となる機能構造形成領域１ｃと、機能構造が形成されない外周領域１ｄに分類することができる。おもて面機能構造５は、機能構造形成領域１ｃに形成される。マスクの幅ａは、外周領域の幅ｂと同程度であることが好ましい。
図６は、本発明の製造方法のうち、おもて面接合工程を示す断面図である。半導体ウエハ１の裏面１ｂを下、おもて面１ａを上とし（図６ａ）、半導体ウエハ１のおもて面１ａの外周領域１ｄにセラミック接着剤層３を形成する（図６ｂ）。続いて、リング状の支持基板４ｂをセラミック接着剤層３の上に載置する（図６ｃ）。その後、加熱処理によりセラミック接着剤層３の水分を蒸発させ、セラミック接着剤を硬化させることにより、半導体ウエハ１に支持基板４ｂを接着することができる。支持基板４ｂは、図３に示すマスク２と同様に、半導体ウエハと接合する面およびこれとは反対側の面は平坦であり、その幅は外周領域の幅ｂにあわせて約２ｍｍ〜５ｍｍとすることができる。また、支持基板４ｂの外径は半導体ウエハの外径と同じであり、例えば外径が６インチの半導体ウエハには、外径が６インチの支持基板４ｂを用いることが好ましい。支持基板４ｂの厚さは、半導体ウエハに変形や反りが生じないよう補強可能な程度に強度を付与できる厚さであればよく、例えば３００μｍとすることができる。リング状の支持基板４ｂは、半導体ウエハ１の外周領域１ｄの領域において半導体ウエハと接合する。そのため、支持基板４ｂの接合によって、すでに形成されているおもて面機能構造５が損傷することはない。
図７は、本発明の製造方法の裏面処理工程、およびおもて面側の支持基板剥離工程を示す断面図である。図４の工程により半導体ウエハ１のおもて面１ａを加工し、その後、図６の工程により支持基板４ｂを接合した半導体ウエハ１に対し（図７（ａ））、イオン注入および熱処理、電極の形成等を含む工程を経て、裏面構造７を形成する（図７（ｂ））。また、前記裏面構造７を形成する前に研磨等をしてもかまわない。裏面構造７を形成した後、温水の入った水槽６へ浸漬することにより（図７（ｃ））、セラミック接着剤の密着力を低下させ、支持基板４ｂを半導体ウエハ１から剥離する（図７（ｄ））。これらの工程により、半導体ウエハ１の裏面１ｂを加工することができる。
以上の図２〜図７にて説明した方法により、半導体デバイスを製造することができる。この方法によれば、おもて面側機能構造５や裏面構造７を形成する際に、拡散温度として１０００℃程度の高温プロセスを含む場合であっても、問題なく半導体デバイスを製造することができる。
以下、本発明を実施例に基づき説明するが、本発明は実施例に限定されるものではない。
〈支持基板の接着〉
[実施例１]
６インチ径で厚さ５００μｍのＳｉウエハを半導体ウエハとし、この半導体ウエハの裏面の外周にリング状マスク（モリブデン製、外径６インチ、幅３ｍｍ、高さ１００μｍ）を載置する。そして、アルミナ（Ａｌ２Ｏ３）を主成分とするセラミック粒子および、添加剤として水に可溶なアルカリ金属塩を含み、粘度が５００００ｍＰａ・ｓ（２０℃）のセラミック接着剤をよく撹拌し、半導体ウエハの裏面に塗付し、スキージを用いて余分なセラミック接着剤を除去して、マスクと同じ高さ１００μｍのセラミック接着剤層を形成した。その後、支持基板（高耐熱ガラス製、外径６インチ、厚さ３００μｍ）を、セラミック接着剤層を介して半導体ウエハの裏面に貼り合わせ、１００℃で２時間の熱処理してセラミック接着剤層の水分を除去し、セラミック接着剤を硬化させた。
[実施例２]
セラミック粒子をシリカ（ＳｉＯ２）を主成分とすセラミック接着剤を用いる他は、実施例１と同様の方法により、半導体ウエハの裏面に支持基板を接着させた。
[実施例３]
セラミック粒子をジルコニア（ＺｒＯ２）を主成分とするセラミック接着剤を用いる他は、実施例１と同様の方法により、半導体ウエハの裏面に支持基板を接着させた。
〈耐熱性試験〉
実施例１、実施例２、および実施例３の支持基板を接着した半導体ウエハが、１０００℃の高温プロセスへ適用可能であるか確認するべく、耐熱性試験およびヒートサイクル試験を実施した。耐熱性試験は、実施例１、実施例２、および実施例３の半導体ウエハを、１１００℃条件下において２時間曝露する条件により行い、セラミック接着剤の接着性および半導体ウエハの異常の有無について評価した。結果として、実施例１、実施例２、および実施例３のいずれの半導体ウエハについても、セラミック接着剤の接着性および半導体ウエハに異常はみられなかった。
〈ヒートサイクル試験〉
ヒートサイクル試験は、上記耐熱性試験を実施した後の実施例１、実施例２、および実施例３の半導体ウエハを高温・低温環境下に繰り返しさらすことで、温度変化に対する半導体ウエハの機械的・物理的特性の変化を観測した。温度条件は、−４０℃、３０分→２５℃、３０分→１５０℃、３０分を１サイクルとして、１０サイクル実施した。実施例１、実施例２および実施例３のいずれの半導体ウエハについても、セラミック接着剤の接着性および半導体ウエハに異常はみられなかった。
以上説明した実施例によれば、本発明によれば、１０００℃程度の高温プロセスに適用可能な半導体ウエハに支持基板を接着する方法、および半導体デバイスの製造方法を提供することができる。
１ 半導体ウエハ
１ａ 半導体ウエハのおもて面
１ｂ 半導体ウエハの裏面
１ｃ 機能構造形成領域
１ｄ 外周領域
２ マスク
２ａ 中心用マスク
２ｂ 外周用マスク
３ セラミック接着剤層
４ａ、４ｂ 支持基板
４ｃ リング状支持基板
５ おもて面側機能構造
６ 水槽
７ 裏面構造
８ セラミック接着剤
ａ マスクの幅
ｂ 外周領域の幅
Ｓ１０１ 半導体ウエハ投入
Ｓ１０２ 裏面接合工程
Ｓ１０３ 薄化工程
Ｓ１０４ 機能構造形成工程
Ｓ１０５ 剥離工程
Ｓ１０６ おもて面接合工程
Ｓ１０７ 裏面処理工程
Ｓ１０８ おもて面側の支持基板剥離工程
Ｓ１０９ ダイシング
Ｓ２０１ 半導体ウエハ投入
Ｓ２０２ 機能構造形成
Ｓ２０３ おもて面に支持基板を接合
Ｓ２０４ 半導体ウエハの薄化
Ｓ２０５ 裏面構造形成
Ｓ２０６ 支持基板剥離
Ｓ２０７ ダイシング

Claims (9)

  1. セラミック接着剤層およびマスクを介して、半導体ウエハの裏面に支持基板を接合して接合体とする裏面接合工程と、
    前記半導体ウエハのおもて面に機能構造を形成する機能構造形成工程と、
    前記セラミック接着剤層および前記マスクを除去して前記支持基板を前記半導体ウエハから剥離する剥離工程と、
    前記半導体ウエハの裏面に裏面処理をする裏面処理工程と
    を含む半導体デバイスの製造方法。
  2. 前記剥離工程は、前記半導体ウエハと前記支持基板との前記接合体を水洗して、前記マスクおよび前記セラミック接着剤層を除去する工程である請求項１に記載の半導体デバイスの製造方法。
  3. 前記セラミック接着剤が、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、およびこれらの混合物から選ばれるいずれかの無機酸化物を含む請求項１または２に記載の半導体デバイスの製造方法。
  4. 前記裏面処理工程の前に、前記半導体ウエハのおもて面の機能構造を形成しない外周領域に、リング状の支持基板を接合するおもて面接合工程を含む請求項１〜３のいずれかに記載の半導体デバイスの製造方法。
  5. 前記リング状の支持基板の接合を、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、およびこれらの混合物から選ばれるいずれかの無機酸化物を含むセラミック接着剤で行う請求項４に記載の半導体デバイスの製造方法。
  6. 前記セラミック接着剤層の厚さが、５０μｍ〜２００μｍである請求項１〜５のいずれかに記載の半導体デバイスの製造方法。
  7. 前記半導体ウエハがＳｉウエハ、ＳｉＣウエハ、およびＧａＮウエハから選ばれるいずれかのウエハである請求項１〜請求項６のいずれかに記載の半導体デバイスの製造方法。
  8. 前記裏面接合工程前の前記半導体ウエハの厚さが６インチ径で３００μｍ未満、８インチ径で４００μｍ未満である請求項１〜請求項７のいずれかに記載の半導体デバイスの製造方法。
  9. 前記支持基板が高耐熱ガラス、Ｓｉウエハ、表面にシリコン酸化膜層を有するＳｉウエハ、およびＳｉＣウエハから選ばれるいずれかの基板である請求項１〜請求項８のいずれかに記載の半導体デバイスの製造方法。
JP2014530853A 2013-03-14 2014-03-14 半導体デバイスの製造方法 Expired - Fee Related JP5610328B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014530853A JP5610328B1 (ja) 2013-03-14 2014-03-14 半導体デバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013051647 2013-03-14
JP2013051647 2013-03-14
PCT/JP2014/056887 WO2014142303A1 (ja) 2013-03-14 2014-03-14 半導体デバイスの製造方法
JP2014530853A JP5610328B1 (ja) 2013-03-14 2014-03-14 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP5610328B1 true JP5610328B1 (ja) 2014-10-22
JPWO2014142303A1 JPWO2014142303A1 (ja) 2017-02-16

Family

ID=51536951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014530853A Expired - Fee Related JP5610328B1 (ja) 2013-03-14 2014-03-14 半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US9922858B2 (ja)
JP (1) JP5610328B1 (ja)
CN (1) CN104981889B (ja)
WO (1) WO2014142303A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019182263A (ja) * 2018-04-12 2019-10-24 Ｊｏｙｓｏｎ Ｓａｆｅｔｙ Ｓｙｓｔｅｍｓ Ｊａｐａｎ株式会社 ステアリングホイール、加飾部品及び加飾部品の接着方法
US10559479B2 (en) 2018-02-27 2020-02-11 Toshiba Memory Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966293B2 (en) 2014-09-19 2018-05-08 Infineon Technologies Ag Wafer arrangement and method for processing a wafer
CN104992944B (zh) * 2015-05-26 2018-09-11 京东方科技集团股份有限公司 一种柔性显示母板及柔性显示面板的制作方法
US10384433B2 (en) * 2015-12-11 2019-08-20 Suma Consulting and Investments, Inc. Apparatus and method to extract an object from a base surface using vibration
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
FR3085957B1 (fr) * 2018-09-14 2021-01-29 Commissariat Energie Atomique Procede de collage temporaire avec adhesif thermoplastique incorporant une couronne rigide
US11876070B2 (en) * 2018-11-21 2024-01-16 Mitsui Mining & Smelting Co., Ltd. Semiconductor package manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033458A (ja) * 2000-07-19 2002-01-31 Nikon Corp 半導体装置及びその製造方法
JP2007110015A (ja) * 2005-10-17 2007-04-26 Toshiba Corp 半導体ウェーハの製造方法及び半導体ウェーハ
JP2010226023A (ja) * 2009-03-25 2010-10-07 Sumitomo Electric Ind Ltd 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629385A (ja) 1992-07-09 1994-02-04 Fujitsu Ltd 半導体ウエハの接着方法
US20010054723A1 (en) 2000-03-17 2001-12-27 Tadashi Narui Image sensor, method of fabricating the same, and exposure apparatus, measuring device, alignment device, and aberration measuring device using the image sensor
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP3940623B2 (ja) * 2002-03-28 2007-07-04 京セラ株式会社 ウェーハ研磨治具とその製造方法及びこれを用いたウェーハ研磨装置
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
CN1703773B (zh) 2002-06-03 2011-11-16 3M创新有限公司 层压体以及用该层压体制造超薄基片的方法和设备
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP4360077B2 (ja) 2002-10-16 2009-11-11 富士電機デバイステクノロジー株式会社 半導体素子の製造方法
CN1839524A (zh) * 2003-12-05 2006-09-27 日本先锋公司 半导体激光装置的制造方法
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US7070669B1 (en) * 2004-12-20 2006-07-04 Xerox Corporation Method for forming ceramic thick film element arrays
US9111981B2 (en) * 2008-01-24 2015-08-18 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
JP2009295695A (ja) 2008-06-03 2009-12-17 Sumco Corp 半導体薄膜付基板およびその製造方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
US9827757B2 (en) * 2011-07-07 2017-11-28 Brewer Science Inc. Methods of transferring device wafers or layers between carrier substrates and other surfaces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033458A (ja) * 2000-07-19 2002-01-31 Nikon Corp 半導体装置及びその製造方法
JP2007110015A (ja) * 2005-10-17 2007-04-26 Toshiba Corp 半導体ウェーハの製造方法及び半導体ウェーハ
JP2010226023A (ja) * 2009-03-25 2010-10-07 Sumitomo Electric Ind Ltd 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559479B2 (en) 2018-02-27 2020-02-11 Toshiba Memory Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP2019182263A (ja) * 2018-04-12 2019-10-24 Ｊｏｙｓｏｎ Ｓａｆｅｔｙ Ｓｙｓｔｅｍｓ Ｊａｐａｎ株式会社 ステアリングホイール、加飾部品及び加飾部品の接着方法
JP7059769B2 (ja) 2018-04-12 2022-04-26 Ｊｏｙｓｏｎ Ｓａｆｅｔｙ Ｓｙｓｔｅｍｓ Ｊａｐａｎ株式会社 ステアリングホイール、加飾部品及び加飾部品の接着方法

Also Published As

Publication number Publication date
WO2014142303A1 (ja) 2014-09-18
CN104981889B (zh) 2017-03-08
CN104981889A (zh) 2015-10-14
JPWO2014142303A1 (ja) 2017-02-16
US20150348818A1 (en) 2015-12-03
US9922858B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
JP5610328B1 (ja) 半導体デバイスの製造方法
TWI749220B (zh) 經處理的堆疊晶粒
JP5967211B2 (ja) 半導体デバイスの製造方法
CN101124657B (zh) 贴合晶圆的制造方法及贴合晶圆
TWI749087B (zh) 將裝置層轉印至轉印基板之方法及高導熱性基板
CN105190844B (zh) 半导体装置的制造方法
KR102050541B1 (ko) 초박막 웨이퍼의 임시 본딩을 위한 방법 및 장치
US9472518B2 (en) Semiconductor structures including carrier wafers and methods of using such semiconductor structures
CN104867859B (zh) 包括电介质材料的半导体器件
CN1894795A (zh) 贴合半导体衬底及其制造方法
CN1868054A (zh) 制备和组装基材的方法
CN1645591A (zh) 基板的支承板以及支承板的剥离方法
WO2001048825A1 (fr) Procédé de production de tranche collée
CN1802737A (zh) 用于获得具有支撑衬底和超薄层的结构的方法
JP4838504B2 (ja) 半導体装置の製造方法
JP6854895B2 (ja) 高熱伝導性のデバイス基板およびその製造方法
CN108242393B (zh) 一种半导体器件的制造方法
JP2011165771A (ja) 半導体装置の製造方法
CN115428127B (zh) 半导体元件的制造方法
JP3216535B2 (ja) Ｓｏｉ基板およびその製造方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
KR20200090812A (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
JP2006278893A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140821

R150 Certificate of patent or registration of utility model

Ref document number: 5610328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees