JP5606682B2

JP5606682B2 - 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法

Info

Publication number: JP5606682B2
Application number: JP2009018128A
Authority: JP
Inventors: 裕樹奈良; 賢一梅田; 文彦望月
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2009-01-29
Filing date: 2009-01-29
Publication date: 2014-10-15
Anticipated expiration: 2029-01-29
Also published as: KR101540127B1; JP2010177431A; KR20100088076A

Description

本発明は、薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法に関する。

近年、画像表示装置等に用いる透明な薄膜トランジスタ（以後の説明に於いて、ＴＦＴと表記する場合がある）の開発が活発に行われている。特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（以後の説明に於いて、ＩＧＺＯと表記する場合がある）は、その光学バンドギャップの広さから盛んに開発が行われ、非晶質のＩＧＺＯを活性層として用いたＴＦＴに関して多数の文献がある（例えば、特許文献１参照）。

ここで、ＴＦＴにおいて、非晶質のＩＧＺＯが用いられる一つの理由は、非晶質であるが故に表面が平坦な活性層を作製でき、活性層表面の凹凸を要因とするキャリアトラップによるＴＦＴ特性の低下及び品質のばらつきを回避できることにある。

一方、ＴＦＴ特性の１つであるキャリア移動度を高めるためには、一般的に、非晶質の半導体より結晶質の半導体の方が有効である。半導体の一種であるＩＧＺＯでも、組成比が異なるので一概には比較できないが、非晶質のＩｎＧａＺｎＯ_４からなる薄膜を活性層に用いたＴＦＴでのキャリア移動度が６〜９cm²V^-1S^-1（on/off比１０^３）であるのに対し、単結晶のＩｎＧａＯ_３（ＺｎＯ）_５からなる薄膜を活性層に用いたＴＦＴでのキャリア移動度は８０cm²V^-1S^-1（on/off比１０^６）程度であることから、非晶質よりも結晶質のＩＧＺＯの方がキャリア移動度は高いことが推認される。よって、ＴＦＴにおいて、キャリア移動度を高めるためには、結晶質のＩＧＺＯを用いる方が有効であると考えられる（例えば、非特許文献１及び２参照）。

特開２００８−５３３５６号公報特開２００７−７３７０１号公報特開２００３−４１３６２号公報Ｎａｔｕｒｅ、Ｖｏｌ．４３２（２００４）４８８頁Ｓｉｅｎｃｅ、Ｖｏｌ．３００（２００３）１２６９頁

しかしながら、結晶質、特に多結晶のＩＧＺＯからなる薄膜を活性層として用いると、特許文献２に示すように、非晶質のＩＧＺＯからなる薄膜を活性層として用いた場合に比べ、活性層の表面性は荒れたものになりやすく、活性層表面の凹凸を要因とするキャリアトラップによるＴＦＴ特性の低下及び品質のばらつきが生ずるという問題がある。

特許文献３には、８００℃で熱処理された多結晶のＩｎ_２Ｏ_３（ＺｎＯ）_２０からなる薄膜が開示されているものの、その表面性については開示されていない。

本発明は、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含有する酸化物半導体からなる薄膜が、高いＴＦＴ特性を有することが可能な薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法を提供することを目的とする。

＜１＞表面粗さＲａ値が１．５ｎｍ以下であり、ＩｎとＧａとＺｎの元素を含有する多結晶酸化物半導体からなる活性層を備え、前記多結晶酸化物半導体は結晶化度が７０％以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系の透明酸化物であり、ＩｎとＧａとＺｎの元素を組成比（Ｉｎ：Ｇａ：Ｚｎ）１：１：１で含有することを特徴とする薄膜トランジスタ。
＜２＞ＩｎとＧａとＺｎの元素を含有する非晶質酸化物半導体の薄膜を、その表面粗さＲａ値を１．５ｎｍ以下として維持しつつ多結晶化する温度領域６６０℃以上８４０℃以下で焼成する工程を含んで、結晶化度が７０％以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系の透明酸化物である多結晶酸化物半導体の薄膜とすることを特徴とする多結晶酸化物半導体薄膜の製造方法。
＜３＞前記多結晶化された薄膜はＩｎとＧａとＺｎの元素を組成比（Ｉｎ：Ｇａ：Ｚｎ）１：１：１で含有することを特徴とする＜２＞に記載の多結晶酸化物半導体薄膜の製造方法。
＜４＞前記焼成は酸素雰囲気中で行われることを特徴とする＜２＞又は＜３＞に記載の多結晶酸化物半導体薄膜の製造方法。
＜５＞ＩｎとＧａとＺｎの元素を含有する非晶質酸化物半導体からなる層を、その表面粗さＲａ値を１．５ｎｍ以下として維持しつつ多結晶化する温度領域６６０℃以上８４０℃以下で焼成して活性層とする工程を含んで、結晶化度が７０％以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系の透明酸化物である多結晶酸化物半導体からなる活性層とすることを特徴とする薄膜トランジスタの製造方法。
＜６＞前記活性層はＩｎとＧａとＺｎの元素を組成比（Ｉｎ：Ｇａ：Ｚｎ）１：１：１で含有することを特徴とする＜５＞に記載の薄膜トランジスタの製造方法。
＜７＞前記焼成は酸素を含む雰囲気中で行われることを特徴とする＜５＞又は＜６＞に記載の薄膜トランジスタの製造方法。

本発明によれば、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含有する酸化物半導体からなる薄膜が、高いＴＦＴ特性を有することが可能な薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法が提供される。

以下、本発明の実施の形態の一例を図面を参照して説明する。

なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。また、本実施形態において透明とは、可視光に対して透明或いは半透明であることを示し、実質的に可視光に対して２０％以上の光透過率を有することを示す。

さらに、本実施形態において多結晶とは、後述する薄膜の結晶化度が７０％以上のものを指し、非晶質とは、薄膜の結晶化度が７０％未満のものを指すものとする。

図１は、本実施形態で作製した多結晶酸化物半導体薄膜の模式図である。

本実施形態に係る多結晶酸化物半導体薄膜１０は、基板１２上に設けられる。

（薄膜）
本発明の多結晶酸化物半導体薄膜１０は、多結晶のＩＧＺＯ系の酸化物半導体を含有しており、かつ、その平坦性が高いものである。このため、多結晶酸化物半導体薄膜１０は、ＴＦＴの活性層として用いた場合、活性層表面の凹凸を要因とするキャリアトラップによるＴＦＴ特性の低下及び品質のばらつきを回避できる。

なお、本実施形態に係る平坦性は、ＪＩＳ規格において次式で定義されるＲａ値で表現し、この値が１．５ｎｍ以下であって、好ましくは１．０ｎｍ以下であり、さらに好ましくは０．８ｎｍ以下である。

ただし、Ｒａは原子間力顕微鏡による測定値で、Ｌはラインプロファイルの走査距離、Ｆ（ｘ）は測定点ｘの高さである。また、最大高さＲｙも、ＪＩＳ規格で定義される値で、走査範囲における最高点と最低点の高低差である。

多結晶酸化物半導体薄膜１０は、多結晶のＩＧＺＯを主成分としていれば良く、その他に非晶質のＩＧＺＯや不純物等を含有していても良い。

ＩＧＺＯとしては、例えば、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１つを含む酸化物（例えばＩｎ−Ｏ系）が好ましく、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも２つを含む酸化物（例えばＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ系、Ｇａ−Ｚｎ−Ｏ系）がより好ましく、Ｉｎ、Ｇａ及びＺｎを含む酸化物が特に好ましい。特に、結晶状態における組成がＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍは６未満の自然数）で表される多結晶酸化物が好ましく、中でも、ＩｎＧａＺｎＯ_４がより好ましい。

ＩＧＺＯは、非晶質状態だけでなく、多結晶状態においても、薄膜１０の厚みに応じた透明性を有し、ＩＧＺＯを含有する多結晶酸化物半導体薄膜１０は、可視光に対して約８０％以上の光透過率を有する（図１０参照）。

多結晶酸化物半導体薄膜１０の形状、構造、大きさ等については特に制限はなく、薄膜の用途、目的等に応じて選択すればよい。

（基板）
基板１２の材質は、後述する焼成温度領域に対して耐熱性を有するものであれば特に限定されることはなく、無機材料、金属材料、及び有機材料等が挙げられる。本実施形態では、特に、耐熱性のある、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス、石英、サファイア、ＭｇＯ、ＳｉＣ、ＺｎＯ、ＬｉＦ、ＣａＦ₂等の無機材料が好適に挙げられる。

基板１２の形状、構造、大きさ等については特に制限はなく、薄膜の用途、目的等に応じて選択すればよい。

このような多結晶酸化物半導体薄膜１０は、以下のようなＴＦＴの活性層として好適に適用される。

（ＴＦＴの構成）
本実施形態に係るＴＦＴは、少なくとも、ゲート電極、ゲート絶縁層、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。

ＴＦＴ構造としては、逆スタガ構造（ボトムゲート型とも呼ばれる）及びスタガ構造（トップゲート型とも呼ばれる）のいずれの態様であってもよい。

図２は、本実施形態に係るＴＦＴであって、逆スタガ型構造のＴＦＴの一例を示す模式図である。ＴＦＴ２０は、基板１２の上にゲート電極２４と、ゲート絶縁層２６と、活性層２８とを順に積層して有し、活性層２８の表面上にソース電極３０及びドレイン電極３２が互いに離間して設置された構成である。

一方、図３は、本実施形態に係るＴＦＴであって、スタガ型構造のＴＦＴの一例を示す模式図である。ＴＦＴ４０は、基板１２の表面上に活性層２８を積層し、活性層２８上にソース電極３０及びドレイン電極３２が互いに離間して設置され、更にこれらの上にゲート絶縁層２６と、ゲート電極２４とを順に積層した構成である。

なお、本実施形態に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層２８上に保護層や基板１２上に絶縁層等を備える構成であってもよい。

（ゲート電極）
ゲート電極２４は、電圧の印加により、ソース電極３０とドレイン電極３２との間に流れる電流を制御する。ゲート電極２４を形成する材料としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電体、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。

ゲート電極２４の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。

ＴＦＴが逆スタガ型のＴＦＴ２０の場合は、ゲート電極２４は活性層２８よりも下側に形成されることから、後述するように、ゲート電極２４も活性層２８と共に、高温領域で焼成されるため、この温度領域に対して耐熱性を有するものであることが好ましい。一方、スタガ型のＴＦＴ４０の場合は、ゲート電極２４は、活性層２８よりも上側に形成されるため、高温領域で焼成されず、耐熱性を有するものでなくても良い。

（ゲート絶縁層）
ゲート絶縁層２６を形成する材料としては、比誘電率の高い無機化合物や有機化合物が挙げられる。

前記無機化合物としては、酸化珪素、窒化珪素、酸化ゲルマニウム、窒化ゲルマニウム、酸化アルミニウム、窒化アルミニウム、酸化イットリウム、酸化タンタル、酸化ハフニウム、酸化窒化珪素、酸化炭化珪素、窒化炭化珪素、酸化窒化炭化珪素、酸化窒化ゲルマニウム、酸化炭化ゲルマニウム、窒化炭化ゲルマニウム、酸化窒化炭化ゲルマニウム、酸化窒化アルミニウム、酸化炭化アルミニウム、窒化炭化アルミニウム、酸化窒化炭化アルミニウムやこれらの混合物が挙げられる。

前記有機化合物としては、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、あるいはアクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、およびシアノエチルプルラン等が挙げられる。また、これらのポリマー微粒子に無機酸化物を被覆した粒子も挙げられる。

ゲート絶縁層２６の膜厚としては、３０ｎｍ〜３μｍが好ましく、より好ましくは、５０ｎｍ〜１μｍである。

ＴＦＴが逆スタガ型のＴＦＴ２０の場合は、ゲート絶縁層２６は活性層２８よりも下側に形成されることから、後述するように、ゲート絶縁層２６も活性層２８と共に、高温領域で焼成されるため、この温度領域に対して耐熱性を有するものであることが好ましい。一方、スタガ型のＴＦＴ４０の場合は、ゲート絶縁層２６は、活性層２８よりも上側に形成されるため、高温領域で焼成されず、耐熱性を有するものでなくても良い。

（活性層）

活性層２８は、上述した多結晶酸化物半導体薄膜１０と同一の構成である。

活性層２８の厚みは、ＴＦＴの用途、目的等に応じて異なるが、好ましくは、１０ｎｍ以上１μｍ以下、さらに好ましくは２０ｎｍ以上５００ｎｍ以下、特に好ましくは３０ｎｍ以上２００ｎｍ以下である。

（ソース電極及びドレイン電極）
ソース電極３０とドレイン電極３２は活性層２８上に互いに離間して形成されている。

ソース電極３０及びドレイン電極３２は、導電性材料であれば特に限定されず、例えば白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン鉛、タンタル、インジウム、アルミニウム、亜鉛、マグネシウム、モリブデン、これらの金属の合金、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の導電性金属酸化物、ドーピング等で導電率を向上させた無機及び有機半導体（シリコン単結晶、ポリシリコン、アモルファスシリコン、ゲルマニウム、グラファイト、ポリアセチレン、ポリパラフェニレン、ポリチオフェン、ポリピロール、ポリアニリン、ポリチエニレンビニレン、ポリパラフェニレンビニレン等）、これらの材料の複合体等が挙げられる。特にソース領域及びドレイン領域に用いる電極の材料は、上記の材料の中でも活性層２８との接触面において電気抵抗が少ないものが好ましい。

ソース電極３０及びドレイン電極３２の厚みは、好ましくは、１０ｎｍ以上１μｍ以下、さらに好ましくは３０ｎｍ以上５００ｎｍ以下、特に好ましくは５０ｎｍ以上２００ｎｍ以下である。

ＴＦＴ２０、４０の場合も、ソース電極３０及びドレイン電極３２は、活性層２８よりも上側に形成されるため、高温領域で焼成されず、耐熱性を有するものでなくても良い。

（多結晶酸化物半導体薄膜の製造方法）
以下、上述した多結晶酸化物半導体薄膜１０の製造方法について詳細に説明する。

図４（ａ）〜（ｃ）は、本実施形態に係る多結晶酸化物半導体薄膜の製造方法の主要部分工程図であり、図１に示す多結晶酸化物半導体薄膜１０の縦断面図である。

１．第１工程
まず、図４（ａ）及び（ｂ）に示すように、基板１２上に、公知の方法、例えば、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）等の気相成膜法を用いて、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含有する非晶質酸化物半導体からなる薄膜１０Ａを成膜する。ここで、スパッタリング法またはＰＬＤ法のターゲットとしては、ＩＧＺＯ系の組成を有する多結晶焼結体を単独で用いても良いが、ＩＧＺＯ系多結晶焼結体とＺｎＯターゲットを同時に用いても良く、ＩＧＺＯ系多結晶焼結体とＧａ_２Ｏ_３ターゲットを同時に用いても良く、あるいはＩｎ_２Ｏ_３ターゲット、Ｇａ_２Ｏ_３ターゲット、ＺｎＯターゲットを同時に用いても良い。

２．第２工程
次に、図４（ｂ）に示すように、非晶質酸化物半導体からなる薄膜１０Ａを、電気炉へ投入し、その表面粗さＲａ値を１．５ｎｍ以下として維持しつつ多結晶化する温度領域で焼成する。この温度領域は、６６０℃以上８４０℃以下であって、好ましくは、６６７℃以上８００℃以下、特に好ましくは、７００℃以上８００℃以下である。

上記焼成のその他の条件としては、例えば、ＩＧＺＯが酸素欠損を生じやすいことから酸素雰囲気中で焼成することが好ましい。

以上の工程を適用することにより、図４（ｃ）及び図１に示すような、多結晶酸化物半導体薄膜１０を得ることができる。

（逆スタガ型薄膜トランジスタの製造方法）
以下、上述した逆スタガ型のＴＦＴ２０の製造方法について詳細に説明する。

本実施形態では、活性層２８以外は、公知の方法で形成するため、適宜説明を省略する。

図５（ａ）〜（ｃ）は、本実施形態に係る薄膜トランジスタの製造方法の主要部分工程図であり、図２に示す逆スタガ型ＴＦＴ２０の縦断面図である。

まず、図５（ａ）に示すように、以下のような公知の方法でゲート電極２４及びゲート絶縁層２６を順次形成する。ゲート電極２４の形成方法としては、例えば、基板１２上に、上述した中から選択した上記温度領域で耐熱性を有する材料でスパッタリングにより成膜した後、フォトリソグラフィによってパターニングされたゲート電極２４を形成する方法がある。また、ゲート絶縁層２６の形成方法としては、例えば、上述した中から選択した上記温度領域で耐熱性を有する材料を用いて、蒸着法、スパッタリング法、イオンプレーティング法等の物理的気相成長法（ＰＶＤ）、種々の化学的気相成長法（ＣＶＤ）、めっきやゾルゲル法等の液相成長法がある。

次に、図５（ｂ）に示すように、上記多結晶酸化物半導体薄膜１０の製造方法の第１工程と同一の方法で、ゲート絶縁層２６上に、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含有する非晶質酸化物半導体からなる層２８Ａを形成する。

そして、非晶質酸化物半導体からなる層２８Ａを、上記多結晶酸化物半導体薄膜１０の製造方法の第２工程と同一の方法で焼成する。

この結果、図５（ｃ）に示すような、本実施形態に係る活性層２８を得ることができる。

最後に、ソース電極３０及びドレイン電極３２を、ゲート電極２４と同様の方法で、活性層２８上に互いに離間して形成して、図２に示すようなＴＦＴ２０を得る。

（スタガ型薄膜トランジスタの製造方法）
以下、上述した逆スタガ型のＴＦＴ４０の製造方法について詳細に説明する。

図６（ａ）〜（ｃ）は、本発明に係る薄膜トランジスタの製造方法の主要部分工程図であり、図３に示すスタガ型ＴＦＴ４０の縦断面図である。

まず、図６（ａ）及び（ｂ）に示すように、上記多結晶酸化物半導体薄膜１０の製造方法の第１工程と同一の方法で、基板１２上に、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含有する非晶質酸化物半導体からなる層２８Ａを形成する。

この結果、図６（ｃ）に示すような、本実施形態に係る活性層２８を得ることができる。

最後に、ソース電極３０、ドレイン電極３２、ゲート絶縁層２６及びゲート電極２４を、上記のような公知の方法で順次形成して、図３に示すようなＴＦＴ４０を得る。

以上、本実施形態について説明したが、本発明はこの実施形態に限定されるものではない。
例えば、上記製造工程には、形成すべき活性層２８に応じて、フォトリソグラフィによって焼成前の層２８Ａ又は焼成後の活性層２８をパターニングする工程、形成すべき活性層２８に対応した孔を有するマスクを介して所定の位置及び形状に焼成前の層２８Ａを形成する工程を含んでも良い。

また、ＴＦＴ２０又はＴＦＴ４０における上記第２工程の焼成は、活性層２８上にソース電極及びドレイン電極、又は、ゲート絶縁層２６及びゲート電極２４を形成する前に行う場合を説明したが、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含有する非晶質酸化物半導体が多結晶化できれば全てを形成した後に行うようにしても良い。ただし、この場合、ゲート電極２４、ゲート絶縁層２６、ソース電極３０及びドレイン電極３２全て、上記温度領域で耐熱性を有するように形成する方が良い。

さらに、非晶質である薄膜１０Ａ及び層２８Ａを多結晶化する方法としては、電気炉で焼成する以外にも、例えばＳＰＣ法（ Solid Phase Crystallization）やＲＴＡ法（ Rapid Thermal Annealing）などといった手法があるが、ＸｅＣｌを用いたエキシマレーザービームを照射することによるレーザアニール（ＥＬＡ：Excimer Laser Annealing）を行えば、基板温度の上昇が抑えられ、耐熱性が低い基板１２を用いることも可能となる。

さらにまた、活性層２８を構成するＩＧＺＯは、一般的に酸素不定比性がある。このため、本実施形態におけるＩＧＺＯ、例えばＩｎＧａＯ_３（ＺｎＯ）_ｍやＩｎＧａＺｎＯ_４には、酸素量が増減したものを含んでいても良い。

以下、本発明に係る実施例について説明する。

本発明に係る多結晶酸化物半導体薄膜１０の実施例を、図１及び図４を用いて説明する。なお、ＴＦＴ２０、ＴＦＴ４０の活性層２８の実施例についても以下同一となるので説明を省略する。

（多結晶酸化物半導体薄膜の製造）
本実施例では、上述したスパッタリング成膜（第１工程）及び酸素雰囲気中での焼成（第２工程）を経ることにより、ＩＧＺＯからなる多結晶酸化物半導体薄膜１０を形成した。

第１工程では、スパッタリング法により、１０ｍｍ角のガラス基板１２上に、ＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）のターゲットと、ＺｎＯのターゲットを、アルゴンと酸素との混合ガス（アルゴン約９９％、酸素約１％）の雰囲気中、室温で共スパッタし、約１５０ｎｍの膜厚を有したＩＧＺＯ、すなわち、ＩｎとＧａとＺｎからなる群のうち少なくとも１つの元素を含有する非晶質酸化物半導体からなる薄膜１０Ａを成膜した。この薄膜１０Ａの組成比は、公知の蛍光Ｘ線分析法により確認したところＩｎ：Ｇａ：Ｚｎ＝１．１１：０．９１：１．００であった。

なお、ＺｎＯのターゲットを別に用いたのは、ＩＧＺＯのターゲットによるＺｎＯのスパッタ効率の低下を補填するためである。ＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）のターゲットを単独で用いると、薄膜１０Ａの組成比は約１：０．９：０．７になり、ＧａとＺｎが若干減少する。したがって、望ましくはＩＧＺＯとＧａ_２Ｏ_３，ＺｎＯターゲットを共スパッタするか、Ｉｎ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｎＯターゲットを共スパッタしてＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）の薄膜１０Ａを得るのが良いが、本実施例ではＩＧＺＯとＺｎＯターゲットを併用し、それによって得た薄膜１０Ａを見かけ上ＩｎＧａＺｎＯ_４（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）の薄膜として扱った。

一度のスパッタで８枚の基板１２にスパッタ可能であったため、上記第１工程を２回繰り返して、１０個の薄膜試料を得た。

第２工程では、上記薄膜試料から１個を除き、その他を電気炉に入れ、６００℃〜１０００℃の間（６００℃、６３３℃、６６７℃、７００℃、７３３℃、７６７℃、８００℃、８３３℃、９００℃）で、１時間焼成した。この電気炉内には、焼成中、流量を２００ｓｃｃｍ（ＳＩ単位系で、０.３３８Ｐａ・ｍ^３／ｓ）に調節した１００％酸素ガスを流した。

以下、説明の便宜のため、各試料名を記載する。
試料１：焼成前の薄膜、試料２：６００℃で焼成した薄膜、試料３：６３３℃で焼成した薄膜、試料４：６６７℃で焼成した薄膜、試料５：７００℃で焼成した薄膜、試料６：７３３℃で焼成した薄膜、試料７：７６７℃で焼成した薄膜、試料８：８００℃で焼成した薄膜、試料９：８３３℃で焼成した薄膜、試料１０：９００℃で焼成した薄膜

（Ｘ線回折測定）
各薄膜試料１〜１０について、測定装置Ｒｉｎｔ−ＵｌｔｉｍａＩＩＩ（リガク社）を用い、周知のＸ線回折法により回折強度の測定を行った。

この測定条件は以下の通りである。
測定角度範囲：１５ｄｅｇ〜８０ｄｅｇ
ステップ幅：０．０１ｄｅｇ
走査速度：４ｄｅｇ／ｍｉｎ

図７は、本実施例に係る薄膜試料１〜１０のＸ線回折パターンを示す図である。この回折パターンは、Ｘ線回折測定を行って得た測定データに対してスムージング処理をした後のものである。

６６７℃〜９００℃で焼成した各薄膜試料４〜１０の回折パターンは、空間群Ｒ−３ｍ（１６６）、ａ軸格子定数＝約３．２９５Å，ｂ軸格子定数＝約３．２９５Å、ｃ軸格子定数＝約２６．０７０Å、軸間角α、β＝９０度、軸間角γ＝１２０度のＩｎＧａＺｎＯ_４の回折パターンと略一致し、（１０１）、（１０４）、（１０−５）、（１１０）結晶面等の指数付けが行え、６６７℃〜９００℃で焼成した各薄膜試料４〜１０がＩＧＺＯの酸化物半導体であることが確認できた。

（結晶化度の算出）
次に、上記回折パターンに対し、解析ソフトＪＡＤＥ（リガク社）を用いて２５度〜４０度の範囲で多重ピーク分離を行い、各試料１〜１０の結晶化度を算出した。この結晶化度は、次式で示される。

なお、上記多結晶ピークと非晶質ピークの区分けに関しては、上記多重ピーク分離により得られた半値幅により区分けでき、本実施例ではＩＧＺＯの（００９）、（１０１）、（１０４）、（１０−５）結晶面の角度に位置するピークの半値幅が２．０以下のものを多結晶ピークとし、２．０以上のものを非晶質ピークとした。

表１は、本実施例に係る実験結果をまとめたものである。

表１に示すように、６６７℃〜９００℃で焼成した薄膜試料４〜１０は、結晶化度が７０％以上であるため、多結晶であると判断した。

一方、焼成前の試料及び６００℃〜６３３℃で焼成した薄膜試料１〜３は、結晶化度が７０％未満であるため、非晶質であると判断した。

（表面粗さ測定）
各薄膜試料における表面粗さは、原子間力顕微鏡（ＡＦＭ、Pacific Nanotechnology社製 Nano-R）による各試料の３μｍ角のＡＦＭ像を用いて測定した。

ここで、「表面粗さ」とは、具体的には各試料のＡＦＭ像における、走査距離３μｍのラインプロファイル３本から得た表面粗さＲａの平均値とした。同時に、同様の方法で最大高さＲｙの測定も行った。以下では、Ｒａの平均値を「Ｒａ平均」とし、Ｒｙの平均値を「Ｒｙ平均」と記載する。

なお、最大高さＲｙもＪＩＳ規格で定義される値で、走査範囲における最高点と最低点の高低差である。

図８は、表面粗さＲａの測定結果を示す図である。また、図９は、最大高さＲｙの測定結果を示す図である。

図８、図９及び表１から、焼成前の薄膜試料及び６００℃〜８００℃で焼成した薄膜試料までは、Ｒａ平均（Ｒａ値も）が１．５ｎｍ以下、かつ、Ｒｙ平均が８．０ｎｍ以下であり、ともに比較的小さな値であることが確認できた。一方で、８３３℃以上で焼成した試料は、Ｒａ平均とＲｙ平均が、共に急激に増大していることが確認できた。

以上の結果に基づき表１を参照して、ＩＧＺＯ系の非晶質酸化物半導体薄膜１０Ａを６６７℃〜８３３℃で焼成することで、当該薄膜１０Ａと同程度の表面粗さを持つ多結晶酸化物半導体薄膜１０、すなわち、当該薄膜１０Ａを、その表面粗さＲａ値を１．５ｎｍ以下として維持しつつ多結晶化する温度領域で焼成することで、多結晶酸化物半導体薄膜１０を作製できたことが分かる。

この温度領域で焼成した多結晶酸化物半導体薄膜１０をＴＦＴ２０又はＴＦＴ４０の活性層２８に用いれば、ＩＧＺＯ系のアモルファスＴＦＴよりもキャリア移動度が高く、かつチャンネル層の凹凸による歩留まりの悪化を低減できる。

（透明度）
各薄膜試料の光透過率を、日立製作所（株）製の分光光度計Ｕ−３３１０を用いて測定した。

この測定条件は、以下の通りである。
モード：波長スキャン
データモード： %T
スキャン範囲：２４０〜９００nm
スキャン速度：６００ nm/min
サンプリング間隔：１．００ nm
スリット：２ nm
ホトマル電圧：自動制御
光源切換モード：自動切換
光源切換波長：３４０.００ nm

図１０は、本実施例に係る薄膜試料の光透過率の測定結果を示す図である。

図１０及び表１に示すように、各薄膜試料は、非晶質か否かに関わらず、可視光に対して約８０％以上の光透過率を有することが確認できた。また、焼成温度を上昇させることにより、低波長側で光透過率を向上させることができることを見出した。

なお、図１０及び表１では、焼成前の薄膜試料並びに、６００℃、７００℃及び８００℃で焼成した薄膜試料２、５、８のみの光透過率の測定結果を示したが、その他の薄膜試料についても可視光に対して透明であることを確認した。

このような透明な多結晶酸化物半導体薄膜１０は、非晶質酸化物半導体薄膜１０Ａと同様に、透明性が求められるＴＦＴ２０又はＴＦＴ４０の活性層２８に用いることができ、他の材料からなる活性層２８よりも有用なものとなる。

本実施形態で作製した多結晶酸化物半導体薄膜の模式図である。本実施形態に係るＴＦＴであって、逆スタガ型構造のＴＦＴの一例を示す模式図である。本実施形態に係るＴＦＴであって、スタガ型構造のＴＦＴの一例を示す模式図である。（ａ）〜（ｃ）は、本実施形態に係る多結晶酸化物半導体薄膜の製造方法の主要部分工程図であり、図１に示す多結晶酸化物半導体薄膜の縦断面図である。（ａ）〜（ｃ）は、本実施形態に係る薄膜トランジスタの製造方法の主要部分工程図であり、図２に示す逆スタガ型ＴＦＴの縦断面図である。（ａ）〜（ｃ）は、本発明に係る薄膜トランジスタの製造方法の主要部分工程図であり、図３に示すスタガ型ＴＦＴの縦断面図である。本実施例に係る薄膜試料のＸ線回折パターンを示す図である。表面粗さＲａの測定結果を示す図である。最大高さＲｙの測定結果を示す図である。本実施例に係る薄膜試料の光透過率の測定結果を示す図である。

１０多結晶酸化物半導体薄膜
１０Ａ非晶質酸化物半導体薄膜
１２基板
２０、４０ＴＦＴ
２４ゲート電極
２６ゲート絶縁層
２８活性層
２８Ａ層
３０ソース電極
３２ドレイン電極

Claims

表面粗さＲａ値が１．５ｎｍ以下であり、ＩｎとＧａとＺｎの元素を含有する多結晶酸化物半導体からなる活性層を備え、前記多結晶酸化物半導体は結晶化度が７０％以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系の透明酸化物であり、ＩｎとＧａとＺｎの元素を組成比（Ｉｎ：Ｇａ：Ｚｎ）１：１：１で含有することを特徴とする薄膜トランジスタ。
ＩｎとＧａとＺｎの元素を含有する非晶質酸化物半導体の薄膜を、その表面粗さＲａ値を１．５ｎｍ以下として維持しつつ多結晶化する温度領域６６０℃以上８４０℃以下で焼成する工程を含んで、結晶化度が７０％以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系の透明酸化物である多結晶酸化物半導体の薄膜とすることを特徴とする多結晶酸化物半導体薄膜の製造方法。
前記多結晶化された薄膜はＩｎとＧａとＺｎの元素を組成比（Ｉｎ：Ｇａ：Ｚｎ）１：１：１で含有することを特徴とする請求項２に記載の多結晶酸化物半導体薄膜の製造方法。
前記焼成は酸素雰囲気中で行われることを特徴とする請求項２又は請求項３に記載の多結晶酸化物半導体薄膜の製造方法。
ＩｎとＧａとＺｎの元素を含有する非晶質酸化物半導体からなる層を、その表面粗さＲａ値を１．５ｎｍ以下として維持しつつ多結晶化する温度領域６６０℃以上８４０℃以下で焼成して活性層とする工程を含んで、結晶化度が７０％以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系の透明酸化物である多結晶酸化物半導体からなる活性層とすることを特徴とする薄膜トランジスタの製造方法。
前記活性層はＩｎとＧａとＺｎの元素を組成比（Ｉｎ：Ｇａ：Ｚｎ）１：１：１で含有することを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
前記焼成は酸素を含む雰囲気中で行われることを特徴とする請求項５又は請求項６に記載の薄膜トランジスタの製造方法。