[go: up one dir, main page]

JP5116290B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5116290B2
JP5116290B2 JP2006314243A JP2006314243A JP5116290B2 JP 5116290 B2 JP5116290 B2 JP 5116290B2 JP 2006314243 A JP2006314243 A JP 2006314243A JP 2006314243 A JP2006314243 A JP 2006314243A JP 5116290 B2 JP5116290 B2 JP 5116290B2
Authority
JP
Japan
Prior art keywords
indium oxide
film
oxide film
tft
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006314243A
Other languages
English (en)
Other versions
JP2008130814A (ja
Inventor
奈穂 板垣
達哉 岩崎
透 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006314243A priority Critical patent/JP5116290B2/ja
Priority to TW096141623A priority patent/TWI368996B/zh
Priority to KR1020097012785A priority patent/KR101052421B1/ko
Priority to US12/447,199 priority patent/US8084307B2/en
Priority to PCT/JP2007/072234 priority patent/WO2008062720A1/en
Priority to CN2007800431833A priority patent/CN101548388B/zh
Priority to EP07831964A priority patent/EP2084749A1/en
Publication of JP2008130814A publication Critical patent/JP2008130814A/ja
Application granted granted Critical
Publication of JP5116290B2 publication Critical patent/JP5116290B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Dram (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、酸化物半導体を用いた電界効果型薄膜トランジスタの製造方法に関する。
近年、金属酸化物系半導体薄膜を用いた半導体素子が注目されている。この薄膜は、低温で成膜でき、かつ光学バンドギャップが大きく可視光に対して光透過性がある等の特徴を有しており、プラスチック基板やフィルムなどの基板上にフレキシブルな透明薄膜トランジスタ(TFT)等を形成することが可能である。
例えば、非特許文献1にはインジウムと亜鉛とガリウムを含む非晶質酸化物膜を活性層に利用したTFTに関する技術が記載されている。
また、非特許文献2には酸化インジウムを主成分として用いた酸化物薄膜をTFTのチャネル層に用いることが記載されている。但し、酸化物薄膜におけるインジウムと酸素の原子組成比率(O/In)は約2.7であり、化学量論比の1.5から大きくずれている。
また、非特許文献3には酸化インジウムを主成分として用いた酸化物薄膜をTFTのチャネル層に用いることが記載されている。酸化インジウム膜はイオンアシスト蒸着により形成されており、ゲート絶縁膜には熱酸化シリコン膜および有機薄膜が用いられている。
Nature VOL432、25 November 2004(488−492) Journal of Non−Crystalline Solids 352 (2006) 2311 Nature materials VOL5 November 2006(893−900)
非特許文献1に記載のTFTでは、電流オン・オフ比が約10と低いものの、電界効果移動度が6〜9cm/Vsと比較的高く、液晶やエレクトロルミネッセンス等を用いた平面ディスプレイ装置に望まれているアクティブマトリクスへの応用が期待される。しかし、上記TFTでは、活性層に用いた非晶質酸化物膜の主要構成元素が、インジウム、亜鉛、ガリウム、酸素、と多く、組成によってTFT特性が大きく変わる。
組成比制御性の観点からは、酸化物構成元素の種類はなるべく少ない方が好ましい。
一方、非特許文献2に記載の酸化インジウム薄膜を活性層に用いたTFTでは、電流オン・オフ比が約10と低く、また電界効果移動度も約0.02cm/Vsと、高速動作に限界があり、応用が限られてしまう。
非特許文献3に記載の酸化インジウム薄膜を活性層に用いたTFTでは、ゲート絶縁膜に高誘電率の有機薄膜を用いることによって、S値(S値とはドレイン電圧一定で、ドレイン電流を1桁変化させるサブスレショルド領域でのゲート電圧値)が0.09〜0.15V/decade、電界効果移動度が120〜140cm/Vsの優れた特性を示すTFTが得られている。しかし、上述のように、ゲート絶縁膜を有機材料により形成しているため、無機材料により形成されたTFTに比べ、耐環境安定性が低いという課題がある。また非特許文献3において、ゲート絶縁膜に熱酸化シリコンを用いたTFTの記載があるが、この場合、電界効果移動度は約10cm/Vsと比較的高いものの、サブスレショルド領域の立ち上がり特性については、S値が5.6V/decadeと大きく、スイッチングTFTとしての応用には限界があった。
上記目的を達成するために、本発明の薄膜トランジスタの製造方法は、酸化インジウムからなる活性層を備えた薄膜トランジスタの製造方法において、
活性層として酸化インジウム膜を形成する工程と、形成された前記酸化インジウム膜に酸化雰囲気中で熱処理を加える工程と、を含むことを特徴とする。
なお、「酸化インジウムからなる」とは、電気的特性に実質的に影響を及ぼさない程度の不純物含む場合も含める意である。
本発明によれば電界効果移動度や電流オン・オフ比などのトランジスタ特性に優れた、信頼性の高い薄膜トランジスタを実現することができる。具体的には、電流オン・オフ比が5桁以上であり、且つ、電界効果移動度が10cm/Vs以上のTFTを再現性良く形成することができる。
以下、図面を参照しながら本発明の実施の形態について説明する。
図1に本実施形態のTFT素子構造の模式図を示す。薄膜トランジスタ(TFT)はゲート電極15上にゲート絶縁膜14を設け、ゲート絶縁膜14上にソース電極12、ドレイン電極13を設けることにより構成される。ゲート電極15はリンドープSiのように、基板を兼ねたものでも良く、ガラス等の基板上に形成されていても良い。
本実施形態に適用できる半導体素子の構成は、このような逆スタガ型(ボトムゲート型)構造のTFTに限らず、例えば図2のような活性層の上にゲート絶縁膜とゲート電極を順に備えるスタガ構造(トップゲート型)のTFTでもよい。特にスタガ構造のTFTの場合、ゲート絶縁膜と活性層において優れた界面特性が得られるという効果がある。
以下、本実施形態におけるTFTの製造方法について詳細に説明する。
まず、ゲート電極15を用意する。ゲート電極15の材料は良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。たとえば、リンドープされたシリコン基板のように、ゲート電極と基板を兼ねたものでも良い。また、ガラス等の基板上に形成された錫ドープされた酸化インジウム膜、酸化亜鉛などの透明導電膜や、金、プラチナ、アルミ、ニッケルなどの金属膜を用いることができる。基板としては、後述の熱処理条件等にもよるが、ガラス基板、金属基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
ゲート絶縁層14としては、一般的に用いられているシリコン酸化膜、シリコン窒化膜、シリコン酸窒化の他に、誘電率の高いアルミナやイットリア、あるいはこれらを積層した膜のいずれを用いてもよい。
次に、活性層(チャネル層)となる酸化インジウム膜をゲート絶縁層14上に形成し(第1工程)、形成された酸化インジウム膜に酸化雰囲気中で熱処理を加える(第2工程)。
(第1工程)
スパッタリング法、パルスレーザー蒸着法、抵抗加熱蒸着法、電子ビーム蒸着法及び原子層蒸着法の気相法又はそれらの組み合わせなどにより酸化インジウム膜を成膜する。
なお、電界効果移動度や電流オン・オフ比、サブスレショルド領域の立ち上がり特性といったTFT特性は、活性層である酸化インジウム膜の表面平坦性に大きく影響される。特に、表面粗さの二乗平均の平方根(Rrms)が1nmよりも大きい時、上記TFT特性が著しく低下することがわかった。したがって、初期特性に優れたTFTを実現するためには表面平坦性の高い酸化インジウム膜を成膜する必要がある。
そこで本発明者らが、酸化膜の平坦性と成膜条件の関係を調べたところ、成膜時のガス圧力と酸化膜の表面粗さに相関があることが分かった。例えば抵抗加熱蒸着法や電子ビーム蒸着法といった真空蒸着法では0.1Pa以下、スパッタリング法やパルスレーザー蒸着法では6.5Pa以下で成膜した場合、Rrmsが1nm以下の酸化インジウム膜を実現することができる。
なお、非特許文献2に記載のTFTでは、酸素ガス圧力0.17Paの雰囲気で、抵抗加熱蒸着法により酸化インジウム薄膜が形成されており、表面粗さが大きいことが予想される。この表面粗さが、非特許文献2に記載のTFTにおいて良好な特性が得られなかった原因の一つと考えられる。
成膜された酸化インジウム薄膜は、多結晶、微結晶等の結晶であってもアモルファスであってもよい。本発明者らの実験により、アモルファスとなるような条件で酸化インジウム膜を成膜することによっても、優れた表面平坦性を実現できることが分かった。後述する第2工程で、第1工程で得られた酸化インジウム膜に対し熱処理を行う。このとき、アモルファスとなるような条件で作製された酸化インジウム膜は、結晶となるような条件で作製された酸化インジウム膜に比べて、熱処理後においても特に表面粗さが小さく、界面特性に優れたTFTを実現することができる。特に、サブスレショルド領域の立ち上がり特性に優れた、S値(S値とはドレイン電圧一定で、ドレイン電流を1桁変化させるサブスレショルド領域でのゲート電圧値)の小さなTFTを得ることができる。
アモルファスの酸化インジウム膜が得られる条件は成膜方法や成膜装置にも依存するが、基本的には結晶化温度よりも低い温度、すなわち、150℃以下に基板を保つことによってアモルファスの酸化インジウム膜を得ることができる。
なお、スパッタリング法により酸化インジウムを成膜する場合は、ターゲットや気相中より飛来してくる高エネルギー粒子によっても結晶化が促進される場合があるため、必要に応じて、基板―ターゲット間距離を大きくする、或いはガス圧力を大きくする。ここで、アモルファスとは、測定対象薄膜に、入射角度0.5度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない(すなわちハローパターンが観測される)ことで確認できる。図3に本発明のアモルファス酸化インジウム膜の典型的なX線回折スペクトルを示す。
また、本発明者らの知見によれば、酸化インジウムを活性層に適用した薄膜トランジスタにおいては、電気抵抗率が1Ωcm以上100kΩcm以下の酸化膜を適用することで、特に良好なTFT特性を得ることができる。当該電気抵抗率の範囲を超える場合には、以下に説明する問題が生じる場合がある。即ち、電気抵抗率が1Ωcm以下の場合、TFTの電流オン・オフ比を大きくすることができない。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。一方電気抵抗率が100kΩcm以上となると、オン電流を大きくすることができなくなる。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
本実施形態においては、酸化インジウム膜の電気抵抗率の制御は、成膜時の導入酸素分圧を1Pa以下に制御することに加えて後述する、第2工程での酸化雰囲気中での熱処理によって制御するものである。
特に酸化インジウム成膜工程の導入酸素分圧を0.01Pa以下の圧力範囲で成膜することにより、酸化インジウム膜成膜後の熱処理によって電気抵抗率が決まるため、成膜雰囲気中の酸素分圧を厳密に制御する必要がない。さらに、酸化インジウム膜の電気抵抗率が、TFTチャネル層として良好な特性を示す抵抗率(1Ωcm)よりも低くなるような条件で成膜することにより、成膜時の酸素イオンによる膜へのダメージが少なくなるため、特性に優れたTFTを得ることが出来る。
例えばスパッタリング法を用いた成膜の場合、酸素導入量を少なくすると、ターゲット表面で生成される酸素負イオンの量が減少し、結果、基板へ入射する高エネルギー酸素負イオンの量が減少し、膜質の劣化を防ぐことができる。また、成膜雰囲気中の酸素ラジカルや高エネルギー酸素負イオン等が少ないため、作製された膜の電気特性がターゲットからの距離によって大きく変わることもなく、プロセスマージンを拡大できる効果もある。特に、スパッタリング法を用いた場合に上記効果が顕著となるが、これは気相中における分子性ガスの解離度が他の気相法に比べて高いためと考えられる。また上記効果は、導入酸素分圧が0Paの時、顕著となる。従って本実施形態における導入酸素分圧の下限は0Paである。
一方、酸化インジウム成膜工程の導入酸素分圧を1Paを超える圧力とすると、酸化インジウム膜の表面に凹凸が形成され、界面特性が低下し、電界効果移動度が低下するため好ましくない。
上記導入酸素分圧とは、流量制御装置により成膜装置内に意図的に導入された酸素の分圧のことをいう。従って、成膜装置内壁等から不可避的に放出される酸素、成膜装置のリークにより外部から進入する酸素、或いはターゲットから放出される酸素等のいわゆるコンタミネーションは含まない。勿論、残留酸素ガス圧が上記酸素圧力の上限を超えてしまうような条件では、上記効果を得ることが難しくなってしまうため、本実施形態で用いる成膜装置の背圧は0.001Pa以下であることが好ましい。なお前記流量制御装置は、例えば、マスフローコントローラ等がこれに相当する。
(第2工程)
上記第1工程の後、作製された酸化インジウム膜に対して熱処理を行い、チャネル層(活性層)11を形成する。この熱処理は酸化インジウム膜成膜後でもよく、ドレイン電極13や、ソース電極12、ゲート電極15等の電極膜成膜後でも良い。
本実施形態において、酸化インジウム膜を形成する工程は、熱処理を加える工程での酸化雰囲気よりも酸素が少ない酸素雰囲気中で行われることが好ましい。これは酸化インジウム膜の成膜時に酸素イオンによる膜へのダメージが少なくなるためである。一方、第2工程では、堆積膜にダメージを与える酸素イオンは少ないか、または存在しないため、雰囲気中の酸素量には特に上限は無い。このように第1工程で形成される膜中のダメージ(欠陥等)を少なくしておくことにより、第2工程の熱処理効果がさらに高くなる。
本実施形態において、第2工程(熱処理工程)は、第1工程(酸化インジウム成膜工程)時の、導入酸素分圧に応じて、処理温度を調整することが好ましい。
第1工程の導入酸素分圧が、0.01Paを超え、0.1Paより低い場合には、酸化インジウム膜が、多結晶、微結晶等の結晶となるよう、結晶化温度よりも高い温度、すなわち、150℃以上の温度で熱処理を行う。
これにより酸化インジウムの結晶性が向上し、膜の電気的特性が安定するため、信頼性に優れたTFTを実現することができる。150℃より低いで熱処理を行った酸化インジウム膜の結晶性は、上記第1工程後の膜の結晶性と殆ど差異は無く、アモルファスもしくは結晶性の低い膜しか得ることができない。また本発明者らの知見によれば、150℃より低い温度で熱処理を行った酸化インジウム膜を大気中に静置した時の抵抗率は、初期抵抗率が10から100kΩcmの値であるが、3ヶ月後には全て1Ωcm以下に低下する。さらに上記酸化インジウム膜をチャネル層に用いたTFTは、ゲート電圧印加によってオフ電流を小さくすることが出来ず、トランジスタ動作を示さない。
一方、10から100kΩcmの初期抵抗率を有する酸化インジウム膜に対し、150℃以上で熱処理を行った場合は、1ヶ月静置した後も経時変化は殆ど観測されない。このような酸化インジウム膜をチャネル層に用いたTFTは、オフ電流が小さく、従来の酸化物半導体をチャネル層に用いたTFTに比べても高い電流オン・オフ比が得ることができる。ここでは酸化インジウム膜中に微結晶を一部含む場合もあるが、入射角度0.5度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない場合には結晶とは判断されない。図4に本発明の熱処理後における酸化インジウム膜の典型的なX線回折スペクトルを示す。熱処理温度の上限は適宜設定できるが、基板の熱変形が生じるガラス転移温度よりも低いことが好ましい。例えば、ガラス基板では450℃以下、プラスチック基板の場合では200℃以下で熱処理することが好ましい。
またこのとき、酸化インジウム膜がTFTチャネル層として良好な特性を示す抵抗率となるよう熱処理条件を設定することも好ましい形態である。
一方、第1工程の導入酸素分圧が0.01Pa以下又は、0.1Pa以上1Pa以下の場合には第2工程の処理温度は処理条件(処理雰囲気)に応じて以下の温度範囲に制御することが好ましい。
本発明者らの知見によれば、1Ωcm以下、又は100kΩcm以上の抵抗率を有する酸化インジウムに対し、酸素、酸素ラジカル、オゾン、水蒸気、窒素酸化物のいずれかを含む雰囲気中で熱処理を行うと、250℃未満では抵抗率が殆ど変化しない。従って、250℃未満の温度条件による熱処理では、チャネル層として良好な特性を得ることができない。一方、250℃以上では膜の抵抗率が10Ωcmから100kΩcmの範囲で変化するため、チャネル層として良好な特性を得ることができる。
熱処理温度の上限は適宜設定できるが、基板の熱変形が生じるガラス転移温度よりも低いことが好ましい。例えば、ガラス基板では450℃以下で熱処理することが好ましい。
またオゾンや酸素ラジカルを含む雰囲気中で1Ωcm以下、又は100kΩcm以上の抵抗率を有する酸化インジウムに対し紫外線照射を行う場合、150℃未満では抵抗率が殆ど変化しない。従って、150℃未満の温度条件による熱処理では、チャネル層として良好な特性を得ることができない。一方、150℃以上では膜の抵抗率が10Ωcmから100kΩcmの範囲に変化するため、チャネル層として良好な特性を得ることができる。熱処理温度の上限は適宜設定できるが、基板の熱変形が生じるガラス転移温度よりも低いことが好ましい。例えば、ガラス基板では450℃以下、プラスチック基板の場合では200℃以下で熱処理することが好ましい。
従って、効果的に抵抗率を制御するには、酸素、オゾン、水蒸気、窒素酸化物のいずれかを含む酸化雰囲気中で熱処理を行う場合には、250℃以上450℃以下として熱処理を行うのが好ましい。
また、オゾンや酸素ラジカルを含む酸化雰囲気において紫外線照射によって熱処理を行う場合には、150℃以上450℃以下として熱処理を行うのが好ましい。
なお、酸化インジウム膜には、電界効果移動度や電流オン・オフ比、サブスレショルド領域の立ち上がり特性といったTFT特性に実質的に影響を及ぼさない程度の不純物を含んでもよい。
チャネル層11となる酸化インジウム膜上に形成されるソース電極12およびドレイン電極13の材料は、良好な電気伝導性とチャネル層への電気接続を可能とするものであれば特にこだわらない。たとえば、錫ドープされた酸化インジウム膜、酸化亜鉛などの透明導電膜や、金、プラチナ、アルミ、ニッケルなどの金属膜を用いることができる。また活性層と電極との間に、密着性向上のためのチタン、ニッケル、クロム等からなる密着層16があっても良い。
(TFT特性)
まず、トランジスタ動作特性の評価指標について説明する。
図5に本実施形態の薄膜トランジスタの典型的な特性を示す。
ソース・ドレイン電極間に、6V程度の電圧Vdを印加したとき、ゲート電圧Vgを、-15V〜5Vの間でスイッチすることで、ソース・ドレイン電極間の電流Idを制御する(オンオフする)ことができる。
トランジスタ特性の評価項目としては、さまざまなものがあるが、たとえば、電界効果移動度μ、閾値電圧(Vth)、On/Off比、S値などが上げられる。
電界効果移動度は、線形領域や飽和領域の特性から求めることができる。たとえば、トランスファ特性の結果から、√Id―Vgのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特にこだわらない限り、この手法で評価している。
閾値電圧の求め方はいくつかの方法があるが、たとえば√Id―Vgのグラフのx切片から閾値電圧Vthを導くことが挙げられる。
On/Off比はトランスファ特性における、最も大きなIdと、最も小さなIdの値の比から求めることができる。
そして、S値は、トランスファ特性の結果から、Log(Id)―Vdのグラフを作製し、この傾きの逆数から導出することができる。
S値の単位は、V/decadeであり、小さな値であることが好ましい。
本実施形態のTFTでは、従来の酸化インジウムを活性層に用いたTFTや、インジウムと亜鉛とガリウムを含む非晶質酸化物膜を活性層に用いたTFTと比較して、オン電流が高く、高い電界効果移動度が得られた。一方、オフ電流は非常に小さく、上記のような従来のTFTに比べ、電流オン・オフ比が大きく改善されている。
以下、実施例を用いて本発明を更に説明する。
(実施例1)
本発明に係わる製造方法によるTFT素子の第1実施例を図1を用いて説明する。ただし、本実施例では、酸化インジウム膜を形成するスパッタリング成膜工程で、アモルファス酸化インジウム膜ではなく、結晶化した酸化インジウム膜が形成されている。本実施例は、本発明の範囲には含まれるものではなく、参考例を示すものである。
本実施例ではゲート電極15としてリンドープされたシリコン基板を用い、ゲート絶縁膜14には約100nmの熱シリコン酸化膜を用いている。この熱シリコン酸化膜上に、活性層11として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット(材料源)としては、In組成を有する焼結体(純度99.9%)を用い、投入RFパワーは20Wとした。ターゲットと基板との距離は約7cmとした。酸化インジウム膜は、4×10−1Paのアルゴン酸素混合ガス雰囲気中で成膜され、導入酸素分圧は1×10−2Paとした。成膜時の基板温度は25℃、成膜速度は5nm/minとした。また、酸化インジウム成膜後に膜面に入射角0.5度の条件でX線回折を測定したところ、Inの回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。得られたX線回折スペクトルを図6に示す。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約5nmの膜厚を有するチタン層と、約100nmの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極12・ドレイン電極13を形成した。チャネル長は10μmで、チャネル幅は150μmであった。
次に、上記方法で作製されたTFTに対し、300℃の大気雰囲気中で1時間熱処理を行った。最終的に得られた酸化インジウム膜について4探針測定を行ったところ、熱処理後における抵抗率は10kΩcmであることが分かった。X線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、インジウム薄膜の平均二乗粗さ(Rrms)は約0.8nmであり、膜厚は約60nmであった。また、走査型電子顕微鏡(SEM)観察により、酸化インジウム膜の粒径が約10nm、ラザフォード後方散乱(RBS)分析によりインジウムと酸素の原子組成比率(O/In)が、1.3〜1.7の範囲であることが分かった。さらに、酸化インジウム成膜後に膜面に入射角0.5度の条件でX線回折を測定したところ、Inの回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。得られたX線回折スペクトルを図7に示す。
(比較例1)
上記実施例1と同様の構成としているが、本比較例1では、ソース・ドレイン電極形成後の、300℃大気雰囲気中における熱処理は行っていない。得られた膜の抵抗率は10kΩcm、Rrmsは約0.75nm、粒径は約10nmである。また、X線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
(比較例2)
活性層を除いては上記実施例1と同様の構成とした。酸化インジウム膜は、5×10−1Paの酸素ガス雰囲気中で抵抗加熱蒸着法により成膜される。インジウムペレットを蒸発源とし、蒸発源から基板までの距離は約30cmとした。作製された酸化インジウムの膜厚は約60nm、成膜時の基板温度は25℃とした。またソース・ドレイン電極形成後に、300℃の大気雰囲気中で1時間、熱処理を行った。熱処理後の酸化インジウム膜の抵抗率は10kΩcm、Rrmsは約3nm、粒径は約25nmであった。また、X線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
(TFT素子の特性評価)
図8は、本実施例で作製したTFT素子を室温下で測定した時の、Vd=6VにおけるId−Vg特性(トランスファ特性)を示したものである。比較例2に比べオン電流が大きく、Vg=10Vの時には、Id=8×10−4A程度の電流が流れていることがわかった。出力特性から電界効果移動度を算出したところ、飽和領域において約25cm/Vsと、比較例2に比べ、約10倍高い値が得られた。さらに、本実施例で作製したTFTのオフ電流は非常に小さい値を示しており、その結果、電流オン・オフ比は約10と、比較例2に比べ2桁程度高い値が得られた。S値は約1.5V/decであった。
なお、比較例1で作製されたTFTでは、ゲート電圧の印加によってもオフ電流が小さくならない、つまり、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さなかった。この原因は明らかではないが、熱処理を施さないTFTでは不要な酸素欠陥準位や不純物準位等の形成による、トランジスタ特性の劣化が生じているものと考えられる。
このように、4×10−1Paのアルゴン酸素混合ガス雰囲気中で、スパッタリング法によって酸化インジウム膜を成膜することにより、Rrmsが0.8nmと表面平坦性の高い、活性層を実現することができる。また、酸化インジウム膜に300℃の大気雰囲気中で1時間熱処理を施すことにより、電気的特性が安定する。そして、このような膜をTFT活性層に用いることで、電界効果移動度が約25cm/Vs、電流オン・オフ比が約10の良好な特性を示すTFTを実現できた。
(実施例2)
本発明に係わる製造方法によるTFT素子の第2実施例を図1を用いて説明する。
本実施例ではゲート電極15としてリンドープされたシリコン基板を用い、ゲート絶縁膜14には約100nmの熱シリコン酸化膜を用いた。この熱シリコン酸化膜上に、活性層11として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット(材料源)としては、In組成を有する焼結体(純度99.9%)を用い、投入RFパワーは20Wとした。ターゲットと基板との距離は約9cmとした。酸化インジウム膜は、4×10−1Paのアルゴン酸素混合ガス雰囲気中で成膜し、導入酸素分圧は1×10−2Paとした。成膜時の基板温度は25℃、成膜速度は3nm/minとした。また、酸化インジウム成膜後に膜面に入射角0.5度の条件でX線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファスであることが確認された。得られたX線回折スペクトルを図3に示す。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約5nmの膜厚を有するチタン層と、約100nmの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極12・ドレイン電極13を形成した。チャネル長は10μmで、チャネル幅は150μmであった。
次に、上記方法で作製されたTFTに対し、300℃の大気雰囲気中で1時間、熱処理を行った。酸化インジウム膜について4探針測定を行ったところ、熱処理後における抵抗率は約100Ωcmであることが分かった。また、膜面に入射角0.5度の条件でX線回折を測定したところ、Inの回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。得られたX線回折スペクトルを図4に示す。さらに、X線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、インジウム薄膜の平均二乗粗さ(Rrms)は約0.4nmであり、膜厚は約40nmであることが分かった。SEM観察により、酸化インジウム膜の粒径は約12nm、RBS分析によりインジウムと酸素の原子組成比率(O/In)は、1.3〜1.7の範囲であることが分かった。
(比較例3)
上記実施例2と同様の構成としているが、本比較例3では、ソース・ドレイン電極形成後の、300℃大気雰囲気中における熱処理は行っていない。得られた膜の抵抗率は約40Ωcm、Rrmsは約0.3nmである。また、X線回折により、作製した酸化インジウム膜はアモルファスであることが確認された。
(TFT素子の特性評価)
本実施例で作製したTFT素子を室温下で測定したところ、電界効果移動度が約28cm/Vs、電流オン・オフ比が約4×10と実施例1に比べ高い値を得ることが出来た。また、サブスレショルド領域の立ち上がり特性も改善され、S値が約1.0V/decと、良好な特性を有するトランジスタを実現することができた。
なお、比較例3で作製されたTFTでは、ゲート電圧の印加によってもオフ電流が小さくならない、つまり、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さなかった。この原因は明らかではないが、熱処理を施さないTFTでは不要な酸素欠陥準位や不純物準位等の形成による、トランジスタ特性の劣化が生じているものと考えられる。
このように、アモルファスとなるような条件で酸化インジウム膜を成膜することにより、Rrmsが0.4nmと、特に表面平坦性の優れた酸化インジウム膜を実現することができる。また、300℃の大気雰囲気中で1時間、熱処理を施すことにより、酸化インジウム膜の電気的特性が安定する。そして、このような酸化インジウム膜をTFT活性層に用いることで、電界効果移動度が約28cm/Vs、電流オン・オフ比が約4×10の、S値が約1.0V/decと特性の優れたTFTを実現できた。
(実施例3)
本発明に係わる製造方法によるTFT素子の第3実施例を図1を用いて説明する。
本実施例ではゲート電極15としてリンドープされたシリコン基板を用い、ゲート絶縁膜14には約100nmの熱シリコン酸化膜を用いた。この熱シリコン酸化膜上に、活性層11として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット(材料源)としては、In組成を有する焼結体(純度99.9%)を用い、投入RFパワーは20Wとした。ターゲットと基板との距離は約12cmとした。酸化インジウム膜は、4×10−1Paのアルゴン酸素混合ガス雰囲気中で成膜され、導入酸素分圧は1×10−2Paとした。成膜時の基板温度は25℃、成膜速度は3nm/minとした。また、酸化インジウム成膜後に膜面に入射角0.5度の条件でX線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファスであることが確認された。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約5nmの膜厚を有するチタン層と、約100nmの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極12・ドレイン電極13を形成した。チャネル長は10μmで、チャネル幅は150μmであった。
次に、上記方法で作製されたTFTに対し、300℃の大気雰囲気中で1時間、熱処理を行った。酸化インジウム膜について4探針測定を行ったところ、熱処理後における抵抗率は約10Ωcmであることが分かった。また、膜面に入射角0.5度の条件でX線回折を測定したところ、Inの回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。さらに、X線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、インジウム薄膜の平均二乗粗さ(Rrms)は約0.35nmであり、膜厚は約20nmであることが分かった。SEM観察により、酸化インジウム膜の粒径は約12nm、RBS分析によりインジウムと酸素の原子組成比率(O/In)は、1.3〜1.7の範囲であることが分かった。図9は本実施例で得られた酸化インジウム膜のSEM写真である。
(比較例4)
上記実施例3と同様の構成としているが、本比較例3では、ソース・ドレイン電極形成後の、300℃大気雰囲気中における熱処理は行っていない。得られた膜の抵抗率は約0.2Ωcm、Rrmsは約0.3nmである。また、X線回折により、作製した酸化インジウム膜はアモルファスであることが確認された。
(TFT素子の特性評価)
図5は、本実施例で作製したTFT素子を室温下で測定した時の、Vd=6VにおけるId−Vg特性(トランスファ特性)を示したものである。実施例2に比べオン電流が大きく、電界効果移動度が約29cm/Vsの高い値が得ることができた。一方、オフ電流は約1×10−12Aと小さく、結果、電流オン・オフ比が約10超の高い値を得ることが出来た。また、サブスレショルド領域の立ち上がり特性も改善され、S値が約0.7V/decと、特性の優れたトランジスタを実現することができた。
なお、比較例4で作製されたTFTでは、ゲート電圧の印加によってもオフ電流が小さくならない、つまり、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さなかった。この原因は明らかではないが、熱処理を施さないTFTでは不要な酸素欠陥準位や不純物準位等の形成による、トランジスタ特性の劣化が生じているものと考えられる。
このように、活性層として用いる酸化インジウム膜の膜厚を20nmと薄くすることにより、オフ電流が低く、電流オン・オフ比が約10超のTFTを実現することができた。またS値が約0.7V/decと、サブスレショルド領域の立ち上がり特性に優れたTFTを実現できた。
(実施例4)
本発明に係わる製造方法によるTFT素子の第4実施例を図2を用いて説明する。
まず、ガラス基板10に、活性層11として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット(材料源)としては、In組成を有する焼結体(純度99.9%)を用い、投入RFパワーは20Wとした。ターゲットと基板との距離は約12cmである。酸化インジウム膜は、4×10−1Paのアルゴン雰囲気中で成膜され、導入酸素分圧は1×10−2Paとした。成膜時の基板温度は25℃、成膜速度は3nm/minとした。また、酸化インジウム成膜後に膜面に入射角0.5度の条件でX線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファス膜であることが確認された。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約5nmの膜厚を有するチタン層と、約100nmの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極12・ドレイン電極13を形成した。
次に、スパッタリング法により作製された酸化インジウム膜を300℃の大気雰囲気中で1時間、熱処理を行った。得られた膜に対し、4探針測定を行ったところ、抵抗率は約100Ωcmであることが分かった。また、膜面に入射角0.5度の条件でX線回折を測定したところ、Inの回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。さらに、X線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.35nmであり、膜厚は約20nmであることが分かった。SEM観察により、酸化インジウム膜の粒径は約12nm、RBS分析によりインジウムと酸素の原子組成比率(O/In)は、1.3〜1.7の範囲であることが分かった。
次にゲート絶縁膜14として用いる酸化シリコン膜を電子ビーム蒸着法により約90nm成膜した後、その上にチタン層と金層を順次積層し、フォトリソグラフィ法とリフトオフ法によりゲート電極15を形成した。チャネル長は10μmで、チャネル幅は150μmとした。
(比較例5)
チャネル層を除いては上記実施例4と同様の構成とした。酸化インジウム膜は、1×10−1Paの酸素ガス雰囲気中で抵抗加熱蒸着法により成膜される。インジウムペレットを蒸発源とし、蒸発源から基板までの距離は約30cmとした。作製された酸化インジウムの膜厚は約20nm、成膜時の基板温度は25℃とした。またソース・ドレイン電極形成後に、300℃の大気雰囲気中で1時間、熱処理を行った。熱処理後の酸化インジウム膜の抵抗率は700Ωcm、Rrmsは約2nm、粒径は約23nmである。また、X線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
(TFT素子の特性評価)
比較例5に比べオン電流が大きく、Vg=10Vの時には、Id=1×10−3A程度の電流が流れている。また、出力特性から電界効果移動度を算出したところ、飽和領域において約20cm/Vsの電界効果移動度が得られ、比較例5に比べ、約40倍高い値が得られた。またトランジスタのオン・オフ比も、10超と、比較例5に比べ、2桁程度高い値が得られた。また、サブスレショルド領域の立ち上がり特性も良好で、S値は約0.8V/decと、比較例5に比べ約1/2の値を示した。
このように、本実施例の酸化インジウム薄膜をスタガ構造のTFT活性層に用いた場合、特にゲート絶縁膜と活性層との界面特性が大きく改善され、特性に優れたTFTが実現できた。
(実施例5)
本発明に係わる製造方法によるTFT素子の第5実施例を図2を用いて説明する。
まず、プラスチック基板10に、活性層11として、酸化インジウム膜を形成した。
本実施例では、アルゴン酸素混合雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット(材料源)としては、In組成を有する焼結体(純度99.9%)を用い、投入RFパワーは20Wとした。ターゲットと基板との距離は約12cmである。酸化インジウム膜は、4×10−1Paのアルゴン雰囲気中で成膜され、導入酸素分圧は1×10−2Paとした。成膜時の基板温度は25℃、成膜速度は3nm/minとした。また、酸化インジウム成膜後に膜面に入射角0.5度の条件でX線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファス膜であることが確認された。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約5nmの膜厚を有するチタン層と、約100nmの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極12・ドレイン電極13を形成した。
次に、スパッタリング法により作製された酸化インジウム膜を200℃のオゾン中紫外線照射雰囲気で1時間、熱処理を行った。得られた膜に対し、4探針測定を行ったところ、抵抗率は約500Ωcmであることが分かった。また、膜面に入射角0.5度の条件でX線回折を測定したところ、Inの回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。さらに、X線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.4nmであり、膜厚は約20nmであることが分かった。SEM観察により、酸化インジウム膜の粒径は約12nm、RBS分析によりインジウムと酸素の原子組成比率(O/In)は、1.3〜1.7の範囲であることが分かった。
次にゲート絶縁膜14として用いる酸化シリコン膜を電子ビーム蒸着法により約90nm成膜した後、その上にチタン層と金層を順次積層し、フォトリソグラフィ法とリフトオフ法によりゲート電極15を形成した。チャネル長は10μmで、チャネル幅は150μmとした。
(比較例6)
チャネル層を除いては上記実施例5と同様の構成とした。酸化インジウム膜は、1×10−1Paの酸素ガス雰囲気中で抵抗加熱蒸着法により成膜される。インジウムペレットを蒸発源とし、蒸発源から基板までの距離は約30cmとした。作製された酸化インジウムの膜厚は約20nm、成膜時の基板温度は25℃とした。またソース・ドレイン電極形成後に、200℃のオゾン中紫外線照射雰囲気で1時間、熱処理を行った。熱処理後の酸化インジウム膜の抵抗率は5kΩcm、Rrmsは約2.5nm、粒径は約23nmである。また、X線回折により、作製した酸化インジウム膜は結晶化していることが確認された。
(TFT素子の特性評価)
比較例6に比べオン電流が大きく、Vg=10Vの時には、Id=1×10−4A程度の電流が流れている。また、出力特性から電界効果移動度を算出したところ、飽和領域において約15cm/Vsの電界効果移動度が得られ、比較例6に比べ、約20倍高い値が得られた。またトランジスタのオン・オフ比も、10超と、比較例6に比べ、2桁程度高い値が得られた。また、サブスレショルド領域の立ち上がり特性も良好で、S値は約1.1V/decと、比較例6に比べ約1/2の値を示した。
このように、本実施例の酸化インジウム薄膜をスタガ構造のTFT活性層に用いた場合、特にゲート絶縁膜と活性層との界面特性が大きく改善され、特性に優れたTFTが実現できた。
(実施例6)
本発明に係わる製造方法によるTFT素子の第6実施例を図1を用いて説明する。
本実施例ではゲート電極15としてリンドープされたシリコン基板を用い、ゲート絶縁膜14には約100nmの熱シリコン酸化膜を用いた。この熱シリコン酸化膜上に、活性層11として、酸化インジウム膜を形成した。
本実施例では、アルゴン雰囲気中でのスパッタリング成膜および大気中での熱処理を行うことにより、酸化インジウム膜を形成した。
ターゲット(材料源)としては、In組成を有する焼結体(純度99.9%)を用い、投入RFパワーは20Wとした。ターゲットと基板との距離は約12cmとした。酸化インジウム膜は、4×10−1Paのアルゴン雰囲気中で成膜され、導入酸素分圧は0Paとした。成膜時の基板温度は25℃、成膜速度は5nm/minとした。また、酸化インジウム成膜後に膜面に入射角0.5度の条件でX線回折を測定したところ、明瞭な回折ピークは検出されず、作製した酸化インジウム膜はアモルファスであることが確認された。
その後、電子ビーム加熱蒸着法を用いて、チャネル層に近い側から、約5nmの膜厚を有するチタン層と、約100nmの膜厚を有する金層とを順次積層し、フォトリゾグラフィ法とリフトオフ法により、ソース電極12・ドレイン電極13を形成した。チャネル長は10μmで、チャネル幅は150μmであった。
次に、上記方法で作製されたTFTに対し、300℃の大気雰囲気中で1時間、熱処理を行った。酸化インジウム膜について4探針測定を行ったところ、熱処理後における抵抗率は約10Ωcmであることが分かった。また、膜面に入射角0.5度の条件でX線回折を測定したところ、Inの回折ピークが検出され、作製した酸化インジウム膜は結晶化していることが確認された。さらに、X線反射率測定、および分光エリプソ測定を行い、パターンの解析を行った結果、インジウム薄膜の平均二乗粗さ(Rrms)は約0.32nmであり、膜厚は約20nmであることが分かった。SEM観察により、酸化インジウム膜の粒径は約12nm、RBS分析によりインジウムと酸素の原子組成比率(O/In)は、1.3〜1.7の範囲であることが分かった。
(TFT素子の特性評価)
実施例4に比べオン電流が大きく、電界効果移動度が約32cm/Vsの高い値が得ることができた。特に、サブスレショルド領域の立ち上がり特性が大きく改善され、S値が約0.5V/decと、特性の優れたトランジスタを実現することができた。これは、本実施例において、チャネル層として用いる酸化インジウム膜を低抵抗となる条件で成膜しており、プラズマダメージの少ないチャネル層形成が実現されているためと考えられる。
本発明は、ガラス基板や、プラスチック基板、フィルムなどの基板上に透明薄膜トランジスタ(TFT)等を形成する装置に用いられる。
本発明の薄膜トランジスタの構成例を示す図(断面図)である。 本発明の薄膜トランジスタの構成例を示す図(断面図)である。 本発明のアモルファス酸化インジウム薄膜のX線回折スペクトルを示すグラフである。 本発明のアモルファス酸化インジウム薄膜の熱処理後のX線回折スペクトルを示すグラフである。 本発明の薄膜トランジスタの典型的なTFT特性を示すグラフである。 実施例1で作製された酸化インジウム薄膜成膜直後のX線回折スペクトルを示すグラフである。 実施例1で作製された酸化インジウム薄膜熱処理後のX線回折スペクトルを示すグラフである。 実施例1で作製された薄膜トランジスタの典型的なTFT特性を示すグラフである。 本実施例で得られた酸化インジウム膜のSEM写真である。
符号の説明
11 チャネル層(活性層)
12 ソース電極
13 ドレイン電極
14 ゲート絶縁膜
15 ゲート電極
16 密着層

Claims (5)

  1. 酸化インジウムからなる活性層を備えた薄膜トランジスタの製造方法において、
    活性層としてアモルファス酸化インジウム膜を形成する工程と、形成された前記アモルファス酸化インジウム膜に酸化雰囲気中で熱処理を加えて結晶化させる工程と、を含むことを特徴とする、薄膜トランジスタの製造方法。
  2. 前記熱処理は150℃以上450℃以下の酸化雰囲気中で行われることを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記アモルファス酸化インジウム膜がスパッタリング法によって形成されることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
  4. 前記アモルファス酸化インジウム膜を形成する工程は、前記熱処理を加えて結晶化させる工程での酸化雰囲気よりも酸素が少ない酸雰囲気中で行われることを特徴とする請求項1から3のいずれか1項に記載の薄膜トランジスタの製造方法。
  5. 前記酸化雰囲気中で熱処理を加える工程を行う前の前記アモルファス酸化インジウム膜の抵抗率が1Ωcm以下であることを特徴とする請求項1からのいずれか1項に記載の薄膜トランジスタの製造方法。
JP2006314243A 2006-11-21 2006-11-21 薄膜トランジスタの製造方法 Expired - Fee Related JP5116290B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006314243A JP5116290B2 (ja) 2006-11-21 2006-11-21 薄膜トランジスタの製造方法
TW096141623A TWI368996B (en) 2006-11-21 2007-11-05 Method for manufacturing thin film transistor
US12/447,199 US8084307B2 (en) 2006-11-21 2007-11-09 Method for manufacturing thin film transistor
PCT/JP2007/072234 WO2008062720A1 (en) 2006-11-21 2007-11-09 Method for manufacturing thin film transistor which uses an oxide semiconductor
KR1020097012785A KR101052421B1 (ko) 2006-11-21 2007-11-09 산화물 반도체를 이용한 박막 트랜지스터의 제조 방법
CN2007800431833A CN101548388B (zh) 2006-11-21 2007-11-09 制造使用氧化物半导体的薄膜晶体管的方法
EP07831964A EP2084749A1 (en) 2006-11-21 2007-11-09 Method for manufacturing thin film transistor which uses an oxide semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006314243A JP5116290B2 (ja) 2006-11-21 2006-11-21 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2008130814A JP2008130814A (ja) 2008-06-05
JP5116290B2 true JP5116290B2 (ja) 2013-01-09

Family

ID=38894020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006314243A Expired - Fee Related JP5116290B2 (ja) 2006-11-21 2006-11-21 薄膜トランジスタの製造方法

Country Status (7)

Country Link
US (1) US8084307B2 (ja)
EP (1) EP2084749A1 (ja)
JP (1) JP5116290B2 (ja)
KR (1) KR101052421B1 (ja)
CN (1) CN101548388B (ja)
TW (1) TWI368996B (ja)
WO (1) WO2008062720A1 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371605B2 (en) * 2005-03-25 2008-05-13 Lucent Technologies Inc. Active organic semiconductor devices and methods for making the same
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047063A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
TWI467663B (zh) * 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
EP2380202B1 (en) * 2008-12-24 2016-02-17 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
DE102009009337A1 (de) * 2009-02-17 2010-08-19 Evonik Degussa Gmbh Verfahren zur Herstellung halbleitender Indiumoxid-Schichten, nach dem Verfahren hergestellte Indiumoxid-Schichten und deren Verwendung
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102342672B1 (ko) * 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5507133B2 (ja) * 2009-07-03 2014-05-28 富士フイルム株式会社 ボトムゲート構造の薄膜トランジスタの製造方法
KR102365458B1 (ko) 2009-07-03 2022-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027467A1 (ja) * 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
KR20210048590A (ko) 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011033993A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105428424A (zh) * 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR101470785B1 (ko) * 2009-09-24 2014-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
WO2011036999A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2011043182A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
EP2489075A4 (en) 2009-10-16 2014-06-11 Semiconductor Energy Lab LOGIC CIRCUIT AND SEMICONDUCTOR DEVICE
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR102484475B1 (ko) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101605984B1 (ko) 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104465318B (zh) * 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR102037048B1 (ko) 2009-11-13 2019-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP5657878B2 (ja) * 2009-11-20 2015-01-21 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR20120107107A (ko) * 2009-12-04 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103985760B (zh) 2009-12-25 2017-07-18 株式会社半导体能源研究所 半导体装置
WO2011077978A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180020327A (ko) 2010-03-08 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
WO2011118509A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102859705B (zh) 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Joled 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101843871B1 (ko) * 2011-03-11 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR20140101817A (ko) * 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20130111873A (ko) 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
KR102059218B1 (ko) * 2012-05-25 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
KR20130137851A (ko) 2012-06-08 2013-12-18 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물, 산화물 반도체를 포함하는 박막 트랜지스터 기판, 그리고 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 방법
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
TWI611463B (zh) 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR101914835B1 (ko) * 2016-11-18 2018-11-02 아주대학교산학협력단 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터
CN111081873A (zh) * 2019-11-18 2020-04-28 天津大学 一种高透明度柔性薄膜晶体管及制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP3797317B2 (ja) * 2002-05-30 2006-07-19 住友金属鉱山株式会社 透明導電性薄膜用ターゲット、透明導電性薄膜およびその製造方法、ディスプレイ用電極材料、有機エレクトロルミネッセンス素子
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TW200511589A (en) 2003-07-25 2005-03-16 Hewlett Packard Development Co Transistor including a deposited channel region having a doped portion
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4544518B2 (ja) * 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5294565B2 (ja) * 2006-03-17 2013-09-18 キヤノン株式会社 発光素子及び発光素子の製造方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
TW200837959A (en) 2008-09-16
US20090269880A1 (en) 2009-10-29
CN101548388B (zh) 2010-11-17
EP2084749A1 (en) 2009-08-05
US8084307B2 (en) 2011-12-27
JP2008130814A (ja) 2008-06-05
TWI368996B (en) 2012-07-21
KR101052421B1 (ko) 2011-07-28
WO2008062720A1 (en) 2008-05-29
CN101548388A (zh) 2009-09-30
KR20090086602A (ko) 2009-08-13

Similar Documents

Publication Publication Date Title
JP5116290B2 (ja) 薄膜トランジスタの製造方法
JP5127183B2 (ja) アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
KR101078509B1 (ko) 박막 트랜지스터의 제조 방법
JP5241143B2 (ja) 電界効果型トランジスタ
US8026506B2 (en) Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same
KR100889796B1 (ko) 비정질 산화물을 사용한 전계 효과 트랜지스터
Grover et al. Thin-film transistors with transparent amorphous zinc indium tin oxide channel layer
JP6043244B2 (ja) 薄膜トランジスタ
JP5213429B2 (ja) 電界効果型トランジスタ
CN101611474B (zh) 非晶绝缘体膜和薄膜晶体管
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Yuan et al. Optical and electrical characterization of α-InGaZnO thin film fabricated by pulsed laser deposition for thin film transistor applications

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090323

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120611

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120727

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120730

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121016

R151 Written notification of patent or utility model registration

Ref document number: 5116290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees