JP5576849B2

JP5576849B2 - 故障検知機能付デジタル出力回路

Info

Publication number: JP5576849B2
Application number: JP2011269647A
Authority: JP
Inventors: 守稲田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2011-12-09
Filing date: 2011-12-09
Publication date: 2014-08-20
Anticipated expiration: 2031-12-09
Also published as: JP2013121169A

Description

本発明はデジタル出力回路に関し、例えば高信頼性、高稼働率が要求される鉄道システムを構成するデジタル出力回路に関し、特に簡易な構成で、負荷に対して誤出力することなく、故障検知が可能なデジタル出力回路に関するものである。

社会のインフラストラクチャーの基幹である鉄道システムは、高い信頼性、稼働率が要求され、突発的な事故や故障が発生した場合においてもシステムを速やかに復旧させることが要請される。

この鉄道システムの高信頼性、高稼働率を実現するために、システムを構成する部品の故障有無を常に監視し、万一部品の故障を発見した場合には、速やかに該故障部品を新しい部品に交換し、システム全体の不稼働時間を最小限に保つ設計が必要不可欠である。

また、鉄道信号制御システムに用いられ、信号機や転轍機といった現場機器を実際に制御する役割を担うデジタル出力回路においても、故障部品を速やかに検出することが要請される。

このようなデジタル出力回路を実現する手段として、直流出力回路を構成するスイッチ素子の出力側に電圧検知回路を接続する構成が一般に用いられる。

例えば、複数のスイッチ素子を直列に接続し、各々のスイッチ素子の出力側に電圧センサを接続してスイッチ素子の故障を検出する直流出力回路において、前記直流出力回路の負極側出力に共通系スイッチ素子を接続し、一つのスイッチ素子が故障した場合でも、その故障スイッチ素子を検知し得るように構成した故障検知機能を持つ直流出力回路である（特許文献１）。

この直流出力回路は、スイッチ素子をオン制御した時に電圧検知回路が電圧有りを検知、及びスイッチ素子をオフ制御した時に電圧検知回路が電圧無を検知した場合、スイッチ素子は正常、逆にスイッチ素子をオン制御した時に電圧検知回路が電圧無を検知、及びスイッチ素子をオフ制御した時に電圧検知回路が電圧有りを検知した場合はスイッチ素子が故障したと判定するものである。

係る直流出力回路によれば、スイッチ素子の制御状態と電圧検知回路の直流検知電圧によってスイッチ素子の故障を確実に検知することが可能であり、極めて有効な手段である。

特開２０００８−２２６６２０号公報

しかし、その反面、スイッチ素子の制御に手順が必要であり、またスイッチ素子が多数（３個）必要とするなど制御のための制御手段が複雑化し、経済的に課題があった。

本発明は、係る点に鑑み、その目的は、簡易な構成で、かつ負荷に対して誤出力することがなく、スイッチ素子の故障検知が任意のタイミングで可能な、デジタル出力回路を提供することにある。

上記目的を達成するため、本発明は、例えば直流電源と負荷との間に配置されたスイッチ素子をオン制御することによって負荷に直流電圧を印加するデジタル出力回路において、前記スイッチ素子の出力側に前記負荷と並列にコンデンサを接続し、且つ前記スイッチ素子の入力側に抵抗と交流電源の直列回路と該交流電源の交流電圧を検知する電圧検知回路から構成され、前記スイッチ素子の故障有無を検知する故障検知回路を接続したデジタル出力回路である。

本発明は、例えば前記電圧検知回路が、前記交流電源の電圧を検知する電圧検知部と、該電圧検知部の検知電圧が、閾値電圧より高いか低いかを判定し、高いと判定した場合、前記スイッチ素子が正常と判断し、低いと判定した場合、異常と判断する異常／正常判断部からなるデジタル出力回路である。

本発明は、例えばさらに前記スイッチ素子の出力側に前記直流電源の直流電圧を検知する第２の電圧検知回路から構成され、前記第２の電圧検知回路により、前記スイッチ素子の故障有無を検知する故障検知回路を接続し、前記負荷と前記コンデンサ間に双方向阻止型ツェナーダイオードを接続し、該双方向阻止型ツェナーダイオードの阻止電圧を、前記コンデンサの両端電圧よりも大きく設定したデジタル出力回路である。

また、本発明は、例えば直流電源と負荷との間に配置されたスイッチ素子をオン制御することによって負荷に直流電圧を印加するデジタル出力回路において、前記スイッチ素子の出力端に前記負荷と並列にコンデンサを接続し、且つ前記スイッチ素子の入力側に抵抗と交流電源の直列回路と該交流電源の交流電圧を検知する第１の電圧検知回路から構成され、また前記スイッチ素子の出力側に前記直流電源の直流電圧を検知する第２の電圧検知回路から構成され、前記第１、第２の電圧検知回路により、前記スイッチ素子の故障有無を検知する故障検知回路を接続し、前記負荷と前記コンデンサ間に双方向阻止型ツェナーダイオードを接続し、該双方向阻止型ツェナーダイオードの阻止電圧を、前記コンデンサの両端電圧よりも大きく設定したデジタル出力回路である。

本発明によれば、簡易な構成で、しかも負荷に対して誤出力することがなく、スイッチ素子の故障検知が任意のタイミングで行うことが可能なデジタル出力回路を提供することができる。

図１は本発明のデジタル出力回路の基本構成を示す回路図である。図２は本発明の電圧検知回路の一構成例を示す機能ブロック図である。図３はデジタル出力回路が正常か故障かを判断する制御手順を説明するためのフロー図である。図４は本発明を利用したデジタル出力回路の一具体例を示す電子回路図である。図５は図３の電圧検知回路５および１１の構成例を示す機能ブロック図である。図６はデジタル出力回路の操作制御手順を説明するためのフロー図である。

以下発明の実施形態について、鉄道制御システムに適用されるデジタル出力回路を例に図面を参照して説明する。

図１は本発明のデジタル出力回路の基本構成を示す回路図、図２は本発明の電圧検知回路の一構成例を示す機能ブロック図、図３はデジタル出力回路が正常か故障かを判断する制御手順を説明するためのフロー図である。

図１において、１は直流電源、２は交流電源、３は抵抗、４は交流電源２をデジタル出力回路に接続したり、該接続を切り離したりする切り替えスイッチ、５は電圧検知回路、６は負荷８へ電圧を印加する、しないを制御するスイッチ素子、７はコンデンサ、８は負荷である。

直流電源１と負荷８の間には、切り替えスイッチ４とスイッチ素子６が直列に接続されている。また、電圧検知回路５、コンデンサ７および交流電源２と抵抗３の直列回路が並列に接続されている。

コンデンサ７はスイッチ素子６の後段側に位置し、負荷に並列接続され、交流電源２と抵抗３の直列回路は、前段側に配置され、それらの間には電圧検知回路５が配置されている。

交流電源２と抵抗３の直列回路の一端は切り替えスイッチ４の一方の固定端子に接続され、他端は直流電源１の負極側に接続されている。

電圧検知回路５の一端は、直流電源１の正極側の切り替えスイッチ４とスイッチ素子６の可動接点側に接続され、他端は直流電源１の負極側に接続されている。切り替えスイッチ４の他端は直流電源１の正極側に接続され、スイッチ素子６の固定端子は負荷８の一端側に接続されている。

電圧検知回路５はスイッチ素子６に異常や故障などが生じたとき、直流電源１や交流電源２の電圧を検知し、該電圧検知をもってスイッチ素子６の異常や故障などを判定するものであって、図２に示す如く、電圧を検知する電圧検知部５１および該電圧検知部の検知電圧が所定の閾値を超えているか否かを判定し、スイッチ素子６の異常／故障などを判断する故障判定部５２を備えている。

ここで、交流電源２と抵抗３の直流回路と電圧検知回路５はスイッチ素子６の故障有無を検知する故障検知回路を構成している。故障検知回路の動作については後述する。

係る構成の如く、回路の状態、つまり切り替えスイッチ４を直流電源１または交流電源２側に切り替えた状態において、スイッチ素子６に故障が発生したとき、その故障を適確に検知することができる。この故障検知は、例えばスイッチ素子６が異常発生によりオフした場合には、直流電源１または交流電源２の電圧が閾値電圧より高いか低いかを判定することにより行うことができる。

以下、そのスイッチ素子６の故障検知操作、手順について説明する。まず、切り替えスイッチ４を交流電源２側に切り替えた状態とする。

この場合は電圧検知回路５の電圧検知部５１が交流電源２の電圧を検知し、異常（故障）／正常判定部５２が図３に示すように、スイッチ素子６がオフ（ステップＳ４０１）したとき、電圧検知回路５の検知電圧が、所定の閾値電圧より高いと判定（ステップＳ４０２）した場合には、正常と判断し、閾値電圧より低いと判定した場合には、異常と判断（Ｓ４０３）する。

スイッチ素子６がオン（ステップＳ４０４）したときは、逆に、検知電圧が閾値電圧より低いと判定（ステップＳ４０５）した場合した場合には、正常と判断し（ステップＳ４０６）、閾値電圧より高いと判定（ステップＳ４０５）した場合には、異常と判断（ステップＳ４０３）する。

一連の故障検知操作、制御手順の中で、負荷８に対しては抵抗３とコンデンサ７のインピーダンスの比で決まる電圧しか印加されない。このため抵抗３の抵抗値、コンデンサ７の静電容量、交流電源２の周波数を適切に選定すれば、負荷８に印加される電圧が負荷８を誤動作させないようにすることが可能となる。これにより、リレー１０の故障に伴って、負荷８が誤動作することはない。

図４は本発明を利用したデジタル出力回路の一具体例を示す電子回路図、図５は図３の電圧検知回路５および１１の構成例を示す機能ブロック図、図６はデジタル出力回路の操作制御手順を説明するためのフロー図である。

図４において、９、１０はリレーを示し、該リレーは負荷８に対する出力を制御するものであって、図１の切り替えスイッチ４、スイッチ素子６に相当する。リレー９、１０は半導体リレーでも、機械接点式リレーでもよい。

リレー９、１０はＣＰＵの励磁オン／オフ制御部を含むリレー制御回路１３により、制御される。このリレー制御回路１３は、連動装置と呼ばれるシステムにおいて、信号機や踏み切りといった機器を制御するために使用されるものである。例えば、本リレー制御回路１３が信号灯制御に用いられる場合、同図のＣＰＵは連動装置の制御部（連動論理部）から通信ネットワーク経由で伝送される指示を受け、リレー９、１０を励磁し、信号を点灯制御する。一連の動作は連動装置の動作論理（例えば侵入してくる列車を検知したら赤信号を点灯するなど）に従って自動的に実行される。

１１はリレー１０の後段で、コンデンサ７の前段の位置に並列接続された電圧検知回路である。該電圧検知回路１１は直流電源１の直流電圧有無を検知するものであり、図５に示すように直流電源１の電圧有無を検知する直流電圧有無検知部１１２および該検知電圧の検知状態からスイッチ素子の異常／故障などを判定、判断する異常（故障）／正常判定部１１１を備えている。その動作については後述する。

１２は負荷８に直列に接続された双方向阻止型ツェナーダイオードである。その他は図１、図２と同一なので、同一部分には同一番号を付してその説明は省略する。

ここで、双方向阻止型ツェナーダイオード１２は、例えば、回路定数を
抵抗３：１００ｋΩ
コンデンサ７：１μＦ
交流電源１００Ｖ５０Ｈｚ
に設定すれば、コンデンサ７の両端電圧は約３Ｖ（実効値）になり、このときのピーク電圧を考慮し、ツェナーダイオード１２は余裕を見て５Ｖのものを選定する。

以下、このデジタル出力回路の操作、制御手順について、図６を参照して説明する。

まず、デジタル出力回路をオフ制御する場合には、リレー９，１０を共に励磁しない。リレー９、１０の励磁はリレー制御回路１３（ＣＰＵの励磁オン／オフ制御部）をもって行う。

係る状態において、電圧検知回路５の電圧検知部５１が交流電源２の電圧を検知し、異常（故障）／正常判定部５２が図６に示すステップＳ５０２にて、該検知電圧が所定の閾値電圧よりも高いと判定した場合には、回路は正常と判断する。

また、電圧検知回路５の異常（故障）／正常判定部５２が図６に示すステップＳにて、所定の閾値電圧よりも低いと判定した場合には、リレー９、１０、交流電源２、抵抗３、電圧検知回路５のいずれか、または複数に異常があると判断する。

特に、リレー１０が短絡故障している場合は、交流電源２、抵抗３、コンデンンサ７、リレー１０から構成される閉回路に交流電流が流れ、コンデンサ７の両端には抵抗３とコンデンサ７のインピーダンスの比で定まる交流電圧が印加される。

このとき、コンデンサ７の両端電圧よりも双方向阻止型ツェナーダイオード１２の阻止電圧を大きく設計しておけば、負荷８に交流電圧が印加されることを防止でき、リレー１０の故障に伴って、負荷８が誤動作することはない。

デジタル出力回路をオン制御する場合は、まずリレー９を励磁する。この結果電圧検知回路５の電圧検知部５１は直流電源１が出力する直流電圧を検知する。もし電圧検知回路５の電圧検知部５１が直流電圧を検知しない場合は、直流電源１、リレー９、電圧検知回路５のいずれか一つ、または複数の故障と判断することができる。

次に、リレー１０を励磁する。このときは、電圧検知回路１１の直流電圧有無検知部１１２で直流電圧を検知し、図６に示すように異常（故障）／正常判定部１１１をもって、デジタル出力回路が正常に出力を行なったと判断する。

ここで電圧検知回路１１の直流電圧有無検知部１１２が直流電圧を検知しなければ、コンデンサ７あるいは負荷８側の故障と判断する。

以上述べた本発明の実施例によれば、デジタル出力回路を構成する各部品の健全性を確認した上で出力を行なうが可能となる。また、故障検知を行なう手順の中で負荷を誤動作させるようなことは解消できる。

デジタル出力回路の各部品の故障有無を判断する必要なシステムであるならば、鉄道用制御システムに特定する必要なく、応用可能である。

１直流電源
２交流電源
３抵抗
４切り替えスイッチ
５電圧検知回路
６スイッチ素子
７コンデンサ
８負荷
９リレー
１０リレー
１１電圧検知回路
１２双方向阻止型ツェナーダイオード
１３リレー制御回路

Claims

直流電源と負荷との間に配置されたスイッチ素子をオン制御することによって前記負荷に直流電圧を印加するデジタル出力回路において、
前記スイッチ素子の出力側に前記負荷と並列にコンデンサを接続し、且つ前記スイッチ素子の入力側に前記スイッチ素子の故障有無を検知する故障検知回路を接続し、前記故障検知回路は、抵抗と交流電源の直列回路と該交流電源の交流電圧を検知する電圧検知回路から構成されることを特徴とするデジタル出力回路。
請求項１に記載のデジタル出力回路において、前記電圧検知回路が、前記交流電源の電圧を検知する電圧検知部と、該電圧検知部の検知電圧が、閾値電圧より高いか低いかを判定し、高いと判定した場合、前記スイッチ素子が正常と判断し、低いと判定した場合、異常と判断する異常／正常判断部からなることを特徴とするデジタル出力回路。
請求項１に記載のデジタル出力回路において、さらに前記スイッチ素子の出力側に前記直流電源の直流電圧を検知する第２の電圧検知回路から構成され、前記第２の電圧検知回路により、前記スイッチ素子の故障有無を検知する故障検知回路を接続し、
前記負荷と前記コンデンサ間に双方向阻止型ツェナーダイオードを接続し、該双方向阻止型ツェナーダイオードの阻止電圧を、前記コンデンサの両端電圧よりも大きく設定したことを特徴とするデジタル出力回路。
直流電源と負荷との間に配置されたスイッチ素子をオン制御することによって前記負荷に直流電圧を印加するデジタル出力回路において、
前記スイッチ素子の出力端に前記負荷と並列にコンデンサを接続し、且つ
前記スイッチ素子の入力側に故障検知回路を接続し、当該故障検知回路は、抵抗と交流電源の直列回路と該交流電源の交流電圧を検知する第１の電圧検知回路と、前記スイッチ素子の出力側に前記直流電源の直流電圧を検知する第２の電圧検知回路とから構成されて、前記第１、第２の電圧検知回路により、前記スイッチ素子の故障有無を検知し、
前記負荷と前記コンデンサ間に双方向阻止型ツェナーダイオードを接続し、該双方向阻止型ツェナーダイオードの阻止電圧を、前記コンデンサの両端電圧よりも大きく設定した
ことを特徴とするデジタル出力回路。