JP5545106B2 - 増幅回路とそれを有する無線受信装置 - Google Patents
増幅回路とそれを有する無線受信装置 Download PDFInfo
- Publication number
- JP5545106B2 JP5545106B2 JP2010175213A JP2010175213A JP5545106B2 JP 5545106 B2 JP5545106 B2 JP 5545106B2 JP 2010175213 A JP2010175213 A JP 2010175213A JP 2010175213 A JP2010175213 A JP 2010175213A JP 5545106 B2 JP5545106 B2 JP 5545106B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- maximum input
- input amplitude
- amplifier
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Description
ゲイン制御信号と最大入力振幅制御信号に基づいて,前記ソース接地トランジスタのゲート幅と,前記可変電流源の電流値と,前記可変抵抗負荷の抵抗値とを制御する増幅器制御回路とを有し,
前記増幅器制御回路は,前記ゲイン制御信号と最大入力振幅制御信号とにそれぞれ比例して前記電流値を制御し,前記ゲイン制御信号に比例して且つ前記最大入力振幅制御信号に反比例して前記ゲート幅を制御し,前記ゲイン制御信号と最大入力振幅制御信号にかかわらず前記抵抗値を一定にする第1の制御を行う。
G=R×(dIds/dVgs)
となり,数1に従えば,ゲインGは,
IB=G*V1dB/2Rα
β=αRG/V1dB
したがって,図6のようにG≧G0においてR=一定に制御すると,電流IBは,ゲインGに比例し最大入力振幅V1dBに比例して制御し,βに対応するゲート幅は,ゲインGに比例し最大入力振幅V1dBに反比例して制御すればよいことがわかる。その場合,抵抗Rは一定値R0に制御される。
V1dB=V1dB0*(G0/G1)*(KV1dB/KV1dB0) (数5)
V1dB=V1dB0+(G0/G1)+(KV1dB/KV1dB0) (但しdB表記の場合)
である。ここで,V1dB0,G0,KV1dB0はそれぞれの基準値である。
UDR=VRF/(VIF/GIF)=VRF*GIF/VIF
UDR=VRF+GIF−VIF (但しdB表記の場合)
そして,最大入力振幅増減制御回路34は,上記の割合UDRの増加,減少に対応して最大入力振幅増減制御信号KV1dBを増加,減少させると共に,KV1dBの増加,減少に合わせてRFターゲット信号RFTもそれぞれ増加,減少する。例えば,KV1dBの最大値をKV1dBmaxとすると,割合UDRの許容できる最大値をUDRmaxとすると,KV1dBを3段階で制御する場合は,以下のとおりUDRに基づいてKV1dBが制御される。
KV1dB=KV1dBmax (UDRmax>UDR>UDRmax/2の場合)
KV1dB=KV1dBmax/2 (UDRmax/2>UDR>UDRmax/4の場合)
KV1dB=KV1dBmax/4 (UDRmax/4>UDRの場合)
上記をdB表記すれば,以下のとおりである。
KV1dB=KV1dBmax (UDRmax>UDR>UDRmax-6dBの場合)
KV1dB=KV1dBmax-6dB (UDRmax-6dB >UDR>UDRmax-12dBの場合)
KV1dB=KV1dBmax-12dB (UDRmax-12dB>UDRの場合)
また,RFターゲットレベルRFTの最大値をRFTmaxとすると,最大入力振幅増減制御回路34は,RFターゲットレベルRFTを,KV1dBの増減に合わせて以下のように増減する。
RFT=RFTmax*(KV1dB/KV1dBmax)
RFT=RFTmax+(KV1dB−KV1dBmax) (dB表記の場合)
つまり,最大入力振幅増減制御回路34は,KV1dBの増減に対応してRFターゲットレベルRFTも同様に増減させる。
(KV1dB/KV1dB0)=(V1dB/V1dB0)*(G1/G0) (数6)
よって,最大入力振幅増減制御回路34は,希望波に対する妨害波の比UDR(妨害波の有無)に基づいて,最大入力振幅増減KV1dBを制御し特性A,B上での制御を行う。その時,最大入力振幅増減制御回路34は,KV1dBの増減に合わせてRFターゲットレベルRFTも増減する。このRFターゲットレベルRFTに基づいて,RFゲイン制御回路28はゲインG1を制御して増幅器制御回路14に出力する。そして,最大入力振幅算出回路36は,ゲインG1とKV1dBとに基づいて数5により最大入力振幅V1dBを算出し,増幅器制御回路14に出力する。
図10は,第2の実施の形態における受信装置の構成図である。図1の第1の実施の形態と異なる構成は,最大入力振幅増減制御回路34が最大入力振幅増減制御信号KV1dBを直接増幅器制御回路15に出力することと,増幅器制御回路15がゲインG1とKV1dBとに基づいて,抵抗制御信号R_CN,電流制御信号I_CN,ゲート幅制御信号β_CNを生成することである。それ以外の構成は図1と同じである。
入力信号がゲートに入力され可変ゲート幅を有するソース接地トランジスタと,前記ソース接地トランジスタのドレインと電源との間に設けられた可変電流源と,前記ドレインと可変電流源との接続ノードに接続された出力端子と,前記出力端子と基準直流電源との間に設けられた可変抵抗負荷とを有する増幅器と,
ゲイン制御信号と最大入力振幅制御信号に基づいて,前記ソース接地トランジスタのゲート幅と,前記可変電流源の電流値と,前記可変抵抗負荷の抵抗値とを制御する増幅器制御回路とを有し,
前記増幅器制御回路は,
前記ゲイン制御信号と最大入力振幅制御信号とにそれぞれ比例して前記電流値を制御し,前記ゲイン制御信号に比例して且つ前記最大入力振幅制御信号に反比例して前記ゲート幅を制御し,前記ゲイン制御信号と最大入力振幅制御信号にかかわらず前記抵抗値を一定にする第1の制御を行う増幅回路。
付記1において,
前記増幅制御回路は,前記ゲイン制御信号が基準ゲイン以上の場合は,前記第1の制御を行い,
前記ゲイン制御信号が前記基準ゲイン未満の場合は,前記最大入力振幅制御信号に比例して前記電流値を制御し,前記最大入力振幅制御信号に反比例して前記ゲート幅を制御し,前記ゲイン制御信号に比例して前記抵抗値を制御する第2の制御を行う増幅回路。
入力信号がゲートに入力され可変ゲート幅を有するソース接地トランジスタと,前記ソース接地トランジスタのドレインと電源との間に設けられた可変電流源と,前記ドレインと可変電流源との接続ノードに接続された出力端子と,前記出力端子と基準直流電源との間に設けられた可変抵抗負荷とを有する増幅器と,
ゲイン制御信号と最大入力振幅制御信号に基づいて,前記ソース接地トランジスタのゲート幅と,前記可変電流源の電流値と,前記可変抵抗負荷の抵抗値とを制御する増幅器制御回路とを有し,
前記増幅器制御回路は,
前記最大入力振幅制御信号に比例して前記電流値を制御し,前記最大入力振幅制御信号に反比例して前記ゲート幅を制御し,前記ゲイン制御信号に比例して前記抵抗値を制御する増幅回路。
付記1,2または3において,更に,
前記出力端子に生成される第1の出力信号の信号レベルを所望のターゲットレベルに保つように前記ゲイン制御信号を生成し,当該ゲイン制御信号を前記増幅器制御回路に出力する第1のゲイン制御回路を有する増幅回路。
入力信号がゲートに入力され可変ゲート幅を有するソース接地トランジスタと,前記ソース接地トランジスタのドレインと電源との間に設けられた可変電流源と,前記ドレインと可変電流源との接続ノードに接続された出力端子と,前記出力端子と基準直流電源との間に設けられた可変抵抗負荷とを有する増幅器と,
ゲイン制御信号と,当該ゲイン制御信号と最大入力振幅制御信号の積に比例する最大入力振幅増減制御信号とに基づいて,前記ソース接地トランジスタのゲート幅と,前記可変電流源の電流値と,前記可変抵抗負荷の抵抗値とを制御する増幅器制御回路とを有し,
前記増幅器制御回路は,
前記最大入力振幅増減制御信号に比例して前記電流値を制御し,前記ゲイン制御信号の2乗に比例して且つ前記最大入力振幅増減制御信号に反比例して前記ゲート幅を制御し,前記ゲイン制御信号と最大入力振幅増減制御信号にかかわらず前記抵抗値を一定にする第1の制御を行う増幅回路。
付記5において,
前記増幅制御回路は,前記ゲイン制御信号が基準ゲイン以上の場合は,前記第1の制御を行い,
前記ゲイン制御信号が前記基準ゲイン未満の場合は,前記最大入力振幅増減制御信号に比例し前記ゲイン制御信号に反比例して前記電流値を制御し,前記最大入力振幅増減制御信号に反比例し前記ゲイン制御信号に比例して前記ゲート幅を制御し,前記ゲイン制御信号に比例して前記抵抗値を制御する第2の制御とを行う増幅回路。
入力信号がゲートに入力され可変ゲート幅を有するソース接地トランジスタと,前記ソース接地トランジスタのドレインと電源との間に設けられた可変電流源と,前記ドレインと可変電流源との接続ノードに接続された出力端子と,前記出力端子と基準直流電源との間に設けられた可変抵抗負荷とを有する増幅器と,
ゲイン制御信号と,当該ゲイン制御信号と最大入力振幅制御信号の積に比例する最大入力振幅増減制御信号とに基づいて,前記ソース接地トランジスタのゲート幅と,前記可変電流源の電流値と,前記可変抵抗負荷の抵抗値とを制御する増幅器制御回路とを有し,
前記増幅器制御回路は,
前記最大入力振幅増減制御信号に比例し前記ゲイン制御信号に反比例して前記電流値を制御し,前記最大入力振幅増減制御信号に反比例し前記ゲイン制御信号に比例して前記ゲート幅を制御し,前記ゲイン制御信号に比例して前記抵抗値を制御する増幅回路。
付記5,6または7において,更に,
前記出力端子に生成される第1の出力信号の信号レベルを所望のターゲットレベルに保つように前記ゲイン制御信号を生成し,当該ゲイン制御信号を前記増幅器制御回路に出力する第1のゲイン制御回路を有する増幅回路。
付記1〜4のいずれかに記載の増幅回路と,
前記増幅回路の第1の出力信号にローカルクロックを乗算するミキサと,
前記ミキサの第2の出力信号の低周波成分を通過させるチャネル選択フィルタと,
前記ミキサの第2の出力信号の信号レベルと前記チャネル選択フィルタを通過した第3の出力信号の信号レベルとに基づいて求められる妨害波の希望波に対する比が低くなるに従い最大入力振幅増減制御信号を低くすると共に前記ターゲットレベルを低くし,前記比が高くなるに従い前記最大入力振幅増減制御信号を高くすると共に前記ターゲットレベルを高くする最大入力振幅増減制御回路と,
前記最大入力振幅増減制御信号に比例し前記ゲイン制御信号に反比例する前記最大入力振幅制御信号を生成する最大入力振幅生成回路とを有する受信装置。
付記9において,
更に,前記チャネル選択フィルタの第3の出力信号を増幅する第2の増幅器と,
前記第2の増幅器の第4の出力信号を所望のレベルにするよう第2のゲイン制御信号を生成し前記第2の増幅器に供給する第2のゲイン制御回路と,
前記最大入力振幅増減制御回路は,前記第2の出力信号の信号レベルと前記第3の出力信号の信号レベルに加えて前記第2のゲイン制御信号とに基づいて,前記妨害波の希望波に対する比を求める受信装置。
付記5〜8のいずれかに記載の増幅回路と,
前記増幅回路の第1の出力信号にローカルクロックを乗算するミキサと,
前記ミキサの第2の出力信号の低周波成分を通過させるチャネル選択フィルタと,
前記ミキサの第2の出力信号の信号レベルと前記チャネル選択フィルタを通過した第3の出力信号の信号レベルとに基づいて求められる妨害波の希望波に対する比が低くなるに従い最大入力振幅増減制御信号を低くすると共に前記ターゲットレベルを低くし,前記比が高くなるに従い前記最大入力振幅増減制御信号を高くすると共に前記ターゲットレベルを高くする最大入力振幅増減制御回路とを有する受信装置。
付記11において,
更に,前記チャネル選択フィルタの第3の出力信号を増幅する第2の増幅器と,
前記第2の増幅器の第4の出力信号を所望のレベルにするよう第2のゲイン制御信号を生成し前記第2の増幅器に供給する第2のゲイン制御回路と,
前記最大入力振幅増減制御回路は,前記第2の出力信号の信号レベルと前記第3の出力信号の信号レベルに加えて前記第2のゲイン制御信号とに基づいて,前記妨害波の希望波に対する比を求める受信装置。
14:増幅器制御回路 28:RFゲイン制御回路
34:最大入力振幅増減制御回路 36:最大入力振幅算出回路
G1:ゲイン V1dB:最大入力振幅
KV1dB:最大入力振幅増減 RFT:ターゲットレベル
Claims (6)
- 入力信号がゲートに入力され可変ゲート幅を有するソース接地トランジスタと,前記ソース接地トランジスタのドレインと電源との間に設けられた可変電流源と,前記ドレインと可変電流源との接続ノードに接続された出力端子と,前記出力端子と基準直流電源との間に設けられた可変抵抗負荷とを有する増幅器と,
ゲイン制御信号と最大入力振幅制御信号に基づいて,前記ソース接地トランジスタのゲート幅と,前記可変電流源の電流値と,前記可変抵抗負荷の抵抗値とを制御する増幅器制御回路とを有し,
前記増幅器制御回路は,
前記ゲイン制御信号と最大入力振幅制御信号とにそれぞれ比例して前記電流値を制御し,前記ゲイン制御信号に比例して且つ前記最大入力振幅制御信号に反比例して前記ゲート幅を制御し,前記ゲイン制御信号と最大入力振幅制御信号にかかわらず前記抵抗値を一定にする第1の制御を行う増幅回路。 - 入力信号がゲートに入力され可変ゲート幅を有するソース接地トランジスタと,前記ソース接地トランジスタのドレインと電源との間に設けられた可変電流源と,前記ドレインと可変電流源との接続ノードに接続された出力端子と,前記出力端子と基準直流電源との間に設けられた可変抵抗負荷とを有する増幅器と,
ゲイン制御信号と最大入力振幅制御信号に基づいて,前記ソース接地トランジスタのゲート幅と,前記可変電流源の電流値と,前記可変抵抗負荷の抵抗値とを制御する増幅器制御回路とを有し,
前記増幅器制御回路は,
前記最大入力振幅制御信号に比例して前記電流値を制御し,前記最大入力振幅制御信号に反比例して前記ゲート幅を制御し,前記ゲイン制御信号に比例して前記抵抗値を制御する増幅回路。 - 入力信号がゲートに入力され可変ゲート幅を有するソース接地トランジスタと,前記ソース接地トランジスタのドレインと電源との間に設けられた可変電流源と,前記ドレインと可変電流源との接続ノードに接続された出力端子と,前記出力端子と基準直流電源との間に設けられた可変抵抗負荷とを有する増幅器と,
ゲイン制御信号と,当該ゲイン制御信号と最大入力振幅制御信号の積に比例する最大入力振幅増減制御信号とに基づいて,前記ソース接地トランジスタのゲート幅と,前記可変電流源の電流値と,前記可変抵抗負荷の抵抗値とを制御する増幅器制御回路とを有し,
前記増幅器制御回路は,
前記最大入力振幅増減制御信号に比例して前記電流値を制御し,前記ゲイン制御信号の2乗に比例して且つ前記最大入力振幅増減制御信号に反比例して前記ゲート幅を制御し,前記ゲイン制御信号と最大入力振幅増減制御信号にかかわらず前記抵抗値を一定にする第1の制御を行う増幅回路。 - 入力信号がゲートに入力され可変ゲート幅を有するソース接地トランジスタと,前記ソース接地トランジスタのドレインと電源との間に設けられた可変電流源と,前記ドレインと可変電流源との接続ノードに接続された出力端子と,前記出力端子と基準直流電源との間に設けられた可変抵抗負荷とを有する増幅器と,
ゲイン制御信号と,当該ゲイン制御信号と最大入力振幅制御信号の積に比例する最大入力振幅増減制御信号とに基づいて,前記ソース接地トランジスタのゲート幅と,前記可変電流源の電流値と,前記可変抵抗負荷の抵抗値とを制御する増幅器制御回路とを有し,
前記増幅器制御回路は,
前記最大入力振幅増減制御信号に比例し前記ゲイン制御信号に反比例して前記電流値を制御し,前記最大入力振幅増減制御信号に反比例し前記ゲイン制御信号に比例して前記ゲート幅を制御し,前記ゲイン制御信号に比例して前記抵抗値を制御する増幅回路。 - 請求項1または2において,更に,
前記出力端子に生成される第1の出力信号の信号レベルを所望のターゲットレベルに保つように前記ゲイン制御信号を生成し,当該ゲイン制御信号を前記増幅器制御回路に出力する第1のゲイン制御回路を有する増幅回路。 - 請求項5に記載の増幅回路と,
前記増幅回路の第1の出力信号にローカルクロックを乗算するミキサと,
前記ミキサの第2の出力信号の低周波成分を通過させるチャネル選択フィルタと,
前記ミキサの第2の出力信号の信号レベルと前記チャネル選択フィルタを通過した第3の出力信号の信号レベルとに基づいて求められる妨害波の希望波に対する比が低くなるに従い最大入力振幅増減制御信号を低くすると共に前記ターゲットレベルを低くし,前記比が高くなるに従い前記最大入力振幅増減制御信号を高くすると共に前記ターゲットレベルを高くする最大入力振幅増減制御回路と,
前記最大入力振幅増減制御信号に比例し前記ゲイン制御信号に反比例する前記最大入力振幅制御信号を生成する最大入力振幅生成回路とを有する受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010175213A JP5545106B2 (ja) | 2010-08-04 | 2010-08-04 | 増幅回路とそれを有する無線受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010175213A JP5545106B2 (ja) | 2010-08-04 | 2010-08-04 | 増幅回路とそれを有する無線受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039212A JP2012039212A (ja) | 2012-02-23 |
JP5545106B2 true JP5545106B2 (ja) | 2014-07-09 |
Family
ID=45850752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010175213A Expired - Fee Related JP5545106B2 (ja) | 2010-08-04 | 2010-08-04 | 増幅回路とそれを有する無線受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5545106B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057745A (ja) * | 2003-07-22 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器 |
JP5215676B2 (ja) * | 2008-01-16 | 2013-06-19 | シャープ株式会社 | 可変利得増幅器 |
-
2010
- 2010-08-04 JP JP2010175213A patent/JP5545106B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012039212A (ja) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8779860B2 (en) | Power amplifier | |
US8258869B2 (en) | Low noise amplifier with current bleeding branch | |
US6882226B2 (en) | Broadband variable gain amplifier with high linearity and variable gain characteristic | |
US20090124227A1 (en) | Automatic gain control circuit | |
WO2011111140A1 (ja) | 可変利得増幅器 | |
JP4902250B2 (ja) | 可変利得増幅器 | |
US7795979B2 (en) | Automatic gain control circuit and low noise amplifying circuit | |
US7358816B2 (en) | Variable gain amplifier | |
US20150280672A1 (en) | Low noise amplifier and receiver | |
US20090072905A1 (en) | Variable gain amplifier having wide gain variation and wide bandwidth | |
TWI508433B (zh) | 應用於無線接收器的放大器與相關方法 | |
US7560992B2 (en) | Dynamically biased amplifier | |
WO2016152267A1 (ja) | 増幅器および電子回路 | |
US20080311867A1 (en) | Mos resistance controlling device, mos attenuator and radio transmitter | |
CN106033953A (zh) | 包络跟踪放大器以及具有该包络跟踪放大器的放大电路 | |
US20110090010A1 (en) | Variable gain amplification device | |
KR100413182B1 (ko) | 차동 선형 증폭기 | |
JP5545106B2 (ja) | 増幅回路とそれを有する無線受信装置 | |
US10236851B2 (en) | Wide bandwidth variable gain amplifier and exponential function generator | |
JP4937366B2 (ja) | 増幅器、及び通信装置 | |
JP2011182191A (ja) | 半導体集積回路装置及び送受信システム | |
US20120286860A1 (en) | Systems and Methods for Minimizing Phase Deviation and/or Amplitude Modulation (AM)-to-Phase Modulation (PM) Conversion for Dynamic Range, Radio Frequency (RF) Non-Linear Amplifiers | |
WO2016097709A1 (en) | Differential comparator | |
US10819289B1 (en) | Signal processing circuit | |
US7639085B2 (en) | Automatic gain control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5545106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |