[go: up one dir, main page]

JP5532680B2 - Soiウェーハの製造方法およびsoiウェーハ - Google Patents

Soiウェーハの製造方法およびsoiウェーハ Download PDF

Info

Publication number
JP5532680B2
JP5532680B2 JP2009128234A JP2009128234A JP5532680B2 JP 5532680 B2 JP5532680 B2 JP 5532680B2 JP 2009128234 A JP2009128234 A JP 2009128234A JP 2009128234 A JP2009128234 A JP 2009128234A JP 5532680 B2 JP5532680 B2 JP 5532680B2
Authority
JP
Japan
Prior art keywords
wafer
soi
oxide film
base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009128234A
Other languages
English (en)
Other versions
JP2010278160A (ja
Inventor
徹 石塚
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2009128234A priority Critical patent/JP5532680B2/ja
Publication of JP2010278160A publication Critical patent/JP2010278160A/ja
Application granted granted Critical
Publication of JP5532680B2 publication Critical patent/JP5532680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Description

本発明は、シリコン単結晶ウェーハをシリコン酸化膜を介して貼り合わせて作製するSOI(Silicon On Insulator)ウェーハとその製造方法に関し、より詳しくは、ベースウェーハに抵抗率が100Ω・cm以上の高抵抗率ウェーハを使用したSOIウェーハとその製造方法に関する。
携帯端末の普及により、通信インターフェースを主目的としたRF(Radio Frequency;高周波)デバイスが注目されており、今後急速に発展すると考えられている。
例えば、携帯端末の場合、SOIウェーハを使用すると、リーク電流の低減による消費電力の低下のメリットがある。更に、System on a Chip(SoC)などにより、RFデバイスを組み込むことも考えられているが、RFトランジスタの特性上でも、SOIウェーハを用いることで、デバイス間のクロストークを減少させるメリットがある。
ここで、クロストークとは、デバイス間の望まれざる電気信号の伝播のことであり、デバイスの配線間のキャパシタや、あるいはウェーハを通して、信号がやりとりされることを示すものである。ウェーハの抵抗率が高くなればなるほどクロストークは少なくなるが、実際にはデバイス形成部のウェーハ抵抗率を極端に高くすることは出来ない。
しかし、SOIウェーハを使用すると、SOI層とベースウェーハの間に埋め込み酸化膜層(BOX層)が存在するため、クロストークを低減することが出来る。
また、BOX層の下地となるベースウェーハにはデバイスを形成しないために、デバイス形成上の制限を受けずに高抵抗率ウェーハを使用することが出来、これによってRF特性を向上させることが出来る。
上記のように、RFデバイス向けにSOIウェーハを使用する際、高抵抗率ウェーハをベースウェーハに使用するとRF特性が向上する。しかし、高抵抗率のベースウェーハを用いた場合、BOX層とベースウェーハとの界面に反転層が生じるケースがあり、このような場合、高抵抗率ウェーハを使用した効果が減少することとなる。
その対策として、BOX層とベースウェーハとの界面の界面準位密度(Dit)を高くして、キャリアを準位にトラップさせて反転層による特性劣化を防止する技術が開示されている。
このような技術として、例えば、BOX層とベースウェーハの界面にポリシリコン層や窒化酸化物のような中間層を導入して、反転層が形成されないようにして、良好なRF特性のSOIウェーハを得ることができる技術が知られている(例えば特許文献1、2参照)。
しかし、このような技術は、SOIウェーハの製造工程が複雑になるだけでなく、ボイドやブリスターなどの貼り合わせ界面の欠陥が発生しやすくなるといったデメリットがあった。
特表2007−507093号公報 特表2007−507100号公報
そこで、本発明は、SOIウェーハの作製工程自体を複雑にすることなく、BOX層(埋め込み酸化膜)とベースウェーハの界面のキャリアをトラップする界面準位密度(Dit)が高いSOIウェーハとその製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、少なくとも、シリコン単結晶からなるベースウェーハの表面にシリコン酸化膜を形成し、該シリコン酸化膜を介して前記ベースウェーハとシリコン単結晶からなるボンドウェーハとを貼り合わせ、該ボンドウェーハを薄膜化してSOI層を形成するSOIウェーハの製造方法において、前記ベースウェーハとして、抵抗率が100Ω・cm以上であり、かつ、前記ボンドウェーハと貼り合わせる側の表面の表面粗さ(Ra)が0.1μm以上のものを用いることを特徴とするSOIウェーハの製造方法を提供する。
ウェーハと酸化膜界面での界面準位密度(Dit)は、界面すなわち酸化膜成長時のウェーハ表面の表面粗さに依存する。すなわち、ウェーハ表面の面粗さが悪い場合には界面準位の数は増加する。従って、抵抗率が100Ω・cm以上で、かつ貼り合わせ面側の表面粗さが0.1μm以上となっている表面を有するシリコン単結晶ウェーハをベースウェーハとして用い、またベースウェーハにシリコン酸化膜を形成することによって、シリコン酸化膜とベースウェーハとの界面の界面準位密度(Dit)の高いSOIウェーハを製造することができる。
また、BOX層とベースウェーハの界面にポリシリコン層や窒化酸化物のような中間層を導入するSOIウェーハの製造方法に比べて、低コストで、かつ高品質のSOIウェーハの製造方法とすることができる。
ここで、前記ベースウェーハとして、CWウェーハ(化学エッチングウェーハ)を用いることが好ましい。
上述のように、ウェーハと酸化膜界面での界面準位密度(Dit)は、界面すなわち酸化膜成長時のウェーハ表面の表面粗さに依存する。そして、ウェーハの作製途中段階においては、ウェーハの面粗さが悪い段階が存在する。従って、鏡面研磨を行って完成させた研磨済みであるPWウェーハではなく、CWウェーハに対して酸化膜成長を行うことで、高い界面準位密度(Dit)の酸化膜界面のSOIウェーハを、面粗さを増加させるような追加の工程を追加することなく面粗さが大きなシリコン単結晶ウェーハを得ることができ、製造コストの低減も図ることができる。
また、前記ベースウェーハの表面にシリコン酸化膜を形成した後に、前記ボンドウェーハとの貼り合わせ面となる側の前記シリコン酸化膜の表面を研磨することが好ましい。
ここで、ベースウェーハの貼り合わせる側の表面面粗さが悪い場合には、それに伴って酸化膜表面の面粗さも悪化する場合がある。そして、貼り合わせSOIウェーハの場合においては、貼り合わせ面の面粗さの悪化は貼り合わせ強度の劣化の原因となり、SOIウェーハ作製の障害となる場合がある。
しかし、貼り合わせる側のシリコン酸化膜の表面を研磨することで、貼り合わせ後の状態が非常に良好な程度まで貼り合わせ面の面粗さを改善することができ、更に高品質なSOIウェーハの製造が可能となる。
この場合においても、通常のシリコン単結晶ウェーハ作製の途中工程段階から、最終研磨して酸化膜成長する、という手順を逆転して、酸化膜を形成してから最終研磨する、という順序になるだけであって工程数が増加せず、SOIウェーハの製造工程自体を複雑にすることなく、界面準位密度(Dit)の高いSOIウェーハを提供することが可能となる。
また、本発明では、少なくともSOI層とシリコン酸化膜とベースウェーハとを具備するSOIウェーハであって、前記ベースウェーハは、抵抗率が100Ω・cm以上であるシリコン単結晶からなり、かつ前記ベースウェーハと前記シリコン酸化膜との界面の表面粗さ(Ra)が、0.1μm以上であることを特徴とするSOIウェーハを提供する。
このように、抵抗率が100Ω・cm以上のベースウェーハを用い、かつベースウェーハとシリコン酸化膜との界面の表面粗さ(Ra)が、0.1μm以上のSOIウェーハとすることによって、ベースウェーハとシリコン酸化膜との界面の界面準位密度(Dit)が高く、キャリアをトラップしやすいRFデバイスの製造に特に好適なSOIウェーハとすることができる。
また、BOX層とベースウェーハの界面にポリシリコン層や窒化酸化物のような中間層を設けていないため、構造が簡易で製造が容易であり、安価ながら高品質のSOIウェーハとなっている。
ここで、前記ベースウェーハとして、CWウェーハ(化学エッチングウェーハ)が用いられたものとすることが好ましい。
この場合、インゴット作製、スライス、ラッピング、エッチング、研磨とのシリコン単結晶ウェーハの製造工程を終えて完成された鏡面研磨ウェーハ(PWウェーハ)に対して面粗さを増加させる追加工程を行ったシリコン単結晶ウェーハではなく、工程途中であるエッチング後のCWウェーハをベースウェーハとして作製されたSOIウェーハとすることができるため、製造工程自体は複雑ではなく非常に簡易であり、それでありながら界面準位密度(Dit)の高い低コストのSOIウェーハを提供することができる。
また、前記シリコン酸化膜は、前記ベースウェーハの表面に形成されたものであり、かつ前記ボンドウェーハと貼り合わされる側の表面は、研磨されたものとすることが好ましい。
このように、シリコン酸化膜は、ベースウェーハの表面に形成されたものであり、かつボンドウェーハと貼り合わせる側の表面が、研磨されたSOIウェーハとすることによって、ボンドウェーハとの界面の密着性が高い、すなわち貼り合わせ強度が強いSOIウェーハとすることができる。
このように、本発明によれば、例えば、ウェーハ作製の工程途中で表面粗さが0.1μm以上と大きいウェーハに酸化膜成長を行った高抵抗率(100Ω・cm以上)のシリコン単結晶ウェーハをベースウェーハとして使用することで、SOI作製工程自体を複雑にすることなく、BOX層とベースウェーハとの界面における界面準位密度(Dit)の高いSOIウェーハやその製造方法を提供することが出来る。
本発明のSOIウェーハの構造の一例を示した概略図である。 本発明のSOIウェーハの製造工程の一例を示した工程フローである。 実施例・比較例の評価用SOIウェーハの製造工程を示した工程フローである。
以下、本発明についてより具体的に説明する。
前述のように、SOIウェーハの作製工程自体を複雑にすることなく、BOX層(埋め込み酸化膜)とベースウェーハの界面のキャリアをトラップする界面準位密度(Dit)が高いSOIウェーハとその製造方法の開発が待たれていた。
そこで、本発明者らは、BOX層とベースウェーハの界面に中間層を形成することなく界面準位密度(Dit)を高くすることのできるSOIウェーハの構造やその製造方法について鋭意検討を重ねた。
その結果、本発明者らは、ベースウェーハに、シリコン酸化膜を介してボンドウェーハと貼り合わされる側の表面の表面粗さ(Ra)が0.1μm以上であり、また抵抗率が100Ω・cm以上のシリコン単結晶ウェーハを用い、またベースウェーハの表面にシリコン酸化膜を形成することによって、BOX層とベースウェーハの界面の界面準位密度(Dit)が高いSOIウェーハを従来とほぼ同じ製造工程によって効率よく得られることを知見し、本発明を完成させた。
以下、本発明について図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。図1は本発明のSOIウェーハの構造の一例を示した概略図である。
本発明のSOIウェーハ9は、図1に示すように、少なくとも、SOI層7と、シリコン酸化膜であるBOX層3と、ベースウェーハ2とを有するものである。
そしてベースウェーハ2は、抵抗率が100Ω・cm以上のシリコン単結晶からなるものであり、かつベースウェーハ2とBOX層3との界面の表面粗さ(Ra)が0.1μm以上のものである。
尚、図1ではシリコン酸化膜3はベースウェーハ2の全面を覆っているが、特にこれに限定されず、少なくともSOI層7とベースウェーハ2との間に存在していればよい。
このように、ベースウェーハとシリコン酸化膜との界面の表面粗さ(Ra)が0.1μm以上であり、ベースウェーハが抵抗率が100Ω・cm以上のシリコン単結晶ウェーハであれば、BOX層とベースウェーハとの界面に生じた反転層の影響を低減するための界面準位密度(Dit)が高いSOIウェーハとすることができる。すなわち、キャリアをトラップしやすく、よって反転層が形成されたことによって発生するRF特性の劣化を抑制できる、つまりRF特性の良好なSOIウェーハとなっている。
また、シリコン単結晶ウェーハと酸化膜によって構成されたものであるため、結晶性が良好であり、また、構造自体も複雑なものではなく、通常のSOIウェーハと同じものとなっているため、低コストで歩留り良く製造することができるSOIウェーハとなっている。
ここで、ベースウェーハ2として、CWウェーハ(化学エッチングウェーハ)が用いられたものとすることができる。
シリコン単結晶ウェーハの製造工程の途中で得られるCWウェーハは、鏡面研磨工程を行っていないウェーハであるため、安価に得ることができる。また、界面準位の数が十分に高い程度に表面が荒れているため、このようなCWウェーハがベースウェーハとして用いられたSOIウェーハは、ベースウェーハとシリコン酸化膜との界面の界面準位密度(Dit)が高いものとなっている。
また、シリコン単結晶ウェーハの製造工程の途中のウェーハを用いる以外は従来とほぼ同じ製造工程で製造することができるため、新規工程を追加する必要もなく、製造が非常に容易でありながら高品質なSOIウェーハとすることができるという利点も有するものである。
また、BOX層3であるシリコン酸化膜は、ベースウェーハ2の表面に形成されたものであり、かつBOX層3は、SOI層7(SOI層7を薄膜化する前のボンドウェーハ)と貼り合わされる側の表面が、研磨されたものとすることができる。
このように、BOX層であるシリコン酸化膜が、ベースウェーハの表面に形成されたものであれば、ベースウェーハとの界面の界面準位密度(Dit)が高いSOIウェーハとすることができる。また、シリコン酸化膜のボンドウェーハと貼り合わせる側の表面が、研磨されたもののため、ボンドウェーハとの密着性が非常に高い、つまり貼り合わせ強度が強いSOIウェーハとなっている。
このような本発明のSOIウェーハは以下のような工程によって製造することができ、以下にその一例を示すが、本発明のSOIウェーハの製造方法は以下に限定されるものではない。
図2は本発明のSOIウェーハの製造方法の工程の一例を示す工程フローである。
(工程a:ウェーハの準備)
まず、図2(a)に示すように、ボンドウェーハ1及びベースウェーハ2を準備する。
ここで、ボンドウェーハ1にシリコン単結晶ウェーハを、ベースウェーハ2として抵抗率が100Ω・cm以上、かつボンドウェーハ1と貼り合わせる側の表面の表面粗さ(Ra)が0.1μm以上のシリコン単結晶ウェーハを準備する。
ここで、ベースウェーハ2の抵抗率は1000Ω・cm以上とすることが好ましいが、抵抗率の上限は特に限定されず、10Ω・cmや10Ω・cmあるいはそれ以上であってもよい。
また、ボンドウェーハと貼り合わせる側の表面の表面粗さ(Ra)が0.1μmより小さい場合、界面準位密度(Dit)が十分に高くならないため、ベースウェーハのボンドウェーハとの貼り合わせ表面の表面粗さは0.1μm以上とする。
そして、ベースウェーハ2として、CWウェーハ(化学エッチングウェーハ)を用いることができる。
シリコン単結晶ウェーハの作製途中段階においては、界面準位の数が多く、反転層の形成を抑制するのに好都合な程度に表面が荒れており、また貼り合わせに障害が発生しない程度に荒れている段階が存在し、化学エッチング後のCWウェーハがちょうどその条件を満たす。
従って、CWウェーハをベースウェーハとして用い、その後そのCWウェーハの表面に酸化膜を形成することによって、既に鏡面研磨を行って完成させたPWウェーハの表面粗さを荒らす処理を行う場合に比べて、研磨工程と面粗し工程を省略することができるため、ウェーハの製造コストの大幅な低減を図ることができる。しかも、界面準位密度(Dit)の高いSOIウェーハを容易に得られ、非常に好適である。
尚、鏡面研磨を行う前のウェーハ表面(面粗さが悪い状態)としては、上述のように化学エッチングが行われたCWウェーハを用いることが好ましいが、面粗さが悪く、Raが0.1μm以上であればCWウェーハに限定されず、例えば、ラッピングウェーハや平面研削ウェーハであってもよい。
また、この化学エッチングには、主に酸エッチングとアルカリエッチングがある。
エッチング面の面粗さ(すなわち、CW面の面粗さ)は酸エッチングの方が小さいことが知られており、また、エッチング条件(エッチング液組成、液温度など)によって形成されるエッチング面の面粗さは異なるが、いずれの場合でも、CWウェーハの表面粗さ(Ra)は、概ね、0.1μmから0.3μmの範囲内の値を有し、界面準位の数が十分に多く、かつ貼り合わせに支障をきたさない程度の表面粗さを有するシリコン単結晶ウェーハとなっている。
(工程b:シリコン酸化膜(BOX層)形成)
次に、図2(b)に示すように、ベースウェーハ2にシリコン酸化膜3を形成する。
(工程c:イオン注入)
次に、図2(c)に示すように、ボンドウェーハ1の一方の主表面に、水素イオンまたは希ガスイオンの少なくとも1種類を注入して、イオン注入層4を形成する。
ここで、ベースウェーハ2上のシリコン酸化膜3の形成工程の後から、次工程の貼り合わせ工程の前に、ボンドウェーハ1との貼り合わせ面となる側のシリコン酸化膜の表面の研磨を行うことができる。
ベースウェーハの貼り合わせる側の表面の面粗さが悪い場合には、それに伴って酸化膜表面の面粗さも悪化して、ボンドウェーハとの貼り合わせ強度が弱くなり、ボイド等が発生して、歩留りが低下するなどの問題が発生することがある。
しかし、貼り合わせる側のシリコン酸化膜の表面に対して研磨を行うことによって、貼り合わせ不良の発生率を大幅に低減することができ、界面準位密度(Dit)の高いSOIウェーハを製造することができる。
(工程d:貼り合わせ)
その後、図2(d)に示すように、ボンドウェーハ1とベースウェーハ2とを、ボンドウェーハ1のイオン注入層4が形成された側の表面と、ベースウェーハ2の表面粗さが0.1μm以上の側の面とを貼り合わせ面としてシリコン酸化膜3を介して密着させて貼り合わせる。
(工程e:剥離)
その後、図2(e)に示すように、先に形成したイオン注入層4にてボンドウェーハ1を剥離し、ベースウェーハ2の上にBOX層3を挟んでSOI層7が形成されており、イオン注入ダメージ層8を有する貼り合わせ基板6と、剥離後のボンドウェーハ5とを得る。この剥離後のボンドウェーハ5は、剥離面の欠陥を除去した後にボンドウェーハとして再使用することができる。
なお、この薄膜化には、室温で貼り合わせた後に、必要に応じて500℃程度の低温熱処理を行って剥離を行った後、結合強度を高めるための結合熱処理工程(f)を行うという工程順となる。また、このとき、貼り合わせるウェーハ表面をプラズマ処理することにより活性化したのちに貼り合わせることにより、前記500℃程度の熱処理を行うことなく、機械的な応力により前記イオン注入層で剥離する方法を用いることもできる。
(工程f:結合熱処理)
その後、図2(f)に示すように、貼り合わせ基板6に対して結合熱処理を行うことができる。例えば、酸化性あるいは不活性ガス雰囲気下、1000℃〜1200℃、10分〜6時間の熱処理を行うことで二枚のウェーハを強固に結合することができる。
(工程g:平坦化処理)
その後、図2(g)に示すように、結合熱処理を行った貼り合わせ基板6のSOI層7の表面のイオン注入ダメージ層8を除去するために、SOI層7に対して平坦化処理を行うことで、SOIウェーハ9を得る。
この平坦化処理としては、例えば、化学機械的研磨(CMP)や高温熱処理を行うことができる。
このように、本発明のSOIウェーハの製造方法では、構造が容易でありながら、結晶性が良好であり、かつ界面準位密度(Dit)を高くすることによって、キャリアをトラップさせることができる。従って、高抵抗率のベースウェーハの反転層による電気特性の劣化を抑制することができるSOIウェーハを歩留り良く低コストで製造することができる。
尚、上記例示ではイオン注入剥離法によってSOIウェーハを製造する場合を例にして説明したが、SOI層の薄膜化の方法はもちろんこれに限定されず、ボンドウェーハを研削・研磨などによって薄膜化させることによってSOIウェーハを製造することもできる。また、上記例示ではベースウェーハのみに酸化膜を形成したが、ボンドウェーハの表面にも酸化膜を形成して貼り合わせを行うこともできる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1・比較例1)
まず、200mmの直径の同一インゴットから切り出した結晶面方位<100>のシリコン単結晶ウェーハのうち、化学エッチング後であるCWウェーハ(フッ酸、硝酸、酢酸の混酸エッチング液による化学エッチング後:Ra=0.11μm)に酸化膜を形成したもの、鏡面研磨後であるPWウェーハ(Ra=0.25nm)に酸化膜を形成したもの、の2種類を準備した。形成した酸化膜は100nmとした。尚、CWウェーハの表面粗さRaは、(株)小松研究所製の表面粗さ測定機を用いて測定し、PWウェーハの表面粗さRaは、AFMにより10μm角で測定した結果である。このウェーハの酸化膜に対し、電極をつけてCV測定を行った。そのCV測定のカーブから界面準位密度(Dit)を評価した。その結果を表1に示す。表中の界面準位密度(Dit)の単位は、[1/cm/eV]である。
また、結晶面方位<110>のシリコン単結晶ウェーハに対しても上述の処理を行い、同様の評価を行った。その結果も表1に示す。
Figure 0005532680
表1に示すように、CWウェーハは、PWウェーハに比べて、結晶面方位によらずシリコン単結晶とシリコン酸化膜の界面の界面準位密度(Dit)が10〜20%程度上昇することがわかった。
[SOIウェーハの作製]
そして、図2に示すようなSOIウェーハの製造方法によってSOIウェーハを製造した。
ベースウェーハとしては、直径300mm、p型、面方位(100)、抵抗率1000Ω・cmのCZシリコン単結晶インゴットから切り出し、表面を混酸エッチングによって処理したCWウェーハ(実施例1:Ra=0.11μm)と、そのシリコン単結晶ウェーハに鏡面研磨を行ったPWウェーハ(比較例1:Ra=0.25nm)を準備し、その表面にBOX層として150nmの酸化膜を熱処理にて形成した。
一方、ボンドウェーハは、直径300mm、p型、面方位(100)、抵抗率100Ω・cmのCZシリコン単結晶インゴットから切り出し、混酸エッチング、鏡面研磨を行ったシリコン単結晶ウェーハを準備した。そしてボンドウェーハの表面から水素イオンを注入し、内部にイオン注入層を形成した。
その後、ボンドウェーハのイオン注入を行った表面とベースウェーハの酸化膜表面とを貼り合わせ、剥離熱処理を行ってイオン注入層で剥離し、厚さが150nmのSOI層を有するSOIウェーハを作製した。
その後、SOI層の剥離面の平坦化処理を行い、RFデバイスを形成するためのSOIウェーハ(SOI層70nm)を完成させた。
[界面準位密度(Dit)の測定]
一方、BOX層とベースウェーハとの界面の界面準位密度(Dit)を測定する目的で、上記[SOIウェーハの作製]で用いたボンドウェーハ及びベースウェーハと同一仕様のシリコン単結晶ウェーハを各々用意した。
ただし、上記SOIウェーハの構造を模擬すべく、図3に示した評価用SOIウェーハの製造工程フローのように、ボンドウェーハとして準備したシリコン単結晶ウェーハをベースウェーハ(仮)21、ベースウェーハとして準備したウェーハをボンドウェーハ(仮)22とし、また水素イオン注入は150nmのシリコン酸化膜3が形成されたボンドウェーハ(仮)22に行ってイオン注入層14を形成し、ベースウェーハ(仮)21との貼り合わせ、熱処理を行ってイオン注入層14で剥離し、厚さが150nmのSOI層17を形成し、その後、結合熱処理、平坦化処理を行ってSOI層17を70nmまで減厚して評価用SOIウェーハ19を作製した。
そして、特開2006−13100号公報に記載されているような、水銀プローブ12をSOI層17に接触させてBOX層とSOI層界面の電気特性の評価を行うことのできる擬似MOSFET法により、SOI層17とBOX層3の界面(すなわち、図2の[SOIウェーハの作製]で作製したSOIウェーハ9のBOX層3とベースウェーハ2の界面と構造的に等価)における界面準位密度(Dit)を測定した。
このような評価用SOIウェーハ19の界面準位密度(Dit)の測定をした結果、ベースウェーハとしてPWウェーハを用いた比較例1の評価用SOIウェーハの界面準位密度(Dit)は6.0×1011/cm/eVであったのに対し、CWウェーハを用いた実施例1の評価用SOIウェーハ界面準位密度(Dit)は、7.1×1011/cm/eVであり、20%近くの増加が確認された。
しかし、比較例1のSOIウェーハは良好な貼り合わせが行われ、ボイドフリーであったが、実施例1のSOIウェーハでは少数ながらボイドが発生していた。
(実施例2)
実施例1のSOIウェーハの製造方法において、CWウェーハを酸化して形成した酸化膜の表面に対して研磨を行って、表面を平坦化した(実施例2)以外は実施例1と同様のSOIウェーハの製造方法でSOIウェーハを製造した。
研磨後のシリコン酸化膜表面の表面粗さをAFMにより10μm角で測定すると、Ra=0.25nmであった。
そして実施例2のSOIウェーハは、ボイドフリーとなった。
以上に示したように、本発明によれば、SOIウェーハの製造工程自体を複雑にすることなく、BOX層とベースウェーハの界面にキャリアをトラップする界面準位密度(Dit)の高いSOIウェーハを提供することができることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…ボンドウェーハ、 2…ベースウェーハ、
3…BOX層(シリコン酸化膜)、 4,14…イオン注入層、 5…剥離後のボンドウェーハ、 6…貼り合わせ基板、 7,17…SOI層、 8…イオン注入ダメージ層、
9…SOIウェーハ、
12…水銀プローブ、 19…評価用SOIウェーハ、 21…ベースウェーハ(仮)、 22…ボンドウェーハ(仮)。

Claims (4)

  1. 少なくとも、シリコン単結晶からなるベースウェーハの表面にシリコン酸化膜を形成し、該シリコン酸化膜を介して前記ベースウェーハとシリコン単結晶からなるボンドウェーハとを貼り合わせ、該ボンドウェーハを薄膜化し、前記ベースウェーハの表面に埋め込み酸化膜層とSOI層が順次形成されたSOIウェーハの製造方法において、
    前記ベースウェーハとして、抵抗率が100Ω・cm以上であり、かつ、前記ボンドウェーハと貼り合わせる側の表面の表面粗さ(Ra)が0.1μm以上のものを用い、
    前記ベースウェーハの表面に前記シリコン酸化膜を熱処理にて形成した後に、前記ボンドウェーハとの貼り合わせ面となる側の前記シリコン酸化膜の表面を研磨し、該シリコン酸化膜を介して前記ベースウェーハと前記ボンドウェーハとを貼り合わせ、該ボンドウェーハを薄膜化することで、
    前記ベースウェーハと前記埋め込み酸化膜層との界面の表面粗さ(Ra)が、0.1μm以上であるSOIウェーハを製造することを特徴とするSOIウェーハの製造方法。
  2. 前記ベースウェーハとして、CWウェーハ(化学エッチングウェーハ)を用いることを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 少なくとも、ベースウェーハ上に、埋め込み酸化膜層とSOI層が順次形成されたSOIウェーハであって、
    前記ベースウェーハは、抵抗率が100Ω・cm以上であるシリコン単結晶からなり、
    かつ前記ベースウェーハと前記埋め込み酸化膜層との界面の表面粗さ(Ra)が、0.1μm以上であり、
    前記埋め込み酸化膜層は、前記ベースウェーハの表面に熱処理により形成されたものであり、かつ前記ボンドウェーハと貼り合わされる側の表面は、研磨されたものであることを特徴とするSOIウェーハ。
  4. 前記ベースウェーハとして、CWウェーハ(化学エッチングウェーハ)が用いられたものであることを特徴とする請求項3に記載のSOIウェーハ。
JP2009128234A 2009-05-27 2009-05-27 Soiウェーハの製造方法およびsoiウェーハ Active JP5532680B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009128234A JP5532680B2 (ja) 2009-05-27 2009-05-27 Soiウェーハの製造方法およびsoiウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009128234A JP5532680B2 (ja) 2009-05-27 2009-05-27 Soiウェーハの製造方法およびsoiウェーハ

Publications (2)

Publication Number Publication Date
JP2010278160A JP2010278160A (ja) 2010-12-09
JP5532680B2 true JP5532680B2 (ja) 2014-06-25

Family

ID=43424868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009128234A Active JP5532680B2 (ja) 2009-05-27 2009-05-27 Soiウェーハの製造方法およびsoiウェーハ

Country Status (1)

Country Link
JP (1) JP5532680B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112204A (zh) * 2015-01-23 2017-08-29 信越半导体株式会社 贴合式soi晶圆的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201403501PA (en) 2011-12-22 2014-09-26 Shinetsu Chemical Co Composite substrate
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
JP5942948B2 (ja) * 2013-09-17 2016-06-29 信越半導体株式会社 Soiウェーハの製造方法及び貼り合わせsoiウェーハ
WO2015125722A1 (ja) * 2014-02-21 2015-08-27 信越化学工業株式会社 複合基板
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP6100200B2 (ja) 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP6102823B2 (ja) * 2014-05-14 2017-03-29 信越半導体株式会社 Soi基板の評価方法
JP6208646B2 (ja) 2014-09-30 2017-10-04 信越化学工業株式会社 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
JP6353814B2 (ja) 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
FR3110282B1 (fr) 2020-05-18 2022-04-15 Soitec Silicon On Insulator Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences
FR3110283B1 (fr) 2020-05-18 2022-04-15 Soitec Silicon On Insulator Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866263B2 (ja) * 1992-09-17 1999-03-08 三菱マテリアルシリコン株式会社 半導体基板の製造方法
JP2001085648A (ja) * 1999-07-15 2001-03-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法および貼り合わせウエーハ
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
EP1665367A2 (en) * 2003-09-26 2006-06-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP5272329B2 (ja) * 2007-05-22 2013-08-28 信越半導体株式会社 Soiウエーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112204A (zh) * 2015-01-23 2017-08-29 信越半导体株式会社 贴合式soi晶圆的制造方法
CN107112204B (zh) * 2015-01-23 2020-08-14 信越半导体株式会社 贴合式soi晶圆的制造方法

Also Published As

Publication number Publication date
JP2010278160A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
JP5532680B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2009231376A (ja) Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法
JP3395661B2 (ja) Soiウエーハの製造方法
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
CN107112204B (zh) 贴合式soi晶圆的制造方法
JPWO2003049189A1 (ja) 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
TW201705382A (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
WO2001048825A1 (fr) Procédé de production de tranche collée
CN106062924A (zh) 贴合式晶圆的制造方法
US9824891B1 (en) Method of manufacturing the thin film
JP2000331899A (ja) Soiウェーハの製造方法およびsoiウェーハ
WO2002050912A1 (en) Production method for soi wafer and soi wafer
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP2016201454A (ja) Soiウェーハの製造方法
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JP5541136B2 (ja) 貼り合わせsoiウエーハの製造方法
JP6070487B2 (ja) Soiウェーハの製造方法、soiウェーハ、及び半導体デバイス
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP2004063892A (ja) Soiウエーハおよびその製造方法
JP2004055750A (ja) Soiウェーハの製造方法
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
CN116053191B (zh) 一种绝缘体上硅衬底及其制备方法
JP5124973B2 (ja) Soiウェーハの製造方法
JP5364345B2 (ja) Soi基板の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5532680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250