JP5525197B2 - 調光回路 - Google Patents

Description

本発明は、入力するＰＷＭデータに応じて発光素子をＰＷＭ駆動する調光回路に関する。

図８に従来のＬＥＤ調光回路を示す（なお、類似の回路として特許文献１の図４参照）。１０はＰＷＭデータ（PWM_DUTY）とそのＰＷＭデータの基準クロックＣＬＫが入力して制御信号Ｓ０を出力するＰＷＭ制御回路、２０は発光素子としてのＬＥＤ、３０はＰＷＭ制御回路１０の制御信号Ｓ０によって動作がオン／オフされ、動作オン時にＬＥＤ２０に定電流ＩＬＥＤを供給する定電流回路、４０はその定電流ＩＬＥＤの値を決める基準電圧Ｖrefを備えた基準電圧回路である。

定電流回路３０は、オペアンプ３１、ＮＭＯＳのトランジスタＭＮ１、抵抗Ｒ５からなり、オペアンプ３１はＰＷＭ制御回路１０から出力する制御信号Ｓ０によって、動作のオン／オフが制御される。動作オン時には、オペアンプ３１の非反転入力端子（＋）に基準電圧回路４０の基準電圧Ｖrefが印加し、反転入力端子（−）にトランジスタＭＮ１のソースの電圧が入力することにより、ＬＥＤ２０に流れる電流ＩＬＥＤが、
ILED＝Vref/R5 ・・・・（１）
に制御される。

特開２００５−３４７１３３号公報

図９に動作のタイムチャートを示す。電流ＩＬＥＤは、ＰＷＭ制御回路１０からのＰＷＭデータに応じて、同じタイミングでオン／オフする。電流ＩＬＥＤの値は、相対値０，１で表記している。ＰＷＭ制御回路１０の調光分解能は、ＰＷＭデータの最小パルス幅（つまり、基準クロックＣＬＫの周期）で決定されるが、定電流回路３０の応答速度の制約を受けるため、最小パルス幅を短くするには限界がある。

そこで、ＰＷＭのデューティ比を大きくするため、ＰＷＭデータの周波数を下げ、最小パルス幅に対する比を上げる方法もあるが、ちらつきの原因になるため、最低周波数にも限界がある。以上の通り、時間制御のみで調光分解を上げることには、制限がある。また、分解能を上げるために、定電流回路３０の応答速度を上げる手法もあるが、消費電流を零から設定値に急激に変化させることによる突入電流の増加が問題になる。

本発明の目的は、ＰＷＭデータの最小パルス幅を短くすることなく、調光の分解能を向上させ、且つ波形の立ち上がり時の突入電流を抑制した調光回路を提供することである。

上記目的を達成するために、請求項１にかかる発明は、基準電源回路と、発光素子と、前記基準電源回路から入力する基準電圧に応じて前記発光素子に定電流を供給する定電流回路と、入力するＰＷＭデータに応じて前記定電流回路の動作をオン／オフさせるＰＷＭ制御回路とを備え、前記ＰＷＭ制御回路は、前記ＰＷＭデータの零からの立ち上がり時に、前記定電流回路の前記定電流の値を通常動作時の値の１／２倍に切り替える調光回路において、前記ＰＷＭ制御回路は、前記定電流回路から出力する定電流の値を、前記ＰＷＭデータの値が零のときは零に設定し、前記ＰＷＭデータの下位２ビットの値が００ｂで且つ前記ＰＷＭデータが零以外のときは、先頭のＰＷＭ最小パルス幅×２倍の期間は１／２倍のレベル、続くＰＷＭ最小パルス幅の期間は１倍のレベル、その後は前記ＰＷＭデータの上位ビットの値に応じた期間だけ１倍のレベルに設定し、前記ＰＷＭデータの下位２ビットの値が０１ｂのときは、先頭のＰＷＭ最小パルス幅の期間は１／２倍のレベル、その後は前記ＰＷＭデータの上位ビットの値に応じた期間だけ１倍のレベルに設定し、前記ＰＷＭデータの下位２ビットの値が１０ｂのときは、先頭のＰＷＭ最小パルス幅×２倍の期間は１／２倍のレベル、その後は前記ＰＷＭデータの上位ビットの値に応じた期間だけ１倍のレベルに設定し、前記ＰＷＭデータの下位２ビットの値が１１ｂのときは、先頭のＰＷＭ最小パルス幅の期間は１／２倍のレベル、続くＰＷＭ最小パルス幅の期間は１倍のレベル、その後は前記ＰＷＭデータの上位ビットの値に応じた期間だけ１倍のレベルに設定する、ことを特徴とする。

請求項２にかかる発明は、請求項１に記載の調光回路において、前記ＰＷＭ制御回路は、前記ＰＷＭデータの零からの立ち上がり時に、前記基準電源回路の前記基準電圧の値を通常動作時の値の１／２倍の値に切り替えることを特徴とする。

請求項３にかかる発明は、請求項１に記載の調光回路において、前記ＰＷＭ制御回路は、前記ＰＷＭデータの零からの立ち上がり時に、前記定電流回路に配置され前記定電流を設定するための抵抗の値を通常動作時の値の２倍の値に切り替えることを特徴とする。

本発明によれば、ＰＷＭデータがオフからオンに立ち上がるとき、発光素子に供給する定電流の値が、通常動作時の値の１／２倍に切り替えられるので、立ち上がりの電流変化が緩和される。これにより突入電流も抑制される。また、ＰＷＭデータの最小パルス幅が従来と同様であっても、２倍の分解能を得ることができる。

本発明の第１の実施例の調光回路の回路図である。 本発明の第２の実施例の調光回路の回路図である。 図１、図２の調光回路の概略動作の波形図である。 ＬＥＤに流れる定電流の立ち上がり波形の各種パターンの説明図である。 図１および図２のＰＷＭ信号制御回路の具体的な回路図である。 ＰＷＭデータが０９ｈの場合の図１および図２の調光回路の動作の波形図である。 ＰＷＭデータが００ｈ〜０４ｈの場合の図１および図２の調光回路の動作の波形図である。 ＰＷＭデータが０５ｈ〜０９ｈの場合の図１および図２の調光回路の動作の波形図である。 従来の調光回路の回路図である。 図８の調光回路の動作の波形図である。

図１に、本発明の第１の実施例の調光回路を示す。１０Ａは基準クロックＣＬＫとＰＷＭデータ（PWM_DUTY）が入力して制御信号Ｓ１，Ｓ２を出力するＰＷＭ制御回路である。４０Ａは基準電圧回路であり、基準電圧Ｖrefの電源と、それを分圧する抵抗Ｒ１，Ｒ２と、制御信号Ｓ１に応じて電圧Ｖrefと抵抗Ｒ１，Ｒ２による分圧電圧の一方を選択するセレクタ４１からなる。抵抗Ｒ１，Ｒ２の値は、Ｒ１＝Ｒ２である。定電流回路３０は図８で説明したものと同じであるが、上記制御信号Ｓ２によってオペアンプ３１の動作のオン／オフが制御される。

本実施例では、ＰＷＭ制御回路１０Ａから出力する制御信号Ｓ１が「Ｌ」のとき、基準電源回路４０Ａのセレクタ４１が基準電圧Ｖrefを選択し、「Ｈ」のとき、抵抗Ｒ１，Ｒ２で分圧した基準電圧1/2・Ｖrefを選択する。よって、ＬＥＤを流れる電流ＩＬＥＤの値は、制御信号Ｓ１が「Ｌ」のときは、
ＩＬＥＤ＝Vref/R5 ・・・・(2)
となり、式(1)と同じとなる。制御信号Ｓ１が「Ｈ」のときは、
ＩＬＥＤ＝1/2・Vref/R5 ・・・・(3)
と１／２倍になる。

図２に、本発明の第２の実施例の調光回路を示す。３０Ａは定電流回路であり、オペアンプ３１、ＮＭＯＳのトランジスタＭＮ１、ＰＭＯＳトランジスタＭＰ１、抵抗Ｒ３，Ｒ４からなり、オペアンプ３１はＰＷＭ制御回路１０から出力する制御信号Ｓ２によって、動作のオン／オフが制御される。抵抗Ｒ３，Ｒ４の値は、Ｒ３＝Ｒ４＝Ｒ５である。ＰＷＭ制御回路１０Ａは図１で説明したものと同じ、ＬＥＤ２０、基準電源回路４０は図８で説明したものと同じである。

本実施例では、ＰＷＭ制御回路１０Ａから出力する制御信号Ｓ１が「Ｌ」のとき、定電流回路３０ＡのトランジスタＭＰ１がオンして抵抗Ｒ４が短絡され、「Ｈ」のとき、抵抗Ｒ３，Ｒ４が接続される。よって、ＬＥＤ２０を流れる電流ＩＬＥＤの値は、Ｒ３＝Ｒ４＝Ｒ５であるので、制御信号Ｓ１が「Ｌ」のときは、
ＩＬＥＤ＝Vref/R3
＝Vref/R5 ・・・・・(4)
となり、式(1)と同じになる。制御信号Ｓ１が「Ｈ」のときは、
ＩＬＥＤ＝Vref/（R3＋R4）
＝1/2・Vref/R5 ・・・・(5)
と半分になり、式(3)と同じとなる。つまり、図１の調光回路と全く同様に動作する。

図３に図１、２の調光回路の概略動作の波形図を示す。基準クロックＣＬＫに応じて、例えば制御信号Ｓ１が「Ｈ」になり、且つ制御信号Ｓ２がＰＷＭデータで決まるパルス幅の時間だけ「Ｈ」を示すと、ＬＥＤ２０に流れる電流ＩＬＥＤの値は、制御信号Ｓ１の期間だけ１／２倍となり、その後に１倍の値となる。つまり、ＰＷＭデータがオフからオンに切り替わるとき、電流値が通常電流の１／２倍の状態を経由して切り替わる。これにより、立ち上がりの電流変化が緩和され、突入電流の抑制がされる。また、ＰＷＭデータの最小パルス幅が従来と同様であっても、２倍の分解能を得ることができる。

図４は、入力するＰＷＭデータ（PWM_DUTY)が８ビットである場合において、オフ（００ｈ）からオンに切り替わるときの電流ＩＬＥＤの値の波形パターンの組み合わせを示す図である。切り替わり時の立ち上がり波形のパターンは、ＰＷＭデータの下位２ビット（００ｂ、０１ｂ、１０ｂ、１１ｂ）に応じて、４種類の中から１個が選択される。なお、ｈは１６進数を、ｂは２進数を示す。

＜ＰＷＭデータの下位２ビットが００ｂのとき＞
まず、下位２ビットが００ｂのときのＰＷＭデータの値は、上位６ビットが００００００ｂであるときは、００ｈであり、ＩＬＥＤ＝０であるので、波形制御は行われない。しかし、下位２ビットが００（ｂ）のときでも、上位６ビットが００００００ｂでないときのＰＷＭデータの値には、０４ｈ，０８ｈ，０Ｃｈ，１０ｈ,１４ｈ，・・・がある。

ＰＷＭデータが０４ｈ（上位６ビット＝０００００１ｂ）のときの電流ＩＬＥＤは、ＰＷＭデータの最小パルス幅（基準クロックＣＬＫの周期）をＷとすると、通常レベルを１とすると、最初の２Ｗの期間だけ１／２のレベルで、次の１Ｗの期間は１のレベルとなるパターンである。

ＰＷＭデータが０８ｈ（上位６ビット＝００００１０ｂ）のときの電流ＩＬＥＤは、上位ビットの値（ＰＷＭデータを４で割り、余りを捨てた値）をＵとすると、ＰＷＭデータが０４ｈのときの電流ＩＬＥＤに追加する時間Ｔを、
Ｔ＝（Ｕ−１）×２×Ｗ ・・・・(6)
とする。このときは、Ｕ＝２であり、追加時間Ｔ＝２Ｗとなる。

ＰＷＭデータが０Ｃｈ（上位６ビット＝００００１１ｂ）のときの電流ＩＬＥＤは、Ｕ＝３であり、ＰＷＭデータが０４ｈのときの電流ＩＬＥＤに追加する時間Ｔは、式(６)から、Ｔ＝４Ｗとなる。以下同様に、ＰＷＭデータが１増加することに、追加時間Ｔが２Ｗづつ増加する。

＜ＰＷＭデータの下位２ビットが０１ｂのとき＞
ＰＷＭデータの下位２ビットが０１ｂのときのＰＷＭデータの値は、０１ｈ，０５ｈ，０９ｈ，０Ｄｈ，１１ｈ，・・・である。ＰＷＭデータが０１ｈ（上位６ビット＝００００００ｂ）のときの電流ＩＬＥＤは、最初のＷの期間だけ１／２のレベルとなる。

ＰＷＭデータが０５ｈ（上位６ビット＝０００００１ｂ）のときの電流ＩＬＥＤは、ＰＷＭデータが０１ｈのときの電流ＩＬＥＤに追加する時間Ｔを、
Ｔ＝Ｕ×２×Ｗ ・・・・・(7)
とする。このときは、Ｕ＝１であり、追加時間Ｔ＝２Ｗとなる。

ＰＷＭデータが０９ｈ（上位６ビット＝００００１０ｂ）のときの電流ＩＬＥＤは、このときＵ＝２であるので、ＰＷＭデータが０１ｈのときの電流ＩＬＥＤに追加する時間Ｔは、式(７)から、Ｔ＝４Ｗとなる。

ＰＷＭデータが０Ｄｈ（上位６ビット＝００００１１ｂ）のときの電流ＩＬＥＤは、このときＵ＝３であるので、ＰＷＭデータが０１ｈのときの電流ＩＬＥＤに追加する時間Ｔは、式(７)から、Ｔ＝６Ｗとなる。以下同様に、ＰＷＭデータが１増加することに、追加時間Ｔが２Ｗづつ増加する。

＜ＰＷＭデータの下位２ビットが１０ｂのとき＞
ＰＷＭデータの下位２ビットが１０ｂのときのＰＷＭデータの値は、０２ｈ，０６ｈ，０Ａｈ，０Ｅｈ，１２ｈ，・・・である。ＰＷＭデータが０２ｈ（上位６ビット＝００００００ｂ）のときの電流ＩＬＥＤは、最初の２Ｗの期間だけ１／２のレベルとなる。

ＰＷＭデータが０６ｈ（上位６ビット＝０００００１ｂ）のときの電流ＩＬＥＤは、ＰＷＭデータが０２ｈのときの電流ＩＬＥＤに追加する時間Ｔを、式（７）から求める。このときは、Ｕ＝１であり、追加時間Ｔ＝２Ｗとなる。

ＰＷＭデータが０Ａｈ（上位６ビット＝００００１０ｂ）のときの電流ＩＬＥＤは、このときＵ＝２であるので、ＰＷＭデータが０２ｈのときの電流ＩＬＥＤに追加する時間Ｔは、式(７)から、Ｔ＝４Ｗとなる。

ＰＷＭデータが０Ｅｈ（上位６ビット＝００００１１ｂ）のときの電流ＩＬＥＤは、このときＵ＝３であるので、ＰＷＭデータが０２ｈのときの電流ＩＬＥＤに追加する時間Ｔは、式(７)から、Ｔ＝６Ｗとなる。以下同様に、ＰＷＭデータが１増加することに、追加時間Ｔが２Ｗづつ増加する。

＜ＰＷＭデータの下位２ビットが１１ｂのとき＞
ＰＷＭデータの下位２ビットが１０ｂのときのＰＷＭデータの値は、０３ｈ，０７ｈ，０Ｂｈ，０Ｆｈ，１３ｈ，・・・である。ＰＷＭデータが０３ｈ（上位６ビット＝００００００ｂ）のときの電流ＩＬＥＤは、最初の１Ｗの期間だけ１／２のレベルとなり、その後の１Ｗの期間は１のレベルになる。

ＰＷＭデータが０７ｈ（上位６ビット＝０００００１ｂ）のときの電流ＩＬＥＤは、ＰＷＭデータが０３ｈのときの電流ＩＬＥＤに追加する時間Ｔを、式（７）から求める。このときは、Ｕ＝１であり、追加時間Ｔ＝２Ｗとなる。

ＰＷＭデータが０Ｂｈ（上位６ビット＝００００１０ｂ）のときの電流ＩＬＥＤは、このときＵ＝２であり、ＰＷＭデータが０３ｈのときの電流ＩＬＥＤに追加する時間Ｔは、式(７)から、Ｔ＝４Ｗとなる。

ＰＷＭデータが０Ｆｈ（上位６ビット＝００００１１ｂ）のときの電流ＩＬＥＤは、このときＵ＝３であり、ＰＷＭデータが０３ｈのときの電流ＩＬＥＤに追加する時間Ｔは、式(７)から、Ｔ＝６Ｗとなる。以下同様に、ＰＷＭデータが１増加することに、追加時間Ｔが２Ｗづつ増加する。

図５に、図１および図２で説明した調光回路のＰＷＭ制御回路１０Ａが、図４で説明した内容のＰＷＭ波形を作成する制御信号Ｓ１，Ｓ２を生成する内部回路を示す。１１は７ビット[6:0]出力のカウンタであり、基準クロックＣＬＫによって動作する。ＰＷＭデータは、前記したように８ビット[7:0]である。１２、１３、１４、１５、１６は一致検出回路である。

一致検出回路１２は、ＰＷＭデータの８ビット分を００ｈと比較して両者が一致する、つまりＰＷＭデータがオフのとき信号ｎ１を「Ｈ」にする。一致検出回路１３は、カウンタ１１のカウント値を７Ｆｈと比較して両者が一致する、つまりカウント値が最大値になったとき信号ｎ２を「Ｈ」にする。一致検出回路１４は、カウンタ１１のカウント値を００ｈと比較して両者が一致する、つまりカウント値が最小値（＝0000000）になったとき信号ｎ３を「Ｈ」にする。一致検出回路１５は、カウンタ１１のカウント値を０１ｈと比較して両者が一致する、つまりカウント値が１（＝0000001）になったとき信号ｎ４を「Ｈ」にする。一致検出回路１６は、カウンタ１１のカウント値をＰＷＭデータの上位７ビットと比較して両者が一致すると信号ｎ７を「Ｈ」にする。

ＡＮＤ１は信号ｎ１とｎ２を取り込み信号ｎ５を出力するアンド回路、ＡＮＤ２はＰＷＭデータのＬＳＢと信号ｎ３を取り込むアンド回路、ＡＮＤ３はＰＷＭデータのＬＳＢと信号ｎ４を取り込むアンド回路である。ＯＲ１はアンド回路ＡＮＤ２とＡＮＤ３の出力信号を取り込み信号ｎ６を出力するオア回路である。

ＳＲ１は信号ｎ５とｎ６を取り込み基準クロックＣＬＫが立ち下がるとき制御信号Ｓ１をセット（＝「Ｈ」）又はリセット（＝「Ｌ」）するＳＲラッチ回路、ＳＲ２は信号ｎ２とｎ７を取り込み基準クロックＣＬＫが立ち下がるとき制御信号Ｓ２をセット又はリセットするＳＲラッチ回路である。

図６は、入力するＰＷＭデータが０９ｈ（＝00001001）のときの各部の波形図である。このとき、一致検出回路１２の出力信号ｎ１は「Ｌ」、一致検出回路１３の出力信号ｎ２はカウンタ１１のカウント値が７Ｆｈのとき「Ｈ」、一致検出回路１４の出力信号ｎ３はカウンタ１１のカウンタ値が００ｈのとき「Ｈ」、一致検出回路１５の出力信号ｎ４はカウンタ１１のカウンタ値が０１ｈのときのみ「Ｈ」となる。一致検出回路１６の出力信号ｎ７は、ＰＷＭデータが０９ｈであるので、カウンタ１１のカウンタ値が０４ｈ（＝0000100）以上で「Ｈ」となる。そして、信号ｎ５は、一致検出回路１２の出力信号ｎ１が「Ｌ」であるので、信号ｎ２が「Ｈ」のとき「Ｈ」となる。また、信号ｎ６は、ＰＷＭデータのＬＳＢが１であるので、一致検出回路１４の出力信号ｎ３が「Ｈ」のとき「Ｈ」となる。

以上から、入力するＰＷＭデータが０９ｈのときは、ＳＲラッチ回路ＳＲ１から出力する制御信号Ｓ１は、カウンタ１１の値が００ｈの期間中だけ「Ｈ」となり、ＳＲラッチ回路ＳＲ２から出力する制御信号Ｓ２は、カウンタ１１の値が００ｈ〜０４ｈまでの期間「Ｈ」となる。よって、ＬＥＤ２０の電流ＩＬＥＤは、カウンタ１１の値が００ｈのとき通常の値の１／２のレベル、０１ｈ〜０４ｈのとき通常の値のレベルとなる。これは、図４に記載のＰＷＭデータが０９ｈのときと一致する。なお、図６では、信号ｎ２，ｎ５，ｎ６の立下りと基準クロックＣＬＫの立下りが同一タイミングに見えるが、正確には、信号ｎ２，ｎ５，ｎ６の立下りは基準クロックＣＬＫの立下りより若干遅れるので、基準クロックＣＬＫの立下りエッジで信号ｎ２，ｎ５，ｎ６の「Ｈ」部分がたたかれる。

図７Ａに、入力するＰＷＭデータの値が００ｈ〜０４ｈのときの制御信号Ｓ１，Ｓ２と電流ＩＬＥＤの波形図を示し、図７Ｂに、入力するＰＷＭデータの値が０５ｈ〜０９ｈのときの制御信号Ｓ１，Ｓ２と電流ＩＬＥＤの波形図を示した。いずれも、ＰＷＭデータがオフ（＝００ｈ）からオンに切り替わるとき、電流ＩＬＥＤの値が通常レベルの１／２の状態（＝０１ｈのとき）、又は１／２の状態を経由してから通常レベルに切り替わっている。

１０，１０Ａ：ＰＷＭ制御回路
２０：ＬＥＤ
３０，３０Ａ：定電流回路、３１：オペアンプ
４０，４０Ａ：基準電源回路、４１：セレクタ

Claims (3)

1. 基準電源回路と、発光素子と、前記基準電源回路から入力する基準電圧に応じて前記発光素子に定電流を供給する定電流回路と、入力するＰＷＭデータに応じて前記定電流回路の動作をオン／オフさせるＰＷＭ制御回路とを備え、前記ＰＷＭ制御回路は、前記ＰＷＭデータの零からの立ち上がり時に、前記定電流回路の前記定電流の値を通常動作時の値の１／２倍に切り替える調光回路において、
   前記ＰＷＭ制御回路は、前記定電流回路から出力する定電流の値を、
   前記ＰＷＭデータの値が零のときは零に設定し、
   前記ＰＷＭデータの下位２ビットの値が００ｂで且つ前記ＰＷＭデータが零以外のときは、先頭のＰＷＭ最小パルス幅×２倍の期間は１／２倍のレベル、続くＰＷＭ最小パルス幅の期間は１倍のレベル、その後は前記ＰＷＭデータの上位ビットの値に応じた期間だけ１倍のレベルに設定し、
   前記ＰＷＭデータの下位２ビットの値が０１ｂのときは、先頭のＰＷＭ最小パルス幅の期間は１／２倍のレベル、その後は前記ＰＷＭデータの上位ビットの値に応じた期間だけ１倍のレベルに設定し、
   前記ＰＷＭデータの下位２ビットの値が１０ｂのときは、先頭のＰＷＭ最小パルス幅×２倍の期間は１／２倍のレベル、その後は前記ＰＷＭデータの上位ビットの値に応じた期間だけ１倍のレベルに設定し、
   前記ＰＷＭデータの下位２ビットの値が１１ｂのときは、先頭のＰＷＭ最小パルス幅の期間は１／２倍のレベル、続くＰＷＭ最小パルス幅の期間は１倍のレベル、その後は前記ＰＷＭデータの上位ビットの値に応じた期間だけ１倍のレベルに設定する、
   ことを特徴とする調光回路。
2. 請求項１に記載の調光回路において、
   前記ＰＷＭ制御回路は、前記ＰＷＭデータの零からの立ち上がり時に、前記基準電源回路の前記基準電圧の値を通常動作時の値の１／２倍の値に切り替えることを特徴とする調光回路。
3. 請求項１に記載の調光回路において、
   前記ＰＷＭ制御回路は、前記ＰＷＭデータの零からの立ち上がり時に、前記定電流回路に配置され前記定電流を設定するための抵抗の値を通常動作時の値の２倍の値に切り替えることを特徴とする調光回路。
   

Images