JP5522225B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP5522225B2 JP5522225B2 JP2012220327A JP2012220327A JP5522225B2 JP 5522225 B2 JP5522225 B2 JP 5522225B2 JP 2012220327 A JP2012220327 A JP 2012220327A JP 2012220327 A JP2012220327 A JP 2012220327A JP 5522225 B2 JP5522225 B2 JP 5522225B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- circuit board
- electronic device
- laminated
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
図1は、本発明の第1実施形態に係る電子装置100の概略断面構成を示す図であり、図2は、図1に示される電子装置100における積層回路基板20の概略上面図である。また、図3は、図1中の積層回路基板20の一面21における周辺部を示す拡大断面図である。なお、図2では、ボンディングワイヤ50は省略してある。
20ができあがる。
本発明の第2実施形態は、上記図1に示される電子装置100の製造方法のもう一つの例を示すものである。図7は、本実施形態の製造方法におけるセラミック積層基板20の形成工程を示す工程図である。
本発明の第3実施形態は、上記図1に示される電子装置100の製造方法のさらにもう一つの例を示すものである。図8は、本実施形態の製造方法におけるセラミック積層基板20の形成工程を示す工程図である。本実施形態の製造方法も、上記第1実施形態の製造方法に比べて、セラミック積層基板20の形成工程が相違するものであり、この相違点を中心に述べることとする。
図9は、本発明の第4実施形態に係る電子装置の要部を示す概略断面図であり、積層回路基板20の一面21における周辺部を示す拡大断面図である。なお、本実施形態の電子装置において、この図9に示されない部分については、上記第1実施形態の電子装置と同様である。
図10は、本発明の第5実施形態に係る電子装置の要部を示す概略断面図であり、本電子装置におけるセラミック積層基板20およびその一面21上の構成を示す図である。なお、本実施形態の電子装置において、この図10に示されない部分、たとえばヒートシンクやモールド樹脂、リードフレームなどについては、上記第1実施形態の電子装置と同様のものにできる。
図11は、本発明の第6実施形態に係る電子装置の要部を示す概略断面図であり、積層回路基板20の一面21における周辺部を示す拡大断面図である。なお、本実施形態の電子装置において、この図11に示されない部分については、上記第1実施形態の電子装置と同様である。
図14は、本発明の第7実施形態に係る電子装置の要部を示す概略断面図であり、本電子装置におけるセラミック積層基板20およびその一面21上の構成を示す図である。
図15は、本発明の第8実施形態に係る電子装置の要部を示す概略断面図であり、積層回路基板20の一面21における周辺部を示す拡大断面図である。なお、本実施形態の電子装置において、この図15に示されない部分については、上記第1実施形態の電子装置と同様である。
なお、セラミック積層基板20の一面21の周辺部に設けられた凹凸部24の断面形状は、上記各実施形態にて各図に示した形状に限定されるものではない。凹凸部24の断面形状は上記した矩形、三角形以外にも、レの字形状、半円形状、U字形状、台形など種々の形状が可能である。
20…積層回路基板としてのセラミック積層基板、
21…セラミック積層基板の一面、22…セラミック積層基板の他面、
23…導体部、24、27…凹凸部、25…第2の凹凸部、
28…突出部材としてのピン、30…モールド樹脂、
40…電子部品としてのICチップ、41…電子部品としてのコンデンサ。
Claims (4)
- 板状をなすとともにその一面(21)側から他面(22)側へ向かって複数のセラミックよりなるセラミック層(2)が積層されてなる積層回路基板(20)と、前記積層回路基板(20)の一面(21)上に搭載された電子部品(40、41)と、前記積層回路基板(20)および前記電子部品(40、41)を封止するモールド樹脂(30)とを備える電子装置の製造方法において、
前記複数のセラミック層(2)を積層し、前記積層回路基板(20)が多連の状態である積層体を形成する積層工程と、
前記積層体に対してプレス加工を施して分割溝(2d)を形成するプレス工程と、
前記分割溝(2d)に沿って前記積層体を分断することにより、個片化された前記積層回路基板(20)を形成する分断工程と、
前記積層回路基板(20)に前記電子部品(40、41)を実装する実装工程と、
前記分断工程及び前記実装工程の後に、前記積層回路基板(20)および前記電子部品を前記モールド樹脂(30)により封止する封止工程と、を備え、
前記分断工程では、前記積層回路基板(20)の前記一面(21)の外周端部に位置する端面(26)の切断部分に、前記端面(26)に位置する前記セラミック層(2)自体に形成された突出部により構成される凹凸部(27)が形成されるように分断しており、 前記封止工程では、前記凹凸部(27)と前記モールド樹脂(30)とが噛み合った状態で封止していることを特徴とする電子装置の製造方法。 - 前記プレス工程では、前記積層回路基板(20)の前記端面(26)に設けられた前記凹凸部(27)を第1の凹凸部(27)としたとき、前記積層回路基板(20)の前記一面(21)に、凹凸をなす第2の凹凸部(25)を形成しており、
前記封止工程では、この第2の凹凸部(25)と前記モールド樹脂(30)とも噛み合った状態で封止していることを特徴とする請求項1に記載の電子装置の製造方法。 - 前記プレス工程では、前記第2の凹凸部(25)が、前記積層回路基板(20)の前記一面(21)における周辺部に配置されるように形成していることを特徴とする請求項2に記載の電子装置の製造方法。
- 前記プレス工程では、前記第2の凹凸部(25)が、前記積層回路基板(20)の前記一面(21)において当該一面(21)に位置する導体部(23)の周辺に配置されるように形成していることを特徴とする請求項2に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012220327A JP5522225B2 (ja) | 2012-10-02 | 2012-10-02 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012220327A JP5522225B2 (ja) | 2012-10-02 | 2012-10-02 | 電子装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007011168A Division JP5340544B2 (ja) | 2007-01-22 | 2007-01-22 | 電子装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013042156A JP2013042156A (ja) | 2013-02-28 |
JP5522225B2 true JP5522225B2 (ja) | 2014-06-18 |
Family
ID=47890215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012220327A Active JP5522225B2 (ja) | 2012-10-02 | 2012-10-02 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5522225B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6523039B2 (ja) * | 2015-05-13 | 2019-05-29 | 株式会社伸光製作所 | プリント配線板及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000040774A (ja) * | 1998-07-24 | 2000-02-08 | Kyocera Corp | 半導体装置 |
JP4369732B2 (ja) * | 2003-11-27 | 2009-11-25 | 京セラ株式会社 | 電子装置 |
-
2012
- 2012-10-02 JP JP2012220327A patent/JP5522225B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013042156A (ja) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823043B2 (ja) | 電子素子搭載用基板、電子装置および撮像モジュール | |
JP5485110B2 (ja) | 配線基板及びその製造方法、電子装置 | |
WO2016084483A1 (ja) | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 | |
JP5340544B2 (ja) | 電子装置およびその製造方法 | |
WO2009110376A1 (ja) | リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法 | |
CN107534024A (zh) | 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块 | |
CN103180941B (zh) | 布线基板 | |
US10672697B2 (en) | Wiring board and electronic package | |
US20070102190A1 (en) | Circuit device and method of manufacturing the same | |
CN104412722B (zh) | 布线基板、电子装置以及发光装置 | |
JP5119981B2 (ja) | モールドパッケージ | |
TWI448219B (zh) | 電路板及電路板的製造方法 | |
KR20060059177A (ko) | 회로 장치 및 그 제조 방법 | |
CN104956781B (zh) | 布线基板以及电子装置 | |
JP2006100759A (ja) | 回路装置およびその製造方法 | |
JP2014090103A (ja) | モールドパッケージおよびその製造方法 | |
JP5522225B2 (ja) | 電子装置の製造方法 | |
JP4413054B2 (ja) | 混成集積回路装置の製造方法 | |
JP4946565B2 (ja) | モールドパッケージおよびその製造方法 | |
JP6272052B2 (ja) | 電子素子搭載用基板及び電子装置 | |
JP6258768B2 (ja) | 配線基板および電子装置 | |
JP5052290B2 (ja) | 金具付き回路基板の製造方法 | |
JP2009170668A (ja) | 半導体装置およびその製造方法 | |
JP3889710B2 (ja) | 混成集積回路装置 | |
JP4606303B2 (ja) | 多数個取り配線基板、電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5522225 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |