JP5520097B2 - 微小構造体の製造方法 - Google Patents
微小構造体の製造方法 Download PDFInfo
- Publication number
- JP5520097B2 JP5520097B2 JP2010066521A JP2010066521A JP5520097B2 JP 5520097 B2 JP5520097 B2 JP 5520097B2 JP 2010066521 A JP2010066521 A JP 2010066521A JP 2010066521 A JP2010066521 A JP 2010066521A JP 5520097 B2 JP5520097 B2 JP 5520097B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- height
- microstructure
- manufacturing
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/002—Aligning microparts
- B81C3/004—Active alignment, i.e. moving the elements in response to the detected position of the elements using internal or external actuators
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/14—Semiconductor wafers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/13—Mechanical connectors, i.e. not functioning as an electrical connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0323—Grooves
- B81B2203/0338—Channels
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
Description
前記目的を達成するために以下の発明態様を提供する。
図1は本発明の第1実施形態に係る基板構造体の例を示す図である。図1(a)は平面図、(b)は断面図(1b−1b線に沿う断面図)である。なお、図1において、各部材のサイズ(幅や高さなど)のディメンジョンは、説明の便宜上、適宜修正しており、実際の大きさや寸法比率を反映したものではない。
(工程1):6インチウエハ(12A)上に、光硬化性樹脂(商品名:SU−8;マイクロケム社製)により、高さ調整構造体(14A)を高さh1=5μm、幅w1=100μmで形成した。このサイズの高さ調整構造体(14A)をウエハ面内に2000個形成した。
次に、より詳細な製造プロセスの例を説明する。
図3(a)に示すように、まず、Si基板32上に、第1の構造体34としてのSU-8(商品名)を塗布する。ここでは、第1の構造体としてSU-8を用いているが、メッキのようなもので形成してもよいし、気相成長で作製した膜でもよく、更には、ゾルゲル法など化学溶液堆積法(CSD)で成膜したものでもよい。
次に、図3(b)に示すように、塗布した光硬化性樹脂層を所望の形状にパターニングした後、200度にて硬化させる。なお、材料によってパターン化の方法、条件や硬化や焼成の条件は適宜選ぶことができる。
次に、図3(c)に示すように、第1の構造体34のパターン上にレジスト35を塗布する。すなわち、第1の構造体34の上に、次のパターン化を行うための材料となるレジスト層を形成する。
次に、図3(d)に示すように、上記塗布されたレジスト層をパターニングする。これは、次の工程のポーラス構造体を作るためのパターンである。なお、パターン化が行えるものであれば、レジスト塗布に限らず、メッキ法やゾルゲル法、気相成長法などのいずれの方法を採用してもよい。これらの材料であれば、形成後に再度フォトレジスト等によってパターン化、エッチング或いはリフトオフが必要となる。
次に、上記パターニングされたレジスト層のパターン部(凹部36)にポーラス構造体を作るための材料44を塗布する(図3(e)参照)。この塗布工程は凹部36に材料44を良好に入れるために、減圧雰囲気で行ってもよい。上記材料44を塗布した後、80℃で仮焼成を行う。
上記の工程5にて、ポーラス構造を形成後、図3(f)に示すように、その表面をある程度エッチング、或いは研磨して、ウエハ面内の高さを均一にした。なお、この研磨工程を省略することも可能であるが、研磨工程がある方がパターン後のリフトオフが容易にできるという利点がある。また、研磨によってウエハ面内の構造体の高さの均一性は±10%以下、より好ましくは±5%以下にすることが好ましい。10%以上の凹凸バラツキがあると貼り合わせ時に均一性が出ない可能性がある。
次に、リフトオフによってポーラス構造体をパターン化した。このパターン化によって、ポーラス柱46(「第2の構造体」に相当)が得られる。なお、パターン化はリフトオフ以外の方法で可能であれば方法を選ばない。
上記工程1〜7を経て得られたSiウエハ(基板構造体30A)と、別途用意したSiウエハ(ここでは、上記工程1〜7で得た同一構造の基板構造体30Bとした)とをアライメント装置にて配置を合わせて、仮貼り付けを行った(図3(h)参照)。別途用意するウエハは、同様のパターンが施されていてもかまわないし、他の構造でもかまわない。
上記仮貼り付け後、加熱圧縮にてポーラス柱46を押し潰しながら、貼り合わせを行った(図3(i)参照)。圧縮はSU-8(第1の構造体34)自身が大きく変形しない程度に行った。このときの加熱温度は100℃以上が好ましく、30℃度以下が好ましい。100℃以下であれば接着強度が弱くなる。一方、300℃以上であれば、第1の構造体34が変形したり、それぞれの材料の熱膨張係数差による応力にてクラックや反りが発生し得る。
[寸法収縮率]
={|(貼り合わせ後の長さ)−(貼り合わせ前の長さ)|/(貼り合わせ前の長さ)}×100[%]
膜厚方向の寸法収縮率が30%未満であると貼り合わせ時の接着が十分でなくなる可能性や、上下基板間の凹凸のムラを十分に吸収できない可能性があるからである。
図5は比較例を示す図である。実施例1と同様に、6インチウエハ72上に、ポーラス柱76を複数本形成した(図5(a)参照)。ただし、この比較例では、高さ調整構造体14に相当する構造体を備えていない。ポーラス柱76が形成されたウエハ72に、別の6インチウエハ82を重ね、荷重をかけながら、200℃で貼り合わせた。この場合、図5(b)に示すように、ポーラス柱76の変形量にばらつきが生じ、ウエハ面内で貼り合わせにムラがあった(ウエハ82が傾斜したような状況であった)。
図1では、平面視でリング状の高さ調整構造体14の内側にポーラス柱16を立設した構成を説明したが、本発明の実施に際して、高さ調整構造体とポーラス柱の各形状、及び配置形態は、これに限定されず、様々な態様があり得る。以下、いくつかの変形例を説明する。
図7に第3実施形態を示す。図7において、図1で説明した例と同一、又は類似する部材には同一の符号を付し、その説明は省略する。図7は平面図である。図7に示す基板構造体70は、ウエハ12の中心部と、上下左右の外周部の5箇所に高さ調整構造体14、14、14,14、14が配置され、それ以外のウエハ面内に多数のポーラス柱16が設けられている。 ポーラス柱16の個数と高さ調整構造体14の個数の対応関係は必ずしも一対一の関係でなくてもよく、2枚の基板を貼り合わせたときの平行性(高さの均一性)が確保できる範囲で、高さ調整構造体14の個数や形状、配置形態を設計することができる。
図8に第4実施形態を示す。図8において、図2で説明した例と同一、又は類似する部材には同一の符号を付し、その説明は省略する。図8では、図2の基板構造体10Bに代えて、単純なSiウエハ(基板12B)を貼り合わせる例を示している。
図9に第5実施形態を示す。図9において、図2、図8で説明した例と同一、又は類似する部材には同一の符号を付し、その説明は省略する。図9では、一方のウエハ12A上にポーラス柱16Aが形成され、他方のウエハ12B上に高さ調整構造体14Bが形成されている。このように、ポーラス柱16Aと、高さ調整構造体14Bを別々のウエハ12A,12Bに形成した構成であっても(図9(a)参照)、これらを貼り合わせることにより、図8で説明した例と同様の作用効果が得られる(図9(b)参照)。
本発明による微小構造体の製造方法は、配線用の電極として利用される微小構造体(バンプや部材内を貫通する貫通電極など)の形成に好適である。また、本発明による微小構造体の製造方法は、インク等の流路となる管路として利用される構造体の形成に好適である。
Claims (9)
- 第1の基板上に、第1の高さを有する第1の構造体を形成する工程と、
前記第1の構造体の上にレジスト層を形成する工程と、
前記レジスト層をパターニングする工程と、
前記パターニングされた前記レジスト層の凹部に、第2の構造体の材料を充填し、仮焼成を行う工程と、
前記仮焼成を行った前記材料の表面をエッチング、或いは研磨する工程と、
前記エッチング、或いは研磨の後に前記レジスト層を除去し、前記第1の基板上に、前記第1の構造体よりも高い第2の高さを有するポーラス構造体である前記第2の構造体を形成する工程と、
前記第1の基板とは別の第2の基板を前記第1の基板に重ね、前記第1の基板と前記第2の基板とを押圧接触させて、加熱を行うことにより、これら基板間に挟まれた前記第2の構造体を高さ方向に収縮させ、前記第2の構造体を、当該基板間に介在する前記第1の構造体により規定される高さの構造体に変形させた状態で、前記第1の基板と前記第2の基板とを接着する工程と、を備えることを特徴とする微小構造体の製造方法。 - 請求項1において、
前記第1の構造体の上端面に共晶接合材料を形成し、前記第1の構造体に接着機能を持たせることを特徴とする微小構造体の製造方法。 - 請求項1又は2において、
前記接着前の状態における前記第2の構造体の密度は、接着後の状態の密度よりも低いことを特徴とする微小構造体の製造方法。 - 請求項1乃至3のいずれか1項において、
前記第2の構造体は、前記接着時に前記基板間に付与される押し圧によって高さ方向に収縮し、前記第1の構造体は、同じ押し圧による変形量が前記第2の構造体よりも小さい材料で構成されていることを特徴とする微小構造体の製造方法。 - 請求項1乃至4のいずれか1項において、
前記第2の構造体は、金属粒子を含む材料で構成されることを特徴とする微小構造体の製造方法。 - 請求項1乃至5のいずれか1項において、
前記第1の構造体は、光硬化性樹脂で構成されることを特徴とする微小構造体の製造方法。 - 請求項1乃至6のいずれか1項において、
前記接着後の状態における第2の構造体の充填率が40%以上であることを特徴とする微小構造体の製造方法。 - 請求項1乃至7のいずれか1項において、
前記第1の基板に前記第2の基板を接着する前の状態で、前記第1の構造体と前記第2の構造体は、互いに接触することなく前記第1の基板上に形成されていることを特徴とする微小構造体の製造方法。 - 請求項1乃至8のいずれか1項において、
前記第2の基板上に、第3の高さを有する第3の構造体と、前記第3の構造体よりも高い第4の高さを有する第4の構造体とが設けられ、
前記第1の構造体と前記第3の構造体とを対向させるとともに前記第2の構造体と前記第4の構造体とを対向させて前記第1基板に前記第2基板を重ね、これら基板間に挟まれて前記第2の構造体及び前記第4の構造体を高さ方向に収縮させ、前記第2の構造体及び第4の構造体を、当該基板間に介在する前記第1の構造体及び前記第3の構造体により規定される高さの構造体に変形させた状態で、前記第1の基板と前記第2の基板とを接着することを特徴とする微小構造体の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010066521A JP5520097B2 (ja) | 2010-03-23 | 2010-03-23 | 微小構造体の製造方法 |
US13/069,154 US8974626B2 (en) | 2010-03-23 | 2011-03-22 | Method of manufacturing micro structure, and substrate structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010066521A JP5520097B2 (ja) | 2010-03-23 | 2010-03-23 | 微小構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011194542A JP2011194542A (ja) | 2011-10-06 |
JP5520097B2 true JP5520097B2 (ja) | 2014-06-11 |
Family
ID=44656826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010066521A Expired - Fee Related JP5520097B2 (ja) | 2010-03-23 | 2010-03-23 | 微小構造体の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8974626B2 (ja) |
JP (1) | JP5520097B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101339166B1 (ko) * | 2012-06-18 | 2013-12-09 | 주식회사 아이에스시 | 관통공이 형성된 도전성 입자를 가지는 검사용 소켓 및 그 제조방법 |
US8878355B2 (en) | 2012-10-25 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor bonding structure and process |
EP3586953A4 (en) * | 2017-02-22 | 2021-01-13 | Alps Alpine Co., Ltd. | FLOW CHANNEL CHIP AND METHOD OF MANUFACTURING A FLOW CHANNEL CHIP |
US11139262B2 (en) * | 2019-02-07 | 2021-10-05 | Micron Technology, Inc. | Use of pre-channeled materials for anisotropic conductors |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2697098B2 (ja) * | 1989-03-17 | 1998-01-14 | 富士通株式会社 | 部品の実装方法 |
DE69022605T2 (de) | 1989-02-28 | 1996-03-21 | Fujitsu Ltd | Elektrische Verbindungsvorrichtung. |
JPH0677229A (ja) | 1992-08-25 | 1994-03-18 | Tanaka Kikinzoku Kogyo Kk | 高さ位置決めバンプ |
JP3259393B2 (ja) | 1993-01-08 | 2002-02-25 | ソニー株式会社 | 半導体チップの実装方法 |
JP3490987B2 (ja) | 2001-07-19 | 2004-01-26 | 沖電気工業株式会社 | 半導体パッケージおよびその製造方法 |
US6800223B2 (en) * | 2001-08-24 | 2004-10-05 | E. I. Du Pont De Nemours And Company | Thermosetting electroconductive paste for electroconductive bump use |
JP3827569B2 (ja) * | 2001-12-06 | 2006-09-27 | 旭化成エレクトロニクス株式会社 | 微細パターン接続用回路部品およびその形成方法 |
US20050161814A1 (en) | 2002-12-27 | 2005-07-28 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
CN100477139C (zh) | 2002-12-27 | 2009-04-08 | 富士通株式会社 | 凸块形成方法、半导体器件及其制造方法、基板处理装置和半导体制造装置 |
JP4255847B2 (ja) | 2004-01-27 | 2009-04-15 | 田中貴金属工業株式会社 | 金属ペーストを用いた半導体ウェハーへのバンプの形成方法 |
JP2008177404A (ja) * | 2007-01-19 | 2008-07-31 | Fujikura Ltd | 半導体装置、半導体モジュールおよびその製造方法 |
-
2010
- 2010-03-23 JP JP2010066521A patent/JP5520097B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-22 US US13/069,154 patent/US8974626B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011194542A (ja) | 2011-10-06 |
US8974626B2 (en) | 2015-03-10 |
US20110236659A1 (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4559993B2 (ja) | 半導体装置の製造方法 | |
TWI511208B (zh) | 以奈米結構連接和結合相鄰層 | |
US7868457B2 (en) | Thermo-compression bonded electrical interconnect structure and method | |
US8043893B2 (en) | Thermo-compression bonded electrical interconnect structure and method | |
US8193040B2 (en) | Manufacturing of a device including a semiconductor chip | |
TWI548319B (zh) | 提供可撓性結構的方法及可撓性裝置 | |
US8610269B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device | |
JP5520097B2 (ja) | 微小構造体の製造方法 | |
US20150041827A1 (en) | Bonding structure including metal nano particles and bonding method using metal nano particles | |
US20090029152A1 (en) | Wafer Bonding Using Nanoparticle Material | |
US20140290059A1 (en) | Anisotropic conductive film and method of making conductive connection | |
JP2012069952A (ja) | マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法 | |
WO2008095405A1 (fr) | Élément microélectronique et procédé de fabrication correspondant | |
JP6656836B2 (ja) | 実装構造体及びその製造方法 | |
US20060211171A1 (en) | Underfill on substrate process and ultra-fine pitch, low standoff chip-to-package interconnections produced thereby | |
JP4398683B2 (ja) | 多層配線基板の製造方法 | |
JP4869322B2 (ja) | 半導体装置および半導体装置の製造方法 | |
GB2523983A (en) | Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies | |
JPH0362927A (ja) | 半導体装置およびその製造方法 | |
JP5227071B2 (ja) | 半導体素子の実装方法 | |
WO2010104001A1 (ja) | 電子装置の製造方法及び電子装置の製造装置 | |
JP2008261951A (ja) | 可変形状鏡 | |
WO1999010928A1 (en) | Semiconductor device and method of fabricating the same | |
KR20210033513A (ko) | 이방성 도전 필름, 접속 구조체, 접속 구조체의 제조 방법 | |
JP6133140B2 (ja) | 接合構造およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5520097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |