JP5493448B2 - 固体撮像装置および撮像装置 - Google Patents

Description

本発明は、複数の光電変換部が配列される受光部に配線部が形成される固体撮像装置および撮像装置に関する。

特許文献１および特許文献２は、固体撮像装置を開示する。
この固体撮像装置は、半導体基板の受光部に複数の光電変換部が二次元に配列される。
また、半導体基板の受光部の上には、複数本の配線部が、光電変換部の所定の配列方向に沿って延在するように形成される。
また、各配線部は、積層された複数層の配線体で構成されている。
この固体撮像装置の受光部には、光学部により集光された被写体などの光が集光する。

そのため、特許文献１において、受光部の周縁部の配線部は、複数の配線体を受光部の中心部に向かってずらして重ねている。
これにより、受光部の周縁部の光電変換部に対して斜め方向から入射する光は、複数の配線体により遮られ難くなる。

また、特許文献２において、複数の配線体は、１つの光電変換部の両側の２組の配線体による輪郭縁が逆テーパ状となるようにずらして重ねる。
これにより、光電変換部に対して集光される光は、複数の配線体により遮られ難くなる。

特開２００３−２７３３４２号公報 特開２００３−２６４２８１号公報

しかしながら、複数の配線体により１つの配線部を形成する場合、各配線体に対してビアコンタクトを形成するための接続導体を接続し、上下に重なる接続導体をビアコンタクトにより電気的に接続する必要がある。

そして、特許文献１または２のように所定の重なり位置を得るために複数の配線体を少しずつずらした場合、複数の接続導体は、それぞれのずれ量に応じた移動シロを確保する必要がある。
そのため、特許文献１または２では、複数の配線体に接続される複数の接続導体が拡張領域を有する大きなサイズとなり、配線体および接続導体で構成される各配線パターンの幅が大きくなる。
また、特許文献１または２では、各配線パターンの幅が大きくなることで、１つの光電変換部の両側に隣接する２つの配線パターンの間の開口幅は、狭くなる。

その結果、特許文献１または２のように積層される複数の配線体を少しずつずらした場合、２つの配線パターンの間を通過する光の光量が減り、光電変換部の実質的な感度低下を招いてしまう。
また、各配線パターンの幅が大きくなることで開口幅が狭くなると、入射光の角度依存性が高くなる。
よって、光の入射角度が少しずれただけで、光電変換部の実質的な感度が大きく変化することになる。

このように固体撮像装置および撮像装置では、光電変換部の実質的な感度の向上が求められている。

本発明の第１の観点の固体撮像装置は、半導体基板と、前記半導体基板に配列して形成され、前記半導体基板に受光部を形成する複数の光電変換部と、前記受光部の上において前記複数の光電変換部の間の位置に形成される複数の配線部とを有し、前記複数の配線部は、それぞれ、前記半導体基板の前記受光部の上に複数の配線層が絶縁層を介して重ねられることにより形成され、前記半導体基板側の最下配線体、最も上側の最上配線体、およびこれらの間の中間配線体を含む複数の配線体と、前記複数の配線体を重なりの順番において上下になる配線体を接続する複数のコンタクトとを有し、前記複数の配線部のうちの少なくとも１個の配線部は、前記最下配線体以外の配線体が前記最下配線体の真上の位置から同じ第１の向きにずれて配置され、前記中間配線体のずれ量と、前記中間配線体に接続される前記コンタクトのずれ量とが同じであり、前記中間配線体の第１の向き側の先端部は、前記最上配線体の第１の向き側端と前記最下配線体の第１の向き側端とを含む面より、前記第１の向きと反対の第２の向きに離れた奥側に位置する。

本発明の第２の観点の撮像装置は、光を集光する光学部と、前記光学部で集光された光を受光する固体撮像装置とを有し、前記固体撮像装置は、半導体基板と、前記半導体基板に配列して形成され、前記半導体基板に受光部を形成する複数の光電変換部と、前記受光部の上において前記複数の光電変換部の間の位置に形成される複数の配線部とを有し、前記複数の配線部は、それぞれ、前記半導体基板の前記受光部の上に複数の配線層が絶縁層を介して重ねられることにより形成され、前記半導体基板側の最下配線体、最も上側の最上配線体、およびこれらの間の中間配線体を含む複数の配線体と、前記複数の配線体を重なりの順番において上下になる配線体を接続する複数のコンタクトとを有し、前記複数の配線部のうちの少なくとも１個の配線部は、前記最下配線体以外の配線体が前記最下配線体の真上の位置から同じ第１の向きにずれて配置され、前記中間配線体のずれ量と、前記中間配線体に接続される前記コンタクトのずれ量とが同じであり、前記中間配線体の第１の向き側の先端部は、前記最上配線体の第１の向き側端と前記最下配線体の第１の向き側端とを含む面より、前記第１の向きと反対の第２の向きに離れた奥側に位置する。

第１および第２の観点では、中間配線体のずれ量と複数のコンタクトのずれ量とが同じになる。そのため、中間配線体とコンタクトとが設計上ずらされている場合に比べて、中間配線体にコンタクトを接続するために必要となる中間配線体の幅を小さくできる。
また、中間配線体は、最上配線体と最下配線体との間から光電変換部側に突出していない。
その結果、第１および第２の観点では、最上配線体による開口を通過した光が中間配線体により遮られ難くなり、光電変換部の実質的な感度を向上できる。

本発明では、光電変換部の実質的な感度を向上できる。

図１は、本発明の実施形態に係る撮像装置のブロック図である。 図２は、図１の光学系の模式的な説明図である。 図３は、図１の固体撮像デバイスの一例のブロックレイアウト図である。 図４は、図３中の画素回路および周辺回路の詳細なブロック図である。 図５は、図３の画素部の模式的な部分断面図である。図５（Ａ）は、画素部の中央部分の部分断面図である。図５（Ｂ）は、画素部の中間部分の部分断面図である。図５（Ｃ）は、画素部の周縁部分の部分断面図である。 図６は、図２の受光部の中心部分での配線部の断面構造の模式図である。 図７は、図２の受光部の周縁部分での配線部の断面構造の模式図である。 図８は、複数の配線体のずれ量の説明図である（ずれが無い場合）。 図９は、複数の配線体のずれ量の説明図である（垂直方向にずれがある場合）。 図１０は、複数の配線体のずれ量の説明図である（水平方向にずれがある場合）。 図１１は、複数の配線体のずれ量の説明図である（垂直方向および水平方向にずれがある場合）。 図１２は、図７の複数の配線層の配線パターンの一例である。図１２（Ａ）は最上配線層の配線パターンである。図１２（Ｂ）は中間配線層の配線パターンである。図１２（Ｃ）は最下配線層の配線パターンである。 図１３は、接続導体のサイズの説明図である。 図１４は、中間配線体による開口幅の説明図である。図１４（Ａ）は、比較例の場合の説明図である。図１４（Ｂ）は、実施形態での説明図である。 図１５は、図１４（Ａ）の比較例での開口幅の説明図である。 図１６は、図１４（Ｂ）の実施形態での開口幅の説明図である。

以下、本発明の実施の形態を図面に関連付けて説明する。なお、説明は以下の順序で行う。
１．撮像装置の構成
２．固体撮像デバイスの構成
３．受光部における各種の配線と光電変換部とのレイアウト
４．配線部の断面
５．配線部の配線体の形状
６．撮像装置の動作

［撮像装置１の構成］
図１は、本発明の実施形態に係る撮像装置１のブロック図である。
撮像装置１は、光学部１０、固体撮像デバイス（ＣＭＯＳ）１１、信号処理回路（ＤＳＰ）１２、操作部（ＫＥＹ）１３、表示部（ＤＩＳＰ）１４を有する。また、撮像装置１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１５、メモリ（ＭＥＭ）１７、シリアルインタフェース部（Ｓ＿ＩＦ）１８、およびこれらを接続するシステムバス１９を有する。
このような撮像装置１は、たとえば携帯端末機器、デジタルスチルカメラ、デジタル一眼レフカメラ、デジタルビデオカメラなどとして用いられる。

図２は、光学部１０と固体撮像デバイス１１との光学的な概略の配置を示す模式的な説明図である。

光学部１０は、集光レンズ１０Ａを有する。
光学部１０は、被写体の光を集光する。

固体撮像デバイス１１は、ＣＭＯＳセンサである。
固体撮像デバイス１１は、被写体の光を受光する受光部２１を有する。
受光部２１には、後述するように、複数の画素回路２２が二次元に配列される。
また、受光部２１には、光学部１０により被写体の光が集光する。

図２に示すように、光学部１０の光軸は、受光部２１の中心に合わせる。
そのため、光学部１０により集光される光は、受光部２１の中心部では真上方向から入射し、受光部２１の周縁部では斜め方向から入射する。
そして、固体撮像デバイス１１は、複数の画素回路２２による受光光量値を含む出力信号を出力する。

信号処理回路１２は、固体撮像デバイス１１に接続される。
信号処理回路１２は、固体撮像デバイス１１から入力される固体撮像デバイス１１の出力信号から、たとえばＲＧＢの三色のフルカラーの画像を得る。
これにより、信号処理回路１２は、フルカラーの画像データを含む画像信号を生成する。
そして、信号処理回路１２は、生成した画像信号を、システムバス１９へ出力する。

操作部１３は、複数の操作キーを有する。
操作キーには、たとえば電源キー、撮像キーなどが含まれる。
操作部１３は、操作されたキーに応じた値を含む信号を生成する。
そして、操作部１３は、生成した信号を、システムバス１９を通じてＣＰＵ１５へ出力する。

表示部１４は、画像を表示する。
そして、表示部１４は、たとえばシステムバス１９から画像信号が入力されると、入力された画像信号に含まれる画像データに基づく画像を表示する。

シリアルインタフェース部１８は、半導体メモリカード（Ｍ＿ＣＡＲＤ）１９が着脱可能に接続される。
半導体メモリカード２０は、たとえばフラッシュメモリであればよい。
シリアルインタフェース部１８は、装着されている半導体メモリカード２０にアクセスする。
そして、シリアルインタフェース部１８は、たとえばシステムバス１９から画像信号が入力されると、入力された画像信号に含まれる画像データなどを半導体メモリカード２０に保存する。

メモリ１７は、ＣＰＵ１５が実行可能なプログラム、ＣＰＵ１５などが生成するデータなどを記憶する。
また、メモリ１７は、システムバス１９から画像信号が入力されると、入力された画像信号に含まれる画像データを記憶する。
なお、メモリ１７に記憶されるプログラムは、撮像装置１の出荷前に予めメモリ１７に記憶されたものであってもよいが、出荷後にメモリ１７に記憶されたものであってもよい。
また、出荷後にメモリ１７に記憶されるプログラムは、たとえばコンピュータ読み取り可能な記録媒体に記憶されたものをインストールしたものであればよい。
また、出荷後にメモリ１７に記憶されるプログラムは、インターネットなどの伝送媒体を通じてダウンロードしたプログラムをインストールしたものであってもよい。

ＣＰＵ１５は、メモリ１７に記憶されるプログラムを実行する。
これにより、ＣＰＵ１５には、制御部（ＣＴＲＬ）１６が実現される。
制御部１６は、撮像装置１の動作を制御する。
たとえば、操作部１３から撮像キーが操作された場合の信号が入力されると、制御部１６は、固体撮像デバイス１１に撮像開始を指示する。

［固体撮像デバイスの構成］
図３は、図１の固体撮像デバイス１１のブロックレイアウトの一例を示すレイアウト図である。図３の固体撮像デバイス１１は、ＣＭＯＳイメージセンサの例である。
この固体撮像デバイス１１は、複数の画素回路２２からの信号の読み出しを行単位で行うことができる。
なお、図３では、説明のために、各ブロックのサイズは、適宜拡大または縮小して描画されている。

固体撮像デバイス１１は、半導体基板１１０を有する。
半導体基板１１０には、画素部（ＳＮＳ）１１１、行選択回路（ＶＳＣＮ）１１２、シャッタ行選択回路（ＳＨＴ）１１３、相関２重サンプリング回路（ＣＤＳ）１１４、列選択回路（ＨＳＣＮ）１１５などが形成される。
また、半導体基板１１０には、ＡＧＣ回路（ＡＧＣ）１１７、アナログ・デジタル変換回路（ＡＤＣ）１１８、デジタルアンプ回路（ＤＡＭＰ）１１９、タイミングジェネレータ（ＴＧ）１１６が形成される。
これらの回路は、たとえば半導体基板１１０の上に形成された配線により相互に接続される。

画素部１１１は、複数の画素回路２２を有する。複数の画素回路２２は、半導体基板１１０の一面に二次元に配列される。
複数の画素回路２２が配列された範囲が、半導体基板１１０の受光部２１となる。

以下、図３のブロック図において画素部１１１の左右方向を水平方向という。
また、図３のブロック図において画素部１１１の上下方向を垂直方向という。
そして、図３の受光部２１は、垂直方向より水平方向が長い長方形の領域となる。

図４は、画素回路２２の詳細なブロック図である。
図４には、２行×３列の複数の画素回路２２と、各種の周辺回路とが図示されている。
複数の画素回路２２には、各種の信号線および電源線が接続される。
各種の信号線は、周辺回路に接続される。
このような各種の信号線および電源線としては、たとえばグランド線４１、電源線４２、転送信号線４３、選択信号線４４、リセット信号線４５、画素出力線４６がある。

図４において、四角形の各破線で囲まれた領域が１つの画素回路２２である。
複数の画素回路２２は、半導体基板１１０の受光部２１に２次元に配列される。
そして、画素回路２２は、光電変換部３１、転送トランジスタ３２、増幅トランジスタ３３、選択トランジスタ３４、リセットトランジスタ３５を有する。

光電変換部３１は、半導体基板１１０に形成されたフォトダイオードである。
フォトダイオードは、受光光量に応じた電荷を蓄積する。
フォトダイオードのアノードは、グランド線４１に接続される。
フォトダイオードのカソードは、転送トランジスタ３２のソース電極に接続される。

転送トランジスタ３２は、半導体基板１１０に形成されたＭＯＳトランジスタである。
転送トランジスタ３２のドレイン電極は、増幅トランジスタ３３のゲート電極に接続される。転送トランジスタ３２のソース電極は、転送信号線４３に接続される。
なお、転送トランジスタ３２のドレイン電極と増幅トランジスタ３３のゲート電極とを接続する信号線は、フローティングディフュージョン３６と呼ばれる。
そして、転送信号線４３がハイレベルである場合、転送トランジスタ３２は、ソース電極とドレイン電極の間にチャネルを形成する。
これにより、フローティングディフュージョン３６は、光電変換部３１に接続される。

増幅トランジスタ３３は、半導体基板１１０に形成されたＭＯＳトランジスタである。
増幅トランジスタ３３のソース電極は、電源線４２に接続される。増幅トランジスタ３３のドレイン電極は、選択トランジスタ３４のソース電極に接続される。

選択トランジスタ３４は、半導体基板１１０に形成されたＭＯＳトランジスタである。
選択トランジスタ３４のゲート電極は、選択信号線４４に接続される。選択トランジスタ３４のドレイン電極は、画素出力線４６に接続される。
そして、選択信号線４４がハイレベルである場合、選択トランジスタ３４がオン状態に制御され、増幅トランジスタ３３が画素出力線４６に接続される。
また、増幅トランジスタ３３のゲート電極に光電変換部３１が接続されている場合、画素出力線４６は、光電変換部３１に蓄積された電荷量に応じた電圧レベルになる。

リセットトランジスタ３５は、半導体基板１１０に形成されたＭＯＳトランジスタである。
リセットトランジスタ３５のゲート電極は、リセット信号線４５に接続される。リセットトランジスタ３５のソース電極は、電源線４２に接続される。リセットトランジスタ３５のドレイン電極は、フローティングディフュージョン３６に接続される。
そして、リセット信号線４５がハイレベルになると、リセットトランジスタ３５は、フローティングディフュージョン３６を電源線４２に接続する。
これによりフローティングディフュージョン３６は、電源電圧レベルにリセットされる。

このように画素回路２２は、グランド線４１、電源線４２、転送信号線４３、選択信号線４４、リセット信号線４５、画素出力線４６に接続される。

また、二次元に配列される複数の画素回路２２は、複数のグランド線４１、複数の電源線４２、複数の転送信号線４３、複数の選択信号線４４、複数のリセット信号線４５、複数の画素出力線４６に接続される。
たとえば、二次元に配列される複数の画素回路２２は、１行毎に共通する転送信号線４３、選択信号線４４、およびリセット信号線４５に接続される。
また、二次元に配列される複数の画素回路２２は、１列毎に共通する画素出力線４６に接続される。

また、これら複数の電源線および複数の信号線は、複数の画素回路２２の周囲に形成されるデコーダ（ＤＥＣ）１２０、相関２重サンプリング回路１１４などに接続される。デコーダ１２０は、行選択回路１１２およびシャッタ行選択回路１１３に接続される。
たとえば複数の転送信号線４３、複数の選択信号線４４、および複数のリセット信号線４５は、所定の論理回路により行選択回路１１２およびシャッタ行選択回路１１３に接続される。
行選択回路１１２およびシャッタ行選択回路１１３は、水平方向に長い横長の受光部２１の水平方向一端側に配置される。
このため、複数の転送信号線４３、複数の選択信号線４４、および複数のリセット信号線４５は、横長の受光部２１の上を、受光部２１の全幅にわたって横断する。

また、複数の画素出力線４６は、相関２重サンプリング回路１１４に接続される。相関２重サンプリング回路１１４は、受光部２１の垂直方向一端側に配置される。
このため、複数の画素出力線４６は、横長の受光部２１の上を、受光部２１の全幅にわたって縦断する。

同様に、複数のグランド線４１および複数の電源線４２は、複数の画素回路２２に接続されるため、後述するように横長の受光部２１の上を、受光部２１の全幅にわたって縦断する。

［受光部２１における各種の配線と光電変換部３１とのレイアウト］
次に、受光部２１に形成される各種の配線と光電変換部３１とのレイアウトについて、説明する。
図５は、図２の固体撮像デバイス１１の画素部１１１の模式的な部分断面図である。
図５（Ａ）は、画素部１１１の中央部分の部分断面図である。
図５（Ｂ）は、画素部１１１の中央部と周縁部との間の中間部分の部分断面図である。
図５（Ｃ）は、画素部１１１の周縁部分の部分断面図である。

図５に示すように、固体撮像デバイス１１の半導体基板１１０には、複数の光電変換部３１と、複数のＭＯＳトランジスタ３７とが形成される。
図５において、複数の光電変換部３１は、等間隔に並べて形成される。
また、各画素回路２２の各種のＭＯＳトランジスタ３２〜３５は、複数の光電変換部３１の間に形成される。
図５では、図示された各組の光電変換部３１およびＭＯＳトランジスタ３７が、各画素回路２２に相当する。図５に図示されたＭＯＳトランジスタ３７は、たとえば転送トランジスタ３２である。

また、受光部２１において半導体基板１１０の上には、絶縁膜７１、カラーフィルタアレイ７２、レンズアレイ７３がその順番で形成される。
絶縁膜７１は、透明または半透明な絶縁性樹脂材料により形成される。
また、絶縁膜７１の上側の表層部は、パッシベーション膜により平坦化されている。

カラーフィルタアレイ７２は、複数のフィルタ部７２Ａを有する。
複数のフィルタ部７２Ａは、ＲＧＢの三色から選択された１つの色に着色されている。
また、フィルタ部７２Ａは、画素回路２２と１対１に対応するように、受光部２１において二次元に配列される。

レンズアレイ７３は、複数のレンズ部７３Ａを有する。
レンズ部７３Ａは、凸レンズ形状を有する。
レンズ部７３Ａは、画素回路２２と１対１に対応するように、受光部２１において二次元に配列される。そのため、各レンズ部７３Ａは、各フィルタ部７２Ａと重なる。

そして、各組のフィルタ部７２Ａおよびレンズ部７３Ａは、各画素回路２２の略上方に位置する。
具体的には、図５（Ａ）に示すように受光部２１の中央部分では光が真上から画素回路２２へ入射することから、フィルタ部７２Ａおよびレンズ部７３Ａは、画素回路２２の真上に形成される。
これに対して、図５（Ｃ）に示すように受光部２１の周縁部分では光が斜め方向から画素回路２２へ入射することから、フィルタ部７２Ａおよびレンズ部７３Ａは、画素回路２２の斜め上方にずれて形成される。

また、図５に示すように、絶縁膜７１内には、複数の配線体５１〜５３が３層に形成される。
この複数の配線体５１〜５３により、受光部２１を縦断または横断する各種の信号線および電源線が形成される。
そして、３層の配線層は、図５の紙面に垂直な方向に延在する。
また、３層の配線層は、後述するビアコンタクト５９、６０により相互に電気的に接続される。

そして、この３層の配線体５１〜５３により１つの配線部５０が形成される。
よって、配線部５０は、たとえばグランド線４１、電源線４２、転送信号線４３、選択信号線４４、リセット信号線４５、または画素出力線４６として用いられる。

また、図５の複数本の配線部５０は、光電変換部３１の配列方向の一方の方向（紙面に垂直な方向）に沿って延在する。
また、後述するように、図５の複数本の配線部５０において、それぞれの最下配線体５１に対するそれぞれの中間配線体５２のずれ量は、上述した一方の配列方向において同じ（ここでは共にずれが０）である。
また、二次元の配列方向の他方の配列方向（図５の紙面内の方向）においての複数の中間配線体５２のずれ量は、互いに異なっている。
複数の最上配線体５３についても同様である。

配線部５０は、たとえば図５（Ａ）に示すように、フィルタ部７２Ａおよびレンズ部７３Ａから画素回路２２の光電変換部３１までの光の入射経路を避けるように、隣接する２つの光電変換部３１の間に形成される。
具体的にはたとえば、図５（Ａ）の受光部２１の中心部分では、配線部５０の３層の配線体５１〜５３は、半導体基板１１０側の１層目の最下配線体５１の真上の位置に重ねて２層目の中間配線体５２が形成される。
２層目の中間配線体５２の真上の位置に重ねて３層目の最上配線体５３が形成される。
また、図５（Ｂ）の受光部２１の中間部分では、たとえば、配線部５０の３層の配線体５１〜５３は、半導体基板１１０側の１層目の最下配線体５１の真上の位置から若干中心寄りにずらして２層目の中間配線体５２が形成される。
２層目の中間配線体５２の真上の位置から若干中心寄りにずらして３層目の最上配線体５３が形成される。
また、図５（Ｃ）の受光部２１の周縁部分では、たとえば、配線部５０の３層の配線体５１〜５３は、半導体基板１１０側の１層目の最下配線体５１の真上の位置から図５（Ｂ）よりも中心寄りにずらして２層目の中間配線体５２が形成される。
２層目の中間配線体５２の真上の位置から図５（Ｂ）よりも中心寄りにずらして３層目の最上配線体５３が形成される。

［配線部５０の断面］
図６は、受光部２１の中心部分での配線部５０の断面構造の模式図である。
図７は、受光部２１の周縁部分での配線部５０の断面構造の模式図である。
なお、図７には、図６の中心部分での配線部５０の位置を点線で図示している。
そして、図６および図７において、紙面に垂直な方向に延在する３層の配線体５１〜５３は、たとえば横長の受光部２１の横方向（水平方向）に延在する配線部５０である。
また、３層の配線体５１〜５３は、最下配線層６１と、中間配線層６２と、最上配線層６３とに分けて形成される。

図７の周縁部分の配線部５０では、図６の中心部分の配線部５０と異なり、３層の配線体５１〜５３がずれて重ねられている。
具体的には、３層の配線体５１〜５３は、受光部２１の中心方向（図７の右側方向）に向かってずれている。
また、図７の左側の配線部５０での中間配線層６２、コンタクト５９、６０のずれ量は「Ａ」であり、図７の右側の配線部５０での中間配線層６２、コンタクト５９、６０のずれ量「Ｂ」とは異なるずれ量となっている。

ここで、複数の配線層６１〜６３のずれについて説明する。
図８から図１１は、ある半導体基板１１０に形成された１つの画素回路２２を、光の入射方向から見た上面図である。図８の四角形の点線に示すように、この半導体基板１１０には、画素回路２２の光電変換部３１が形成される。
また、図８から図１１では、複数の最下配線層６１として、左側最下配線層６１−１、右側最下配線層６１−２、下側最下配線層６１−３が形成される。
左側最下配線層６１−１は、光電変換部３１の左側において、光電変換部３１の形成領域と重ならないように形成される。
右側最下配線層６１−２は、光電変換部３１の右側において、光電変換部３１の形成領域と重ならないように形成される。
下側最下配線層６１−３は、半導体基板１１０の受光部２１上で、ポリシリコンゲート電極と重ねて形成される。
また、図８から図１１では、複数の中間配線層６２として、左側中間配線層６２−１、右側中間配線層６２−２、下側中間配線層６２−３が形成される。

図８において、左側中間配線層６２−１は、左側最下配線層６１−１と重ねて形成されている。この場合、左側中間配線層６２−１の配線幅の中心は、左側最下配線層６１−１の配線幅の中心と重なる。
また、図８において、右側中間配線層６２−２は、右側最下配線層６１−２と重ねて形成されている。この場合、右側中間配線層６２−２の配線幅の中心は、右側最下配線層６１−２の配線幅の中心と重なる。
また、図８において、下側中間配線層６２−３は、下側最下配線層６１−３と重ねて形成されている。
このように図８では、中間配線層６２は、最下配線層６１と配線幅の中心が重なり、最下配線層６１からずれていない。

これに対して、図９は、中間配線層６２を垂直方向（図９の上下方向）の上側へずらしている。
この場合、中間配線層６２は、最下配線層６１と配線幅の中心が重ならない。
また、下側中間配線層６２−３が光電変換部３１の形成領域と重なるようになる。
また、図１０は、中間配線層６２を水平方向（図１０の左右方向）の左側へずらしている。
この場合、中間配線層６２は、最下配線層６１と配線幅の中心が重ならない。
また、右側中間配線層６２−２と光電変換部３１の形成領域との重なりが大きくなる。
また、図１１は、中間配線層６２を垂直方向の上側および水平方向の左側へずらしている。
この場合、中間配線層６２は、最下配線層６１と配線幅の中心が重ならない。
また、下側中間配線層６２−３が光電変換部３１の形成領域と重なるようになり、かつ、右側中間配線層６２−２と光電変換部３１の形成領域との重なりが大きくなる。
このように複数の配線層６１〜６３をずらして重ねた場合、中間配線層６２および最上配線層６３は、受光部２１を上側から見た場合での光電変換部３１の形成領域との重なりが大きくなる。

近年の多画素化により固体撮像デバイス１１における画素セルのサイズが微細化されている。そのため、１つの画素回路２２の感度は、その確保や低下が問題になっている。
また、レンズ付け替え方式が採用されるデジタル一眼レフカメラでは、複数の画素回路２２がアレイ状に配置されることから、受光部２１の法線方向から様々な角度で光線が入射することが想定される。
そのため、レンズ交換可能なカメラでは、幅広い角度で入射する光線を損失を抑えながら光電変換部３１（フォトダイオード）に導くことが重要となる。
上述した複数の配線層６１〜６３と光電変換部３１の形成領域との重なりは、これらの課題を悪化させる場合がある。
特に、２次元マトリクス状に配置された画素セルのうち、受光部２１の中心からの距離が離れるほど前記課題の悪化が顕著になる傾向にある。
このような悪化は、レンズの持つ特性以上の画質劣化を生じさせる。

説明を図６および図７に戻す。
複数の配線体５１〜５３は、互いに重ねて形成され、ビアコンタクト５９、６０により電気的に接続される。
具体的には、最下配線体５１は、２個のビアコンタクト５８により半導体基板１１０に接続される。
中間配線体５２は、２個のビアコンタクト５９により最下配線体５１と電気的に接続される。
最上配線体５３は、１個のビアコンタクト６０により中間配線体５２と電気的に接続される。
これにより、最下配線体５１、中間配線体５２および最上配線体５３は、電気的に相互に接続され、１つの配線部５０として機能する。

［配線体５１〜５３の形状］
図１２は、図７の最下配線層６１、中間配線層６２および最上配線層６３の配線パターンの一例である。
図１２（Ａ）は最上配線層６３の配線パターンの一例である。
図１２（Ｂ）は中間配線層６２の配線パターンの一例である。
図１２（Ｃ）は最下配線層６１の配線パターンの一例である。

最上配線層６３は、図１２（Ａ）に示すように、最上配線体５３と、最上接続導体５７とを有する。

中間配線層６２は、図１２（Ｂ）に示すように、中間配線体５２と、第１中間接続導体５６と、第２中間接続導体５５とを有する。

最下配線層６１は、図１２（Ｃ）に示すように、最下配線体５１と、最下接続導体５４とを有する。

図１２の例において、最上配線体５３、中間配線体５２および最下配線体５１は、同じ配線幅に形成される。
また、最上接続導体５７、第１中間接続導体５６、第２中間接続導体５５および最下接続導体５４は、略四角形形状に形成される。
そして、最上接続導体５７は、その一辺が最上配線体５３と連結される。
中間接続導体５５、５６は、その一辺が中間配線体５２と連結される。
最下接続導体５４は、その一辺が最下配線体５１と連結される。

また、最上接続導体５７は、設計上では第１中間接続導体５６の真上に形成される。
そして、最上接続導体５７は、図６および図７に示すように、ビアコンタクト６０により第１中間接続導体５６と接続される。
また、第２中間接続導体５５は、設計上では最下接続導体５４の真上に形成される。
そして、第２中間接続導体５５は、ビアコンタクト５９により最下接続導体５４と接続される。

次に、最上接続導体５７、第１中間接続導体５６、第２中間接続導体５５および最下接続導体５４のサイズについて説明する。
図１３は、接続導体８０のサイズの説明図である。
ビアコンタクトにより他の接続導体と接続される接続導体８０は、ビアコンタクトと接続導体８０とが電気的に接続される必要がある。そのため、接続導体８０は、基本的に、ビアコンタクトと同じサイズにする必要がある。
この場合の接続導体８０は、図１３において最も内側の四角形８１のサイズとなる。
また、接続導体８０とビアコンタクトとは別々の工程で製造される。そのため、接続導体８０の形成位置と、ビアコンタクトの形成位置とは、製造上の位置ずれが生じる。
そのため、接続導体８０は、このような製造上の位置ずれが生じた場合でもビアコンタクトと確実に接続される必要がある。
この場合の接続導体８０は、図１３において内側から２番目の四角形８２のサイズとなる。
また、複数の配線体がずれて重ねられる場合、接続導体８０は、複数の配線体がずれた状態においてビアコンタクトと確実に接続される必要がある。
この場合の接続導体８０は、図１３において外側の四角形８３のサイズとなる。

以下、この図１３において外側の四角形８３と、内側から２番目の四角形８２との間の領域を、拡張領域８４という。
この拡張領域８４は、複数の配線体がずらして重ねられる場合に必要となる領域であり、接続導体８０とビアコンタクトとがずれていない場合には不要な領域である。

そして、図７のように３層の配線体５１〜５３をずらして重ねる場合、各種の接続導体５４〜５７は、基本的には、拡張領域８４を含む図１３の外側の四角形８３のサイズにより形成する必要がある。
しかしながら、この実施形態では、最上接続導体５７、第１中間接続導体５６、第２中間接続導体５５および最下接続導体５４を以下のサイズで形成する。

具体的には、最上接続導体５７は、拡張領域８４を含まない図１３において内側から２番目の四角形８２のサイズに形成する。
これにより、最上接続導体５７は、最上接続導体５７に対するビアコンタクト５９、６０の製造上の位置ずれを吸収できる。

第１中間接続導体５６および第２中間接続導体５５は、中間配線体５２の線幅を含めて、拡張領域８４を含まない図９において内側から２番目の四角形８２のサイズに形成する。
これにより、第１中間接続導体５６および第２中間接続導体５５は、中間接続導体５５、５６に対するビアコンタクト５９、６０の製造上の位置ずれを吸収できる。
また、第１中間接続導体５６および第２中間接続導体５５は、中間配線体５２の線幅を含めて図１３において内側から２番目の四角形８２のサイズに形成する。
このため、第１中間接続導体５６に接続されるビアコンタクト５９、６０と、第２中間接続導体５５に接続されるビアコンタクト５９、６０とは、中間配線体５２に直接に接続されることになる。

最下接続導体５４は、図１３において拡張領域８４を含む外側の四角形８３のサイズに形成する。
これにより、最下配線体５１は、最下配線体５１に対して中間配線体５２がずれて形成される場合において、最下接続導体５４に対するビアコンタクト５９、６０の製造上の位置ずれを吸収できる。

最上接続導体５７、第１中間接続導体５６、第２中間接続導体５５および最下接続導体５４をこのようなサイズの組み合わせにした場合、中間配線層６２に接続されるビアコンタクト５９、６０は、中間配線層６２に対してずらすことができない。
そのため、図７に示すように、中間配線層６２のずれ量と、中間配線層６２と最上配線層６３とを接続するビアコンタクト５９、６０のずれ量と、中間配線層６２と最下配線層６１とを接続するビアコンタクト５９、６０のずれ量とは、同じずれ量になる。

図１４は、１つの光電変換部３１の両側の２本の中間配線体５２による開口幅の説明図である。
図１４（Ａ）は、比較例での２本の中間配線体５２の間隔である。
図１４（Ａ）の比較例では、中間配線体５２に対して、図１３の外側の四角形８３のサイズの中間接続導体５６Ａを接続している。
図１４（Ｂ）は、実施形態での２本の中間配線体５２の間隔である。
実施形態では、上述したように、中間配線体５２に対して、図１３の外側の四角形８３のサイズの中間接続導体５６を接続している。

実施形態では、図１４（Ｂ）に示すように、中間接続導体５６Ａによる中間配線体５２からの突出幅（サイズ）が小さい。
そのため、実施形態では、図１４（Ａ）の比較例と比べて各配線パターンの幅が小さくなる。
また、配線パターンの幅が小さくなった分、１つの光電変換部３１の両側の２本の中間配線体５２の間隔（開口幅）を広げることができる。

図１５は、図１４（Ａ）の比較例での開口幅の説明図である。
図１６は、図１４（Ｂ）の実施形態での開口幅の説明図である。
実施形態では、図１４（Ｂ）に示すように、中間配線層６２の配線開口幅が広がる。
そのため、図１６に示すように、中間配線層６２は、最上配線層６３と最下配線層６１とにはさまれた空間内に収まる。
すなわち、中間配線体５２のずれ方向先端側の端部は、最上配線体５３のずれ方向先端側の端部とずれ方向側の最下配線体５１の端部とを含む面より、ずれ方向において奥側に位置する。
たとえば図１６の右側の中間配線体５２では、その左端部が、最上配線体５３の左端部と最下配線体５１の左端部とを含む面より、右奥側に位置している。
このため、実施形態では、隣接する２つの最上配線層６３の間を通過した光は、中間配線体５２の端部において反射されなくなる。
また、中間配線体５２の端部において光が反射されなくなるので、中間配線体５２の端部において反射された光が隣の光電変換部３１に入射しなくなる。
その結果、画素間の光学的なクロストークを低減できる。

［撮像装置１の動作］
次に、図１の撮像装置１の動作を説明する。
操作部１３から撮像キーが操作された場合の信号が入力されると、制御部１６は、固体撮像デバイス１１に撮像開始を指示する。
これにより、固体撮像デバイス１１は、読出処理を開始する。

読出処理において固体撮像デバイス１１は、たとえば行選択回路１１２およびシャッタ行選択回路１１３により、複数の画素回路２２を１行毎に動作させる。
行選択回路１１２およびシャッタ行選択回路１１３は、たとえば複数行の転送信号線４３および選択信号線４４を、１行毎に順番にローレベルからハイレベルへ制御する。
これにより、制御された１行の画素回路２２により、複数の画素出力線４６は、当該１行の光電変換部３１の受光光量に応じたレベルに制御される。
相関２重サンプリング回路１１４は、事前に測定したリセット時の各画素回路２２の出力レベルと、撮像時に読み出した各画素回路２２の出力レベルとの相関に基づいて、複数の画素回路２２の受光光量に応じた信号を、１行ずつ順番に生成する。
また、相関２重サンプリング回路１１４は、行選択回路１１２からの同期信号に同期して、複数の画素回路２２の受光光量信号を１行ずつ順番に出力する。
ＡＧＣ回路１１７は、受光光量信号を増幅する。
アナログ・デジタル変換回路１１８は、受光光量信号をサンプリングし、複数の画素回路２２の受光光量データを得る。
デジタルアンプ回路１１９は、複数の画素回路２２の受光光量データを読み出した行の順番で含む出力信号を生成する。
なお、これらの回路の一連の動作は、タイミングジェネレータ１１６からの同期信号により同期して実行される。

以上の読出処理により、固体撮像デバイス１１は、受光部２１に二次元配列された複数の画素回路２２（光電変換部３１）の受光光量の値を含む出力信号を、信号処理回路へ出力する。
信号処理回路１２は、固体撮像デバイス１１の出力信号から、ＲＧＢのフルカラーの画像データを生成する。また、信号処理回路１２は、たとえばフルカラーの画像データを含む画像信号を、システムバス１９へ出力する。
システムバス１９に画像信号が出力されると、メモリ１７は、その画像信号を取り込み、画像信号に含まれる画像データを記憶する。
また、シリアルインタフェース部１８は、システムバス１９の画像信号を取り込み、画像信号に含まれる画像データを半導体メモリカード２０に記憶する。
また、表示部１４は、システムバス１９の画像信号を取り込み、画像信号に含まれる画像データの画像を表示する。
これにより、撮像装置１で撮像した画像が、半導体メモリカード２０などに記憶される。また、ユーザは、表示部１４の表示により、撮像装置１で撮像した画像を確認することができる。

以上のように、この実施形態の固体撮像デバイス１１では、光学的な補正するために、最上配線層６３と中間配線層６２とを、最下配線層６１の頂上の位置からずらしている。
また、この実施形態では、中間配線層６２（中間配線体５２）と、それに接続されるビアコンタクト５９、６０のずれ量を統一している。
そのため、この実施形態では、光学的な補正の効果を得ながらも、中間配線層６２に拡張領域８４を持たせないので、中間配線層６２での開口を拡大できる。

また、この実施形態では、最下配線層６１だけに拡張領域８４を持たせ、最上配線層６３と中間配線層６２とに拡張領域８４を持たせない。
このため、受光部２１の長尺方向の周縁部での画素では、最上配線層６３および中間配線層６２のずれ量が不足する可能性がある。
しかしながら、この実施形態では、最上配線層６３の開口幅および中間配線層６２の開口幅を広げている。
そのため、この実施形態では、最上配線層６３および中間配線層６２のずれ量不足に起因する、最上配線層６３または中間配線層６２による光のケラレを抑制できる。
これにより、この実施形態では、入射光の配線によるケラレが原因となる感度低下を抑制できる。
また、この実施形態では、反射光による隣接画素間でのクロストークを抑制できる。

また、この実施形態では、接続導体のサイズを小さくすることで、配線間の開口を広げている。
そのため、この実施形態では、固体撮像デバイスの受光部２１がたとえば水平方向で長尺となる場合でも、受光部２１の中心から垂直方向に離れて位置する画素回路２２への入射光には、配線をずらした場合と同等のケラレ抑制効果を得ることができる。
また、この実施形態では、水平方向においては、配線部５０毎のずらし量を従来のものより減らしても、受光部２１の中央から離れた画素回路２２セルでの感度低下やクロストークの問題を解決できる。

以上の実施形態は、本発明の好適な実施形態であるが、本発明は、これに限定されない。本発明は、発明の要旨を逸脱しない範囲において実施形態を種々に変形または変更したものとすることができる。

上記実施形態では、最上接続導体５７は、拡張領域８４を含まない図１３において内側から２番目の四角形８２のサイズに形成されている。
この他にも例えば、最上接続導体５７は、拡張領域８４を含む図１３において外側の四角形８３のサイズに形成されてもよい。

上記実施形態では、第１中間接続導体５６および第２中間接続導体５５は、中間配線体５２の線幅を含めて、拡張領域８４を含まない図９において内側から２番目の四角形８２のサイズに形成されている。
この他にも例えば、第１中間接続導体５６および第２中間接続導体５５は、中間配線体５２の線幅とは別に、拡張領域８４を含まない図９において内側から２番目の四角形８２のサイズに形成されてもよい。

上記実施形態では、図５の複数本の配線部５０において、それぞれの最下配線体５１に対するそれぞれの中間配線体５２のずれ量は、図５の紙面に垂直な方向において共に０である。
この他にも例えば、複数本の配線部５０において、それぞれの最下配線体５１に対するそれぞれの中間配線体５２のずれ量は、図５の紙面に垂直な方向において共に０以外のずれ量であってもよい。
さらに他にも例えば、複数本の配線部５０において、それぞれの最下配線体５１に対するそれぞれの中間配線体５２のずれ量は、図５の紙面に垂直な方向において互いに異なるずれ量であってもよい。

上記実施形態では、受光部２１において、隣接する２つの光電変換部３１の間には、配線部５０が設けられている。
この他にも例えば、配線部５０は、３以上の光電変換部３１毎に設けられてもよい。

上記実施形態では、複数の画素回路２２は、それぞれ独立した回路として形成されている。
この他にも例えば、複数の画素回路２２は、隣接する２つの画素回路２２で、フローティングディフュージョン３６、増幅トランジスタ３３、選択トランジスタ３４、およびリセットトランジスタ３５を供用してもよい。

上記実施形態では、配線部５０は、最下配線体５１、中間配線体５２および最上配線体５３の３層に形成されている。
この他にも例えば、配線部５０は、複数層の中間配線体５２を有し、４層以上の配線体により構成されていてもよい。

上記実施形態では、配線部５０は、ＣＭＯＳセンサによる固体撮像デバイス１１に形成されている。
この他にも例えば、ＣＣＤ（Charge Coupled Device）センサによる固体撮像デバイス１１に配線部５０が形成されてもよい。

上記実施形態では、画素回路２２には、グランド線４１と電源線４２とにより、グランド電位と電源電位ＶＤＤが給電されている。
この他にも例えば、画素回路２２には、グランド電位とサブストレート電位ＶＳＳが給電されてもよい。

１…撮像装置、１０…光学部、１１…固体撮像デバイス（固体撮像装置）、２１…受光部、２２…画素回路、３１…光電変換部、４１…グランド線（電源線）、４２…電源線、４３…転送信号線（信号線）、４４…選択信号線（信号線）、４５…リセット信号線（信号線）、４６…画素出力線（信号線）、５０…配線部、５１…最下配線体、５２…中間配線体、５３…最上配線体、５４…最下接続導体、５５…第２中間接続導体、５６…第１中間接続導体、５７…最上接続導体、５９、６０…コンタクト、８２…製造ずれを含む最小限のサイズの四角形、８３…配線のずれ量を含むサイズの四角形、１１０…半導体基板

Claims (10)

1. 半導体基板と、
   前記半導体基板に配列して形成され、前記半導体基板に受光部を形成する複数の光電変換部と、
   前記受光部の上において前記複数の光電変換部の間の位置に形成される複数の配線部と
   を有し、
   前記複数の配線部は、それぞれ、
   前記半導体基板の前記受光部の上に複数の配線層が絶縁層を介して重ねられることにより形成され、前記半導体基板側の最下配線体、最も上側の最上配線体、およびこれらの間の中間配線体を含む複数の配線体と、
   前記複数の配線体を重なりの順番において上下になる配線体を接続する複数のコンタクトと
   を有し、
   前記複数の配線部のうちの少なくとも１個の配線部は、
   前記最下配線体以外の配線体が前記最下配線体の真上の位置から同じ第１の向きにずれて配置され、
   前記中間配線体のずれ量と、前記中間配線体に接続される前記コンタクトのずれ量とが同じであり、
   前記中間配線体の第１の向き側の先端部は、
   前記最上配線体の第１の向き側端と前記最下配線体の第１の向き側端とを含む面より、前記第１の向きと反対の第２の向きに離れた奥側に位置する、
   固体撮像装置。
2. 前記少なくとも１個の配線部において、
   前記中間配線体を含む導電層は、前記中間配線体に接続され、前記コンタクトを前記中間配線体に接続するための中間接続導体を有し、
   前記中間接続導体は、前記中間配線体に対する前記コンタクトの製造上の位置ずれを吸収可能な最小限のサイズに形成されている
   請求項１記載の固体撮像装置。
3. 前記少なくとも１個の配線部において、
   前記中間配線体は、所定の線幅に形成され、
   前記中間接続導体は、前記中間配線体の線幅で、前記中間配線体に対する前記コンタクトの製造上の位置ずれを吸収可能な最小限のサイズに形成されている、
   請求項２記載の固体撮像装置。
4. 前記少なくとも１個の配線部において、
   前記最下配線体を含む導電層は、
   前記最下配線体に接続され、前記最下配線体に対して前記中間配線体がずれた状態において、前記最下配線体に対する前記コンタクトの製造上の位置ずれを吸収して、前記中間配線体に接続される前記コンタクトを前記最下配線体に接続するための最下接続導体を有し、
   前記中間接続導体のサイズは、前記最下接続導体のサイズより小さい、
   請求項２または３記載の固体撮像装置。
5. 前記複数の配線部のうちの前記少なくとも１個の配線部以外の他の１個の配線部は、
   前記最下配線体以外の配線体が前記最下配線体の真上の位置に重ねられている、
   請求項１記載の固体撮像装置。
6. 前記複数の光電変換部は、前記受光部に二次元に配列され、
   前記複数の配線部は、前記二次元の配列方向の一方の方向に沿って延在し、
   前記少なくとも１個の配線部は、複数本であり、
   当該複数本の配線部において、
   それぞれの前記最下配線体に対するそれぞれの前記最下配線体以外の配線体のずれ量が、前記複数の光電変換部の前記一方の配列方向において同じであり、前記二次元の配列方向の他方の配列方向において互いに異なる
   請求項１記載の固体撮像装置。
7. 前記複数の光電変換部は、前記受光部に二次元に配列され、
   前記複数の配線部は、前記二次元の配列方向の一方の方向に沿って延在し、
   前記少なくとも１個の配線部は、複数本であり、
   当該複数本の配線部において、
   それぞれの前記最下配線体に対するそれぞれの前記最下配線体以外の配線体のずれ量が、前記複数の光電変換部の前記一方の配列方向において共に０であり、前記二次元の配列方向の他方の配列方向において互いに異なる、
   請求項１記載の固体撮像装置。
8. 前記複数本の配線部は、
   前記受光部の中心に向かってずれており、
   前記受光部の中心側の配線部でのずれ量が外側での配線部のずれ量より小さい、
   請求項６または７記載の固体撮像装置。
9. 前記複数の配線部は、
   電源線または信号線として用いられる
   請求項１記載の固体撮像装置。
10. 光を集光する光学部と、
    前記光学部で集光された光を受光する固体撮像装置と
    を有し、
    前記固体撮像装置は、
    半導体基板と、
    前記半導体基板に配列して形成され、前記半導体基板に受光部を形成する複数の光電変換部と、
    前記受光部の上において前記複数の光電変換部の間の位置に形成される複数の配線部と
    を有し、
    前記複数の配線部は、それぞれ、
    前記半導体基板の前記受光部の上に複数の配線層が絶縁層を介して重ねられることにより形成され、前記半導体基板側の最下配線体、最も上側の最上配線体、およびこれらの間の中間配線体を含む複数の配線体と、
    前記複数の配線体を重なりの順番において上下になる配線体を接続する複数のコンタクトと
    を有し、
    前記複数の配線部のうちの少なくとも１個の配線部は、
    前記最下配線体以外の配線体が前記最下配線体の真上の位置から同じ第１の向きにずれて配置され、
    前記中間配線体のずれ量と、前記中間配線体に接続される前記コンタクトのずれ量とが同じであり、
    前記中間配線体の第１の向き側の先端部は、
    前記最上配線体の第１の向き側端と前記最下配線体の第１の向き側端とを含む面より、前記第１の向きと反対の第２の向きに離れた奥側に位置する、
    撮像装置。

Images