JP5488331B2 - 駆動回路、光送信装置、駆動方法および光送信方法 - Google Patents

Description

本発明は、駆動回路、光送信装置、駆動方法および光送信方法に関する。

近年、データ通信の高速化に伴い、データ通信の通信媒体として従来広く用いられていた電気信号に代わり、高速で長距離の伝送でも劣化の小さい光信号の適用が進められている。長距離の光伝送などの高品質の光信号が求められる場合は、光電変換素子として信号品質の高い外部変調器が用いられることが多い。しかし、外部変調器を用いる方式はコスト増などの問題があるため、短距離用などではＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ：レーザダイオード）などの光電変換素子（発光素子）を直接オンオフすることで電気信号を光信号に変換する直接変調が用いられている。

ＬＤを電気信号で直接変調した場合に、ＬＤのもつ緩和振動などの性質から、立ち上がりと立ち下がりが対称な電気信号を入力した場合でも、ＬＤ出力は立ち上がりと立ち下がりが非対称な波形となり、伝送特性を劣化させるという問題がある。これに対して、立ち上がりに比べて劣化の大きい立ち下がりを駆動電気信号の段階であらかじめ強調（立ち下がりピーキング）することによって劣化分を補償する非対称プリエンファシスが用いられている（たとえば、下記特許文献１参照。）。

また、ＬＤを電気信号で直接変調した場合に、光信号の品質向上や高速駆動を行う観点から、信号の立ち下がりだけでなく立ち上がりもあらかじめ強調する（立ち上がり立ち下がりピーキング）非対称プリエンファシスを用いる場合もある。この場合も立ち上がりと立ち下がりが非対称であるため、下記特許文献１のように、立ち下がり側の強調量を特に大きくするなどの手法が用いられている。

特開２００６−４０９７４号公報

しかしながら、上述した従来技術では、非対称プリエンファシスを実現する回路構成が複雑であるため、駆動回路の規模が大きくなり、寄生容量が増加して高速駆動が困難になるという問題がある。また、駆動回路の規模が大きくなることにより、消費電力が増加するという問題もある。

開示の駆動回路、光送信装置、駆動方法および光送信方法は、上述した問題点を解消するものであり、高速駆動を可能にすることを目的とする。

上述した課題を解決し、目的を達成するため、開示技術は、第１の信号のデューティ比を変更し、デューティ比が変更された信号と、位相と振幅が前記第１の信号と異なる第２の信号と、のうちいずれか一方から他方を減算または両方を加算する。

開示の駆動回路、光送信装置、駆動方法および光送信方法によれば、高速駆動を可能にすることができるという効果を奏する。

実施の形態にかかる駆動回路の構成例を示す図である。 実施の形態にかかる光送信装置の構成例を示す図である。 発光素子の電気光特性の一例を示すグラフである。 駆動回路へ入力される駆動信号の波形の例を示す図である。 駆動回路へ入力される駆動信号のアイパターンの例を示す図である。 駆動信号を整形しないと仮定した場合に発光素子から出力される光信号の波形の例を示す参考図である。 駆動信号を整形しないと仮定した場合に発光素子から出力される光信号のアイパターンの例を示す参考図である。 駆動信号の整形例１を示す図（その１）である。 駆動信号の整形例１を示す図（その２）である。 駆動信号の整形例２を示す図（その１）である。 駆動信号の整形例２を示す図（その２）である。 駆動信号の整形例３を示す図（その１）である。 駆動信号の整形例３を示す図（その２）である。 デューティ調整回路の構成例１を示す図である。 デューティ調整回路の構成例１によるデューティ比の調整例を示す図である。 デューティ調整回路の構成例２を示す図である。 デューティ調整回路の構成例２によるデューティ比の調整例を示す図である。 デューティ調整回路によってデューティ比を調整された駆動信号のアイパターンの例を示す図である。 駆動回路の変形例１を示す図である。 駆動回路の変形例２を示す図である。 駆動回路の変形例３を示す図である。 駆動回路の変形例４を示す図である。

以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。

（実施の形態）
（駆動回路の構成例）
図１は、実施の形態にかかる駆動回路の構成例を示す図である。図１に示す駆動回路１００は、たとえば発光素子（たとえば図２参照）の駆動信号を整形する。具体的には、駆動回路１００は、分岐部１１０と、アンプ１２０と、遅延回路１３０と、アンプ１４０と、デューティ調整回路１５０と、減算回路１６０と、アンプ１７０と、を備えている。

分岐部１１０には駆動信号が入力される。駆動信号は、シングルエンド信号であってもよいし、正相信号および逆相信号を含む差動信号であってもよい。分岐部１１０は、入力された駆動信号を分岐し、分岐した各駆動信号をそれぞれアンプ１２０および遅延回路１３０へ出力する。アンプ１２０は、分岐部１１０から出力された駆動信号の強度を調整し、強度を調整した駆動信号を減算回路１６０へ出力する。

遅延回路１３０は、分岐部１１０によって分岐された各駆動信号に遅延差を与える遅延調整部である。各駆動信号の遅延差とは、たとえば、各駆動信号における立ち上がりと立ち下がりの間の中央点の遅延差である。遅延回路１３０は、具体的には、分岐部１１０から出力された駆動信号を遅延量τ１（＞０）だけ遅延させ、遅延させた駆動信号をアンプ１４０へ出力する。アンプ１４０は、遅延回路１３０から出力された駆動信号の強度を調整し、強度を調整した駆動信号をデューティ調整回路１５０へ出力する。

デューティ調整回路１５０は、分岐部１１０によって分岐された各駆動信号にデューティ比の差（デューティオフセット）を与えるデューティ比調整回路である。具体的には、デューティ調整回路１５０は、アンプ１４０から出力された駆動信号のデューティ比を調整する。たとえば、デューティ調整回路１５０は、駆動信号の立ち上がり領域（オンの領域）を時間方向において前後対称に変化させてデューティ比を調整する。デューティ調整回路１５０は、デューティ比を調整した駆動信号を減算回路１６０へ出力する。

減算回路１６０は、アンプ１２０から出力された駆動信号を、デューティ調整回路１５０から出力された駆動信号によって減算する演算部である。また、減算回路１６０は、アンプ１２０およびデューティ調整回路１５０から出力された各駆動信号をそれぞれ重み付けしてから減算してもよい。減算回路１６０は、減算した駆動信号をアンプ１７０へ出力する。アンプ１７０は、減算回路１６０から出力された駆動信号の強度を調整し、強度を調整した駆動信号を出力する。

これにより、駆動回路１００は、入力された駆動信号を整形して出力することができる。駆動回路１００から出力された駆動信号は、たとえば発光素子へ入力される。なお、駆動回路１００について、遅延回路１３０、アンプ１４０、デューティ調整回路１５０の順に接続する構成について説明したが、これらの順序は入れ替えた構成にしてもよい。

遅延回路１３０における遅延量τ１は、可変であってもよいし、固定であってもよい。たとえば、遅延回路１３０における遅延量τ１は、調整者（たとえばユーザ）の操作によって変化するようにする。この場合は、分岐された各駆動信号の遅延差を、調整者の操作によって変化させることができる。これにより、駆動信号によって駆動される発光素子などのデバイスの特性に応じて遅延量τ１を調整することができる。

デューティ調整回路１５０によって調整されるデューティ比は、可変であってもよいし、固定であってもよい。たとえば、デューティ調整回路１５０によって調整されるデューティ比は、調整者の操作によって変化するようにする。この場合は、分岐された各駆動信号のデューティ比の差を、調整者の操作によって変化させることができる。これにより、駆動信号によって駆動される発光素子などのデバイスの特性に応じて、デューティ調整回路１５０によってデューティ比を調整することができる。

（光送信装置の構成例）
図２は、実施の形態にかかる光送信装置の構成例を示す図である。図２に示す光送信装置２００は、入力された駆動信号に基づく光信号を送信する。具体的には、光送信装置２００は、図１に示した駆動回路１００と、発光素子２１０と、を備えている。駆動回路１００は、入力された駆動信号を整形し、整形した駆動信号を発光素子２１０へ出力する。

発光素子２１０は、たとえばＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：直共振器面発光レーザ）などのＬＤである。発光素子２１０は、一端が駆動回路１００に接続され、他端が接地されている。発光素子２１０は、駆動回路１００から出力された駆動信号に基づく光信号を出力する。これにより、光送信装置２００は、入力された駆動信号に基づく光信号を送信することができる。

図３は、発光素子の電気光特性の一例を示すグラフである。図３において、横軸は発光素子２１０への入力電圧［Ｖ］を示し、縦軸は発光素子２１０の出力光パワー［ｍＷ］を示している。電気光特性３００は、発光素子２１０の入力電圧に対する出力光パワーの特性である。駆動信号３１０は、発光素子２１０へ入力される駆動信号（電気信号）を示している。光信号３２０は、発光素子２１０から出力される光信号を示している。図２に示した光送信装置２００は、図３に示すように、発光素子２１０へ駆動信号３１０を入力することで発光素子２１０を直接変調し、光信号３２０を出力する。

（各信号の波形の例）
図４−１は、駆動回路へ入力される駆動信号の波形の例を示す図である。図４−１において、横軸は時間を示し、縦軸は電圧を示している。波形４１０は、駆動回路１００へ入力される駆動信号の波形を示している。図４−２は、駆動回路へ入力される駆動信号のアイパターンの例を示す図である。図４−２において、横軸は時間［ｂｉｔ ｐｅｒｉｏｄ］を示し、縦軸は振幅［ａ．ｕ．］を示している。アイパターン４２０は、駆動回路１００へ入力される駆動信号のアイパターンを示している。図４−１および図４−２に示すように、駆動回路１００には、たとえば、立ち上がりおよび立ち下がりが補正（たとえば強調）されていない駆動信号が入力される。

図５−１は、駆動信号を整形しないと仮定した場合に発光素子から出力される光信号の波形の例を示す参考図である。図５−１において、横軸は時間を示し、縦軸は電圧を示している。波形５１０は、図４−１および図４−２に示した駆動信号を駆動回路１００によって整形しないで発光素子２１０へ入力したと仮定した場合に発光素子２１０から出力される光信号の波形を参考として示している。

図５−２は、駆動信号を整形しないと仮定した場合に発光素子から出力される光信号のアイパターンの例を示す参考図である。図５−２において、横軸は時間［ｂｉｔ ｐｅｒｉｏｄ］を示し、縦軸は振幅［ａ．ｕ．］を示している。アイパターン５２０は、図４−１および図４−２に示した駆動信号を駆動回路１００によって整形しないで発光素子２１０へ入力したと仮定した場合に発光素子２１０から出力される光信号のアイパターンを参考として示している。

図５−１および図５−２に示すように、発光素子２１０は、立ち上がりおよび立ち下がりが対称な駆動信号（図４−１，図４−２参照）が入力されると、立ち上がりおよび立ち下がりが非対称な光信号を出力する特性を有する。たとえば、発光素子２１０が出力する光信号は、緩和振動などの要因によって、立ち下がりが立ち上がりよりも緩やかになる。この場合は、たとえば光信号の伝送特性が劣化する。

（駆動信号の整形例）
図６−１および図６−２は、駆動信号の整形例１を示す図である。図６−１に示す駆動信号６１０，６２０，６３０は、駆動回路１００の各部における駆動信号を波形で示している。駆動信号６１０は、アンプ１２０から減算回路１６０へ出力される駆動信号である。立ち上がり６１１は、駆動信号６１０の立ち上がりである。立ち下がり６１２は、駆動信号６１０の立ち下がりである。中央点６１３は、駆動信号６１０の立ち上がり６１１と立ち下がり６１２の間の中央点である。

駆動信号６２０は、デューティ調整回路１５０から減算回路１６０へ出力される駆動信号である。立ち上がり６２１は、駆動信号６２０の立ち上がりである。立ち下がり６２２は、駆動信号６２０の立ち下がりである。中央点６２３は、駆動信号６２０の立ち上がり６２１と立ち下がり６２２の間の中央点である。

駆動信号６３０は、アンプ１７０から出力される駆動信号である。立ち上がり６３１は、駆動信号６３０の立ち上がりである。立ち下がり６３２は、駆動信号６３０の立ち下がりである。ここでは、図６−１に示す駆動信号６１０，６２０，６３０の先頭の立ち上がり、立ち下がりおよび中央点について説明するが、駆動信号６１０，６２０，６３０の他の立ち上がり、立ち下がりおよび中央点についても同様である。

図６−１に示す例では、デューティ調整回路１５０は、駆動信号６２０のデューティ比を駆動信号６１０より高く調整している。また、遅延回路１３０は、駆動信号６１０の中央点６１３と駆動信号６２０の中央点６２３との間に遅延差６４０を与えるように駆動信号６２０を遅延させる。これにより、遅延回路１３０は、駆動信号６１０の立ち上がり６１１と、駆動信号６２０の立ち上がり６２１と、のタイミングを合わせている。

このように、遅延回路１３０が、各駆動信号の立ち上がりのタイミングを合わせるように遅延差６４０を調整することで、駆動信号６３０は、立ち下がり６３２が強調された駆動信号になる。図６−２に示すアイパターン６５０は、図６−１に示した駆動信号６３０のアイパターンである。このように立ち下がりが強調された駆動信号６３０を発光素子２１０へ入力することで、光信号の立ち下がりが立ち上がりよりも緩やかになる発光素子２１０において、立ち下がりと立ち上がりが均等な光信号を出力することができる。

図７−１および図７−２は、駆動信号の整形例２を示す図である。図７−１において、図６−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図７−１に示す例では、デューティ調整回路１５０は、駆動信号６２０のデューティ比を駆動信号６１０より高く調整している。

また、遅延回路１３０は、駆動信号６１０の中央点６１３と駆動信号６２０の中央点６２３との間に遅延差７１０を与えるように駆動信号６２０を遅延させる。これにより、遅延回路１３０は、立ち上がり６１１と立ち上がり６２１とのタイミングをずらすとともに、立ち下がり６１２と立ち下がり６２２とをずらしている。

このように、遅延回路１３０が、各駆動信号の立ち上がりのタイミングをずらすとともに、各駆動信号の立ち下がりのタイミングをずらすように遅延差７１０を調整する。これにより、駆動信号６３０は、立ち上がり６３１および立ち下がり６３２が強調されるとともに、立ち上がり６３１と立ち下がり６３２の補正量（ここでは強調量）が非対称な駆動信号になる。ここでは、駆動信号６３０の立ち下がり６３２の強調量が立ち上がり６３１より大きくなっている。図７−２に示すアイパターン７５０は、図７−１に示した駆動信号６３０のアイパターンである。

このように立ち上がり６３１および立ち下がり６３２が強調された駆動信号６３０を発光素子２１０へ入力することで、発光素子２１０に高速応答性の制限があっても、発光素子２１０によって高速で高品質な光信号を生成することができる。また、立ち下がり６３２の強調量が立ち上がり６３１より大きな駆動信号６３０を発光素子２１０へ入力することで、光信号の立ち下がりが立ち上がりよりも緩やかになる発光素子２１０において、立ち下がりと立ち上がりが均等な光信号を出力することができる。

図８−１および図８−２は、駆動信号の整形例３を示す図である。図８−１において、図６−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図８−１に示す例では、デューティ調整回路１５０は、駆動信号６２０のデューティ比を駆動信号６１０より低く調整している。また、遅延回路１３０は、駆動信号６１０の中央点６１３と駆動信号６２０の中央点６２３との間に遅延差８１０を与えるように駆動信号６２０を遅延させる。これにより、遅延回路１３０は、駆動信号６１０の立ち下がり６１２と、駆動信号６２０の立ち下がり６２２と、のタイミングを合わせている。

このように、遅延回路１３０が、各駆動信号の立ち下がりのタイミングを合わせるように遅延差８１０を調整することで、駆動信号６３０は、立ち上がり６３１が強調された駆動信号になる。図８−２に示すアイパターン８５０は、図８−１に示した駆動信号６３０のアイパターンである。

（デューティ調整回路の構成例）
図９は、デューティ調整回路の構成例１を示す図である。図９に示すデューティ調整回路１５０は、たとえば駆動信号がシングルエンド信号である場合に適用できる。図９に示すデューティ調整回路１５０は、入力端子９１０と、差動回路９２０，９４０と、閾値レベル調整回路９３０，９５０と、出力端子９６０と、を備えている。

入力端子９１０には、アンプ１４０から出力された駆動信号が入力される（ｉｎ）。差動回路９２０は、ＬＴＰ（Ｌｏｎｇ−Ｔａｉｌｅｄ Ｐａｉｒ）型の差動増幅回路である。具体的には、差動回路９２０は、トランジスタ９２１，９２２と、抵抗９２３，９２４と、電流源９２５と、を備えている。トランジスタ９２１，９２２のそれぞれは、たとえばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）などである。ここではトランジスタ９２１，９２２のそれぞれがＦＥＴであるとして説明する。

トランジスタ９２１のゲートは入力端子９１０に接続されている。トランジスタ９２１のドレインは抵抗９２３に接続されている。トランジスタ９２１のソースは電流源９２５に接続されている。トランジスタ９２２のゲートは閾値レベル調整回路９３０に接続されている。トランジスタ９２２のドレインは抵抗９２４に接続されている。トランジスタ９２２のソースは電流源９２５に接続されている。

抵抗９２３の一端はトランジスタ９２１のドレインに接続され、他端は電源（不図示）に接続されている。抵抗９２４の一端はトランジスタ９２２のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ９２２と抵抗９２４との間の部分は、差動回路９２０から駆動信号が出力される出力部９２６となる。電流源９２５は、一端がトランジスタ９２１およびトランジスタ９２２に接続され、他端が接地されている。

閾値レベル調整回路９３０は、差動回路９２０の出力の閾値レベルを調整する回路である。具体的には、閾値レベル調整回路９３０は、可変電流源９３１と、抵抗９３２と、を備えている。可変電流源９３１は、一端がトランジスタ９２２のゲートおよび抵抗９３２に接続されており、他端が接地されている。抵抗９３２の一端は可変電流源９３１に接続され、他端は電源（不図示）に接続されている。

トランジスタ９２２のゲートに対する印加電圧は、出力部９２６から出力される駆動信号のオンオフを切り替える閾値Ｖｔｈ１となる。可変電流源９３１の電流値を変化させることで、閾値Ｖｔｈ１が変化し、出力部９２６から出力される駆動信号のオンオフの切り替わり点であるクロスポイント（差分がゼロになる点）のタイミングがシフトする。このため、出力部９２６から出力される駆動信号のデューティ比を変化させることができる。

差動回路９４０は、差動回路９２０と同様の構成である。具体的には、差動回路９４０は、トランジスタ９４１，９４２と、抵抗９４３，９４４と、電流源９４５と、を備えている。差動回路９４０のトランジスタ９４１，９４２、抵抗９４３，９４４および電流源９４５は、それぞれ差動回路９２０のトランジスタ９２１，９２２、抵抗９２３，９２４および電流源９２５と同様である。

ただし、トランジスタ９４１のゲートは、差動回路９２０の出力部９２６に接続されている。トランジスタ９４１と出力部９２６の間の点をＡ点とする。また、トランジスタ９４１と抵抗９４３との間の部分は、差動回路９４０から駆動信号が出力される出力部９４６となる。

閾値レベル調整回路９５０は、差動回路９４０の出力の閾値レベルを調整する回路である。具体的には、閾値レベル調整回路９５０は、可変電流源９５１と、抵抗９５２と、を備えている。可変電流源９５１は、一端がトランジスタ９４２のゲートおよび抵抗９５２に接続されており、他端が接地されている。抵抗９５２の一端は可変電流源９５１に接続され、他端は電源（不図示）に接続されている。

トランジスタ９４２のゲートに対する印加電圧は、出力部９４６から出力される駆動信号のオンオフを切り替える閾値Ｖｔｈ２となる。可変電流源９５１の電流値を変化させることで、閾値Ｖｔｈ２が変化し、出力部９４６から出力される駆動信号のオンオフの切り替わり点であるクロスポイントのタイミングがシフトする。このため、出力部９４６から出力される駆動信号のデューティ比を変化させることができる。

出力端子９６０は、差動回路９４０の出力部９４６に接続されている。出力端子９６０は、駆動信号をデューティ調整回路１５０の後段へ出力する（ｏｕｔ）。なお、図９に示したデューティ調整回路１５０において、差動回路９４０および閾値レベル調整回路９５０を省いた構成にしてもよい。この場合は、出力端子９６０は、たとえば差動回路９２０の出力部９２６に接続される。

図１０は、デューティ調整回路の構成例１によるデューティ比の調整例を示す図である。図１０に示す駆動信号１０１０は、図９に示した入力端子９１０へ入力される駆動信号（ｉｎ）を波形で示している。駆動信号１０２０は、図９に示したＡ点の駆動信号を波形で示している。駆動信号１０３０は、図９に示した出力端子９６０から出力される駆動信号（ｏｕｔ）を波形で示している。

電位１０１１は、駆動信号１０１０の電位の中央値である。可変電流源９３１の電流値を変化させることで閾値Ｖｔｈ１を電位１０１１より低くし、閾値Ｖｔｈ１と電位１０１１との間にＤＣオフセット１０１２（直流オフセット）を与える。これにより、差動回路９２０の出力部９２６から出力される駆動信号１０２０は、駆動信号１０１０よりデューティ比が高くなる。

電位１０２１は、駆動信号１０２０の電位の中央値である。可変電流源９５１の電流値を変化させることで閾値Ｖｔｈ２を電位１０２１より低くし、閾値Ｖｔｈ２と電位１０２１との間にＤＣオフセット１０２２を与える。これにより、差動回路９４０の出力部９４６から出力される駆動信号１０３０は、駆動信号１０２０よりデューティ比が高くなる。

また、図示しないが、可変電流源９３１の電流値を変化させることで閾値Ｖｔｈ１を電位１０１１より高くしてもよい。この場合は、差動回路９２０の出力部９２６から出力される駆動信号１０２０は、駆動信号１０１０よりデューティ比が低くなる。同様に、可変電流源９５１の電流値を変化させることで閾値Ｖｔｈ２を電位１０２１より高くしてもよい。この場合は、差動回路９４０の出力部９４６から出力される駆動信号１０３０は、駆動信号１０２０よりデューティ比が低くなる。

このように、可変電流源９３１および可変電流源９５１の各電流値に応じてデューティ比が調整された駆動信号が出力端子９６０から出力される。また、図９に示したデューティ調整回路１５０においては、駆動信号１０２０は、駆動信号１０１０に対して、立ち上がり領域（オンの領域）が時間方向において前後対称に変化する。

図１１は、デューティ調整回路の構成例２を示す図である。図１１に示すデューティ調整回路１５０は、たとえば駆動信号が差動信号である場合に適用できる。図１１に示すデューティ調整回路１５０は、入力端子１１１１，１１１２と、差動回路１１２０，１１３０と、オフセット調整回路１１４０と、出力端子１１５１，１１５２と、を備えている。

入力端子１１１１には、アンプ１４０から出力された駆動信号の正相信号が入力される（ｉｎ）。入力端子１１１２には、アンプ１４０から出力された駆動信号の逆相信号が入力される（ｉｎｘ）。差動回路１１２０は、ＬＴＰ型の差動増幅回路である。具体的には、差動回路１１２０は、トランジスタ１１２１，１１２２と、抵抗１１２３，１１２４と、電流源１１２５と、を備えている。トランジスタ１１２１，１１２２のそれぞれは、たとえばＦＥＴやＢＪＴなどである。ここではトランジスタ１１２１，１１２２のそれぞれがＦＥＴであるとして説明する。

トランジスタ１１２１のゲートは入力端子１１１１に接続されている。トランジスタ１１２１のドレインは抵抗１１２３に接続されている。トランジスタ１１２１のソースは電流源１１２５に接続されている。トランジスタ１１２２のゲートは入力端子１１１２に接続されている。トランジスタ１１２２のドレインは抵抗１１２４に接続されている。トランジスタ１１２２のソースは電流源１１２５に接続されている。

抵抗１１２３の一端はトランジスタ１１２１のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１１２１と抵抗１１２３との間の部分は、差動回路１１２０から正相信号が出力される出力部１１２６となる。抵抗１１２４の一端はトランジスタ１１２２のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１１２２と抵抗１１２４との間の部分は、差動回路１１２０から逆相信号が出力される出力部１１２７となる。電流源１１２５は、一端がトランジスタ１１２１およびトランジスタ１１２２に接続され、他端が接地されている。

差動回路１１３０は、差動回路１１２０と同様の構成である。具体的には、差動回路１１３０は、トランジスタ１１３１，１１３２と、抵抗１１３３，１１３４と、電流源１１３５と、を備えている。差動回路１１３０のトランジスタ１１３１，１１３２、抵抗１１３３，１１３４および電流源１１３５は、それぞれ差動回路１１２０のトランジスタ１１２１，１１２２、抵抗１１２３，１１２４および電流源１１２５と同様である。

ただし、トランジスタ１１３１のゲートは、差動回路１１２０の正相信号の出力部１１２６に接続されている。トランジスタ１１３１と出力部１１２６の間の点をＡ点とする。また、トランジスタ１１３１と抵抗１１３３との間の部分は、差動回路１１３０から正相信号が出力される出力部１１３６となる。

また、トランジスタ１１３２のゲートは、差動回路１１２０の逆相信号の出力部１１２７に接続されている。トランジスタ１１３２と出力部１１２７の間の点をＡｘ点とする。また、トランジスタ１１３２と抵抗１１３４との間の部分は、差動回路１１３０から逆相信号が出力される出力部１１３７となる。

オフセット調整回路１１４０は、差動回路１１２０および差動回路１１３０のＤＣオフセットを調整する回路である。具体的には、オフセット調整回路１１４０は、可変電流源１１４１，１１４２を備えている。可変電流源１１４１は、一端がＡ点に接続され、他端が接地されている。可変電流源１１４２は、一端がＡｘ点に接続され、他端が接地されている。可変電流源１１４１および可変電流源１１４２の各電流値を変化させることで、差動回路１１２０および差動回路１１３０のＤＣオフセットを調整することができる。

出力端子１１５１は、差動回路１１３０の正相信号の出力部１１３６に接続されている。出力端子１１５１は、正相信号をデューティ調整回路１５０の後段へ出力する（ｏｕｔ）。出力端子１１５２は、差動回路１１３０の逆相信号の出力部１１３７に接続されている。出力端子１１５２は、逆相信号をデューティ調整回路１５０の後段へ出力する（ｏｕｔｘ）。これにより、正相信号および逆相信号を含む差動信号を出力することができる。

このように、図１１に示すデューティ調整回路１５０は、差動信号である駆動信号に対して、差動回路１１２０およびオフセット調整回路１１４０によってＤＣオフセットを与える。そして、デューティ調整回路１５０は、ＤＣオフセットを与えた駆動信号を、差動回路１１３０によって差動増幅する。これにより、駆動信号のデューティ比を変化させることができる。

図１２は、デューティ調整回路の構成例２によるデューティ比の調整例を示す図である。図１２に示す正相信号１２１１は、図１１に示した入力端子１１１１へ入力される正相信号（ｉｎ）を波形で示している。逆相信号１２１２は、図１１に示した入力端子１１１２へ入力される逆相信号（ｉｎｘ）を波形で示している。正相信号１２１１および逆相信号１２１２の各ＤＣレベルはともにＤＣレベル１２１３であるとする。

正相信号１２２１は、図１１に示したＡ点の正相信号を波形で示している。逆相信号１２２２は、図１１に示したＡｘ点の逆相信号を波形で示している。正相信号１２３１は、図１１に示した出力端子１１５１から出力される正相信号（ｏｕｔ）を波形で示している。逆相信号１２３２は、図１１に示した出力端子１１５２から出力される逆相信号（ｏｕｔ）を波形で示している。

可変電流源１１４１および可変電流源１１４２の各電流値を変化させることで、正相信号１２２１のＤＣレベル１２２３と、逆相信号１２２２のＤＣレベル１２２４と、が変化する。これにより、正相信号１２２１と逆相信号１２２２との間にＤＣオフセット１２２５を与えることができる。このため、正相信号１２３１および逆相信号１２３２は、それぞれ正相信号１２１１および逆相信号１２１２よりデューティ比が高くなる。

ここでは、正相信号１２２１のＤＣレベル１２２３を逆相信号１２２２のＤＣレベル１２２４より高くすることで、正相信号１２３１および逆相信号１２３２のデューティ比を高くする場合について説明した。これに対して、正相信号１２２１のＤＣレベル１２２３を逆相信号１２２２のＤＣレベル１２２４より低くすることで、正相信号１２３１および逆相信号１２３２のデューティ比を低くしてもよい。

このように、可変電流源１１４１および可変電流源１１４２の各電流値に応じてデューティ比が調整された正相信号１２３１および逆相信号１２３２が出力端子１１５１，１１５２から出力される。また、図１１に示したデューティ調整回路１５０においては、正相信号１２３１および逆相信号１２３２は、それぞれ正相信号１２１１および逆相信号１２１２に対して、立ち上がり領域（オンの領域）が時間方向において前後対称に変化する。

図１３は、デューティ調整回路によってデューティ比を調整された駆動信号のアイパターンの例を示す図である。図１３に示すアイパターン１３００は、デューティ調整回路１５０によってデューティ比を調整されて出力される駆動信号を示している。アイパターン１３００に示すように、デューティ調整回路１５０によれば、駆動信号のデューティ比を、図４−２のアイパターン４２０に示した駆動信号に比べて変化させることができる。なお、デューティ調整回路１５０の構成は、図９または図１１に示した構成に限らず、駆動信号のデューティ比を調整できる構成であればよい。

（駆動回路の変形例）
図１４は、駆動回路の変形例１を示す図である。図１４において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図１４に示すように、駆動回路１００は、図１に示した構成に加えて遅延回路１４１０を備えていてもよい。遅延回路１４１０は、分岐部１１０からアンプ１２０へ出力される駆動信号を遅延量τ２（≠τ１かつ＞０）だけ遅延させる。この場合は、遅延回路１３０および遅延回路１４１０が、分岐部１１０によって分岐された各駆動信号に遅延差を与える遅延調整部である。

また、図１４に示すように、駆動回路１００は、図１に示した構成に加えてデューティ調整回路１４２０を備えていてもよい。デューティ調整回路１４２０は、アンプ１２０から出力された駆動信号のデューティ比を調整し、デューティ比を調整した駆動信号を減算回路１６０へ出力する。この場合は、デューティ調整回路１５０およびデューティ調整回路１４２０が、分岐部１１０によって分岐された各駆動信号にデューティ比の差を与えるデューティ調整部である。デューティ調整回路１４２０には、たとえば、図９または図１１に示したデューティ調整回路１５０と同様の構成を用いることができる。

また、図１４に示した駆動回路１００の構成において、遅延回路１３０を省いた構成にしてもよい。この場合は、遅延回路１４１０が、分岐部１１０によって分岐された各駆動信号に遅延差を与える遅延調整部である。また、図１４に示した駆動回路１００の構成において、デューティ調整回路１５０を省いた構成にしてもよい。この場合は、デューティ調整回路１４２０が、分岐部１１０によって分岐された各駆動信号にデューティ比の差を与えるデューティ調整部である。

図１５は、駆動回路の変形例２を示す図である。図１５において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図１５に示すように、駆動回路１００は、図１に示した遅延回路１３０およびデューティ調整回路１５０に代えてデューティ調整回路１５１０を備えていてもよい。

デューティ調整回路１５１０は、アンプ１４０から出力された駆動信号の立ち上がり領域（オンの領域）を時間方向において前後非対称に変化させてデューティ比を調整する。これにより、デューティ調整回路１５１０によってデューティ比を調整された駆動信号は、立ち上がりと立ち下がりの間の中央点がずれる。このため、デューティ調整回路１５１０によって、分岐部１１０によって分岐された各駆動信号に遅延差を与える遅延調整部を実現することができる。このため、図１に示した遅延回路１３０を省いた構成にしても、非対称プリエンファシスを実現することができる。

たとえば、デューティ調整回路１５１０は、駆動信号の立ち上がり領域の後方を広げる。これにより、駆動信号を、図６−１に示した駆動信号６２０と同様の駆動信号にすることができる。または、デューティ調整回路１５１０は、駆動信号の立ち上がり領域の前方を縮め、後方を広げる。これにより、駆動信号を、図７−１に示した駆動信号６２０と同様の駆動信号にすることができる。または、デューティ調整回路１５１０は、駆動信号の立ち上がり領域の前方を縮める。これにより、駆動信号を、図８−１に示した駆動信号６２０と同様の駆動信号にすることができる。

図１６は、駆動回路の変形例３を示す図である。図１６において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図１６に示すように、駆動回路１００は、図１に示した減算回路１６０に代えて加算回路１６１０を備えていてもよい。加算回路１６１０は、アンプ１２０から出力された駆動信号を、デューティ調整回路１５０から出力された駆動信号と加算する演算部である。加算回路１６１０は、加算した駆動信号をアンプ１７０へ出力する。

この場合は、駆動回路１００から出力される駆動信号は、図１に示した駆動回路１００とは異なるプリエンファシスが行われたものとなる。たとえば、図６−１に示した例のように、駆動信号６２０のデューティ比を高く調整するとともに、駆動信号６１０と駆動信号６２０の各立ち上がりのタイミングを合わせた場合は、駆動信号６３０は、立ち下がり６３２が抑制された駆動信号になる。

図１７は、駆動回路の変形例４を示す図である。図１７において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図１７に示すように、駆動回路１００は、図１に示した構成に加えて、遅延回路１７１０およびアンプ１７２０を備えていてもよい。遅延回路１３０は、分岐部１１０から出力された駆動信号を遅延量τ１だけ遅延させ、遅延させた駆動信号をアンプ１４０および遅延回路１７１０へ出力する。

遅延回路１７１０は、遅延回路１３０から出力された駆動信号を遅延量τ２だけ遅延させる。遅延量τ２は遅延量τ１と同じであってもよいし異なっていてもよい。遅延回路１７１０は、遅延させた駆動信号をアンプ１７２０へ出力する。アンプ１７２０は、遅延回路１７１０から出力された駆動信号の強度を調整し、強度を調整した駆動信号を減算回路１６０へ出力する。減算回路１６０は、アンプ１２０から出力された駆動信号を、デューティ調整回路１５０およびアンプ１７２０から出力された各駆動信号によって減算する。

このように、駆動回路１００へ入力された駆動信号を３分岐し、分岐した各駆動信号にそれぞれ異なる遅延量を与える構成としてもよい。また、図示しないが、駆動回路１００へ入力された駆動信号を４つ以上に分岐し、分岐した各駆動信号にそれぞれ異なる遅延量を与える構成としてもよい。これにより、駆動信号のプリエンファシスを柔軟に行うことができる。この場合においても、分岐した各駆動信号の少なくともいずれかのデューティ比を変化させることで非対称プリエンファシスを実現することができる。

図１４〜図１７において、図１に示した駆動回路１００の各変形例について説明したが、図１４〜図１７に示した駆動回路１００をそれぞれ組み合わせた構成としてもよい。また、駆動回路１００において、アンプ１２０，１４０，１７０の少なくともいずれかを省いた構成としてもよい。

（駆動信号の調整）
つぎに、駆動回路１００における遅延差やデューティ比の差の調整について説明する。たとえば、駆動回路１００の調整者（たとえばユーザ）は、発光素子２１０から出力される光信号を測定する測定器を光送信装置２００に接続し、光信号の波形５１０（たとえば図５−１参照）やアイパターン５２０（たとえば図５−２参照）を測定する。

そして、調整者は、光信号の波形５１０やアイパターン５２０が所望の形状になるように、駆動回路１００における遅延差やデューティ比の差を調整する。たとえば、調整者は、波形５１０やアイパターン５２０の立ち上がりおよび立ち下がりが対称になるように調整を行う。これにより、光信号の伝送特性を向上させることができる。

たとえば、図１に示した駆動回路１００においては、調整者は、遅延回路１３０における遅延量τ１と、デューティ調整回路１５０におけるデューティ比と、を調整する。デューティ比の調整は、たとえば、図９に示した可変電流源９３１，９５１や、図１１に示した可変電流源１１４１，１１４２の電流値を変化させることによって行うことができる。

これにより、調整者は、発光素子２１０の特性に応じて、発光素子２１０へ入力する駆動信号の立ち上がりおよび立ち下がりの補正（プリエンファシス）を行い、発光素子２１０から出力される光信号の伝送特性を向上させることができる。

このように、実施の形態にかかる駆動回路１００によれば、分岐した各駆動信号に遅延差およびデューティ比の差を与えて加算または減算することで、立ち上がりおよび立ち下がりを非対称に補正する非対称プリエンファシスを簡単な構成で実現することができる。これにより、従来技術より回路規模を縮小（たとえばトランジスタの数を削減）して寄生ゲート容量を低減し、高速駆動に対応させることができる。

また、駆動回路１００によれば、回路規模を縮小することで、消費電力を低減することができる。また、駆動回路１００によれば、構成が簡単なため、駆動信号が高速であっても回路内のタイミング調整が容易になり、高速駆動に対応させることができる。なお、駆動回路１００を発光素子２１０の駆動信号の整形に用いる場合について説明したが、駆動回路１００は、発光素子以外のデバイスの駆動信号の整形にも用いることができる。

以上説明したように、駆動回路、光送信装置、駆動方法および光送信方法によれば、高速駆動を可能にすることができる。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）第１の信号のデューティ比を変更するデューティ比調整回路と、
前記デューティ比調整回路でデューティ比が変更された信号と、位相と振幅が前記第１の信号と異なる第２の信号と、のうちいずれか一方から他方を減算または両方を加算する演算部と、
を備えることを特徴とする駆動回路。

（付記２）さらに入力信号を分岐する分岐部を有し、
前記第１の信号及び第２の信号は、前記分岐部で分岐された信号に基づいて生成されることを特徴とする付記１に記載の駆動回路。

（付記３）さらに遅延回路及び増幅器または減衰器を有し、
前記遅延回路は前記第１の信号と第２の信号を異なる位相とし、
前記増幅器または減衰器は第１の信号と第２の信号を異なる振幅としていることを特徴とする付記１または２に記載の駆動回路。

（付記４）前記遅延回路は、前記第１の信号と第２の信号に可変の遅延差を与えることを特徴とする付記３に記載の駆動回路。

（付記５）前記遅延回路は、調整者による操作によって前記遅延差を変化させることを特徴とする付記４に記載の駆動回路。

（付記６）前記遅延回路は、前記第１の信号と第２の信号の立ち上がりタイミングを合わせる遅延差を前記第１の信号と第２に与えることを特徴とする付記３〜５のいずれか一つに記載の駆動回路。

（付記７）前記デューティ比調整回路は、前記第１の信号と第２に可変のデューティ比の差を与えることを特徴とする付記１〜６のいずれか一つに記載の駆動回路。

（付記８）前記デューティ比調整回路は、調整者による操作によって前記デューティ比の差を変化させることを特徴とする付記７に記載の駆動回路。

（付記９）前記デューティ比調整回路は、前記第１の信号と第２の少なくともいずれかのオンオフを切り替える閾値を変化させることで前記デューティ比の差を変化させることを特徴とする付記１〜８のいずれか一つに記載の駆動回路。

（付記１０）前記信号は差動信号であり、
前記デューティ比調整回路は、前記第１の信号と第２の少なくともいずれかの差動信号に直流オフセットを与えて差動増幅することで前記デューティ比の差を変化させることを特徴とする付記１〜８のいずれか一つに記載の駆動回路。

（付記１１）前記入力信号は、発光素子の駆動信号であることを特徴とする付記２に記載の駆動回路。

（付記１２）第１の信号のデューティ比を変更するデューティ比調整回路と、
前記デューティ比調整回路でデューティ比が変更された信号と、位相と振幅が前記第１の信号と異なる第２の信号と、のうちいずれか一方から他方を減算または両方を加算する演算部と、
前記演算部によって加算または減算された信号に基づく光信号を出力する発光素子と、
を備えることを特徴とする光送信装置。

（付記１３）第１の信号のデューティ比を変更し、
デューティ比が変更された信号と、位相と振幅が前記第１の信号と異なる第２の信号と、のうちいずれか一方から他方を減算または両方を加算する駆動方法。

（付記１４）第１の信号のデューティ比を変更し、
デューティ比が変更された信号と、位相と振幅が前記第１の信号と異なる第２の信号と、のうちいずれか一方から他方を減算または両方を加算し、
加算または減算された信号に基づく光信号を出力することを特徴とする光送信方法。

１１０ 分岐部
１２０，１４０，１７０，１７２０ アンプ
１３０，１４１０，１７１０ 遅延回路
１６０ 減算回路
２１０ 発光素子
３００ 電気光特性
３１０，６１０，６２０，６３０，１０１０，１０２０，１０３０ 駆動信号
３２０ 光信号
４１０，５１０ 波形
４２０，５２０，６５０，７５０，８５０，１３００ アイパターン
６１１，６２１，６３１ 立ち上がり
６１２，６２２，６３２ 立ち下がり
６１３，６２３ 中央点
６４０，７１０，８１０ 遅延差
９１０，１１１１，１１１２ 入力端子
９２０，９４０，１１２０，１１３０ 差動回路
９２１，９２２，９４１，９４２，１１２１，１１２２，１１３１，１１３２ トランジスタ
９２３，９２４，９３２，９４３，９４４，９５２，１１２３，１１２４，１１３３，１１３４ 抵抗
９２５，９４５，１１２５，１１３５ 電流源
９２６，９４６，１１２６，１１２７，１１３６，１１３７ 出力部
９３０，９５０ 閾値レベル調整回路
９３１，９５１，１１４１，１１４２ 可変電流源
９６０，１１５１，１１５２ 出力端子
１０１１，１０２１ 電位
１０１２，１０２２，１２２５ ＤＣオフセット
１１４０ オフセット調整回路
１２１１，１２２１，１２３１ 正相信号
１２１２，１２２２，１２３２ 逆相信号
１２１３，１２２３，１２２４ ＤＣレベル
１６１０ 加算回路

Claims (12)

1. 第１の信号のデューティ比を変更するデューティ比調整回路と、
   前記デューティ比調整回路でデューティ比が変更された信号と、位相と振幅が前記第１の信号と異なる第２の信号と、のうちいずれか一方から他方を減算または両方を加算する演算部と、
   を備えることを特徴とする駆動回路。
2. さらに入力信号を分岐する分岐部を有し、
   前記第１の信号及び第２の信号は、前記分岐部で分岐された信号に基づいて生成されることを特徴とする請求項１に記載の駆動回路。
3. さらに遅延回路及び増幅器または減衰器を有し、
   前記遅延回路は前記第１の信号と第２の信号を異なる位相とし、
   前記増幅器または減衰器は第１の信号と第２の信号を異なる振幅としていることを特徴とする請求項１または２に記載の駆動回路。
4. 前記遅延回路は、前記第１の信号と第２の信号に可変の遅延差を与えることを特徴とする請求項３に記載の駆動回路。
5. 前記遅延回路は、前記第１の信号と第２の信号の立ち上がりタイミングを合わせる遅延差を前記第１の信号と第２に与えることを特徴とする請求項３または４に記載の駆動回路。
6. 前記デューティ比調整回路は、前記第１の信号と第２に可変のデューティ比の差を与えることを特徴とする請求項１〜５のいずれか一つに記載の駆動回路。
7. 前記デューティ比調整回路は、前記第１の信号と第２の少なくともいずれかのオンオフを切り替える閾値を変化させることで前記デューティ比の差を変化させることを特徴とする請求項１〜６のいずれか一つに記載の駆動回路。
8. 前記信号は差動信号であり、
   前記デューティ比調整回路は、前記第１の信号と第２の少なくともいずれかの差動信号に直流オフセットを与えて差動増幅することで前記デューティ比の差を変化させることを特徴とする請求項１〜６のいずれか一つに記載の駆動回路。
9. 前記入力信号は、発光素子の駆動信号であることを特徴とする請求項２に記載の駆動回路。
10. 第１の信号のデューティ比を変更するデューティ比調整回路と、
    前記デューティ比調整回路でデューティ比が変更された信号と、位相と振幅が前記第１の信号と異なる第２の信号と、のうちいずれか一方から他方を減算または両方を加算する演算部と、
    前記演算部によって加算または減算された信号に基づく光信号を出力する発光素子と、
    を備えることを特徴とする光送信装置。
11. 第１の信号のデューティ比を変更し、
    デューティ比が変更された信号と、位相と振幅が前記第１の信号と異なる第２の信号と、のうちいずれか一方から他方を減算または両方を加算する駆動方法。
12. 第１の信号のデューティ比を変更し、
    デューティ比が変更された信号と、位相と振幅が前記第１の信号と異なる第２の信号と、のうちいずれか一方から他方を減算または両方を加算し、
    加算または減算された信号に基づく光信号を出力することを特徴とする光送信方法。

Images