JP2024007690A - 光送信機 - Google Patents

Abstract

【課題】プリエンファシス回路の消費電力を削減する光送信機を提供する。【解決手段】光送信機は、光変調器１０および光変調器１０を駆動する信号を生成する駆動回路１００を備える。光変調器は、マッハツェンダ干渉計、及び、マッハツェンダ干渉計の光パスを伝搬する光の位相をシフトさせる第１の移相セグメントおよび第２の移相セグメントを備える。駆動回路１００は、送信データを表す入力信号から第１の電気信号を生成する第１の回路および入力信号に基づいて第１の電気信号のエッジを強調する第２の電気信号を生成する第２の回路を備える。駆動回路１００は、第１の電気信号を第１の移相セグメントに与え、第２の電気信号を第２の移相セグメントに与える。【選択図】図４

Description

本発明は、駆動信号に対してプリエンファシスを行う光送信機に係わる。

品質の高い光通信を実現するためには、光送信機から送信される光信号の波形が良好であることが要求される。光送信機は、多くのケースにおいて、マッハツェンダ変調器を備える。この場合、データ信号から生成される駆動信号をマッハツェンダ変調器に与えることで変調光信号が生成される。

大容量のデータを送信するためには、駆動信号の高速化が必要となる。ただし、電気信号の高速化には限界があり、駆動信号の波形が劣化することがある。具体的には、駆動信号の波形がなまってしまう。このため、高速データ通信のための光送信機は、駆動信号に対してプリエンファシスを行う回路を備えることがある。

エンファシス信号を生成する回路は、例えば、特許文献１～２に記載されている。プリエンファシスを利用する光送信機は、例えば、特許文献３および非特許文献１に記載されている。

特開２０１２－１０４９５３号公報 特開２００７－１２４６４４号公報 特開２０１７－２１９５８７号公報

Huynh et al. Flexible Transmitter Employing Silicon-Segmented Mach-Zehnder Modulator With 32-nm CMOS Distributed Driver, JLT Vol.34 No.22 p.5129-5136

上述したように、プリエンファシス回路を有する光送信機は知られている。しかし、従来技術では、プリエンファシスのための消費電力が大きい。

本発明の１つの側面に係わる目的は、光送信機が備えるプリエンファシス回路の消費電力を削減することである。

本発明の１つの態様の光送信機は、マッハツェンダ干渉計、及び、前記マッハツェンダ干渉計の光パスを伝搬する光の位相をシフトさせる第１の移相セグメントおよび第２の移相セグメントを備える光変調器と、前記光変調器を駆動する信号を生成する駆動回路と、を備える。前記駆動回路は、送信データを表す入力信号から第１の電気信号を生成する第１の回路と、前記入力信号に基づいて前記第１の電気信号のエッジを強調する第２の電気信号を生成する第２の回路と、を備える。前記駆動回路は、前記第１の電気信号を前記第１の移相セグメントに与え、前記第２の電気信号を前記第２の移相セグメントに与える。

上述の態様によれば、光送信機が備えるプリエンファシス回路の消費電力を削減することができる。

本発明の実施形態に係わる光送信機が備える光変調器の一例を示す図である。 データの高速化に起因する光波形の劣化について説明する図である。 プリエンファシス機能を有する駆動回路の一例を示す図である。 本発明の実施形態に係わる光変調器およびその駆動回路の一例を示す図である。 駆動回路内の信号の周波数特性を示す図である。 エンファシスセグメントに印加される信号について説明する図である。 本発明の実施形態による効果を説明する図（その１）である。 本発明の実施形態による効果を説明する図（その２）である。 エンファシスセグメントの実施例を示す図である。 図９に示す構成に対する周波数特性を示す図である。 本発明の実施形態による他の効果を説明する図（その１）である。 本発明の実施形態による他の効果を説明する図（その２）である。 遅延回路の実施例を示す図である。 ＣＭＬ回路で駆動回路を実現する構成の一例を示す図である。 本発明の実施形態の第１のバリエーションを示す図である。 本発明の実施形態の第２のバリエーションを示す図である。 本発明の実施形態の第３のバリエーションを示す図である。 本発明の実施形態の第４のバリエーションを示す図である。 本発明の実施形態の第５のバリエーションを示す図である。 本発明の実施形態に係わる光送信機が実装された光トランシーバの一例を示す図である。

図１は、本発明の実施形態に係わる光送信機が備える光変調器の一例を示す。この例では、光変調器１は、各シンボルがｎビットを伝送する変調光信号を生成する。このため、光変調器１には、ｎ個の駆動信号が与えられる。図１に示す例では、ｎは３である。具体的には、光変調器１に駆動信号ｂ０～ｂ２が与えられる。各駆動信号ｂ０～ｂ２は、例えば、ＮＲＺ（Non Return to Zero）信号である。また、各駆動信号ｂ０～ｂ２は、差動信号である。

光変調器１は、マッハツェンダ干渉計を含むマッハツェンダ変調器により実現される。マッハツェンダ干渉計は、入力導波路、１組のアーム導波路、及び出力導波路を備える。各アーム導波路には、駆動信号を受信する信号電極が設けられている。具体的には、ビットｂ０～ｂ２に対してそれぞれ電極Ｓ０～Ｓ２が設けられる。ここで、ビットｂ０に対して１個の電極Ｓ０が設けられるとき、ビットｂ１に対して２個の電極Ｓ１ａ～Ｓ１ｂが設けられ、ビットｂ２に対して４個の電極Ｓ２ａ～Ｓ２ｄが設けられる。この場合、電極Ｓ０、Ｓ１ａ～Ｓ１ｂ、Ｓ２ａ～Ｓ２ｄの長さは互いに同じである。なお、以下の記載においては、各電極を「セグメント」と呼ぶことがある。

光変調器１には、連続光が入力される。連続光は、１組のアーム導波路を介して伝搬する。このとき、アーム導波路を通過する光の位相は、各セグメントに与えられる電気信号に応じて変化する。すなわち、各セグメントは、マッハツェンダ干渉計の光パスを伝搬する光の位相をシフトさせる移相セグメントとして作用する。ここで、ビットｂ１に対して設けられるセグメントの個数はビットｂ０に対して設けられるセグメントの個数の２倍であり、ビットｂ２に対して設けられるセグメントの個数はビットｂ０に対して設けられるセグメントの個数の４倍である。この構成により、光変調器１は、駆動信号ｂ０～ｂ２の値に対応するＰＡＭ（Pulse Amplitude Modulation）８光信号を生成することができる。このように、光変調器１は、送信データを表すデジタル信号（駆動信号ｂ０～ｂ２）から変調光信号を生成する。したがって、図１に示す構成を有する光変調器１は「光ＤＡＣ（Digital-to-Analog Converter）変調器」または「光ＤＡＣ送信機」と呼ばれることがある。

図２は、データの高速化に起因する光波形の劣化について説明する図である。なお、図２においては、図１に示す光変調器に設けられる複数のセグメントのうちの１つが描かれている。駆動信号は、ＮＲＺ差動信号である。

駆動信号が劣化していないときは、図２（ａ）に示すように、光変調器から出力される光信号の波形は良好である。すなわち、大きなアイ開口を有する光信号が生成される。

ところが、電気信号の高速化には限界がある。このため、駆動信号の波形が劣化することがある。具体的には、駆動信号の波形がなまってしまう。そして、劣化した駆動信号が光変調器に与えられると、図２（ｂ）に示すように、光変調器から出力される光信号の波形も劣化してしまう。例えば、アイ開口が狭くなる。そこで、駆動信号の波形を調整するプリエンファシスが行われる。

図３は、プリエンファシス機能を有する駆動回路の一例を示す。この実施例では、図３（ａ）に示すように、光変調器１０のアーム導波路に設けられる各セグメントは、２個のサブセグメント（ＳＳ１およびＳＳ２）から構成される。

アンプ１２は、入力信号を増幅して信号Ａを生成する。信号Ａは、サブセグメントＳＳ１に与えられる。遅延回路１１は、入力信号を所定時間だけ遅延させる。そして、遅延回路１１から出力される遅延信号Ｂは、アンプ１３により増幅されてサブセグメントＳＳ２に与えられる。

遅延信号Ｂは、信号Ａに対して反転した状態で光変調器１０に与えられる。すなわち、反転遅延信号Ｂが光変調器１０に与えられる。具体的には、信号Ａを構成する非反転信号（ｐ）および反転信号（ｎ）がそれぞれ第１アームおよび第２アームに与えられるときには、遅延信号Ｂを構成する非反転信号（ｐ）および反転信号（ｎ）がそれぞれ第２アームおよび第１アームに与えられる。よって、光変調器１０は、信号Ａおよび反転した遅延信号Ｂで駆動されることになる。

図３（ｂ）は、図３（ａ）に示す光変調器１０に与えられる信号のタイミングチャートである。なお、このタイミングチャートは、差動信号を構成する１組の信号のうちの一方を示す。

信号Ａは、送信データを表すＮＲＺ信号である。遅延信号Ｂは、信号Ａに対して時間τだけ遅延している。ここでは、説明を簡単にするために、アンプ１２およびアンプ１３において発生する遅延を無視するものとする。そして、信号Ａおよび反転した遅延信号Ｂが光変調器１０に印加される。この場合、光変調器１０に印加される電気信号は、立上りエッジにおいてオーバシュートを有し、立下りエッジにおいてアンダーシュートを有する。即ち、立上りエッジおよび立下りエッジが強調されている。よって、電気信号の波形の劣化（例えば、波形なまり）が補償され、光変調器１０において良好な波形の光信号が生成される。

このように、信号Ａに反転した遅延信号Ｂを付加することにより、エッジが強調された駆動信号が得られる。よって、信号Ａに反転した遅延信号Ｂを付加することで得られる信号を「エンファシス信号」と呼ぶことがある。また、以下の記載では、図３（ａ）に示す構成を「サンプル構成」と呼ぶことがある。

このように、図３（ａ）に示す駆動回路（すなわち、サンプル構成）によれば、光変調器を駆動する電気信号の波形の劣化が補償される。ただし、サンプル構成では、駆動回路の消費電力が大きくなってしまう。

＜実施形態＞
図４は、本発明の実施形態に係わる光変調器およびその駆動回路の一例を示す。なお、図４は、図３と同様に、図１に示す光変調器に設けられる複数のセグメントのうちの任意の１つを示す。光変調器１０は、図３に示すサンプル構成と同じである。すなわち、光変調器１０は、マッハツェンダ干渉計を含む。また、光変調器１０は、マッハツェンダ干渉計の光パスを伝搬する光の位相をシフトさせるサブセグメントＳＳ１およびサブセグメントＳＳ２を備える。

駆動回路１００は、送信データを表す入力信号から第１の電気信号を生成する第１の回路、及び、入力信号に基づいて第１の電気信号のエッジを強調するための第２の電気信号を生成する第２の回路を備える。第１の回路は、図４（ａ）に示す例では、アンプ１４により実現される。すなわち、アンプ１４は、入力信号ＩＮを増幅して駆動信号Ｃを生成する。第２の回路は、図４（ａ）に示す例では、遅延回路１５および減算回路１６により実現される。

遅延回路１５の遅延時間τは、送信データを表す入力信号ＩＮの周期（または、光変調器１０により生成される変調光信号のシンボル時間）よりも小さい。また、遅延回路１５から出力される遅延信号Ｄの振幅は、例えば、入力信号ＩＮの振幅と同じである。減算回路１６は、入力信号ＩＮから遅延信号Ｄを減算する。このとき、入力信号ＩＮを構成する非反転信号（ｉｎ＿ｐ）および反転信号（ｉｎ＿ｎ）から遅延信号Ｄを構成する非反転信号および反転信号がそれぞれ減算される。ここで、入力信号ＩＮから遅延信号Ｄを減算することで得られる信号は、後で説明するが、駆動信号Ｃのエッジを強調するエンファシス成分に相当する。したがって、以下の記載では、減算回路１６の出力信号を「エンファシス成分信号Ｅ」と呼ぶことがある。

駆動回路１００は、駆動信号ＣをサブセグメントＳＳ１に与え、エンファシス成分信号ＥをサブセグメントＳＳ２に与える。よって、光変調器１０を通過する光の位相は、駆動信号Ｃおよびエンファシス成分信号Ｅの双方により制御される。このとき、エンファシス成分信号Ｅは、駆動信号Ｃに対して反転させることなく光変調器１０に与えられる。具体的には、駆動信号Ｃを構成する非反転信号および反転信号がそれぞれ第１アームおよび第２アームに与えられるときに、エンファシス成分信号Ｅを構成する非反転信号および反転信号もそれぞれ第１アームおよび第２アームに与えられる。よって、光変調器１０は、駆動信号Ｃおよびエンファシス成分信号Ｅにより駆動されることになる。換言すると、光変調器１０は、エンファシス成分信号Ｅが付加された駆動信号Ｃにより駆動される。

図４（ｂ）は、図４（ａ）に示す駆動回路１００により生成される信号のタイミングチャートである。なお、このタイミングチャートは、差動信号を構成する１組の信号のうちの一方を示す。

入力信号ＩＮは、送信データを表すＮＲＺ信号である。アンプ１４は、入力信号ＩＮを増幅することで駆動信号Ｃを生成する。ここで、説明を簡単にするために、アンプ１４の遅延時間を無視するものとする。すなわち、駆動信号Ｃのエッジのタイミングは、入力信号ＩＮのエッジのタイミングと同じであるものとする。

遅延信号Ｄは、入力信号ＩＮまたは駆動信号Ｃに対して時間τだけ遅延している。そして、減算回路１６において入力信号ＩＮから遅延信号Ｄを減算することでエンファシス成分信号Ｅが生成される。よって、エンファシス成分信号Ｅは、駆動信号Ｃのエッジの直後にパルスを有する。具体的には、エンファシス成分信号Ｅは、駆動信号Ｃの立上りエッジの直後に正パルスを有し、駆動信号Ｃの立下りエッジの直後に負パルスを有する。各パルスの幅は、遅延時間τに相当する。

光変調器１０には、駆動信号Ｃおよびエンファシス成分信号Ｅが与えられる。即ち、光変調器１０は、エンファシス成分信号Ｅが付加された駆動信号Ｃで駆動される。ここで、駆動信号Ｃにエンファシス成分信号Ｅが付加されると、エッジが強調された駆動信号が得られる。以下の記載では、駆動信号Ｃにエンファシス成分信号Ｅが付加された電気信号を「エンファシス信号Ｆ」と呼ぶことがある。

エンファシス信号Ｆは、駆動信号Ｃと比較すると、立上りエッジにおいてオーバシュート成分を有し、立下りエッジにおいてアンダーシュート成分を有する。したがって、データの高速化に起因する電気信号の波形の劣化（例えば、波形なまり）が補償され、光変調器１０において良好な波形の光信号が生成される。

エンファシス成分信号Ｅの振幅は、例えば、電気信号波形の劣化の程度に応じて決定してもよい。この場合、電気信号波形の劣化がシビアなときは、エンファシス成分信号Ｅの振幅を大きくしてもよい。なお、エンファシス成分信号Ｅの振幅は、例えば、減算回路１６を構成するトランジスタを流れる電流を制御することで調整可能である。

このように、本発明の実施形態に係わる駆動回路１００は、図３（ａ）に示すサンプル構成の駆動回路と同様のエンファシス信号を生成することができる。ただし、サンプル構成の駆動回路と比較して、駆動回路１００の消費電力は少なくなる。以下、駆動回路１００の消費電力が少なくなることについて説明する。

図５は、駆動回路１００内の信号の周波数特性を示す図である。なお、以下の記載においては、送信データを表す駆動信号Ｃが与えられるサブセグメントを「変調セグメント」と呼ぶことがある。また、エンファシス成分信号Ｅが与えられるサブセグメントを「エンファシスセグメント」と呼ぶことがある。

図５（ａ）は、データ信号の周波数特性を示す。データ信号は、広い帯域にわたって信号成分を有する。ここで、駆動信号Ｃの周波数特性は、データ信号の周波数特性と実質的に同じである。また、図３に示すサンプル構成においては、信号Ａおよび信号Ｂの周波数特性は、データ信号の周波数特性と実質的に同じである。

図５（ｂ）は、減算回路１６から出力されるエンファシス成分信号Ｅの周波数特性を示す。エンファシス成分信号Ｅは、送信データのビットレートまたはボーレートに相当する周波数の近傍に信号成分が集中している。

図６は、エンファシスセグメントＳＳ２に印加される信号について説明する図である。なお、電気信号が印可されるセグメントは、抵抗成分および容量成分により表される。また、この例では、図６（ａ）に示すように、エンファシス成分信号Ｅを生成する減算回路１６とエンファシスセグメントＳＳ２との間にイコライザが設けられている。イコライザは、直列に接続されたインダクタおよび容量から構成される。この場合、イコライザは、所定の周波数領域に対して増幅器として動作する。すなわち、インダクタおよび容量の値を適切に設定すれば、イコライザは、エンファシス成分信号Ｅの信号成分を増幅することができる。一例としては、図６（ｂ）に示すように、送信データのビットレートまたはボーレートに相当する周波数領域において、データ信号と比較して、エンファシス成分信号Ｅの強度または効率を約６ｄＢ高くすることが可能である。換言すれば、エンファシス成分信号Ｅを生成するための駆動電流を削減することが可能である。

ここで、サンプル構成では、エンファシスセグメントＳＳ２に印加される電気信号は、遅延信号Ｂであり、図５（ａ）に示す周波数特性を有する。これに対して、本発明の実施形態では、エンファシスセグメントＳＳ２に印加される電気信号は、エンファシス成分信号Ｅであり、図５（ｂ）に示す周波数特性を有する。すなわち、サンプル構成と比較すると、エンファシスセグメントＳＳ２に印加される電気信号の信号成分は、高周波数帯域に限定されている。したがって、本発明の実施形態では、図６に示すように、サンプル構成と比較して、エンファシスセグメントＳＳ２に印加される電気信号の強度または効率を改善することができる。

加えて、エンファシス成分信号Ｅは、オーバシュート／アンダーシュート成分として駆動信号Ｃに付加される。すなわち、駆動信号Ｃと比較して、エンファシス成分信号Ｅの振幅は小さい。よって、駆動信号Ｃと比較して、エンファシス成分信号Ｅを生成するための電流を小さくできる。

図７～図８は、本発明の実施形態による効果を説明する図である。ここでは、図３に示すサンプル構成と図４に示す本発明の実施形態とを比較する。図７（ａ）及び図８（ａ）はサンプル構成の電力を示し、図７（ｂ）及び図８（ｂ）は本発明の実施形態の電力を示す。

サンプル構成の遅延回路１１および本発明の実施形態の遅延回路１５は互いに同じである。この例では、遅延回路１１、１５の消費電力を「２」とする。アンプ１２およびアンプ１４は、それぞれ、変調セグメントＳＳ１に印加する駆動信号を生成する。ここで、サンプル構成および本発明の実施形態において同じ光信号を生成するためには、図３（ｂ）に示すエンファシス信号および図４（ｂ）に示すエンファシス信号Ｆが互いに同じであることが要求される。ところが、サンプル構成のエンファシス信号は、信号Ａから遅延信号Ｂを減算することで得られる信号と等価である。他方、本発明の実施形態のエンファシス信号Ｆは、駆動信号Ｃにエンファシス成分信号Ｅを加算することで得られる信号と等価である。このため、アンプ１２から出力される信号Ａの振幅は、アンプ１４から出力される駆動信号Ｃの振幅より大きい。すなわち、アンプ１２に供給する駆動電流は、アンプ１４に供給する駆動電流より大きい。したがって、アンプ１２の消費電力はアンプ１４の消費電力より大きい。図７に示すケースでは、アンプ１２の消費電力は「２」であり、アンプ１４の消費電力は「１」である。

サンプル構成のアンプ１３は、エンファシスセグメントＳＳ２に印加する遅延信号Ｂを増幅する。この例では、アンプ１３の消費電力を「１」とする。本発明の実施形態においては、減算回路１６によりエンファシス成分信号Ｅが生成される。ここで、減算回路１６は、差動信号を構成する１組の信号（非反転信号および反転信号）のそれぞれについて減算演算を行う。このため、減算回路１６は、１組のアンプを備える。ただし、図５～図６を参照して説明したように、エンファシス成分信号Ｅの信号成分は、送信データのビットレートまたはボーレートに相当する周波数に近傍に集中しているので、図６（ａ）に示すイコライザ等を用いて強度を高めることができる。すなわち、減算回路１６が備える各アンプの能力は、サンプル構成において設けられるアンプ１３より低くてもよい。そこで、この実施例では、減算回路１６が備える各アンプの消費電力を「０．５」とする。そうすると、減算回路１６の消費電力は「１」である。

このように、サンプル構成の駆動回路の消費電力は「５」である。これに対して、本発明の実施形態では、駆動回路１００の消費電力は「４」である。すなわち、同じ光信号を生成する場合（或いは、光変調器１０を駆動する電気信号が同じである場合）、駆動回路の消費電力が削減される。

図７に示す例では、光変調器１０のセグメントを駆動する回路（１２、１３、１４、１６）の信号強度が論理回路（１１、１５）の信号強度と同じである前提で消費電力を算出している。ただし、論理回路は、通常、必要最小限の強度の信号を出力する。一方、光変調器１０のセグメントを駆動する回路は、光変調器１０において十分な位相制御を行うために大きな電力の信号を出力する。一例として、セグメントを駆動する回路が出力する信号の強度は、論理回路の信号強度の１０倍であるものとする。この場合、図８に示すように、サンプル構成の消費電力は「３２」であり、本発明の実施形態の消費電力は「２２」である。この場合、約３１パーセントの消費電力が削減される。

図９は、エンファシスセグメントの実施例を示す。この実施例では、図４に示す減算回路１６とエンファシス成分信号Ｅが印可されるエンファシスセグメントＳＳ２との間にイコライザが設けられる。また、図１０は、図９に示す構成に対する周波数特性を示す。

図９（ａ）に示すイコライザは、広帯域フィルタであり、互いに並列に接続される抵抗および容量から構成される。図９（ｂ）に示すイコライザは、容量から構成される。この構成によれば、低周波数成分が除去されるが、容量値を適切に設定することにより、データ信号に対応する周波数領域において信号強度を高くすることができる。この例では、図９（ａ）に示す構成と比較して、図９（ｂ）に示す構成によれば、データ信号に対応する周波数領域において３ｄＢだけ信号強度が高くなっている。すなわち、通常の構成と比較して１．４倍の効率が得られる。したがって、この構成であっても、サンプル構成と比較して、セグメントを駆動する回路の能力を削減できる。この結果、約１９パーセントの消費電力が削減される。

図９（ｃ）に示すイコライザは、図６（ａ）に示す構成と同じであり、直列に接続されるインダクタおよび容量から構成される。この構成によれば、インダクタンスおよび容量値を適切に設定することにより、データ信号に対応する周波数領域において信号強度をさらに高くすることができる。この例では、図９（ａ）に示す構成と比較して、図９（ｃ）に示す構成によれば、データ信号に対応する周波数領域において６ｄＢだけ信号強度が高くなっている。すなわち、通常の構成と比較して２倍の効率が得られる。したがって、この構成によれば、サンプル構成と比較して、セグメントを駆動する回路の能力をさらに削減できる。この結果、約３１パーセントの消費電力が削減される。

図１１～図１２は、本発明の実施形態による他の効果を説明する図である。図７～図８においては、同じ光信号を生成するための消費電力を削減できることを示した。これに対して、図１１～図１２においては、同じ消費電力で得られる帯域幅を比較する。

図１１において、「エンファシス無」は、図２に示す構成により得られる周波数特性を表す。この場合、駆動信号が３ｄＢ低下する周波数は約１９．２ＧＨｚである。よって、データ信号のビットレートが高いときには、図２（ｂ）に示すように駆動信号の波形がなまってしまい、光信号の波形も劣化する。

「サンプル構成」は、図３（ａ）に示す構成により得られる周波数特性を表す。この場合、駆動信号が３ｄＢ低下する周波数は約４７．８ＧＨｚである。したがって、例えば、データ信号のビットレートが２０Ｇｂｐｓ程度であっても、良好な波形の光信号を生成できる。

「実施形態」は、図４（ａ）に示す構成により得られる周波数特性を表す。この場合、駆動信号が３ｄＢ低下する周波数は約７５．３ＧＨｚである。すなわち、サンプル構成と比較してエンファシスの強度を２倍にできるので、帯域幅がさらに拡大する。この結果、さらに良好な波形の光信号が期待される。ただし、エンファシスが強すぎるときは、ピーキングが発生することがある。この場合、ジッタが増加するおそれがある。なお、ピーキングは、遅延回路１５において生成される遅延時間τに対応する周波数で発生することがある。

図１１に示す例では、サンプル構成と比較してエンファシスの強度を２倍にすることで帯域幅の拡大が実現されている。これに対して、図１２に示す例では、２個の減算回路を利用して２個のエンファシス成分信号を生成することで帯域幅を拡大する。

例えば、図１２（ａ）に示す例では、遅延回路１５ｘは入力信号ＩＮをτ／２だけ遅延させて遅延信号Ｄｘを生成する。また、遅延回路１５ｙは遅延信号Ｄｘをさらにτ／２だけ遅延させて遅延信号Ｄｙを生成する。減算回路１６ｘは、入力信号ＩＮから遅延信号Ｄｘを減算することでエンファシス成分信号Ｅｘを生成する。減算回路１６ｙは、入力信号ＩＮから遅延信号Ｄｙを減算することでエンファシス成分信号Ｅｙを生成する。光変調器１０のアーム導波路には、変調セグメントＳＳ１、エンファシスセグメントＳＳ２ｘ、ＳＳ２ｙが設けられる。そして、駆動信号Ｃは変調セグメントＳＳ１に与えられ、エンファシス成分信号ＥｘはエンファシスセグメントＳＳ２ｘに与えられ、エンファシス成分信号ＥｙはエンファシスセグメントＳＳ２ｙに与えられる。

この場合、図１２（ｂ）に示すように、帯域幅は約６７．０ＧＨｚである。すなわち、サンプル構成と比較して帯域幅が約１．４倍に拡大される。また、ピーキングが抑制されるので、ジッタの少ない良好な波形が得られる。

図１３は、遅延回路の実施例を示す。図１３（ａ）に示す例では、遅延回路１５は、複数のアンプおよび可変容量により実現される。この実施例では、２個のアンプ３１、３２および可変容量３３により遅延回路１５が実現されている。この場合、アンプ３１は入力信号ＩＮを増幅する。ここで、アンプ３１、３２間の信号線は、可変容量により接地（又は、所定の電源）に接続されている。よって、アンプ３２の入力信号のエッジはなまっている。そして、アンプ３２は、アンプ３１の出力信号を増幅する。このとき、アンプ３２の出力信号のエッジは、アンプ３１の入力信号のエッジに対して遅延している。これにより、遅延信号Ｄが生成される。遅延量は、可変容量の容量値により設定される。なお、アンプ３１、３２は、図７または図８において遅延回路１５を構成する２個のアンプに相当する。

図１３（ｂ）に示す例では、遅延量の異なるパスが設けられる。パスの遅延量は、例えば、アンプの個数により設定される。図１３（ｃ）に示す例では、フリップフロップ回路３４を用いて遅延回路１５が実現される。この構成では、フリップフロップ回路３４のクロック端子に与えられるクロック信号のタイミングを調整することで所望の遅延時間が実現される。

図１４は、ＣＭＬ（Current Mode Logic）回路で駆動回路を実現する構成の一例を示す。この実施例では、図１４（ａ）に示すように、送信データを表す入力信号ｉｎ＿ｐ／ｉｎ＿ｎが駆動回路に与えられる。アンプ１４は、入力信号ｉｎ＿ｐ／ｉｎ＿ｎを増幅して駆動信号Ｃ＿ｐ／Ｃ＿ｎを生成する。駆動信号Ｃ＿ｐは、第１アームに設けられる変調セグメントＳＳ１に与えられ、駆動信号Ｃ＿ｎは、第２アームに設けられる変調セグメントＳＳ１に与えられる。遅延回路１５は、入力信号ｉｎ＿ｐ／ｉｎ＿ｎを遅延させることで遅延信号Ｄ＿ｐ／Ｄ＿ｎを生成する。減算回路１６は、入力信号ｉｎ＿ｐ／ｉｎ＿ｎから遅延信号Ｄ＿ｐ／Ｄ＿ｎを減算することでエンファシス成分信号Ｅ＿ｐ／Ｅ＿ｎを生成する。エンファシス成分信号Ｅ＿ｐは、第１アームに設けられるエンファシスセグメントＳＳ２に与えられる。エンファシス成分信号Ｅ＿ｎは、第２アームに設けられるエンファシスセグメントＳＳ２に与えられる。

アンプ１４は、図１４（ｂ）に示すように、互いに並列に設けられる１組のトランジスタを含むＣＭＬ回路により実現される。各トランジスタのドレインは、それぞれ抵抗を介して電源に接続されている。各トランジスタのソースは、共通電流源に接続されている。そして、各トランジスタのゲートに入力信号ｉｎ＿ｐ／ｉｎ＿ｎが印可される。この構成により、変調セグメントＳＳ１を駆動するための駆動信号Ｃ＿ｐ／Ｃ＿ｎが生成される。

遅延回路１５は、図１４（ｂ）に示すＣＭＬ回路で実現してもよい。例えば、遅延回路１５が図１３（ａ）に示す構成で実現される場合には、アンプ３１、３２をそれぞれ図１４（ｂ）に示す回路で実現してもよい。ただし、遅延回路１５を流れる電流は、アンプ１４と比較して十分に小さい。

減算回路１６は、図１４（ｃ）に示すように、第１のＣＭＬ回路および第２のＣＭＬ回路を備える。第１のＣＭＬ回路の構成は、図１４（ｂ）に示すＣＭＬ回路と同じである。また、第２のＣＭＬ回路の構成も、図１４（ｂ）に示すＣＭＬ回路とほぼ同じである。そして、第１のＣＭＬ回路の各トランジスタのドレインは、第２のＣＭＬ回路の対応するトランジスタのドレインに接続されている。図１４（ｃ）では、トランジスタＴＲ１およびＴＲ３のドレインが互いに接続され、トランジスタＴＲ２およびＴＲ４のドレインが互いに接続されている。

第１のＣＭＬ回路の各トランジスタのゲートには、入力信号ｉｎ＿ｐ／ｉｎ＿ｎが印可される。第２のＣＭＬ回路の各トランジスタのゲートには、遅延信号Ｄ＿ｐ／Ｄ＿ｎが与えられる。このとき、遅延信号Ｄ＿ｐ／Ｄ＿ｎは、入力信号ｉｎ＿ｐ／ｉｎ＿ｎに対して反転した状態で第２のＣＭＬ回路に印加される。具体的には、入力信号ｉｎ＿ｐがトランジスタＴＲ１に印加されるときに、遅延信号Ｄ＿ｐはトランジスタＴＲ４に印加される。また、入力信号ｉｎ＿ｎがトランジスタＴＲ２に印加されるときに、遅延信号Ｄ＿ｎはトランジスタＴＲ３に印加される。この構成により、加算回路を用いて減算が実現され、エンファシス成分信号Ｅ＿ｐ／Ｅ＿ｎが生成される。

このように、減算回路１６は、２個のＣＭＬ回路により実現される。ここで、各ＣＭＬ回路の構成は、変調セグメントに印加される駆動信号Ｃを生成する図１４（ｂ）に示す回路と等価である。よって、減算回路１６は、エンファシスセグメントＳＳ２を直接的に駆動できる。

＜バリエーション＞
図１５は、本発明の実施形態の第１のバリエーションを示す。第１のバリエーションでは、ＣＭＯＳ回路を用いてエンファシス成分が生成される。なお、光変調器１０は、変調セグメントＳＳ１、エンファシスセグメントＳＳ２ｘ、ＳＳ２ｙを備える。

駆動回路１００は、図１５（ａ）に示すように、遅延回路１５、アンプ回路４１、４２、ＡＮＤ回路４３、４４、およびＯＲ回路４５、４６を備える。そして、入力信号ｉｎ＿ｎ／ｉｎ＿ｐが駆動回路１００に与えられる。なお、アンプ回路４１、４２は、図４に示すアンプ１４に相当する。

アンプ回路４１は、入力信号ｉｎ＿ｐを増幅することにより駆動信号Ｃ１を生成する。駆動信号Ｃ１は、第１アームに設けられる変調セグメントＳＳ１に与えられる。遅延回路１５は、入力信号ｉｎ＿ｐおよびｉｎ＿ｎを遅延させることで遅延信号Ｄ＿ｐおよびＤ＿ｎを生成する。ＡＮＤ回路４３は、入力信号ｉｎ＿ｐと遅延信号Ｄ＿ｎとの論理積信号Ｅ１ｘを生成する。論理積信号Ｅ１ｘは、図１５（ｂ）に示すように、正パルスであり、そのパルス幅は遅延回路１５の遅延時間τに相当する。そして、論理積信号Ｅ１ｘは、第１アームに設けられるエンファシスセグメントＳＳ２ｘに与えられる。ＯＲ回路４５は、入力信号ｉｎ＿ｐと遅延信号Ｄ＿ｎとの論理和信号Ｅ１ｙを生成する。論理和信号Ｅ１ｙは、図１５（ｂ）に示すように、負パルスであり、そのパルス幅は遅延回路１５の遅延時間τに相当する。そして、論理和信号Ｅ１ｙは、第１アームに設けられるエンファシスセグメントＳＳ２ｙに与えられる。

このように、光変調器１０の第１アームには、駆動信号Ｃ１、論理積信号Ｅ１ｘおよび論理和信号Ｅ１ｙが与えられる。ここで、図１５（ｂ）に示すように、論理積信号Ｅ１ｘは、駆動信号Ｃ１の立上りエッジにオーバシュートを発生させるエンファシス成分として作用する。また、論理和信号Ｅ１ｙは、駆動信号Ｃ１の立下りエッジにアンダーシュートを発生させるエンファシス成分として作用する。同様に、第２アームにおいても、アンプ回路４２、ＡＭＤ回路４４、およびＯＲ回路４６によりエンファシス信号が生成される。

なお、この構成では、立上りエンファシスおよび立下りエンファシスが個々に生成されるが、消費電力は、１個の回路で立上りエンファシスおよび立下りエンファシスを生成する回路と同じである。また、この構成においても、エンファシスセグメントＳＳ２ｘ、ＳＳ２ｙはエンファシス成分に特化されるので、サンプル構成と比較して消費電力が少なくなる。

図１６は、本発明の実施形態の第２のバリエーションを示す。第２のバリエーションでは、ＬＣ共振回路を用いてエンファシス成分が生成される。なお、光変調器１０は、変調セグメントＳＳ１およびエンファシスセグメントＳＳ２を備える。

駆動回路１００は、図１６（ａ）に示すように、アンプ１４、タイミング調整回路５１、およびＬＣ共振回路５２を備える。そして、入力信号ＩＮが駆動回路１００に与えられる。

アンプ１４は、入力信号ＩＮを増幅することにより駆動信号Ｃを生成する。駆動信号Ｃは、変調セグメントＳＳ１に与えられる。タイミング調整回路５１は、入力信号ＩＮのタイミングを調整する。タイミング調整回路５１の出力信号は、ＬＣ共振回路５２を通過する。このとき、ＬＣ共振回路５２は、図１６（ｂ）に示すように、入力信号の立上りエッジに対して正の信号成分を出力し、入力信号の立下りエッジに対して負の信号成分を出力する。すなわち、ＬＣ共振回路５２によりエンファシス成分信号Ｅが生成される。そして、ＬＣ共振回路５２から出力されるエンファシス成分信号Ｅは、エンファシスセグメントＳＳ２に与えられる。この結果、光変調器１０は、立上りエッジおよび立下りエッジが強調されたエンファシス信号で駆動される。なお、この構成においても、エンファシスセグメントＳＳ２はエンファシス成分に特化されるので、サンプル構成と比較して消費電力が少なくなる。

図１７は、本発明の実施形態の第３のバリエーションを示す。第３のバリエーションでは、各セグメントの長さが比較的長く、駆動信号は進行波として作用する。すなわち、変調セグメントＳＳ１およびエンファシスセグメントＳＳ２は、それぞれ進行波電極として使用される。なお、シリコンフォトニクスで光変調器１０を構成する場合、各電極を比較的短く形成できるが、ＬＮ変調器等においては各電極の長さは比較的長くなる。

変調セグメントＳＳ１は、５０オームの抵抗で終端される。これに対して、エンファシスセグメントＳＳ２に与えられるエンファシス成分は、図５に示すように、帯域が制限されている。したがって、エンファシスセグメントＳＳ２は、ＬＣ回路で終端される。このＬＣ回路は、駆動信号の周波数ｆ０において抵抗が５０オームとなるように設計されることが好ましい。なお、ＬＣ回路による終端においては、実質的に電力は消費されない。

図１８は、本発明の実施形態の第４のバリエーションを示す。第４のバリエーションでは、エンファシスセグメントＳＳ２は、図１７に示すＬＣ回路の代わりに、オープンスタブで終端される。この場合、オープンスタブの長さＬは、信号波長λの４分の１である。例えば、セグメント中を伝搬する電気信号の速度が２×１０^８ｍ／秒であり、信号周波数が２０ＧＨｚである場合、オープンスタブの長さＬは２．５ｍｍである。そうすると、オープンスタブは、信号周波数およびその近傍の周波数領域の信号成分のみを通過させるフィルタとして作用する。

図１９は、本発明の実施形態の第５のバリエーションを示す。第５のバリエーションでは、本発明の実施形態が多値変調器に適用される。この実施例では、光変調器はＩＱ変調器である。すなわち、光変調器は、１組のマッハツェンダ変調器６１、６２、および移相器６３を備える。マッハツェンダ変調器６１、６２は、互いに並列に設けられる。すなわち、入力光はマッハツェンダ変調器６１、６２に導かれる。マッハツェンダ変調器６１、６２は、それぞれ変調光信号を生成する。そして、マッハツェンダ変調器６１、６２により生成される変調光信号は合波される。このとき、移相器６３は、マッハツェンダ変調器６１、６２間に位相差π／２を与える。したがって、ＩＱ光信号が生成される。

各マッハツェンダ変調器６１、６２は、シンボル毎に２ビットを伝送するＰＡＭ４光信号を生成する。このとき、マッハツェンダ変調器６１においては、入力信号ｉｎ＿１ｐ／ｉｎ＿１ｎに対応する駆動信号が変調セグメントＳＳ１－１に与えられ、入力信号ｉｎ＿１ｐ／ｉｎ＿１ｎに基づいて生成されるエンファシス成分がエンファシスセグメントＳＳ１－２に与えられる。また、入力信号ｉｎ＿２ｐ／ｉｎ＿２ｎに対応する駆動信号が変調セグメントＳＳ２－１に与えられ、入力信号ｉｎ＿２ｐ／ｉｎ＿２ｎに基づいて生成されるエンファシス成分がエンファシスセグメントＳＳ２－２に与えられる。ここで、たとえば、変調セグメントＳＳ２－１の長さは変調セグメントＳＳ１－１の２倍であり、エンファシスセグメントＳＳ２－２の長さはエンファシスセグメントＳＳ１－２の２倍であることが好ましい。これにより、ＰＡＭ４光信号が生成される。マッハツェンダ変調器６２においても同様にＰＡＭ４光信号が生成される。そして、２個のＰＡＭ４光信号が合波される。これにより、各シンボルが４ビットを伝送する光信号が生成される。

図２０は、本発明の実施形態に係わる光送信機が実装された光トランシーバの一例を示す。光トランシーバ２００は、ＤＳＰチップ２０１、送信回路チップ２０２、光集積回路チップ２０３、光源（ＬＤ）２０４、および受信回路チップ２０５を備える。ＤＳＰチップ２０１は、指定された変調方式に応じて、送信データを表すデータ信号を生成する。送信回路チップ２０２は、図４等に示す駆動回路１００を含み、ＤＳＰチップ２０１により生成されるデータ信号から駆動信号およびエンファシス成分信号を生成できる。光集積回路チップ２０３は、光変調器２０３ａを備え、光源２０４から出力される連続光を、エンファシス成分信号が付加された駆動信号で変調して変調光信号を生成する。また、光集積回路チップ２０３は、不図示のコヒーレント受信器を備え、受信光信号を表す電界情報信号を生成する。受信回路チップ２０５は、受信光信号を表す電界情報信号からビット列を再生する。この後、ＤＳＰチップ２０１は、復号処理および誤り訂正処理等を行って受信データを再生する。

１０ 光変調器
１４ アンプ
１５ 遅延回路
１６ 減算回路
４３、４４ ＡＮＤ回路
４５、４６ ＯＲ回路
５２ ＬＣ共振回路
１００ 駆動回路

Claims (12)

1. マッハツェンダ干渉計、及び、前記マッハツェンダ干渉計の光パスを伝搬する光の位相をシフトさせる第１の移相セグメントおよび第２の移相セグメントを備える光変調器と、
   前記光変調器を駆動する信号を生成する駆動回路と、を備え、
   前記駆動回路は、
   送信データを表す入力信号から第１の電気信号を生成する第１の回路と、
   前記入力信号に基づいて前記第１の電気信号のエッジを強調する第２の電気信号を生成する第２の回路と、を備え、
   前記駆動回路は、前記第１の電気信号を前記第１の移相セグメントに与え、前記第２の電気信号を前記第２の移相セグメントに与える
   ことを特徴とする光送信機。
2. 前記第２の回路は、
   前記入力信号を遅延させて遅延信号を生成する遅延回路と、
   前記入力信号から前記遅延信号を減算することにより前記第２の電気信号を生成する減算回路と、を備える
   ことを特徴とする請求項１に記載の光送信機。
3. 前記第２の電気信号は、前記第１の電気信号の立上りエッジに対応するオーバシュート成分および前記第１の電気信号の立下りエッジに対応するアンダーシュート成分を含む
   ことを特徴とする請求項１に記載の光送信機。
4. 前記第１の回路は、前記入力信号を増幅することにより前記第１の電気信号を生成するアンプ回路である
   ことを特徴とする請求項１に記載の光送信機。
5. 前記第２の回路と前記第２の移相セグメントとの間に、前記第２の電気信号の周波数特性を調整するためのイコライザを備える
   ことを特徴とする請求項１に記載の光送信機。
6. 前記イコライザは、インダクタおよび前記インダクタに直列に接続される容量から構成される
   ことを特徴とする請求項５に記載の光送信機。
7. 前記第２の回路は、
   前記入力信号を遅延させて第１の遅延信号を生成する遅延回路と、
   前記第１の遅延信号を遅延させて第２の遅延信号を生成する第２の遅延回路と、
   前記第２の電気信号として、前記入力信号から前記第１の遅延信号が減算された信号および前記入力信号から前記第２の遅延信号が減算された信号を生成する減算回路と、を備える
   ことを特徴とする請求項１に記載の光送信機。
8. 前記入力信号は、非反転信号および反転信号から構成される差動信号であり、
   前記第２の回路は、
   前記非反転信号および前記反転信号をそれぞれ遅延させて非反転遅延信号および反転遅延信号を生成する遅延回路と、
   前記非反転信号に前記反転遅延信号を加算すると共に、前記反転信号に前記非反転遅延信号を加算することにより、前記第２の電気信号を生成する加算回路と、を備える
   ことを特徴とする請求項１に記載の光送信機。
9. 前記入力信号は、非反転信号および反転信号から構成される差動信号であり、
   前記第２の回路は、
   前記非反転信号および前記反転信号を遅延させて非反転遅延信号および反転遅延信号を生成する遅延回路と、
   前記第２の電気信号として、前記非反転信号と前記反転遅延信号との論理積を表す第１の論理積信号、前記反転信号と前記非反転遅延信号との論理積を表す第２の論理積信号、前記非反転信号と前記反転遅延信号との論理和を表す第１の論理和信号、および前記反転信号と前記非反転遅延信号との論理和を表す第２の論理和信号を生成する論理回路と、を備える
   ことを特徴とする請求項１に記載の光送信機。
10. 前記第２の回路は、インダクタおよび前記インダクタに直列に接続される容量を含むＬＣ共振回路である
    ことを特徴とする請求項１に記載の光送信機。
11. 前記第１の移相セグメントは抵抗で終端され、前記第２の移相セグメントはインダクタおよび前記インダクタに直列に接続される容量により終端される
    ことを特徴とする請求項１に記載の光送信機。
12. 前記第１の移相セグメントは抵抗で終端され、前記第２の移相セグメントはオープンスタブにより終端される
    ことを特徴とする請求項１に記載の光送信機。
    
    

Images