JP5479782B2 - 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法 - Google Patents

Description

本発明は、半導体デバイス製造過程で生じるウェハまたはチップにおける欠陥の検査装置から取得した欠陥画像に対する画像処理技術およびその画像処理技術を用いた半導体欠陥分類技術に関する。

近年、半導体ウェハの欠陥検査装置としては、暗視野（ＤＦ：Dark Field）欠陥検査装置、明視野（ＢＦ：Bright Field）欠陥検査装置、電子ビーム（ＥＢ：Electron Beam）欠陥検査装置など様々なものが開発され、それらを用いた欠陥検査方法も微細化対応への進歩を遂げている。例えば、これらの欠陥検査装置で検出した欠陥位置情報をもとにレビュー装置で欠陥の鮮明な画像取得を行い、その取得した画像から、欠陥を分類するＡＤＣ（Automatic Defect Classification：自動欠陥分類）が行われ、欠陥カテゴリが自動的に分類される。

これまでは半導体デバイスの製造歩留まり低下の原因は、主に異物や不純物のようなランダムに発生する欠陥とされ、欠陥検査装置や欠陥レビュー装置でその要因を探り、製造工程に対策を施すことで歩留まりを維持していた。しかし、最近の半導体デバイスのパターン最小線幅は、すでに６５nmを割り込み、さらに４５nm、３２nmへと微細化が進展している。それに伴い、ランダム欠陥に代わって、設計レイアウトに依存して発生する欠陥の比率が高まってきている。

この設計レイアウトに依存する欠陥は、システマティック欠陥と呼ばれており、製品投入時の初期段階において大量の不良を作り込んでしまうことがある。例えば、特定の形状の配線がその近隣の配線のパターンの影響を受けて、細くなったり、隣接配線とショートし易くなったりすることがある。また、下層の不純物拡散層の形状によっては、コンタクトホールにおける酸化膜のエッチング不足が生じ、上層の配線層と下層の拡散層とが電気的に接続されない場合もある。そのため、システマティック欠陥の対策には、その要因を分析して、設計データや製造プロセス条件の両方の面からの検討が必要となる。

このようなシステマティック欠陥の要因を検討・分析するためには、欠陥位置と、設計データであるレイアウトパターンと、の関係を分析する必要がある。例えば、特許文献１では、欠陥要因の解析を行うため、欠陥を含むレビュー画像とレイアウトパターンとの対応付けを行い、例えば、欠陥が生じた位置が属する領域の欠陥密度情報などによりシステマティック欠陥判定を行う方法が開示されている。

特開２００９−１０２８６号公報

欠陥位置とレイアウトパターンとの位置関係を分析するためには、レビュー画像とレイアウトパターンとを高精度に、効率よく対応付ける必要がある。特許文献１には、半導体デバイスチップの周辺部の特徴的な形状部分に着目して、レビュー画像とレイアウトパターンとの対応付ける方法について記載されているが、大きな倍率でのレビュー画像における具体的な画像のマッチング方法についての記載はない。

そこで、本発明においては、欠陥を含むレビュー画像（以下、欠陥画像という）と設計データに基づくレイアウトパターン（以下、レイアウト画像という）画像との画像マッチングの高精度化および高効率化を図ることが可能な欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法を提供することを目的とする。

前記した目的を達成するために、本発明は、半導体デバイスの欠陥検査装置または欠陥レビュー装置によって取得された前記半導体デバイスの欠陥を含む部分の欠陥画像と、前記半導体デバイスのレイアウトデータから生成され、前記欠陥を含むレイヤと同じレイヤで前記欠陥画像の領域に対応した領域のレイアウト画像と、の画像マッチングを行うマッチング処理部と、前記マッチング処理部によってマッチングされた前記欠陥画像と前記レイアウト画像とを重ね合わせて表示装置に表示する出力処理部と、を備えた欠陥画像処理装置であって、前記マッチング処理部は、前記欠陥画像と前記レイアウト画像との画像マッチングを行うとき、前記欠陥画像から前記欠陥を含む大きさの矩形領域の画像を除去し、前記矩形領域の画像を除去した欠陥画像と前記レイアウト画像との間で画像マッチングを行うことを特徴とする。

本発明では、欠陥画像とレイアウト画像との画像マッチングを行うとき、欠陥画像から欠陥を含む大きさの矩形領域を除去した画像を用いて、その画像マッチングを行う。従って、大きな倍率の欠陥画像に欠陥部分が存在した場合であっても、画像マッチングに失敗する確率が小さくなり、画像マッチングの効率向上を図ることができる。

欠陥レビュー装置などで取得された欠陥画像と設計データに基づくレイアウト画像とのマッチング処理の効率向上を図ることができる。

本発明の実施の形態に係る欠陥画像処理装置を含む半導体検査システムの構成の一例を示した図。 欠陥画像処理装置で用いられる画像情報ファイルに記憶されるデータの一例を示した図。 本発明の実施の形態に係る欠陥画像処理装置の機能ブロック構成の一例を示した図。 本発明の実施の形態に係る欠陥画像処理装置における欠陥画像とレイアウト画像のマッチング処理の手順の一例を示したフローチャート。 本発明の実施の形態に係る欠陥画像処理装置における画面表示の一例を示した図。 本発明の実施の形態に係る欠陥画像処理装置におけるマッチング処理の概要を示した図。 本発明の実施の形態に係る欠陥画像処理装置で参照画像が得られる場合のマッチング処理方法の一例を示した図。 本発明の実施の形態に係る欠陥画像処理装置で参照画像が得られない場合のマッチング処理方法の一例を示した図。 本発明の実施の形態に係る欠陥画像処理装置を用いたシステマティック欠陥分類の手順の一例を示した図。

以下に、添付図面を参照しながら、本発明に係る欠陥画像処理装置および欠陥画像処理方法の好適な実施形態について詳細に説明する。なお、以下の説明および添付図面において、略同一の機能構成を有する構成要素については、同一の符号を付することにより、重複説明を省略することにする。

図１は、本発明の実施の形態に係る欠陥画像処理装置を含む半導体検査システムの構成の一例を示した図である。図１に示すように、半導体検査システム１は、欠陥検査装置３、レビュー装置５、欠陥データ管理装置７、設計データベースサーバ９、欠陥画像処理装置１１などから構成される。欠陥検査装置３、レビュー装置５、欠陥データ管理装置７、設計データベースサーバ９、欠陥画像処理装置１１は、ネットワーク１０によってデータ送受信可能に接続される。

半導体製造工程は、不純物注入、成膜、エッチングなど様々な工程（図示省略）によって構成され、微細加工の必要性から、清浄な環境に保たれたクリーンルーム８内に構築される。そして、各工程で加工された半導体ウェハの欠陥の状況を検査する欠陥検査装置３やレビュー装置５は、そのクリーンルーム８内に設置される。

欠陥検査装置３は、製造途上にある半導体ウェハの欠陥の検出を行う、暗視野欠陥検査装置、明視野欠陥検査装置、電子ビーム欠陥検査装置などであり、被検査デバイスの表面に発生した欠陥を検出する。また、欠陥検査装置３は、検出した欠陥の観察画像（レビュー画像または欠陥画像という）を取得する機能を備える。

レビュー装置５は、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）などであり、欠陥検査装置３が検出した欠陥の半導体ウェハ上の座標情報を基に、欠陥の詳細なレビュー画像を取得する。レビュー装置５は、また、検出した欠陥について、その欠陥要因のカテゴリを分類するＡＤＣ機能を備える。

欠陥データ管理装置７は、欠陥検査装置３やレビュー装置５によって取得され、送信される半導体ウェハの欠陥に係る各種データを、ネットワーク１０を介して受信し、欠陥データ１７として蓄積・管理する。ここで、ここで、欠陥データ１７としては、欠陥データファイル１８、画像ファイル１９、画像情報ファイル２０などが含まれる。

欠陥データファイル１８は、欠陥検査装置３により検出された欠陥を識別する欠陥識別番号、当該欠陥の位置を各々のダイ（チップ）に設けられた所定の基準点（原点）に対して決定されたダイ上の座標系で表された欠陥位置座標、欠陥サイズ、欠陥要因のカテゴリなどの欠陥データを記憶するファイルである。

画像ファイル１９は、レビュー機能を備えた欠陥検査装置３またはレビュー装置５によって取得された欠陥画像（レビュー画像）のデータを記憶するファイルである。

画像情報ファイル２０は、各画像ファイル１９に対応付けられて作成され、各画像ファイル１９の取得状況を示す情報を記憶するファイルである。画像情報ファイル２０は、図２にその一例を示すように、画像ファイル１９に含まれる欠陥画像の画像倍率（低倍率、高倍率）、画像解像度（低倍率、高倍率）、欠陥を含む欠陥領域座標、欠陥領域重心座標、重ね合わせて当該画像を構成するフレーム画像の枚数など情報により構成される。

ここで、欠陥画像の画像倍率は、欠陥検査装置３またはレビュー装置５によって欠陥画像が取得されたときの欠陥画像の倍率である。その欠陥画像の倍率は、通常、半導体デバイスのデザインルールで定められたパターンの最小寸法、半導体デバイスの製造歩留まりに影響を与える欠陥に大きさ（欠陥サイズ）、その欠陥を視野に収めることができる倍率（ＦＯＶ：Field Of View）などに基づき定められる。

設計データベースサーバ９は、所定の半導体製造工程で製造される半導体ウェハに形成される半導体デバイス（集積回路チップなど）のレイアウトデータ２３を、半導体デバイスごとに蓄積し、管理する。レイアウトデータ２３は、その半導体デバイスを構成する素子や配線などの物理的な配置に関する設計データであり、また、各製造工程で用いられるマスクの形状（マスクパターン）を定めるデータである。

欠陥画像処理装置１１は、欠陥データ管理装置７から検査対象の半導体ウェハの欠陥画像を取得し、また、設計データベースサーバ９からその半導体ウェハに形成される素子や配線のレイアウト画像を取得し、両者の画像を比較して、その結果を、その後に行われる欠陥解析処理に供する。

欠陥画像処理装置１１は、ワークステーションやパーソナルコンピュータなどのコンピュータによって構成され、通信部３０、制御部３１、記憶部３２、入力部３３、出力部３４などを備える。

制御部３１は、中央演算処理装置（ＣＰＵ：Central Processing Unit）やマイクロプロセッサなどで構成される。制御部３１は、他の各部の制御を行うとともに、後記するマッチング処理などを行う。記憶部３２は、例えば、ＲＡＭ（Random Access Memory)などの揮発性メモリ、フラッシュメモリなどの不揮発性メモリ、ハードディスク装置といった記憶装置からなり、後記するマッチング処理などを実行するプログラムなどを記憶するとともに、欠陥データ管理装置７や設計データベースサーバ９から送信される欠陥画像やレイアウトデータを記憶する。

通信部３０は、ネットワーク１０を介して、欠陥検査装置３、レビュー装置５、欠陥データ管理装置７、設計データベースサーバ９との間でデータの送受信を行う。すなわち、通信部３０は、制御部３１の指示のもとに、欠陥データ管理装置７から、検査対象の半導体ウェハの欠陥データに関する欠陥データファイル１８、画像ファイル１９、画像情報ファイル２０などを取得し、また、設計データベースサーバ９から、その半導体ウェハに形成される集積回路チップのレイアウトデータ２３を取得する。

入力部３３は、キーボード、マウス、各種ボタンなどの入力装置からなり、また、出力部３４は、ＬＣＤ（Liquid Crystal Display）装置、プリンタなどの出力装置からなる。

図３は、本発明の実施の形態に係る欠陥画像処理装置１１の機能ブロック構成の一例を示した図である。図３に示すように、欠陥画像処理装置１１は、データ取得部４１、データ変換部４３、欠陥判定部４５、マッチング処理部４７、出力処理部４９を含んで構成される。

データ取得部４１は、ネットワーク１０を介して、欠陥データ管理装置７から欠陥データ１７を取得し、設計データベースサーバ９からレイアウトデータ２３を取得する。データ変換部４３は、欠陥データ管理装置７から取得した欠陥データ１７および設計データベースサーバ９から取得したレイアウトデータ２３を、後記する欠陥判定部４５やマッチング処理部４７で使用可能なデータ形式に変換する。

欠陥判定部４５は、取得した欠陥データ１７から、当該欠陥がランダム欠陥であるか、または、システマティック欠陥かであるか、を判定する。ここで、ランダム欠陥とは、塵埃や異物が原因で生じる欠陥である。マッチング処理部４７は、欠陥データ１７に含まれる欠陥画像とレイアウトデータの原点合わせ、倍率合わせを行って座標軸を合わせ、画像のマッチングを行う。出力処理部４９は、データ変換部４３によって変換された欠陥画像、レイアウトデータ２３に基づくレイアウト画像、マッチング処理部４７によるマッチング処理結果、欠陥位置、カテゴリ分類結果などを出力部３４に出力する。

なお、前記の各機能ブロックの機能は、記憶部３２にあらかじめ記憶されている所定の処理プログラムを、制御部３１が読み出して、実行することによって実現される。

続いて、図４以降の図を参照して、欠陥画像処理装置１１の動作について説明する。図４は、欠陥画像とレイアウト画像のマッチング処理の手順の一例を示したフローチャートである。

図４において、データ取得部４１は、まず、ネットワーク１０を介して、設計データベースサーバ９からレイアウトデータ２３を取得し（ステップＳ１０１）、また、欠陥データ管理装置７から欠陥データ１７を取得する（ステップＳ１０２）。取得されたレイアウトデータ２３および欠陥データ１７は、データ変換部４３によってマッチング処理部４７が読み出し可能なデータ形式に変換される。

次に、マッチング処理部４７は、欠陥を含む工程上の検査対象レイヤに対し、画像マッチングの対象となるレイアウトデータ２３上のレイヤの１つまたは複数のレイヤを、マッチング対象レイヤとして関連付ける。すなわち、マッチング処理部４７は、工程上の検査対象レイヤに対して、マッチングするレイアウトデータ２３上のレイヤのレイヤ名称、レイヤ番号、レイヤタイプの関連付けを行う（ステップＳ１０３）。

この関連付けの処理には、オペレータによる入力部３３からの入力処理や、あらかじめ設定されたレシピデータの読み込み処理などが含まれるが、その詳細については説明を省略する。

なお、このような関連付けを行っておくことにより、オペレータは、工程上の検査対象のレイヤの名称によって、マッチング対象のレイアウトデータ２３上のレイヤを扱うことが可能となり、また、その際には、レイヤ番号やレイヤタイプを意識せずに表示された画像を用いて欠陥要因分析などが行えるようになる。

次に、マッチング処理部４７は、レイアウトデータ２３と欠陥データ１７との原点合わせを行う（ステップＳ１０４）。例えば、レイアウトデータ２３において、位置を表すデータの座標系の原点は、ダイ（チップともいう）の中央に設けられることがある。一方、欠陥データ１７において、位置を表すデータの座標系の原点は、ダイ左下隅に設けられることがある。このような場合には、両者の原点および座標軸を一致させ、両者の間で、同じ位置情報を同じデータで表すことができるようにする。

なお、１つのレイヤのレイアウトデータ２３を用いて欠陥データ１７との原点合わせが行われた場合には、他のレイヤのレイアウトデータ２３との原点合わせは、その後、行う必要がない。

次に、マッチング処理部４７は、欠陥データ１７に含まれる欠陥ごとに、その欠陥の位置に対応するレイアウトデータ２３から得られるマッチング対象レイヤのレイアウト画像と、画像ファイル１９に記憶されている欠陥画像と、のマッチングを行う（ステップＳ１０５）。このとき、前のステップＳ１０４で原点合わせがすでに行っているので、当該欠陥の座標位置から、その座標位置に対応するレイアウト画像を容易に得ることができる。しかしながら、その座標位置のデータには欠陥検出時の誤差が含まれており、レイアウト画像と欠陥画像とは、多少の位置ずれを生じている場合が多い。そこで、ここでは、当該欠陥画像の視野よりも広い範囲で、レイアウト画像と欠陥画像との間でパターンマッチングを行う。

なお、図示を省略しているが、マッチング処理部４７は、画像のマッチングを行う前に、画像の倍率合わせを行っている。このとき、欠陥画像の倍率は、欠陥検査装置３またはレビュー装置５によってその欠陥画像が取得されたときの倍率であり、画像情報ファイル２０（図２参照）に記憶されている。そこで、マッチング処理部４７は、欠陥データ１７の画像情報ファイル２０に含まれる倍率を参照し、レイアウトデータ２３から得られるレイアウト画像に、欠陥画像を重ね合わせる倍率を算出し、両画像の座標系を同じにしてマッチングを行うことができる。

本実施形態の欠陥画像処理装置１１では、欠陥検査装置３またはレビュー装置５から、欠陥画像データ（画像ファイル１９）とその倍率（画像情報ファイル２０）とが互いに対応付けられて、すでに送付されている（図２参照）ので、マッチング処理部４７は、オペテータから倍率情報の入力を受けることなく、欠陥画像と同じ倍率のレイアウト画像を生成し、画像のマッチングを行うことができる。その結果、オペレータは、マッチング対象の欠陥画像の倍率を気にする必要がなくなり、その分、オペレータにとってみれば、欠陥画像処理装置１１の使い勝手が向上したといえる。

次に、マッチング処理部４７は、当該欠陥画像をマッチング対象レイヤの上層または下層の他のレイヤのレイアウト画像と重ね合わせる（ステップＳ１０６）。すなわち、マッチング処理部４７は、レイアウトデータ２３から当該欠陥が含まれるレイヤとは異なるレイヤの当該欠陥画像と同じ領域部分のレイアウト画像を取得し、その取得したレイアウト画像を欠陥画像に重ね合わせる。

次に、出力処理部４９は、マッチング処理の結果として、マッチング対象レイヤおよびその上層または下層の他のレイヤのレイアウト画像と欠陥画像とを重ね合わせて、出力部３４に表示する（ステップＳ１０７）。なお、このとき、表示する他のレイヤは複数選択可能であるとする。

このように、当該欠陥を含むレイヤの上層または下層のレイヤで、欠陥要因となり得る他のレイヤのレイアウト画像を、適宜、選択し、照合し、表示できるようにしたことによって、オペレータは、当該欠陥に対する他のレイヤの影響の有無を確認することが可能になる。例えば、検査対象レイヤがPoly-Siレイヤであった場合、当該欠陥の下層が、Ｎ型またはＰ型のアクティブ領域（不純物注入領域）であるのか、または、非アクティブ領域であるのか、などの情報が得ることができるので、その情報に基づき、当該欠陥がシステマティック欠陥に該当するのか、あるいは、該当しないのか、などを判断することが可能になる。

また、レイヤとして、フロアプランのレイアウトデータが存在する場合には、システマティック欠陥であるか否かの判定を簡易的に行うことができる。すなわち、欠陥の位置をフロアプランで定義されるブロックの領域と比較することによって、当該欠陥が、メモリセル領域にあるのか、配線領域にあるのか、周辺回路領域にあるのか、ダミーパターン領域にあるのか、などを判定し、その結果に基づき、システマティック欠陥に該当するのか否かを判断することができる。

図５は、出力部３４による画面表示の一例を示した図である。図５に示すように、表示画面５０には、レイヤ関連付け表示５１、レイアウト画像５２、欠陥画像５３、レイアウト画像＆欠陥画像５４、ウェハマップ表示５５、ダイマップ表示５６、欠陥カテゴリ表示５７などが表示される。

レイヤ関連付け表示５１は、ステップＳ１０３で行われた欠陥を含む工程上のレイヤに関連付けられたレイアウトデータ２３上のレイヤの名称、番号、タイプを示す。なお、同じレイヤの名称であっても、レイアウトデータ２３の中には、レイヤの設計や製造工程の違いにより、番号やタイプが異なるレイヤがある。レイヤ関連付け表示５１により、オペレータは、表示画面５０上に表示させるレイアウトデータ２３上のレイヤを、適宜、選択することができる。

レイアウト画像５２は、レイアウトデータ２３に基づき生成された、いわゆる、レイアウトパターンの画像である。図５では、マッチング対象レイヤ（検査対象のレイヤで、欠陥が含まれるレイヤに対応するレイアウトデータ２３上のレイヤ）のレイアウト画像は、実線で、その下層または上層のレイアウト画像は、点線で表示されている。また、欠陥画像５３は、レビュー装置５などによって取得されたレビュー画像であり、欠陥データ１７に含まれる画像ファイル１９を基に表示される。

レイアウト画像＆欠陥画像５４は、レイアウト画像５２と欠陥画像５３のマッチング結果を表示したものである。すなわち、レイアウト画像＆欠陥画像５４は、マッチング処理の結果と、マッチング対象レイヤと異なる他のレイヤのレイアウト画像を重ねて表示したものである。なお、ここでいう他のレイヤは、オペレータの入力操作などにより、１つまたは複数のレイヤを任意に選択可能であるとする。

レイアウト画像＆欠陥画像５４は、ステップＳ１０５におけるレイアウト画像と欠陥画像とのマッチング処理に失敗したときでも表示される。その場合には、レイアウト画像と欠陥画像とは、欠陥画像の検出位置の誤差のために、互いにややずれて表示されることになるので、その場合には、移動用ボタン５８（上下左右ボタン）をマウスなどでクリックして、手動でレイアウト画像を移動させて重ね合わせることも可能である。

ウェハマップ表示５５は、欠陥データ１７に含まれる各欠陥のウェハ上の位置を、ドットの位置で表したものである。また、ダイマップ表示５６は、その欠陥のダイ内での位置を、同様にドットの位置で表したものである。ダイマップ表示５６では、フロアプランのデータが重ね合わせて表示されるので、各欠陥がダイ内の制御回路部、演算回路部、ＲＡＭ部など、どのブロックに位置するか容易に分る。

また、表示画面５０においては、オペレータがウェハマップ表示５５またはダイマップ表示５６に表示されたドットの１つをマウスなどで選択してクリックすると、その選択したドットに対応する欠陥のレイアウト画像５２、欠陥画像５３およびレイアウト画像＆欠陥画像５４が表示される。

欠陥カテゴリ表示５７は、欠陥検査装置３のＡＤＣによって分類された欠陥要因のカテゴリ別欠陥分布を示したものである。すなわち、欠陥カテゴリ表示５７において、横軸のａ，ｂ，ｃ，ｄは、欠陥要因のカテゴリを表し、縦軸は、各カテゴリに属する欠陥の発生頻度を表している。

このように、欠陥画像処理装置１１は、欠陥画像５３と、欠陥を含むレイヤの上層や下層の欠陥要因となりそうなレイヤのレイアウト画像５２と、それらを重ね合わせたレイアウト画像＆欠陥画像５４を、同じ表示画面５０上に表示することができる。従って、欠陥解析を行うオペレータは、表示画面５０を見ることによって、当該欠陥に他のレイヤが影響を及ぼしているか否かを推定することが容易になり、その結果、欠陥要因の解析が容易になる。

続いて、図６〜図８を参照して、欠陥画像処理装置１１において行われるマッチング処理の詳細について説明する。図６は、欠陥画像処理装置１１におけるマッチング処理の概要を示した図である。

前記したように、レビュー装置５などで取得された欠陥画像６１とレイアウトデータ２３を基に生成されたレイアウト画像６２との間には、レビュー装置５などの位置検出誤差などのためにずれが生じている場合が多い。

マッチング処理部４７は、公知の正規化相互相関マッチング６３により、欠陥画像６１とレイアウト画像６２との自動マッチングを行い、マッチング処理結果６４を出力する。その場合、前記の位置検出誤差の影響により、マッチングに成功しない場合もあるため、レイアウト画像６２の探索範囲を欠陥画像６１の範囲よりも広く設定し、欠陥画像６１とのマッチング処理を行うようにする。なお、探索範囲は、オペレータの操作により任意に設定可能である。

なお、このマッチング処理部４７におけるマッチング処理対象のレイアウト画像のレイヤは、原則として１つのレイヤではある。しかしながら、レビュー装置５などで、例えば、Poly Siレイヤを見た場合、下層の素子分離レイヤのパターンも同時に見えてしまう。すなわち、レビュー装置５などによるPoly Siレイヤの取得画像（欠陥画像６１）には、素子分離レイヤの画像も含まれることになる。そこで、このような場合には、マッチング処理対象のレイアウト画像として、素子分離レイヤのレイアウト画像の上にPoly Siレイヤのレイアウト画像を重ね合わせた画像を利用する。

また、このマッチング処理においては、欠陥画像６１の全域に対し、欠陥領域の占める割合が小さい場合には、欠陥画像６１の欠陥領域以外の画像部分とレイアウト画像６２とのマッチングは成功する確率が大きい。一方、欠陥画像６１の全域に対し、欠陥領域の占める割合が大きく場合には、欠陥領域自体がマッチングの障害となりマッチングに失敗することが多くなる。そこで、ここでは、以下に示すマッチング方法により、マッチング成功の確率を高める。

ところで、レビュー装置５（図１参照）は、通常、ある領域の低倍率のレビュー画像を取得し、そのレビュー画像を、例えば、隣接するダイの同じ領域で取得した参照画像と比較し、その差分画像により欠陥の有無を検出し、欠陥を検出した場合には、その欠陥部分を含む領域の高倍率のレビュー画像を取得している。また、ＡＤＣを行う場合には、そのＡＤＣによる分類精度を向上させるために、高倍率の参照画像を用いている。

このように、レビュー装置５からは、低倍率の欠陥画像、参照画像、高倍率の欠陥画像、参照画像の４種類のレビュー画像が取得される。以下、高倍率の画像を用いてマッチング処理を行う場合について説明する。なお、高倍率のレビュー画像がない場合には、低倍率のレビュー画像から欠陥部分を含んだ領域を切り出し、拡大して、高倍率のレビュー画像（欠陥画像または参照画像）としてもよい。

図７は、欠陥画像処理装置１１で参照画像が得られる場合のマッチング処理方法の一例を示した図である。

欠陥画像処理装置１１は、レビュー装置５が取得した高倍率の欠陥画像８０と、参照画像８１と、それぞれの画像に対する画像情報ファイル２０と、を欠陥データ管理装置７から取得する。

マッチング処理部４７は、欠陥画像８０と参照画像８１との差分を求めて欠陥領域抽出画像８２を得る。次に、マッチング処理部４７は、欠陥画像８０から欠陥領域抽出画像８２部分を除去した画像、すなわち、欠陥画像８０のうち欠陥領域抽出画像８２部分をマスクした画像を、欠陥マスク画像８３とする。さらに、欠陥マスク画像８３から輪郭線を抽出し、輪郭線抽出結果８４を得る。

続いて、マッチング処理部４７は、図６で示したマッチング手法に従って、輪郭線抽出結果・レイアウトマッチング画像８５を取得し、その結果に基づき、出力処理部４９は、欠陥画像とレイアウト画像とを重ね合わせて表示した欠陥画像・レイアウト画像マッチング表示８６を出力部３４に出力する。

また、欠陥領域が欠陥画像全域の大部分を占めるような大きな欠陥である場合には、レビュー装置５で得られた低倍率の欠陥画像と低倍率の参照画像とを用いて、図７で説明した処理と同様の処理を行い、マッチング処理を行ってもよい。

次に、参照画像８１が得られない場合のマッチング処理について説明する。図８は、欠陥画像処理装置１１で参照画像８１が得られない場合のマッチング処理方法の一例を示した図である。

欠陥検査装置３またはレビュー装置５から得られる画像ファイル１９には、画像情報ファイル２０が付属し（図１参照）、画像情報ファイル２０には、通常、その、画像ファイル１９に含まれる欠陥の重心座標および欠陥サイズの情報が含まれている。そこで、図８に示すように、高倍率の欠陥画像８０において、欠陥領域が横Ｘ_Ｄ、縦Ｙ_Ｄの矩形領域である場合、マッチング処理部４７は、横Ｘ_Ｍ（＞Ｘ_Ｄ）、縦Ｙ_Ｍ（＞Ｙ_Ｄ）の矩形領域を生成し、欠陥領域抽出画像９１とする。

以下、図７の場合と同様にして、マッチング処理部４７は、欠陥画像８０から欠陥領域抽出画像９１を除去した画像、すなわち、欠陥画像８０のうち欠陥領域抽出画像９１部分をマスクした画像を、欠陥マスク画像９２とする。さらに、欠陥マスク画像９２から輪郭線を抽出し、輪郭線抽出結果９３を得る。

さらに、マッチング処理部４７は、図６で示したマッチング手法に従って、輪郭線抽出結果・レイアウトマッチング画像９４を取得し、その結果に基づき、出力処理部４９は、欠陥画像とレイアウト画像とを重ね合わせて表示した欠陥画像・レイアウト画像マッチング表示８６を出力部３４に出力する。

なお、ここでは、マスクとして用いる欠陥領域抽出画像９１は、矩形であるとしたが、円形や楕円形などであってもよく、矩形に限定されるものではない。また、欠陥領域が欠陥画像全域の大部分を占めるような大きな欠陥である場合には、レビュー装置５で得られた低倍率の欠陥画像を用いて、図８で説明した処理と同様の処理を行い、マッチング処理を行ってもよい。

以上、図７または図８を用いて説明した画像マッチング方法を用いると、欠陥を含むレビュー画像（欠陥画像）であっても、その領域に対応する（欠陥のない）レイアウト画像との画像マッチングで失敗する確率を低減させることが可能になる。

図９は、欠陥画像処理装置１１を用いたシステマティック欠陥分類の手順の一例を示した図である。

欠陥画像処理装置１１のデータ取得部４１は、まず、欠陥データ管理装置７から欠陥データ１７を取得し、レビュー装置５から得られたＡＤＣ分類データを取得する（ステップＳ２０１）。そして、欠陥判定部４５は、そのＡＤＣ分類データから、ランダム欠陥のカテゴリを選択し（ステップＳ２０２）、欠陥データ１７に含まれる各欠陥について、その欠陥がランダム欠陥であるか否かを判定する（ステップＳ２０３）。

そして、その判定の結果、その欠陥がランダム欠陥であると判定された場合には（ステップＳ２０３で「Ｙｅｓ」）、その欠陥はシステマティック欠陥分類の対象外とする（ステップＳ２０４）。また、その欠陥がランダム欠陥でないと判定された場合には（ステップＳ２０３で「Ｎｏ」）、当該欠陥はシステマティック欠陥であるとして、システマティック欠陥の分類を開始する（ステップＳ２０５）。

その後、欠陥画像処理装置１１は、図４で説明した処理と同じステップＳ１０１〜Ｓ１０７の処理を実行し、図５に示した表示画面５０を表示する。そこで、欠陥解析を行うオペレータは、表示画面５０に表示されたレイアウト画像＆欠陥画像５４に基づき、システマティック欠陥を分類する（ステップＳ２０６）。

なお、この場合、オペレータは、レイアウト画像＆欠陥画像５４に表示された当該欠陥の欠陥部分（欠陥領域）と、当該欠陥を含むレイヤの上層または下層の他のレイヤのレイアウト画像と、の相対的な位置関係などに基づき、システマティック欠陥であるか否かを判定し、そのシステマティック欠陥をさらに細かく分類する。

そして、そのシステマティック欠陥であるか否かの判定やそれをさらに細かく分類する方法が、あらかじめコンピュータが判定可能なルールとして定められている場合には、欠陥画像処理装置１１は、欠陥分類を自動で行うことができる。その場合には、欠陥画像処理装置１１は、半導体欠陥分類装置ということができる

なお、システマティック欠陥であることを判定し、分類するルールとしては、例えば、当該欠陥の欠陥領域が、他のレイヤの有意な領域（有意な領域とは、不純物が形成される領域、ゲート材料や配線が形成される領域、コンタクトホールが形成される領域などをいう）の中央部分にある場合の欠陥は、第１種のシステマティック欠陥に該当、有意な領域の周縁部分にある場合の欠陥は、第２種のシステマティック欠陥に該当、有意な領域の外にある場合の欠陥は、システマティック欠陥に非該当などのように定めておく。

以上のように、欠陥画像処理装置１１またはそれを用いた半導体欠陥分類装置においては、ＡＤＣ結果に基づきランダム欠陥と判定された欠陥を事前に除外され、さらに、ランダム欠陥でない欠陥については、その欠陥の欠陥画像５３と、欠陥を含むレイヤおよびその上層または下層の他のレイヤのレイアウト画像５２と、がマッチングされ、重ね合わせて生成されたレイアウト画像＆欠陥画像５４が表示画面に表示される。従って、オペレータは、システマティック欠陥であることの判定やその分類が容易になり、その作業効率を向上させることができる。

以上説明したように、本発明の実施の形態にかかる欠陥画像処理装置１１またはそれを用いた半導体欠陥分類装置によれば、高倍率の欠陥画像を用いてレイアウト画像との画像マッチングを行っても失敗する確率が低減され、その結果として画像マッチングの効率が向上する。また、欠陥画像と同じレイヤだけでなく、他のレイヤのレイアウト画像との重ね合わせ画像が表示されるため、他のレイヤの設計や製造工程に影響されて発生するシステマティック欠陥の分類に役立てることが可能となり、欠陥要因解析の効率化を図ることが可能となる。

１ 半導体検査システム
３ 欠陥検査装置
５ レビュー装置
７ 欠陥データ管理装置
８ クリーンルーム
９ 設計データベースサーバ
１０ ネットワーク
１１ 欠陥画像処理装置
１７ 欠陥データ
１８ 欠陥データファイル
１９ 画像ファイル
２０ 画像情報ファイル
２３ レイアウトデータ
３０ 通信部
３１ 制御部
３２ 記憶部
３３ 入力部
３４ 出力部
４１ データ取得部
４３ データ変換部
４５ 欠陥判定部
４７ マッチング処理部
４９ 出力処理部
５０ 表示画面
５１ レイヤ関連付け表示
５２ レイアウト画像
５３ 欠陥画像
５４ レイアウト画像＆欠陥画像
５５ ウェハマップ表示
５６ ダイマップ表示
５７ 欠陥カテゴリ表示
５８ 移動用ボタン

Claims (13)

1. 半導体デバイスの欠陥検査装置または欠陥レビュー装置によって取得された前記半導体デバイスの欠陥を含む部分の欠陥画像と、前記半導体デバイスのレイアウトデータから生成され、前記欠陥を含むレイヤと同じレイヤで前記欠陥画像の領域に対応した領域のレイアウト画像と、の画像マッチングを行うマッチング処理部と、
   前記マッチング処理部によってマッチングされた前記欠陥画像と前記レイアウト画像とを重ね合わせた重ね合わせ画像を表示装置に表示する出力処理部と、
   を備えた欠陥画像処理装置であって、
   前記マッチング処理部は、
   前記欠陥画像と前記レイアウト画像との画像マッチングを行うとき、前記欠陥画像から前記欠陥を含む大きさの矩形領域の画像を除去し、前記矩形領域の画像を除去した欠陥画像と前記レイアウト画像との間で画像マッチングを行うこと
   を特徴とする欠陥画像処理装置。
2. 前記欠陥は、
   前記欠陥検査装置または欠陥レビュー装置によって取得された前記半導体デバイスの前記欠陥画像と同じ構造を有する他の部分のレビュー画像と、前記欠陥画像と、の差分画像として得られた領域であること
   を特徴とする請求項１に記載の欠陥画像処理装置。
3. 前記矩形領域は、
   前記欠陥画像に含まれる欠陥について、前記欠陥検査装置または欠陥レビュー装置によって取得された前記欠陥の位置および欠陥サイズによって定められた領域であること
   を特徴とする請求項１に記載の欠陥画像処理装置。
4. 前記マッチング処理部は、
   前記欠陥画像と前記レイアウト画像との画像マッチングを行うときには、前記欠陥検査装置または欠陥レビュー装置によって取得され、前記欠陥検査装置または欠陥レビュー装置から送付された欠陥画像の倍率に合わせて、前記レイアウト画像の倍率を定めること
   を特徴とする請求項１に記載の欠陥画像処理装置。
5. 前記出力処理部は、
   前記重ね合わせ画像を表示するとき、前記欠陥を含むレイヤと異なるレイヤで前記欠陥画像の領域に対応した領域のレイアウト画像をさらに重ね合わせて表示すること
   を特徴とする請求項１に記載の欠陥画像処理装置。
6. 前記出力処理部は、
   前記欠陥画像と、前記レイアウト画像と、前記重ね合わせ画像と、を前記表示装置の同じ画面内に同時に表示すること
   を特徴とする請求項１に記載の欠陥画像処理装置。
7. 半導体デバイスの欠陥検査装置または欠陥レビュー装置によって取得された前記半導体デバイスの欠陥を含む部分の欠陥画像と、前記半導体デバイスのレイアウトデータから生成され、前記欠陥を含むレイヤと同じレイヤで前記欠陥画像の領域に対応した領域のレイアウト画像と、の画像マッチングを行う処理と、
   前記マッチング処理部によってマッチングされた前記欠陥画像と前記レイアウト画像とを重ね合わせた重ね合わせ画像を表示装置に表示する処理と、
   を実行するコンピュータによって行われる欠陥画像処理方法であって、
   前記コンピュータは、
   前記画像マッチングを行う処理で前記欠陥画像と前記レイアウト画像との画像マッチングを行うとき、前記欠陥画像から前記欠陥を含む大きさの矩形領域の画像を除去し、前記矩形領域の画像を除去した欠陥画像と前記レイアウト画像との間で画像マッチングを行うこと
   を特徴とする欠陥画像処理方法。
8. 前記欠陥は、
   前記欠陥検査装置または欠陥レビュー装置によって取得された前記半導体デバイスの前記欠陥画像と同じ構造を有する他の部分のレビュー画像と、前記欠陥画像と、の差分画像として得られた領域であること
   を特徴とする請求項７に記載の欠陥画像処理方法。
9. 前記矩形領域は、
   前記欠陥画像に含まれる欠陥について、前記欠陥検査装置または欠陥レビュー装置によって取得された前記欠陥の位置および欠陥サイズによって定められた領域であること
   を特徴とする請求項７に記載の欠陥画像処理方法。
10. 半導体デバイスの欠陥検査装置または欠陥レビュー装置によって取得された前記半導体デバイスの欠陥を含む部分の欠陥画像と、前記半導体デバイスのレイアウトデータから生成され、前記欠陥を含むレイヤと同じレイヤで前記欠陥画像の領域に対応した領域のレイアウト画像と、の画像マッチングを行うマッチング処理部と、
    前記マッチング処理部によってマッチングされた前記欠陥画像と前記レイアウト画像とを重ね合わせた重ね合わせ画像を表示装置に表示する出力処理部と、
    前記欠陥がレイアウト依存性を有するシステマティック欠陥であるか否かを判定する欠陥判定部と、
    を備えた半導体欠陥分類装置であって、
    前記マッチング処理部は、
    前記欠陥画像と前記レイアウト画像との画像マッチングを行うとき、前記欠陥画像から前記欠陥を含む大きさの矩形領域の画像を除去し、前記矩形領域の画像を除去した欠陥画像と前記レイアウト画像との間で画像マッチングを行い、
    前記欠陥判定部は、
    前記重ね合わせ画像によって得られる前記欠陥の位置と前記レイアウト画像との相対位置関係に基づき、システマティック欠陥であることを判定すること
    を特徴とする半導体欠陥分類装置。
11. 前記欠陥判定部は、
    前記欠陥検査装置または前記欠陥レビュー装置によって取得された前記半導体デバイスの欠陥にその欠陥の分類データが付されている場合には、その分類データがランダム欠陥である欠陥をシステマティック欠陥から除外すること
    を特徴とする請求項１０に記載の半導体欠陥分類装置。
12. 半導体デバイスの欠陥検査装置または欠陥レビュー装置によって取得された前記半導体デバイスの欠陥を含む部分の欠陥画像と、前記半導体デバイスのレイアウトデータから生成され、前記欠陥を含むレイヤと同じレイヤで前記欠陥画像の領域に対応した領域のレイアウト画像と、の画像マッチングを行うマッチング処理部と、
    前記マッチング処理部によってマッチングされた前記欠陥画像と前記レイアウト画像とを重ね合わせた重ね合わせ画像を表示装置に表示する出力処理部と、
    前記欠陥がレイアウト依存性を有するシステマティック欠陥であるか否かを判定する欠陥判定部と、
    を備えた半導体欠陥分類装置における半導体欠陥分類方法であって、
    前記マッチング処理部は、
    前記欠陥画像と前記レイアウト画像との画像マッチングを行うとき、前記欠陥画像から前記欠陥を含む大きさの矩形領域の画像を除去し、前記矩形領域の画像を除去した欠陥画像と前記レイアウト画像との間で画像マッチングを行い、
    前記欠陥判定部は、
    前記重ね合わせ画像によって得られる前記欠陥の位置と前記レイアウト画像との相対位置関係に基づき、システマティック欠陥であることを判定すること
    を特徴とする半導体欠陥分類方法。
13. 前記欠陥判定部は、
    前記欠陥検査装置または前記欠陥レビュー装置によって取得された前記半導体デバイスの欠陥にその欠陥の分類データが付されている場合には、その分類データがランダム欠陥である欠陥をシステマティック欠陥から除外すること
    を特徴とする請求項１２に記載の半導体欠陥分類方法。

Images