JP5476098B2

JP5476098B2 - 半導体装置及びその作製方法

Info

Publication number: JP5476098B2
Application number: JP2009256683A
Authority: JP
Inventors: 秀明桑原; 健吾秋元; 俊成佐々木
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-11-13
Filing date: 2009-11-10
Publication date: 2014-04-23
Anticipated expiration: 2029-11-10
Also published as: JP6370411B2; US9112038B2; TWI656645B; TW201624719A; US20150333185A1; TW201034190A; KR20170015856A; US20130001545A1; JP6616462B2; CN101740634B; JP2015188098A; KR101601647B1; KR20140135673A; JP6074458B2; JP2010141304A; KR101665954B1; US20120058600A1; US8748887B2; KR101872673B1; KR20100054105A

Description

本発明は、酸化物半導体を用いる半導体装置と、該半導体装置を用いた表示装置及びそれらの作製方法に関する。

近年、液晶ディスプレイに代表される液晶表示装置が広く普及していきている。液晶ディスプレイとしては、各画素に薄膜トランジスタ（ＴＦＴ）が設けられたアクティブマトリクス型のものがよく用いられている。アクティブマトリクス型液晶ディスプレイの薄膜トランジスタには、活性層としてアモルファスシリコンや多結晶シリコン用いられる。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いが、大型ガラス基板のような大面積基板にも容易に形成することができる。一方、多結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高いが、レーザアニール等の結晶化工程が必要なので、大型ガラス基板のような大面積基板に形成するには膨大な時間がかかる。

これに対し、上記のようなシリコン材料に代わって、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。

特開２００７−１２３８６１号公報特開２００７−９６０５５号公報

酸化物半導体にチャネル形成領域を設ける薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジスタの１０倍から１００倍程度の電界効果移動度が得られている。酸化物半導体膜はスパッタリング法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリコンを用いた薄膜トランジスタよりも製造工程が簡単である。よって、大型基板を用いた場合にも、表示装置の画素部とその周辺の駆動回路を同一基板上に容易に形成することができる。

アクティブマトリクス型の液晶表示装置では、短いゲートスイッチング時間の間に液晶層への電圧の印加及び保持容量の充電を行うため、大きい駆動電流が必要とされる。特に、画面を大型化又は高精細化した液晶表示装置では、より大きい駆動電流が要求される。そのため、スイッチング素子として用いられる薄膜トランジスタは、電界効果移動度が高いものが好ましい。

しかし、酸化物半導体を用いた薄膜トランジスタの電界効果移動度は、従来液晶表示装置の駆動回路に用いられてきた多結晶シリコンを用いた薄膜トランジスタの電界効果移動度より低くなっている。

また、薄膜トランジスタに用いる酸化物半導体層が、薄膜トランジスタの保護絶縁層として用いる酸化シリコンなどの絶縁膜と接触することによって、酸化物半導体層の組成の変化や膜質の劣化などが起こり、薄膜トランジスタの電気的特性が劣化することがある。

そこで、本発明の一態様は、酸化物半導体を用いた薄膜トランジスタにおいて、電界効果移動度を向上させることを課題の一とする。また、本発明の一態様は、薄膜トランジスタの電気的特性を安定させることを課題の一とする。また、本発明の一態様は、該酸化物半導体を用いた薄膜トランジスタを有する表示装置を提供することを課題の一とする。

本発明の一態様は、薄膜トランジスタを形成するにあたって酸化物半導体層を用い、該酸化物半導体層の上に、該酸化物半導体層より導電率が高い半導体層又は導電層を形成する。

本発明の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に酸化物半導体層と、酸化物半導体層上に半導体層とを有し、酸化物半導体層の一部は、ソース電極層とドレイン電極層の間で、ゲート絶縁層と、ソース電極層及びドレイン電極層の側面部と接し、酸化物半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、半導体層の導電率は、酸化物半導体層の導電率より高く、酸化物半導体層とソース電極層及びドレイン電極層とは電気的に接続することを特徴とする半導体装置である。

本発明の他の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にｎ型の導電型を有するバッファ層と、ｎ型の導電型を有するバッファ層上に酸化物半導体層と、酸化物半導体層上に半導体層とを有し、酸化物半導体層の一部は、ソース電極層とドレイン電極層の間で、ゲート絶縁層と、ソース電極層及びドレイン電極層の側面部と接し、酸化物半導体層及びバッファ層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、バッファ層のキャリア濃度は、酸化物半導体層のキャリア濃度より高く、半導体層の導電率は、酸化物半導体層の導電率より高く、バッファ層の導電率は、半導体層の導電率より高く、酸化物半導体層とソース電極層及びドレイン電極層の上面とはバッファ層を介して電気的に接続することを特徴とする半導体装置である。

本発明の他の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に酸化物半導体層と、酸化物半導体層上に半導体層と、半導体層の上に導電層とを有し、酸化物半導体層の一部は、ソース電極層とドレイン電極層の間で、ゲート絶縁層と、ソース電極層及びドレイン電極層の側面部と接し、酸化物半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、半導体層の導電率は、酸化物半導体層の導電率より高く、導電層の導電率は、酸化物半導体層及び半導体層の導電率よりも高く、酸化物半導体層とソース電極層及びドレイン電極層とは電気的に接続することを特徴とする半導体装置である。

本発明の他の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に酸化物半導体層と、酸化物半導体層上に導電層とを有し、酸化物半導体層の一部は、ソース電極層とドレイン電極層の間で、ゲート絶縁層と、ソース電極層及びドレイン電極層の側面部と接し、酸化物半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、導電層の導電率は、酸化物半導体層の導電率より高く、酸化物半導体層とソース電極層及びドレイン電極層とは電気的に接続することを特徴とする半導体装置である。

また、半導体層は、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層であることが好ましい。また、半導体層の導電率は、１．０×１０^−３Ｓ／ｃｍより大きいことが好ましい。

また、導電層として、インジウム、ガリウム、亜鉛、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする酸化物や窒化物を用いることが好ましい。また、導電層は、半導体層がソース電極とドレイン電極の間に有する凹部の上にのみ形成されていることが好ましい。なお、導電層は、酸化物半導体層の遮光膜として機能し得る。

また、酸化物半導体層のキャリア濃度は、１×１０^１７／ｃｍ^３未満であることが好ましい。
また、バッファ層のキャリア濃度は、１×１０^１８／ｃｍ^３以上であることが好ましい。

本発明の他の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に導電膜を成膜し、導電膜をエッチングしてソース電極層及びドレイン電極層を形成し、ゲート絶縁層、ソース電極層及びドレイン電極層上に、インジウム、ガリウム、及び亜鉛を含む第１の酸化物半導体膜をスパッタ法によって成膜し、第１の酸化物半導体膜上に、インジウム、ガリウム、及び亜鉛を含む第２の酸化物半導体膜をスパッタ法によって成膜し、第１の酸化物半導体膜及び第２の酸化物半導体膜をエッチングして酸化物半導体層及び半導体層を形成し、酸化物半導体層の一部が、ソース電極層とドレイン電極層の間で、ゲート絶縁層と、ソース電極層及びドレイン電極層の側面部と接するように酸化物半導体層を設け、第２の酸化物半導体膜の成膜時の酸素ガス流量の比率を、第１の酸化物半導体膜の成膜時の酸素ガス流量の比率より少なくすることを特徴とする半導体装置の作製方法である。

なお、第１の酸化物半導体膜の成膜時の酸素ガス流量の比率を１０体積％以上とし、第２の酸化物半導体膜の成膜時の酸素ガス流量の比率を１０体積％未満とすることが好ましい。さらに、第１の酸化物半導体膜をアルゴンガスと酸素ガスの雰囲気下で成膜し、第２の酸化物半導体膜をアルゴンガス雰囲気下で成膜すると、より好ましい。

本明細書中で用いる酸化物半導体は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を用いた薄膜トランジスタを作製する。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においてはこの薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、ＸＲＤ（Ｘ線回析）の分析によりアモルファス構造が観察された。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、スパッタ法で成膜した後、２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分熱処理を行っている。また、薄膜トランジスタの電気特性もゲート電圧±２０Ｖにおいて、オンオフ比が１０^９以上、移動度が１０以上のものを作製することができる。

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

本発明の一態様は、酸化物半導体層を用いた薄膜トランジスタにおいて、該酸化物半導体層の上に、該酸化物半導体より導電率が高い半導体層又は導電層を形成することによって、該薄膜トランジスタの電界効果移動度を向上させることができる。また、酸化物半導体層と薄膜トランジスタの保護絶縁層との間に該酸化物半導体より導電率が高い半導体層又は導電層を形成することによって、酸化物半導体層の組成の変化や膜質の劣化を防ぎ、薄膜トランジスタの電気的特性を安定させることができる。

本発明の一態様は、該薄膜トランジスタを表示装置の画素部及び駆動回路部に用いることによって、電気特性が高く信頼性のよい表示装置を提供することができる。

本発明の一態様に係る半導体装置を説明する図。本発明の一態様に係る半導体装置の作製方法を説明する図。本発明の一態様に係る半導体装置の作製方法を説明する図。本発明の一態様に係る半導体装置の作製方法を説明する図。本発明の一態様に係る半導体装置の作製方法を説明する図。本発明の一態様に係る半導体装置の作製方法を説明する図。本発明の一態様に係る半導体装置の作製方法を説明する図。本発明の一態様に係る半導体装置を説明する図。本発明の一態様に係る半導体装置を説明する図。本発明の一態様に係る半導体装置を説明する図。本発明の一態様に係る半導体装置の作製方法を説明する図。酸化物半導体層の導電率を測定した結果を表すグラフ。本発明の一態様に係る半導体装置を説明する図。半導体装置のブロック図を説明する図。信号線駆動回路の構成を説明する図。信号線駆動回路の動作を説明するタイミングチャート。信号線駆動回路の動作を説明するタイミングチャート。シフトレジスタの構成を説明する図。図１８に示すフリップフロップの接続構成を説明する図。本発明の一態様に係る半導体装置の画素等価回路を説明する図。本発明の一態様に係る半導体装置を説明する図。本発明の一態様に係る半導体装置を説明する図。本発明の一態様に係る半導体装置を説明する図。本発明の一態様に係る半導体装置を説明する図。電子ペーパーの使用形態の例を説明する図。電子書籍の一例を示す外観図。テレビジョン装置およびデジタルフォトフレームの例を示す外観図。遊技機の例を示す外観図。携帯電話機の一例を示す外観図。本発明の一態様に係る半導体装置を説明する図。本発明の一態様に係る半導体装置を説明する図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、薄膜トランジスタの構造について、図１を用いて説明する。

本実施の形態のボトムゲート構造の薄膜トランジスタを図１に示す。図１（Ａ）は断面図であり、図１（Ｂ）は平面図である。図１（Ａ）は、図１（Ｂ）における線Ａ１−Ａ２の断面図となっている。

図１に示す薄膜トランジスタには、基板１００上にゲート電極層１０１が設けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上にソース電極層又はドレイン電極層１０５ａ、１０５ｂが設けられ、ゲート絶縁層１０２と、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上に酸化物半導体層１０３が設けられ、酸化物半導体層１０３上に半導体層１０６が設けられている。

ゲート電極層１０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。

例えば、ゲート電極層１０１の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。

酸化物半導体層１０３は、Ｉｎ、Ｇａ、及びＺｎを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用い、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造とする。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。

また、酸化物半導体層１０３の一部が、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの間で、ゲート絶縁層１０２と、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの側面部と接するように、酸化物半導体層１０３は設けられている。酸化物半導体層１０３の膜厚は、１０ｎｍ〜３００ｎｍとし、好ましくは２０ｎｍ〜１００ｎｍとする。

酸化物半導体層１０３の導電率は１．０×１０^−３Ｓ／ｃｍ以下であることが好ましい。また、酸化物半導体層１０３の導電率は１．０×１０^−１１Ｓ／ｃｍ以上であることが好ましい。酸化物半導体層１０３のキャリア濃度範囲は１×１０^１７／ｃｍ^３未満（より好ましくは１×１０^１１／ｃｍ^３以上）が好ましい。酸化物半導体層１０３のキャリア濃度範囲が上記の範囲を超えると、薄膜トランジスタがノーマリーオンとなる恐れがある。

また、酸化物半導体層１０３中のナトリウム濃度は５×１０^１９／ｃｍ^３以下とし、好ましくは、１×１０^１８／ｃｍ^３以下とする。

半導体層１０６は、酸化物半導体層１０３より導電率が高いものとし、半導体層１０６の導電率は１．０×１０^−３Ｓ／ｃｍより大きいことが好ましい。また、半導体層１０６の膜厚は１ｎｍ以上５０ｎｍ以下が好ましく、５ｎｍ以上１０ｎｍ以下だとさらに好ましい。よって、導電率の高い半導体層１０６を酸化物半導体層１０３上に形成することで、薄膜トランジスタの電界効果移動度を向上することができる。また、酸化物半導体層１０３と薄膜トランジスタの保護絶縁層の間に半導体層１０６を形成することによって、酸化物半導体層１０３の組成の変化や膜質の劣化を防ぎ、薄膜トランジスタの電気的特性を安定させることができる。

本実施の形態では、半導体層１０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。よって、酸化物半導体層１０３と半導体層１０６を連続的に積層することができ、酸化物半導体層１０３の上面を大気にさらすことなく、酸化物半導体層１０３のパターニングを行うことができる。なお、半導体層１０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いた場合、酸化物半導体層１０３と半導体層１０６の境界がなくなることがある。

半導体層１０６にＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる場合、少なくともアモルファス成分を含んでいるものとし、非晶質構造の中に結晶粒（ナノクリスタル）を含む場合もある。この半導体層１０６中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。しかし、半導体層１０６はＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜だけに限られない。上記条件を満たすならば、スパッタ法で成膜した、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶以外の酸化物半導体、多結晶半導体、微結晶半導体、非晶質半導体、化合物半導体などの半導体を用いてもよい。例えば、アモルファスシリコンやポリシリコン、又はそれらにリンに代表される１５族元素をドーピングしたものを用いてもよい。半導体層１０６にＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いると、酸化物半導体層１０３と半導体層１０６を連続して形成することができるため、薄膜トランジスタ作製の効率化を図り、生産性を向上することができる。

半導体層１０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる場合、酸化物半導体層１０３のスパッタ成膜における成膜ガス全体に対する酸素ガス流量の比率よりも、半導体層１０６のスパッタ成膜における成膜ガス全体に対する酸素ガス流量の比率を小さくすることによって、酸化物半導体層１０３より半導体層１０６の導電率を高くすることができる。半導体層１０６の成膜条件は、成膜ガス全体に対する酸素ガス流量の比率を１０体積％未満とするのが好ましい。また、酸化物半導体層１０３の成膜条件は、成膜ガス全体に対する酸素ガスの比率を１０体積％以上とするのが好ましい。また、半導体層１０６の成膜条件は、成膜ガスに酸素ガスを含まない、アルゴンなどの希ガス雰囲気下としてもよい。

ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、第１の導電膜１１２ａ、１１２ｂ、第２の導電膜１１３ａ、１１３ｂ、第３の導電膜１１４ａ、１１４ｂからなる３層構造となっている。第１の導電膜１１２ａ、１１２ｂ〜第３の導電膜１１４ａ、１１４ｂの材料としては、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いることができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。

例えば、第１の導電膜１１２ａ、１１２ｂ及び第３の導電膜１１４ａ、１１４ｂに耐熱性導電性材料であるチタンを用い、第２の導電膜１１３ａ、１１３ｂに低抵抗である、ネオジムを含むアルミニウム合金を用いるのが好ましい。このような構成にすることで、アルミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減することができる。なお、本実施の形態では、ソース電極層又はドレイン電極層１０５ａ、１０５ｂを第１の導電膜１１２ａ、１１２ｂ、第２の導電膜１１３ａ、１１３ｂ、第３の導電膜１１４ａ、１１４ｂからなる３層構造としたが、これに限られることはなく、単層構造としてもよいし、２層構造としてもよいし、４層以上の構造としてもよい。

以上のような構成とすることによって、酸化物半導体層の上に、酸化物半導体層より導電率が高い半導体層を形成し、該薄膜トランジスタの電界効果移動度を向上させることができる。また、酸化物半導体層と薄膜トランジスタの保護絶縁層の間に該酸化物半導体層より導電率が高い半導体層を形成することによって、酸化物半導体層の組成の変化や膜質の劣化を防ぐことができる。すなわち、該酸化物半導体層より導電率が高い半導体層は、保護層として機能し、薄膜トランジスタの電気的特性を安定させることができる。

なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができることとする。

（実施の形態２）
本実施の形態では、実施の形態１で示した薄膜トランジスタを含む表示装置の作製工程について、図２乃至図９を用いて説明する。図２と図３は断面図で、図４乃至図７は平面図となっており、図４乃至図７の線Ａ１−Ａ２及び線Ｂ１−Ｂ２は、図２及び図３の断面図に示す線Ａ１−Ａ２、線Ｂ１−Ｂ２に対応している。

まず、基板１００を準備する。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。

また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜の単層、又は積層で形成すればよい。基板１００としてガラス基板のような可動イオンを含有する基板を用いる場合、下地膜として窒化シリコン膜、窒化酸化シリコン膜などの窒素を含有する膜を用いることで、可動イオンが酸化物半導体層や半導体層に侵入することを防ぐことができる。

次に、ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１を形成するための導電膜をスパッタ法や真空蒸着法で基板１００全面に成膜する。次いで、第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき段切れ防止のために、少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチングするのが好ましい。この段階での断面図を図２（Ａ）に示した。なお、この段階での平面図が図４に相当する。

ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。

次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はＣＶＤ法やスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。

例えば、ゲート絶縁層１０２としてＣＶＤ法やスパッタ法により酸化シリコン膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。

また、ゲート絶縁層１０２として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

また、ゲート絶縁層１０２として、アルミニウム、イットリウム、又はハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以上含む化合物を用いることもできる。

なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質のことを指す。例えば、酸化窒化シリコン膜とは、その組成として、窒素原子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄＳｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。

次いで、第２のフォトリソグラフィ工程を行い、ゲート絶縁層１０２上にレジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極層１０１と同じ材料の配線や電極層に達するコンタクトホールをゲート絶縁層１０２に形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、端子部の第１の端子１２１と電気的に接続する端子を形成する場合にコンタクトホールを形成する。

次に、ゲート絶縁層１０２上に金属材料からなる第１の導電膜１１２、第２の導電膜１１３、第３の導電膜１１４をスパッタ法や真空蒸着法で成膜する。この段階での段面図を図２（Ｂ）に示す。

第１の導電膜１１２、第２の導電膜１１３、第３の導電膜１１４の材料としては、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いることができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。

ここでは、第１の導電膜１１２及び第３の導電膜１１４として耐熱性導電性材料であるチタンを用い、第２の導電膜１１３としてネオジムを含むアルミニウム合金を用いる。このような構成にすることで、アルミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減することができる。なお、本実施の形態では第１の導電膜１１２〜第３の導電膜１１４からなる３層構造としたが、これに限られることはなく、単層構造としてもよいし、２層構造としてもよいし、４層以上の構造としてもよい。例えば、チタン膜の単層構造としてもよいし、シリコンを含むアルミニウム膜の単層構造としてもよい。

次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してソース電極層又はドレイン電極層１０５ａ、１０５ｂ、及び接続電極１２０を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば、第１の導電膜１１２及び第３の導電膜１１４にチタンを、第２の導電膜１１３にネオジムを含むアルミニウム合金を用いる場合には、過酸化水素水、加熱塩酸、またはフッ化アンモニウムを含む硝酸水溶液をエッチャントに用いてウェットエッチングすることができる。例えば、ＫＳＭＦ―２４０（関東化学社製）を用いて、第１の導電膜１１２〜第３の導電膜１１４を一括でエッチングすることができる。

また、第１の導電膜１１２〜第３の導電膜１１４のエッチングを過酸化水素水又は加熱塩酸をエッチャントとするエッチングで一度に行うことができるため、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの各導電膜の端部は一致し、連続的な構造とすることができる。この段階での断面図を図２（Ｃ）に示す。なお、この段階での平面図が図５に相当する。

また、この第３のフォトリソグラフィ工程において、ソース電極層又はドレイン電極層１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソース配線）と電気的に接続されている。

また、端子部において、接続電極１２０は、ゲート絶縁層１０２に形成されたコンタクトホールを介して端子部の第１の端子１２１と直接接続される。

次に、レジストマスクを除去した後、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０２の表面に付着しているゴミを除去する。また、逆スパッタを行うことにより、ゲート絶縁層１０２表面の平坦性を向上させることもできる。この段階での断面図を図２（Ｄ）に示す。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ_２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ_２、ＣＦ_４などを加えた雰囲気で行ってもよい。逆スパッタ処理後、大気に曝すことなく第１の酸化物半導体膜を成膜することによって、ゲート絶縁層１０２と酸化物半導体層１０３の界面にゴミや水分が付着するのを防ぐことができる。

次に、ゲート絶縁層１０２上に、酸化物半導体層１０３を形成するための第１の酸化物半導体膜（本実施の形態では第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を、スパッタ法を用いてアルゴンなどの希ガスと酸素ガスの雰囲気下で成膜する。具体的な条件例としては、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、成膜ガスはＡｒ及びＯ_２を用い、それぞれのガスの流量はＡｒ＝５０ｓｃｃｍ、Ｏ_２＝５ｓｃｃｍとし、成膜温度を室温としてスパッタ成膜を行う。また、ターゲットとしては、Ｉｎ_２Ｏ_３を含む直径８インチの円盤上にペレット状のＧａ_２Ｏ_３とＺｎＯを配置するようにしてもよい。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、１０ｎｍ〜３００ｎｍとし、好ましくは２０ｎｍ〜１００ｎｍとする。

次いで、大気に曝すことなく、半導体層１０６を形成するための第２の酸化物半導体膜（本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を、スパッタ法を用いてアルゴンなどの希ガスと酸素ガスの雰囲気下で成膜する。ただし、酸素ガスについては必ずしも必要ではない。第１の酸化物半導体膜の成膜後、大気に曝すことなく第２の酸化物半導体膜を成膜することによって、酸化物半導体層１０３と半導体層１０６の界面にゴミや水分が吸着するのを防ぐことができる。具体的な条件例としては、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、成膜ガスはＡｒ及びＯ_２を用い、それぞれのガスの流量はＡｒ＝５０ｓｃｃｍ、Ｏ_２＝１ｓｃｃｍとし、成膜温度を室温としてスパッタ成膜を行う。また、ターゲットとしては、Ｉｎ_２Ｏ_３を含む直径８インチの円盤上にペレット状のＧａ_２Ｏ_３とＺｎＯを配置するようにしてもよい。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。

また、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含む第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力、電力、成膜温度などのスパッタ成膜条件を適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズを調節することができる。例えば、成膜圧力を０．１Ｐａ〜２．０Ｐａ、電力を２５０Ｗ〜３０００Ｗ（ターゲットが８インチφ程度の場合）、成膜温度を室温〜１００℃、とすることにより、結晶粒の直径サイズを１ｎｍ〜１０ｎｍ程度とすることができる。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、１ｎｍ〜５０ｎｍとし、好ましくは５ｎｍ〜１０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。また、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。

半導体層１０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いることによって、第１の酸化物半導体膜と第２の酸化物半導体膜とを連続して成膜することができるので、表示装置作製の効率化を図り、生産性を向上することができる。なお、本実施の形態では、半導体層１０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いているが、それに限られず、スパッタ法で成膜した、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶以外の酸化物半導体、多結晶半導体、微結晶半導体、非晶質半導体、化合物半導体などの半導体を用いてもよい。例えば、スパッタ法で成膜した、アモルファスシリコンやポリシリコン、又はそれらにリンに代表される１５族元素をドーピングしたものを用いてもよい。

第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のスパッタ成膜における成膜ガス全体に対する酸素ガス流量の比率よりも、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のスパッタ成膜における成膜ガス全体に対する酸素ガス流量の比率を小さくする。これによって、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜より第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率を高くすることができる。第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、成膜ガス全体に対する酸素ガスの比率を１０体積％以上とするのが好ましい。また、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、成膜ガス全体に対する酸素ガス流量の比率を１０体積％未満とするのが好ましい。また、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、成膜ガスに酸素ガスを含まない、アルゴンなどの希ガス雰囲気下としてもよい。

第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜又は第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよいし、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。

次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングする。ここで、レジストマスクを第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜上に形成することによって、レジストマスクが第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と直に接することを防ぐことができ、レジストマスクから水素などの不純物が第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜に侵入するのを防ぐことができる。また、レジストの除去にＯ_２アッシングやレジスト剥離液を用いる場合、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の上に第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を形成することによって、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の汚染を防ぐことができる。エッチングには、クエン酸やシュウ酸などの有機酸をエッチャントとして用いることができる。ここでは、ＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去して第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を島状にし、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜からなる酸化物半導体層１０３、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜からなる半導体層１０６を形成する。酸化物半導体層１０３及び半導体層１０６の端部をテーパー状にエッチングすることで、段差形状による配線の段切れを防ぐことができる。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。以上の工程で酸化物半導体層１０３及び半導体層１０６をチャネル形成領域とする薄膜トランジスタ１７０を作製することができる。この段階での断面図を図３（Ａ）に示した。なお、この段階での平面図が図６に相当する。

ここで、２００℃〜６００℃、代表的には２５０℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。

次いで、レジストマスクを除去し、薄膜トランジスタ１７０を覆う保護絶縁層１０７を形成する。保護絶縁層１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる。

次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６も形成する。この段階での断面図を図３（Ｂ）に示す。

次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ_２Ｏ_３）や酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）を用いても良い。

次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層１１０を形成する。画素電極層１１０は、コンタクトホール１２５を介してドレイン電極層１０５ｂと直接接続される。

また、この第６のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量が形成される。

また、この第６のフォトリソグラフィ工程において、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１と直接接続された接続電極１２０上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。

次いで、レジストマスクを除去し、この段階での断面図を図３（Ｃ）に示す。なお、この段階での平面図が図７に相当する。

また、図８（Ａ１）、図８（Ａ２）は、この段階でのゲート配線端子部の平面図及び断面図をそれぞれ図示している。図８（Ａ１）は図８（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図８（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図８（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり直接接して導通させている。また、接続電極１５３と透明導電膜１５５が保護絶縁膜１５４に設けられたコンタクトホールを介して直接接して導通させている。

また、図８（Ｂ１）、及び図８（Ｂ２）は、ソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図８（Ｂ１）は図８（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図８（Ｂ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図８（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１０２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５５と電気的に接続している。

ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。

こうして６回のフォトリソグラフィ工程により、６枚のフォトマスクを使用して、ボトムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。

また、本実施の形態は、図７の画素構成に限定されず、図７とは異なる平面図の例を図９に示す。図９では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。なお、図９において、図７と同じ部分には同じ符号を用いて説明する。

アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

また、垂直同期周波数を通常の１．５倍以上にすることで動画特性を改善する所謂、倍速駆動と呼ばれる駆動技術もある。

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。

本実施の形態で得られるｎチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。

また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。

以上のように、酸化物半導体層の上に、酸化物半導体層より導電率が高い半導体層を形成することによって、該薄膜トランジスタの電界効果移動度を向上させることができる。また、酸化物半導体層と薄膜トランジスタの保護絶縁層の間に該酸化物半導体層より導電率が高い半導体層を形成することによって、酸化物半導体層の組成の変化や膜質の劣化を防ぎ、薄膜トランジスタの電気的特性を安定させることができる。

該薄膜トランジスタを表示装置の画素部及び駆動回路部に用いることによって、電気特性が高く信頼性のよい表示装置を提供することができる。

（実施の形態３）
本実施の形態では、実施の形態１で示した薄膜トランジスタとは異なる形状の薄膜トランジスタについて図１０を用いて説明する。

本実施の形態のボトムゲート構造の薄膜トランジスタを図１０に示す。図１０に示す薄膜トランジスタには、基板１００上にゲート電極層１０１が設けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上にソース電極層又はドレイン電極層１０５ａ、１０５ｂが設けられ、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上にバッファ層３０１ａ、３０１ｂが設けられ、ゲート絶縁層１０２、バッファ層３０１ａ、３０１ｂ上に酸化物半導体層１０３が設けられ、酸化物半導体層１０３上に半導体層１０６が設けられている。また、ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、第１の導電膜１１２ａ、１１２ｂ、第２の導電膜１１３ａ、１１３ｂ、第３の導電膜１１４ａ、１１４ｂからなる３層構造となっている。つまり、図１０に示す薄膜トランジスタは、実施の形態１において図１で示した薄膜トランジスタの酸化物半導体層１０３とソース電極層又はドレイン電極層１０５ａ、１０５ｂとの間にバッファ層３０１ａ、３０１ｂを設けた構造の薄膜トランジスタである。

ソース領域又はドレイン領域として機能するバッファ層３０１ａ、３０１ｂは、酸化物半導体層１０３と同様に、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜であるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いて形成する。ただし、バッファ層３０１ａ、３０１ｂはｎ型の導電型を有し、その導電率は、酸化物半導体層１０３の導電率より高くなるようにする。また、バッファ層３０１ａ、３０１ｂの導電率は、半導体層１０６と同程度か、半導体層１０６の導電率より高くなるようにする。また、バッファ層３０１ａ、３０１ｂは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であり、少なくともアモルファス成分を含んでいるものとし、非晶質構造の中に結晶粒（ナノクリスタル）を含む場合もある。結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。

バッファ層３０１ａ、３０１ｂに用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、スパッタ法で成膜する。具体的な条件例としては、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、成膜ガスＡｒ：Ｏ_２＝５０：１（ｓｃｃｍ）、成膜温度を室温としてスパッタ成膜を行う。

ただし、バッファ層３０１ａ、３０１ｂに用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、酸化物半導体層１０３に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件と異ならせる。例えば、酸化物半導体層１０３に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の比率よりも、バッファ層３０１ａ、３０１ｂに用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の比率を少なくする。また、半導体層１０６に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の比率に対して、バッファ層３０１ａ、３０１ｂに用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の比率が同程度か、それより少ない条件とする。また、バッファ層３０１ａ、３０１ｂに用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、成膜ガスに酸素ガスを含まない、アルゴンなどの希ガス雰囲気下としてもよい。

バッファ層３０１ａ、３０１ｂに用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では、バッファ層３０１ａ、３０１ｂに用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。

また、バッファ層３０１ａ、３０１ｂにｎ型を付与する不純物元素を含ませてもよい。不純物元素として、例えばマグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、ゲルマニウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ボロン、タリウム、鉛などを用いることができる。マグネシウム、アルミニウム、チタンなどをバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって酸化物半導体層の酸素濃度を最適な範囲内に保持できる。

また、バッファ層のキャリア濃度範囲は、１×１０^１８／ｃｍ^３以上（１×１０^２２／ｃｍ^３以下）が好ましい。

以上のように、バッファ層３０１ａ、３０１ｂを設けることにより、酸化物半導体層１０３と、ソース電極層又はドレイン電極層１０５ａ、１０５ｂとの間で、ショットキー接合よりも熱的安定性を向上させることができ、薄膜トランジスタの動作特性を安定させることができる。また、導電性がよいので高いドレイン電圧でも良好な移動度を保持することができる。

なお、本実施の形態の薄膜トランジスタのバッファ層３０１ａ、３０１ｂ以外の構造と材料については、実施の形態１を参照されたい。

本実施の形態の薄膜トランジスタの作製工程は、実施の形態２で示した薄膜トランジスタの作製工程とほぼ同様である。まず、実施の形態２で示した方法で、第１の導電膜１１２〜第３の導電膜１１４まで成膜し、連続してバッファ層３０１ａ、３０１ｂを形成するための酸化物半導体膜３０２を、上記の方法を用いてスパッタ成膜する（図１１（Ａ）参照）。次に、第３のフォトリソグラフィ工程によって、第１の導電膜１１２〜第３の導電膜１１４と同時に酸化物半導体膜３０２を島状にエッチングして、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ及び酸化物半導体膜３０２ａ、３０２ｂを形成し、実施の形態２と同様の方法で逆スパッタを行う（図１１（Ｂ）参照）。それから、実施の形態２で示した方法で酸化物半導体層１０３及び半導体層１０６を形成する際に、同時に酸化物半導体膜３０２ａ、３０２ｂもエッチングし、バッファ層３０１ａ、３０１ｂを形成する（図１１（Ｃ）参照）。以降の工程は実施の形態２と同様である。

（実施の形態４）
本実施の形態では、実施の形態１及び実施の形態３で示した薄膜トランジスタとは異なる形状の薄膜トランジスタについて図３０を用いて説明する。

本実施の形態のボトムゲート構造の薄膜トランジスタを図３０に示す。図３０に示す薄膜トランジスタは、基板１００上にゲート電極層１０１が設けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上にソース電極層又はドレイン電極層１０５ａ、１０５ｂが設けられ、ゲート絶縁層１０２、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上に酸化物半導体層１０３が設けられ、酸化物半導体層１０３上に半導体層１０６が設けられ、半導体層１０６の上に、導電層４０１が設けられている。また、ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、第１の導電膜１１２ａ、１１２ｂ、第２の導電膜１１３ａ、１１３ｂ、第３の導電膜１１４ａ、１１４ｂからなる３層構造となっている。また、半導体層１０６は、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの間に凹部を有している。つまり、図３０に示す薄膜トランジスタは、実施の形態１において図１に示した薄膜トランジスタの半導体層１０６の凹部の上に導電層４０１を設けた構造の薄膜トランジスタである。

導電層４０１の導電率は、酸化物半導体層１０３及び半導体層１０６の導電率より高い。導電層４０１としては、インジウム、ガリウム、亜鉛などの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする酸化物や窒化物を用いるのが好ましい。実施の形態１乃至実施の形態３で示したように、半導体層１０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる場合、導電層４０１に上記の金属材料を含めることによって、導電層４０１と半導体層１０６との間の界面準位密度や界面反応を低減することができる。なお、導電層４０１としてインジウム、ガリウム、亜鉛などの金属材料を含む金属材料を用いる場合、導電層４０１をパターニングする際に半導体層１０６が消失しないように、半導体層１０６の膜厚を厚くするのが好ましい。

また、導電層４０１の成膜後に酸化物半導体層１０３の熱処理を行う場合、導電層４０１は、耐熱性を有する導電性材料を用いてもよい。耐熱性を有する導電性材料としては、例えばモリブデン、チタン、タングステンなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いるのが好ましい。

また、上述の金属材料を導電層４０１に用いることによって、導電層４０１を半導体層１０６及び酸化物半導体層１０３の遮光膜として機能させることができる。

また、上述の金属材料を用いる導電層４０１とのエッチング選択比をとれるように、半導体層１０６として、アモルファスシリコンなどを用いてもよい。

半導体層１０６上に酸化物半導体層１０３及び半導体層１０６より導電率の高い導電層４０１を設けることによって、さらに薄膜トランジスタの電界効果移動度を向上することができる。また、半導体層１０６の凹部にのみ導電層４０１を設けることによって、導電層４０１とソース電極層又はドレイン電極層１０５ａ、１０５ｂとの間に発生する寄生容量を低減することができる。

なお、本実施の形態では、半導体層１０６の凹部の上にのみ、導電層４０１を形成したが、導電層４０１は、半導体層１０６全体と重なるように、形成してもよい。また、本実施の形態でも、実施の形態３で示したように、酸化物半導体層１０３とソース電極層又はドレイン電極層１０５ａ、１０５ｂとの間にバッファ層を設けた構造としてもよい。

なお、本実施の形態の薄膜トランジスタの導電層４０１以外の構造と材料については、実施の形態１を参照されたい。

（実施の形態５）
本実施の形態では、実施の形態１、実施の形態３及び実施の形態４で示した薄膜トランジスタとは異なる形状の薄膜トランジスタについて図３１を用いて説明する。

本実施の形態のボトムゲート構造の薄膜トランジスタを図３１に示す。図３１に示す薄膜トランジスタは、基板１００上にゲート電極層１０１が設けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上にソース電極層又はドレイン電極層１０５ａ、１０５ｂが設けられ、ゲート絶縁層１０２、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上に酸化物半導体層１０３が設けられ、酸化物半導体層１０３上に、導電層４０２が設けられている。また、ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、第１の導電膜１１２ａ、１１２ｂ、第２の導電膜１１３ａ、１１３ｂ、第３の導電膜１１４ａ、１１４ｂからなる３層構造となっている。つまり、図３０に示す薄膜トランジスタは、実施の形態１において、図１に示した薄膜トランジスタの半導体層１０６に代わって導電層４０２を設けた構造の薄膜トランジスタである。

導電層４０２の導電率は、酸化物半導体層１０３の導電率より高い。導電層４０２としては、インジウム、ガリウム、亜鉛などの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする酸化物や窒化物を用いるのが好ましい。実施の形態１乃至実施の形態４で示したように、酸化物半導体層１０３としてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いるので、導電層４０２に上記の金属材料を含めることによって、導電層４０２と酸化物半導体層１０３との間の界面準位密度や界面反応を低減することができる。

また、導電層４０２の成膜後に酸化物半導体層１０３の熱処理を行う場合、導電層４０２は、耐熱性を有する導電性材料を用いてもよい。耐熱性を有する導電性材料としては、例えばモリブデン、チタン、タングステンなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いるのが好ましい。

また、上述の金属材料を導電層４０２に用いることによって、導電層４０２を酸化物半導体層１０３の遮光膜として機能させることができる。

酸化物半導体層１０３上に酸化物半導体層１０３より導電率の高い導電層４０２を設けることによって、薄膜トランジスタの電界効果移動度を向上することができる。また、酸化物半導体層１０３と薄膜トランジスタの保護絶縁層の間に導電層４０２を形成することによって、酸化物半導体層１０３の組成の変化や膜質の劣化を防ぎ、薄膜トランジスタの電気的特性を安定させることができる。

また、本実施の形態でも、実施の形態３で示したように、酸化物半導体層１０３とソース電極層又はドレイン電極層１０５ａ、１０５ｂとの間にバッファ層を設けた構造としてもよい。

なお、本実施の形態の薄膜トランジスタの導電層４０２以外の構造と材料については、実施の形態１を参照されたい。

（実施の形態６）
本実施の形態では、半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。

画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態５に従って形成する。また、実施の形態１乃至実施の形態５に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。

半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１４（Ａ）に示す。図１４（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。

画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。

また、実施の形態１乃至実施の形態５に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１５を用いて説明する。

図１５に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。

ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線（信号線Ｓｍ−２、信号線Ｓｍ−１、信号線Ｓｍ（ｍ＝３Ｍ））に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−２、信号線Ｓｊ―１、信号線Ｓｊ（ｊ＝３Ｊ）に接続される。

なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。

なお、ドライバＩＣ５６０１は、単結晶半導体を用いて形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。又は画素部と同一の基板上に貼り合わせなどによって、単結晶半導体層を設け、ドライバＩＣ５６０１を形成してもよい。

次に、図１５に示した信号線駆動回路の動作について、図１６のタイミングチャートを参照して説明する。なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図１５の信号線駆動回路は、他の行の走査線が選択されている場合でも図１６と同様の動作をする。

なお、図１６のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−２、信号線Ｓｊ―１、信号線Ｓｊに接続される場合について示している。

なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。

なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−２に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ―１に入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−２、Ｄａｔａ＿ｊ―１、Ｄａｔａ＿ｊとする。

図１６に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−２が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−２に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ―１が、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊ―１に入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊに入力される。

以上のことから、図１５の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図１５の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図１５の信号線駆動回路は、信頼性、歩留まりなどを向上できる。

なお、図１５のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。

例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。

別の例として、図１７のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に分割してもよい。さらに、図１７のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１７に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−２、信号線Ｓｊ―１、信号線Ｓｊに入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−２が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−２に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ―１が、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊ―１に入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊに入力される。

以上のことから、図１７のタイミングチャートを適用した図１５の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１７において、図１６と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。

走査線駆動回路の一部に用いるシフトレジスタの一形態について図１８及び図１９を用いて説明する。

図１８にシフトレジスタの回路構成を示す。図１８に示すシフトレジスタは、フリップフロップ５７０１＿１〜５７０１＿ｎという複数のフリップフロップで構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。

図１８のシフトレジスタの接続関係について説明する。１段目のフリップフロップ５７０１＿１は、第１の配線５７１１、第２の配線５７１２、第４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿１、及び第７の配線５７１７＿２と接続される。また、２段目のフリップフロップ５７０１＿２は、第３の配線５７１３、第４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿１、第７の配線５７１７＿２及び第７の配線５７１７＿３と接続される。

同様に、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、第２の配線５７１２又は第３の配線５７１３の一方、第４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿ｉ−１、第７の配線５７１７＿ｉ、及び第７の配線５７１７＿ｉ＋１と接続される。ここで、ｉが奇数の場合には、ｉ段目のフリップフロップ５７０１＿ｉは第２の配線５７１２と接続され、ｉが偶数である場合には、ｉ段目のフリップフロップ５７０１＿ｉは第３の配線５７１３と接続されることになる。

また、ｎ段目のフリップフロップ５７０１＿ｎは、第２の配線５７１２又は第３の配線５７１３の一方、第４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿ｎ−１、第７の配線５７１７＿ｎ、及び第６の配線５７１６と接続される。

なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。

次に、図１８に示すフリップフロップの詳細について、図１９を用いて説明する。図１９に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。

また、図１９に示すフリップフロップは、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３、第４の配線５５０４、第５の配線５５０５、及び第６の配線５５０６を有する。

ここでは全ての薄膜トランジスタは、エンハンスメント型のｎチャネル型トランジスタとする例を示すが、特に限定されず、例えば、デプレッション型のｎチャネル型トランジスタを用いても駆動回路を駆動させることもできる。

次に、図１８に示すフリップフロップの接続構成について、以下に示す。

第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。

第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２の第２電極が第３の配線５５０３に接続される。

第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続される。

第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。

第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続される。

第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。

第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０１に接続される。

なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。

なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。

ｉ段目のフリップフロップ５７０１＿ｉにおいて、図１９中の第１の配線５５０１と、図１８中の第７の配線５７１７＿ｉ−１が接続される。また、図１９中の第２の配線５５０２と、図１８中の第７の配線５７１７＿ｉ＋１が接続される。また、図１９中の第３の配線５５０３と、第７の配線５７１７＿ｉが接続される。さらに、図１９中の第６の配線５５０６と、第５の配線５７１５が接続される。

ｉが奇数の場合、図１９中の第４の配線５５０４は、図１８中の第２の配線５７１２と接続され、ｉが偶数の場合、図１８中の第３の配線５７１３と接続される。また、図１９中の第５の配線５５０５と、図１８中の第４の配線５７１４が接続される。

ただし、１段目のフリップフロップ５７０１＿１において、図１９中の第１の配線５５０１は図１８中の第１の配線５７１１に接続される。また、ｎ段目のフリップフロップ５７０１＿ｎにおいて、図１９中の第２の配線５５０２は図１８中の第６の配線５７１６に接続される。

また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態５に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態１乃至実施の形態５に示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態１乃至実施の形態５に示すｎチャネル型ＴＦＴはＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であるソース領域又はドレイン領域により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１乃至実施の形態５に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることができるため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することができる。

さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができる。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することができる。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。

また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１４（Ｂ）に示す。

図１４（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。

図１４（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。

発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。

なお、図１４（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。

また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態５に示すｎチャネル型ＴＦＴのみで作製することも可能である。

また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至実施の形態５の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。

なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。

以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。

（実施の形態７）
実施の形態１乃至実施の形態５に示す薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、実施の形態１乃至実施の形態５に示す薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）もしくはＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）テープもしくはＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２２を用いて説明する。図２２は、第１の基板４００１上に形成された実施の形態１乃至実施の形態５で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２２（Ｂ）は、図２２（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２２（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２２（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図２２（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。

薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至実施の形態５に示す、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。

また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。

なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

なお本実施の形態は透過型液晶表示装置の例であるが、反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。

また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。

また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態１乃至実施の形態５で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。

ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。

また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。

また、保護膜を形成した後に、酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよい。

また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。

絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。

画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。

本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。

接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

また図２２においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

図２３は、実施の形態１乃至実施の形態５に示すＴＦＴを適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。

図２３は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。

液晶表示モジュールには、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）などを用いることができる。

以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。

（実施の形態８）
本実施の形態では、実施の形態１乃至実施の形態５に示す薄膜トランジスタを適用した半導体装置として電子ペーパーの例を示す。

図１３は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１乃至実施の形態５で示す薄膜トランジスタを適用することができる。

図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。

基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１３参照。）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。

以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。

（実施の形態９）
本実施の形態では、実施の形態１乃至実施の形態５に示す薄膜トランジスタを適用した半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

図２０は、本発明の一態様を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは、実施の形態１乃至実施の形態５で示した、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを、１つの画素に２つ用いる例を示す。

画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部として、図１（Ａ）、図２（Ａ）、或いは図３（Ａ）に示す構造とすればよい。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図２０と同じ画素構成を用いることができる。

アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、図２０に示す画素構成は、これに限定されない。例えば、図２０に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

次に、発光素子の構成について、図２１を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２１（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１乃至実施の形態５で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタである。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様に係る画素構成はどの射出構造の発光素子にも適用することができる。

上面射出構造の発光素子について図２１（Ａ）を用いて説明する。

図２１（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２１（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。

陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図２１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。

次に、下面射出構造の発光素子について図２１（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図２１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２１（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図２１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。

陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。

次に、両面射出構造の発光素子について、図２１（Ｃ）を用いて説明する。図２１（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２１（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図２１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。

陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図２１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。

なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。

なお本実施の形態で示す半導体装置は、図２１に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。

次に、実施の形態１乃至実施の形態５に示す薄膜トランジスタを適用した半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２４を用いて説明する。図２４（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２４（Ｂ）は、図２４（Ａ）のＨ−Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２４（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。

薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至実施の形態５に示す、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。

また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。

隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。

本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２４の構成に限定されない。

以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。

（実施の形態１０）
実施の形態１乃至実施の形態５に示す薄膜トランジスタを適用した半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２５、図２６に示す。

図２５（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。

また、図２５（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。

また、図２６は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２６では表示部２７０５）に文章を表示し、左側の表示部（図２６では表示部２７０７）に画像を表示することができる。

また、図２６では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

（実施の形態１１）
実施の形態１乃至実施の形態５に示す薄膜トランジスタを用いた半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

図２７（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図２７（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２８（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２８（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２８（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２８（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

図２８（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。

図２９（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。

図２９（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。

表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。

また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。

表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

図２９（Ｂ）も携帯電話機の一例である。図２９（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。

本実施例では、酸化物半導体膜の導電率の、成膜時における酸素ガス流量の比率依存性を調べた結果について説明する。

本実施例では、スパッタ法を用いてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜し、形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率を測定した。成膜時の酸素ガス流量の比率が０体積％から１００体積％までの条件でサンプルを作製し、各酸素ガス流量の比率のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率を測定した。なお、導電率の測定には、Ａｇｉｌｅｎｔ社製半導体パラメーターアナライザーＨＰ４１５５Ｃを用いた。

Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のスパッタ成膜においては、ターゲットとしてＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）の比率で混ぜ合わせた直径８インチの円盤状の酸化物半導体ターゲットを用いた。他の成膜条件は、基板とターゲットの間との距離を１７０ｍｍ、成膜ガス圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、成膜温度を室温とした。

成膜ガスとしては、アルゴンガスと酸素ガスを用いた。アルゴンガスと酸素ガスに対する酸素ガスの流量比率が０体積％から１００体積％までの条件で成膜し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率の測定を行った。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列を行うため、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜後、窒素雰囲気下で３５０℃、１時間の熱処理を行った。

各酸素ガス流量の比率に対するＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率は図１２のようになった。図１２において、横軸はアルゴンガス流量と酸素ガス流量に対する酸素ガス流量の比率（体積％）であり、縦軸はＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率（Ｓ／ｃｍ）である。また、図１２に対応するアルゴンガスの流量（ｓｃｃｍ）、酸素ガスの流量（ｓｃｃｍ）、酸素ガスの流量比率（体積％）及びＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率（Ｓ／ｃｍ）を表１に示す。

図１２及び表１の結果から、酸素ガス流量の比率が０体積％〜１１．１体積％の間は、導電率が急峻に低下し、酸素ガス流量の比率が１１．１体積％〜４０体積％の間では、導電率は１．０×１０^−５〜１．０×１０^−４Ｓ／ｃｍ程度でとなり、酸素ガス流量の比率が４０体積％以上になると、導電率は緩やかに低下する傾向が見受けられる。ただし、酸素ガス流量の比率が６０体積％〜７０体積％の間では、導電率の低下が若干急峻になっている。ここで、導電率の最大値は、酸素ガス流量の比率が０体積％、つまり成膜ガスがアルゴンガスのみの条件で６．４４Ｓ／ｃｍであり、導電率の最小値は、酸素ガス流量の比率が１００体積％、つまり成膜ガスが酸素ガスのみの条件で４．１９×１０^−１１Ｓ／ｃｍである。

図１２のグラフで導電率の傾きが急峻になる、酸素ガス流量の比率が１０体積％付近の領域を境にして、導電率の高い半導体層と、それより導電率が低い酸化物半導体層との酸素ガス流量の条件をわけることによって、導電率の差を大きくすることができる。よって、導電率の高い半導体層に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する際は、酸素ガス流量の比率を１０体積％未満にして、導電率が１．０×１０^−３Ｓ／ｃｍより大きくなるようにするのがよい。また、半導体層より導電率の低い酸化物半導体層に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する際は、酸素ガス流量の比率を１０体積％以上にして、導電率が１．０×１０^−３Ｓ／ｃｍ以下となるようにするのがよい。例えば、実施の形態１乃至実施の形態５において、導電率が１．０×１０^−３Ｓ／ｃｍより大きいＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層１０６及びバッファ層３０１ａ、３０１ｂに用い、導電率が１．０×１０^−３Ｓ／ｃｍ以下のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を酸化物半導体層１０３に用いることができる。

また、図１２のグラフで導電率の傾きが若干急峻になっている酸素ガス流量の比率が７０体積％付近の領域を境にしてもよい。この場合、導電率の高い半導体層に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する際は、酸素ガス流量の比率を７０体積％未満にして、導電率が１．０×１０^−８Ｓ／ｃｍより大きくなるようにするのがよい。また、半導体層より導電率の低い酸化物半導体層に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する際は、酸素ガス流量の比率を７０体積％以上にして、導電率が１．０×１０^−８Ｓ／ｃｍ以下となるようにするのがよい。例えば、実施の形態１乃至実施の形態５において、導電率が１．０×１０^−８Ｓ／ｃｍより大きいＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層１０６及びバッファ層３０１ａ、３０１ｂに用い、導電率が１．０×１０^−８Ｓ／ｃｍ以下のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を酸化物半導体層１０３に用いることができる。

１００基板
１０１ゲート電極層
１０２ゲート絶縁層
１０３酸化物半導体層
１０５ａソース電極層又はドレイン電極層
１０５ｂドレイン電極層
１０６半導体層
１０７保護絶縁層
１０８容量配線
１１０画素電極層
１１２第１の導電膜
１１２ａ第１の導電膜
１１３第２の導電膜
１１３ａ第２の導電膜
１１４第３の導電膜
１１４ａ第３の導電膜
１２０接続電極
１２１端子
１２２端子
１２５コンタクトホール
１２６コンタクトホール
１２７コンタクトホール
１２８透明導電膜
１２９透明導電膜
１５０端子
１５１端子
１５２ゲート絶縁層
１５３接続電極
１５４保護絶縁膜
１５５透明導電膜
１５６電極
１７０薄膜トランジスタ
３０１ａバッファ層
３０２酸化物半導体膜
３０２ａ酸化物半導体膜
４０１導電層
４０２導電層
５８０基板
５８１薄膜トランジスタ
５８５絶縁層
５８７電極層
５８８電極層
５８９球形粒子
５９０ａ黒色領域
５９０ｂ白色領域
５９４キャビティ
５９５充填材
５９６基板
１０００携帯電話機
１００１筐体
１００２表示部
１００３操作ボタン
１００４外部接続ポート
１００５スピーカ
１００６マイク
２６００ＴＦＴ基板
２６０１対向基板
２６０２シール材
２６０３画素部
２６０４表示素子
２６０５着色層
２６０６偏光板
２６０７偏光板
２６０８配線回路部
２６０９フレキシブル配線基板
２６１０冷陰極管
２６１１反射板
２６１２回路基板
２６１３拡散板
２６３１ポスター
２６３２車内広告
２７００電子書籍
２７０１筐体
２７０３筐体
２７０５表示部
２７０７表示部
２７１１軸部
２７２１電源
２７２３操作キー
２７２５スピーカ
４００１基板
４００２画素部
４００３信号線駆動回路
４００４走査線駆動回路
４００５シール材
４００６基板
４００８液晶層
４０１０薄膜トランジスタ
４０１１薄膜トランジスタ
４０１３液晶素子
４０１５接続端子電極
４０１６端子電極
４０１８ＦＰＣ
４０１９異方性導電膜
４０２０絶縁層
４０２１絶縁層
４０３０画素電極層
４０３１対向電極層
４０３２絶縁層
４５０１基板
４５０２画素部
４５０３ａ信号線駆動回路
４５０４ａ走査線駆動回路
４５０５シール材
４５０６基板
４５０７充填材
４５０９薄膜トランジスタ
４５１０薄膜トランジスタ
４５１１発光素子
４５１２電界発光層
４５１３電極層
４５１５接続端子電極
４５１６端子電極
４５１７電極層
４５１８ａＦＰＣ
４５１９異方性導電膜
４５２０隔壁
５３００基板
５３０１画素部
５３０２走査線駆動回路
５３０３信号線駆動回路
５４００基板
５４０１画素部
５４０２走査線駆動回路
５４０３信号線駆動回路
５４０４走査線駆動回路
５５０１配線
５５０２配線
５５０３配線
５５０４配線
５５０５配線
５５０６配線
５５４３ノード
５５４４ノード
５５７１薄膜トランジスタ
５５７２薄膜トランジスタ
５５７３薄膜トランジスタ
５５７４薄膜トランジスタ
５５７５薄膜トランジスタ
５５７６薄膜トランジスタ
５５７７薄膜トランジスタ
５５７８薄膜トランジスタ
５６０１ドライバＩＣ
５６０２スイッチ群
５６０３ａ薄膜トランジスタ
５６０３ｂ薄膜トランジスタ
５６０３ｃ薄膜トランジスタ
５６１１配線
５６１２配線
５６１３配線
５６２１配線
５７０１フリップフロップ
５７０３ａタイミング
５７０３ｂタイミング
５７０３ｃタイミング
５７１１配線
５７１２配線
５７１３配線
５７１４配線
５７１５配線
５７１６配線
５７１７配線
５７２１信号
５８０３ａタイミング
５８０３ｂタイミング
５８０３ｃタイミング
５８２１信号
６４００画素
６４０１スイッチング用トランジスタ
６４０２駆動用トランジスタ
６４０３容量素子
６４０４発光素子
６４０５信号線
６４０６走査線
６４０７電源線
６４０８共通電極
７００１ＴＦＴ
７００２発光素子
７００３陰極
７００４発光層
７００５陽極
７０１１駆動用ＴＦＴ
７０１２発光素子
７０１３陰極
７０１４発光層
７０１５陽極
７０１６遮蔽膜
７０１７導電膜
７０２１駆動用ＴＦＴ
７０２２発光素子
７０２３陰極
７０２４発光層
７０２５陽極
７０２７導電膜
９４００通信装置
９４０１筐体
９４０２操作ボタン
９４０３外部入力端子
９４０４マイク
９４０５スピーカ
９４０６発光部
９４１０表示装置
９４１１筐体
９４１２表示部
９４１３操作ボタン
９６００テレビジョン装置
９６０１筐体
９６０３表示部
９６０５スタンド
９６０７表示部
９６０９操作キー
９６１０リモコン操作機
９７００デジタルフォトフレーム
９７０１筐体
９７０３表示部
９８８１筐体
９８８２表示部
９８８３表示部
９８８４スピーカ部
９８８５入力手段（操作キー
９８８６記録媒体挿入部
９８８７接続端子
９８８８センサ
９８８９マイクロフォン
９８９０ＬＥＤランプ
９８９１筐体
９８９３連結部
９９００スロットマシン
９９０１筐体
９９０３表示部

Claims

ゲート電極層と、
前記ゲート電極層上方にゲート絶縁層と、
前記ゲート絶縁層上方にソース電極層及びドレイン電極層と、
前記ソース電極層上方、及び前記ドレイン電極層上方に第１の酸化物半導体層と、
前記ゲート絶縁層上方、及び前記第１の酸化物半導体層上方に第２の酸化物半導体層と、
前記第２の酸化物半導体層上方に第３の酸化物半導体層と、を有し、
前記第１の酸化物半導体層に含まれる酸素の濃度は、前記第２の酸化物半導体層に含まれる酸素の濃度よりも低く、
前記第３の酸化物半導体層に含まれる酸素の濃度は、前記第２の酸化物半導体層に含まれる酸素の濃度よりも低いことを特徴とする半導体装置。
請求項１において、前記第３の酸化物半導体層上方に導電層を有し、
前記導電層の導電率は、前記第２の酸化物半導体層及び前記第３の酸化物半導体層の導電率よりも高いことを特徴とする半導体装置。
ゲート電極層を形成し、
前記ゲート電極層上方にゲート絶縁層を形成し、
前記ゲート絶縁層上方にソース電極層及びドレイン電極層を形成し、
前記ソース電極層上方、及び前記ドレイン電極層上方に第１の酸化物半導体層を形成し、
前記ゲート絶縁層上方、及び前記第１の酸化物半導体層上方に第２の酸化物半導体層を形成し、
前記第２の酸化物半導体層上方に第３の酸化物半導体層を形成し、
前記第１の酸化物半導体膜の成膜時の酸素ガス流量の比率を、前記第２の酸化物半導体膜の成膜時の酸素ガス流量の比率より少なくし、
前記第３の酸化物半導体膜の成膜時の酸素ガス流量の比率を、前記第２の酸化物半導体膜の成膜時の酸素ガス流量の比率より少なくすることを特徴とする半導体装置の作製方法。
請求項３において、前記第３の酸化物半導体層上方に導電層を形成し、
前記導電層の導電率は、前記第２の酸化物半導体層及び前記第３の酸化物半導体層の導電率よりも高いことを特徴とする半導体装置の作製方法。
請求項３又は４において、前記第３の酸化物半導体層は、前記ソース電極と前記ドレイン電極の間に凹部を有し、前記導電層が前記凹部の上にのみ形成されていることを特徴とする半導体装置の作製方法。