CN103151389B - 薄膜晶体管及其制造方法 - Google Patents

Abstract

本发明提供一种薄膜晶体管的制造方法，其包含下列步骤。提供源极及漏极。形成图形绝缘层局部覆盖源极及漏极，并暴露出一部分源极及一部分漏极。形成氧化物半导体层接触源极的该部分及漏极的该部分。提供栅极。提供位于氧化物半导体层与栅极间的一栅介电层。在此亦提供一种薄膜晶体管。

Description

薄膜晶体管及其制造方法

技术领域

本发明是有关于一种氧化物半导体的薄膜晶体管及其制造方法。

背景技术

液晶显示器主要由薄膜晶体管基板、彩色滤光片基板及位于两基板间的液晶分子层所构成。薄膜晶体管基板上配置多个薄膜晶体管，每一薄膜晶体管主要由栅极、栅介电层、半导体层、源极及漏极所组成。半导体层的材料例如可包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体、氧化物半导体或其它合适的材料。

然而，相较于非晶硅薄膜晶体管，氧化物半导体薄膜晶体管具有较高的载子迁移率(Mobility)，而拥有较佳的电性表现。而氧化物半导体通常需再进行退火制程，才能够使薄膜晶体管的电性表现稳定。一般而言，退火制程的温度需高于350℃以上。

但于进行退火制程中，若有金属暴露在高温炉中，将导致金属氧化，使得阻抗升高，而严重影响信号传输。有鉴于此，亟需一种改良的薄膜晶体管的制造方法，以解决上述问题。

发明内容

本发明的目的在于提供一种薄膜晶体管的制造方法，其能够于进行退火制程时，避免源极及漏极氧化而导致阻抗升高的问题。

本发明的一态样为提供一种薄膜晶体管的制造方法，其包含下列步骤。提供源极及漏极。形成图形绝缘层局部覆盖源极及漏极，并暴露出一部分源极及一部分漏极。形成氧化物半导体层接触源极的该部分及漏极的该部分。提供栅极。提供位于氧化物半导体层与栅极间的一栅介电层。

根据本发明一实施方式，更包含于形成氧化物半导体层步骤后，进行一退火步骤。

根据本发明一实施方式，提供栅介电层步骤是于提供源极及漏极步骤前进行。

根据本发明一实施方式，提供栅介电层步骤是于提供源极及漏极步骤后进行。

根据本发明一实施方式，形成图形绝缘层步骤包含：形成一绝缘层全面覆盖源极及漏极；于绝缘层中形成至少一开口暴露出源极的该部分及漏极的该部分。

根据本发明一实施方式，形成图形绝缘层步骤包含：形成一绝缘层全面覆盖源极及漏极；于绝缘层中形成一第一开口及一第二开口分别露出源极的该部分及该漏极的该部分。

本发明的另一态样为提供一种薄膜晶体管，其包含源极及漏极、图形绝缘层、氧化物半导体层、栅极与栅介电层。图形绝缘层局部覆盖源极及漏极，其中图形绝缘层具有至少一开口露出一部分源极及一部分漏极。氧化物半导体层接触源极的该部分及漏极的该部分。栅介电层位于氧化物半导体层与栅极之间。

根据本发明一实施方式，开口大致对准栅极。

根据本发明一实施方式，图形绝缘层只具有一开口，该开口的长度大于源极及漏极的一间距。

根据本发明一实施方式，栅介电层位于源极及漏极之下。

根据本发明一实施方式，开口包含一第一开口及一第二开口分别露出源极的该部分及漏极的该部分。

根据本发明一实施方式，栅介电层位于源极及漏极之上。

本发明的实施方式是先形成一图形绝缘层局部覆盖源极及漏极，再依序形成氧化物半导体层接触暴露出的部分源极及部分漏极，以及进行退火制程。如此一来，在进行退火制程时，源极及漏极被图形绝缘层及氧化物半导体层所覆盖而完全未露出，故可避免源极及漏极发生氧化。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附图式说明如下：

图1是显示本发明一实施方式的薄膜晶体管基板的制造方法的流程图。

图2A是显示依照本发明一实施方式的薄膜晶体管基板的上视示意图。

图2B是显示沿图2A的2B-2B'线段的薄膜晶体管的剖面示意图。

图3是显示依照本发明另一实施方式的薄膜晶体管的剖面示意图。

图4是显示依照本发明又一实施方式的薄膜晶体管的剖面示意图。

【主要组件符号说明】

10、20、30、40、50、60、70、80、90步骤

110基材

120栅极

130栅介电层

140a源极

140b漏极

150图形绝缘层

150'开口

150'a第一开口

150'b第二开口

160氧化物半导体

170保护层

170'接触孔

180透明电极

d开口长度

d1第一开口的长度

d2第二开口的长度

DL数据线

L源极及漏极的间距

SL扫描线

具体实施方式

以下将以图式公开本发明的复数个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些公知惯用的结构与组件在图式中将以简单示意的方式绘示的。

图1是显示本发明一实施方式的薄膜晶体管基板的制造方法的流程图。图2A是显示依照本发明一实施方式的薄膜晶体管基板的上视示意图。其中，薄膜晶体管基板的电路布局(layout)可作适当的变动，并不限于图2A例示者。图2B是显示沿图2A的2B-2B'线段的薄膜晶体管的剖面示意图。一般而言，薄膜晶体管的类型例如为顶栅型或底栅型。在底栅型薄膜晶体管的类型中，栅极是位于半导体层的下方；在顶栅型薄膜晶体管的类型中，栅极是位于半导体层的上方。图2A-图2B例示者为底栅型的薄膜晶体管，但不以此为限。

在步骤10中，提供一基材110，如图2B所示。基材110需具有足够的机械强度，其可例如为玻璃、石英、透明高分子材料或其它合适的材质。

在步骤20中，形成一栅极120于基材110，如图2A-图2B所示。如图2A所示，于形成栅极120时，可同时形成多条相互平行的扫描线SL于基材110上。当然，也可同时形成共通电极线(未绘示)于基材110上。共同电极线可平行于扫描线SL的延伸方向。例如可利用溅镀(sputtering)、蒸镀(evaporation)制程或其它薄膜沉积技术先形成一层金属层(未绘示)于基材110上，再利用微影蚀刻制程形成栅极120与扫描线SL。

在步骤30中，形成栅介电层130覆盖栅极120，如图2B所示。当然，栅介电层130也可覆盖多条扫描线SL。栅介电层130可为单层或多层结构，其材料可包含有机介电材、无机介电材或上述的组合。有机介电材料例如为聚亚酰胺(Polyimide,PI)、其它适合的材料或上述的组合；无机介电材料例如为氧化硅、氮化硅、氮氧化硅、其它适合的材料或上述的组合。可利用化学气相沉积法(chemicalvapordeposition,CVD)或其它合适的薄膜沉积技术形成栅介电层130。

在步骤40中，形成源极140a及漏极140b于栅介电层130上，如第2A-2B图所示。如图2A所示，于形成源极140a及漏极140b时，可同时形成多条相互平行的数据线DL。数据线DL与扫描线SL相互垂直交错，以定义基材110的多个次像素区。例如可利用溅镀(sputtering)、蒸镀(evaporation)制程或其它薄膜沉积技术先形成一层金属层(未绘示)于栅介电层130上，再利用微影蚀刻制程形成源极140a、漏极140b与数据线DL。栅极120、源极140a及漏极140b可为单层或多层结构，其材料可为金属或金属化合物。金属材料包含钼(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、锌(Zn)、铟(In)、镓(Ga)、其它合适的材料或上述的组合。金属化合物材料包含金属合金、金属氧化物、金属氮化物、金属氮氧化物、其它合适的材料或上述的组合。

在步骤50中，形成图形绝缘层150局部覆盖源极140a及漏极140b，并暴露出一部分的源极140a及一部分的漏极140b，如图2B所示。当然，图形绝缘层150可全面覆盖与源极140a、漏极140b同层的数据线DL。图形绝缘层150是用以保护源极140a、漏极140b及同层的其它组件(如数据线DL)不受后续退火制程(即步骤70)影响而氧化。因此，漏极140b与透明电极的接触阻抗、数据线DL的阻抗等将不会受到退火制程影响。图形绝缘层150的材质可为单层或多层结构，其材料可包含耐高温的有机介电材、无机介电材或上述的组合。有机介电材料例如为聚亚酰胺(Polyimide,PI)、其它适合的材料或上述的组合；无机介电材料例如为氧化硅、氮化硅、氮氧化硅、其它适合的材料或上述的组合。

在一实施方式中，形成图形绝缘层150步骤包含先形成一绝缘层(未绘示)全面覆盖源极140a及漏极140b，再于绝缘层中形成至少一开口150'暴露出部分源极140a及部分漏极140b，如图2B所示。开口150'的位置为氧化物半导体预定与源极140a、漏极140b接触的区域。例如可利用化学气相沉积法(chemicalvapordeposition,CVD)或其它合适的薄膜沉积技术形成绝缘层(未绘示)，再利用微影蚀刻制程形成开口150'。

在另一实施方式中，如图3所示，先形成一绝缘层(未绘示)全面覆盖源极140a及漏极140b，再于绝缘层中形成一第一开口150'a与一第二开口150'b分别露出一部分源极140a及一部分漏极140b。当然，于实际应用中，图形绝缘层150的开口数量及位置不限于图2B及图3例示者。

在步骤60中，形成氧化物半导体层160接触源极140a的该部分及漏极140b的该部分，如第2A-2B图所示。氧化物半导体层160可为单层或多层结构，其材质可例如为氧化锌(ZnO)、氧化锌锡(ZnSnO)、氧化铬锡(CdSnO)、氧化镓锡(GaSnO)、氧化钛锡(TiSnO)、氧化铟镓锌(InGaZnO)、氧化铟锌(InZnO)、氧化铜铝(CuAlO)、氧化锶铜(SrCuO)、硫氧化镧铜(LaCuOS)、其它适合的材料或上述的组合。例如可使用溅镀(Sputtering)制程先形成氧化物半导体材料层(未绘示)全面覆盖图形绝缘层150、源极140a的该部分与漏极140b的该部分，再进行微影蚀刻制程形成氧化物半导体层160。

在步骤70中，对氧化物半导体层160进行退火制程。具体而言，是将包含氧化物半导体层160与被覆有图形绝缘层150的源极140a及漏极140b的层迭结构置入一高温炉中进行退火处理，而可得到电性较为稳定的氧化物半导体层160。退火制程的温度例如为约350℃至约400℃。

值得一提的是，由于本发明的实施方式是依序形成源极140a及漏极140b、形成图形绝缘层150、形成氧化物半导体层160以及进行退火制程，故退火完成的氧化物半导体层160不会直接接触湿制程，而能够避免氧化物半导体层160的电性受到湿制程影响。

在步骤80中，形成保护层170覆盖图形绝缘层150与氧化物半导体层160，如图2B所示。保护层170具有一接触孔170'暴露出一部分的漏极140b。保护层170为单层或多层结构，其材料可包含有机介电材、无机介电材或上述的组合，请参考上述栅介电层130所例示的材料。例如可利用化学气相沉积法(chemicalvapordeposition,CVD)或其它合适的薄膜沉积技术形成保护材料层(未绘示)，再利用微影蚀刻制程形成接触孔170'。

在步骤90中，形成透明电极180于保护层170上及接触孔170'中，使透明电极180连接漏极140b，如图2A-图2B所示。透明电极180可为单层或多层结构，其材料可例如为氧化铟锡(ITO)、氧化铪(HfOx)、氧化铝锌(AZO)、氧化铝锡(ATO)、氧化镓锌(GZO)、氧化铟钛(ITiO)、氧化铟钼(IMO)或其它透明导电材料。例如可先以溅镀(Sputtering)制程或其它薄膜沉积技术形成一层透明导电层(未绘示)于保护层170上，再利用微影蚀刻制程形成透明电极180。

图4是显示依照本发明又一实施方式的顶栅型的薄膜晶体管的剖面示意图。本方法是于形成氧化物半导体层后再依序形成栅介电层与栅极。本制造方法依序包含下列步骤。首先，形成源极140a及漏极140b于一基材110上。形成图形绝缘层150局部覆盖源极140a及漏极140b，且暴露出一部分源极140a及一部分漏极140b。形成氧化物半导体层160接触源极140a的该部分及漏极140b的该部分。形成栅介电层130覆盖氧化物半导体层160与图形绝缘层150。形成栅极120于栅介电层130上。形成保护层170覆盖栅极120，其保护层170具有一接触孔170'暴露出一部分的漏极140b。形成透明电极180于保护层170上以及接触孔170'中。

本发明的另一态样提供一种薄膜晶体管，其包含源极140a及漏极140b、图形绝缘层150、氧化物半导体层160、栅极120与栅介电层130，如第2B、3、4图所示。薄膜晶体管可为第2B、3图所例示的底栅型(即栅介电层130位于源极140a及漏极140b之下)薄膜晶体管或图4所例示的顶栅型(即栅介电层130位于源极140a及漏极140b之上)薄膜晶体管。

图形绝缘层150局部覆盖源极140a及漏极140b，其中图形绝缘层150具有至少一开口150'露出一部分源极140a及一部分漏极140b，如图2B与图4所示。

在本实施方式中，开口150'大致对准栅极，如图2B与图4所示。开口的长度d大于源极140a及漏极140b的间距L。L即为通道长度(channellength)。

在另一实施方式中，如图3所示，开口包含一第一开口150'a及一第二开口150'b分别露出源极140a的该部分及漏极140b的该部分。在此不限间距L与第一开口150'a的长度d1或第二开口150'b的长度d2之间的比例关系。

如图2B、图3、图4所示，氧化物半导体层160覆盖于图形绝缘层150上，并接触源极140a的该部分及漏极140b的该部分。如此一来，在进行退火制程时，源极140a及漏极140b被图形绝缘层150及氧化物半导体层160所覆盖而完全未露出，故可避免源极140a及漏极140b发生氧化。

在一实施方式中，包含本发明实施方式的薄膜晶体管的基板可与对向基板(未绘示)及显示介质层(未绘示)构成一显示面板。显示面板例如为非自发光显示器(non-self-emissivedisplay)或自发光显示器(self-emissivedisplay)，但不限于此。

综上所述，本发明的实施方式藉由图形绝缘层保护源极、漏极及同层的组件。如此一来，在进行退火制程时，源极、漏极及同层的组件因未直接暴露于高温炉中，而可避免其发生氧化，进而影响阻抗及信号传输，而能够有效解决公知技术领域中所遭遇的问题。

虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视前述的申请专利范围所界定者为准。

Claims (11)

1.一种薄膜晶体管的制造方法，包含下列步骤：

步骤1，提供一源极及一漏极；

步骤2，形成一图形绝缘层局部覆盖该源极及该漏极，并暴露出部分该源极及部分该漏极；

步骤3，形成一氧化物半导体层接触该源极的该部分及该漏极的该部分；

步骤4，提供一栅介电层位于该氧化物半导体层上；

步骤5，提供一栅极于所述栅介电层上。

2.如权利要求1所述的制造方法，其特征在于，还包含于形成该氧化物半导体层步骤后，进行一退火步骤。

3.如权利要求1所述的制造方法，其特征在于，提供该栅介电层步骤是于提供该源极及该漏极步骤后进行。

4.如权利要求1所述的制造方法，其特征在于，形成该图形绝缘层步骤包含：

形成一绝缘层全面覆盖该源极及该漏极；以及

于该绝缘层中形成至少一开口暴露出该源极的该部分及该漏极的该部分。

5.如权利要求1所述的制造方法，其特征在于，形成该图形绝缘层步骤包含：

形成一绝缘层全面覆盖该源极及该漏极；以及

于该绝缘层中形成一第一开口及一第二开口分别露出该源极的该部分及该漏极的该部分。

6.一种薄膜晶体管，其特征在于，包含：

一源极及一漏极；

一图形绝缘层局部覆盖该源极及该漏极，其中该图形绝缘层具有至少一开口露出部分该源极及部分该漏极，所述图形绝缘层形成于所述源极及漏极上；

一氧化物半导体层，接触该源极的该部分及该漏极的该部分；

一栅极；以及

一栅介电层，位于该氧化物半导体层与该栅极之间。

7.如权利要求6所述的薄膜晶体管，其特征在于，该开口对准该栅极。

8.如权利要求6所述的薄膜晶体管，其特征在于，该图形绝缘层只具有一开口，该开口的长度大于该源极及该漏极的一间距。

9.如权利要求6所述的薄膜晶体管，其特征在于，该栅介电层位于该源极及该漏极之下。

10.如权利要求6所述的薄膜晶体管，其特征在于，该开口包含一第一开口及一第二开口分别露出该源极的该部分及该漏极的该部分。

11.如权利要求7所述的薄膜晶体管，其特征在于，该栅介电层位于该源极及该漏极之上。